DE19924075C2

DE19924075C2 - Algorithmischer Analog-Digital-Wandler mit reduzierter Differentialnichtlinearität und ein Verfahren

Info

Publication number: DE19924075C2
Application number: DE19924075A
Authority: DE
Inventors: Ion E Opris; Sing W Chin; Bill C Wong; Satoshi Sakurai
Original assignee: National Semiconductor Corp
Current assignee: National Semiconductor Corp
Priority date: 1998-05-26
Filing date: 1999-05-26
Publication date: 2003-09-04
Anticipated expiration: 2019-05-27
Also published as: DE19924075A1; KR100309893B1; US6097326A; KR19990088540A

Description

Die Erfindung betrifft Analog-Digital-Wandler (ADC), insbesondere algorithmische Hochge schwindigkeits-ADCs mit Überschreitungskorrektur.

Algorithmische ADCs werden entweder als Fließband-ADCs oder zyklische ADCs kategori siert. Fließband-ADCs werden üblicherweise bei Anwendungen mit niedriger Leistung und hoher Geschwindigkeit genutzt. Eine typische Fließbandarchitektur nutzt eine Anzahl von ähnlichen Stufen, die in Serie verbunden sind. Ein zyklischer ADC umfaßt typischerweise zwei ähnliche Stufen, wobei der Endstufenausgang mit dem Anfangsstufeneingang verbunden ist.

Fig. 1 zeigt eine einzelne Stufe 20 eines herkömmlichen Fließband-ADCs. Jede Stufe er zeugt eine Anzahl von K Bits (D₁-D_k), so daß ein ADC mit einer Anzahl von J Stufen eine Anzahl von N Bits (J.K) erzeugt. Fig. 2 zeigt einen ADC mit Mehrfachstufen, der drei Stu fen 20a, 20b und 20c umfaßt, wobei jede Stufe ein einzelnes Bit D₁-D₃ erzeugt.

Jede Wandlerstufe 20 (Fig. 1) umfaßt eine Abtast- und Halteschaltung (S/H) 22, die den analogen Eingang Vres_i-1 empfängt und einen Ausgang Vres_i erzeugt. Der Ausgang Vres_i, der manchmal als die Restspannung bezeichnet wird, wird in die folgende Stufe gespeist, welche eine Restspannung Vres_i+1 erzeugt. Für die Eingangsstufe 20A (Fig. 2) wird die Eingangs spannung Vin durch Vres_i-1 repräsentiert, und die Ausgangsspannung wird durch Vres_i reprä sentiert.

Der Ausgang der Abtast- und Halteschaltung 22 wird in eine Analog-Digital-Teilwandler schaltung (ADSC) 26A eingespeist, welcher einen K-Bit-Ausgang aufweist. Typischerweise wird die ADSC-Schaltung 26A implementiert, indem eine Komparatorschaltung genutzt wird, die Vres_i-1 mit einer Referenzspannung Vref vergleicht. Beispielsweise erzeugt die Stufe 20a (Fig. 1) ein einzelnes Bit (K = 1) und nutzt einen einzelnen Komparator, der Vres_i-1 (Vin) mit einer Referenzspannung vergleicht und einen Ausgang D1 erzeugt, welcher in Abhängigkeit von der Größe von Vres_i-1 entweder +1 oder -1 ist. Typischerweise kann Vres_i-1 zwischen -Vref und +Vref variieren, so daß die von dem Komparator genutzte Referenz der Mittel punkt zwischen den Referenzspannungen ist, welcher nominell 0 V ist.

Der digitale Ausgang des ADSCs 26A wird mittels eines DACs 28A, welcher K Eingangsbits aufweist, in eine analoge Spannung umgewandelt. Die Ausgangsspannung des DAC 28A wird von der Spannung Vres_i-1 subtrahiert, welche von der Abtast- und Halteschaltung 22 durch den Addierer 24 gehalten wird. Der Differenzausgang des Addierers 24 wird mittels einer Verstärkerstufe 30A multipliziert, die eine Verstärkung von 2^k aufweist. Der Verstär kerausgang Vres_i wird einer folgenden Stufe 20 zugeführt, welche zusätzliche analoge und digitale Ausgänge liefert, die auf der Größe von Vres_i basieren. Wie im weiteren im Detail erklärt wird, alterniert jede Stufe typischerweise zwischen zwei Betriebsarten, die eine Ab tastphase umfassen, auf welche eine Verstärkungsphase folgt. Wenn eine Stufe 20A (Fig. 2) in einer Verstärkungsphase ist, ist die folgende Stufe 20B in der Abtastphase. Die Größe der Restspannung Vres_i an dem Ende der Verstärkungsphase kann mit Hilfe der folgenden Glei chung berechnet werden, wobei Vdac_i der Ausgang von DAC 28A ist:

Vres_i = 2^K(Vres_i-1 - Vdac_i) (1)

Wie beschrieben, umfaßt ein zyklischer ADC zwei Stufen, die ähnlich zu der nach Fig. 1 sind, wobei jede zwischen einer Abtast- und einer Verstärkungsphase alterniert. Die Ein gangsspannung wird an die erste Stufe angelegt, welche eine erste Restspannung und einen ersten, digitalen Ausgang erzeugt. Die erste Stufe führt die Restspannung der zweiten Stufe zu, wobei die zweite Stufe eine zweite Restspannung und einen zweiten, digitalen Ausgang erzeugt. Die zweite Restspannung wird auf den Eingang der ersten Stufe zurückgeführt, wo bei die erste Stufe eine dritte Restspannung und einen dritten, digitalen Ausgang erzeugt. Die Restspannung wird in dieser Art zirkuliert, bis die verlangte Anzahl von Bits erzeugt ist.

Das zentrale Problem mit jedem algorithmischen ADC ist, daß die Gesamtlinearität des ADCs durch die Linearität des DACs 28A bestimmt ist. Eine attraktive Lösung, insbesondere für Hochgeschwindigkeitsanwendungen, ist die Nutzung eines 1-Bit-ADSCs (K = 1) 26A und -DACs 28A. Mit einer einzelnen Bitentscheidung gibt es stets eine gerade Verbindung, die zwischen der positiven und der negativen Referenz gezogen werden kann. Wie in Gleichung (1) gezeigt ist, ist die ideale Verstärkung der Wandlerstufe 2, wenn K = 1 gilt. Dieses wird mit Hilfe der folgenden, aus Gleichung (1) gewonnenen Gleichung demonstriert:

Vres_i = 2.Vres_i-1 - D_i.Vref (2)

Der Wert D_i ist entweder +1 oder -1. Vres_i-1 weist einen minimalen Wert von -Vref und einen maximalen Wert +Vref auf. Fig. 3 zeigt eine ideale Resttransferfunktion mit einem Bit pro Stufe. Die Transferfunktion weist einen einzelnen Übergang bei Vref = 0 und eine Nennver stärkung von 2 auf.

Fig. 4 ist eine herkömmliche Schaltung, wie sie typischerweise genutzt wird, um eine Rest transferfunktion mit einem Bit pro Stufe nach Fig. 3 zu liefern. Die Stufe ist als eine Einze lendstufe dargestellt, um die Beschreibung des Betriebs zu vereinfachen. Es ist jedoch be kannt, daß solche Stufen normalerweise als Volldifferential-Form implementiert werden, bei der Differentialeingangs- und Differentialausgangsrestspannungen existieren.

Die Einzelendstufe nach Fig. 4 umfaßt ein Paar Kondensatoren C1 und C2, welche nominell denselben Wert aufweisen, und einen Operationsverstärker 32. Schalter S1A, S1B, S1C, S2A und S2B sind vorgesehen, wobei die Schalter mittels der Nutzung von Transistoren imple mentiert sind und durch zwei nicht-überlappende Taktgeber gesteuert werden.

Während der Abtastphase veranlaßt einer der Taktgeber das Einschalten der Schalter S1A, S1B und S1C, wobei die Schalter S2A und S2B ausgeschaltet bleiben. Die Ersatzschaltung ist in Fig. 5A gezeigt. Der Verstärker 32 ist als ein Spannungsfolger (Verstärkungsfaktor Eins) konfiguriert, wobei die Eingangsspannung Vres_i-1 an einer Seite der Kondensatoren C1 und C2 angelegt ist. Weil der invertierende Eingang des Verstärkers 32 wegen der Rückkopplung nominell auf Massepotential ist, ist die gesamte Eingangsspannung Vres_i-1 über die Parallel kombination der Kondensatoren C1 und C2 angelegt.

Während der auf die Abtastphase folgenden Verstärkungsphase werden die Schalter S1A, S1B und S1C ausgeschaltet und die Schalter S2A und S2B eingeschaltet. Die Ersatzschaltung ist in Fig. 5B gezeigt. Der Kondensator C2 ist zwischen den invertierenden Eingang und den Ausgang des Verstärkers 32 gekoppelt. Eine Seite des Kondensators C1 ist in Abhängigkeit von dem Bit D_i mit +Vref oder -Vref verbunden. Bei Beendigung der Verstärkungsphase ist die Ausgangsspannung Vres_i nominell gleich dem zweifachen Eingang Vres_i-1 plus Vref, wenn D_i = +1, und gleich dem zweifachen Eingang Vres_i-1 minus Vref, wenn D_i = -1. Dieses kann mit Hilfe des Prinzips der Ladungserhaltung erklärt werden. Deshalb werden die in Fig. 3 dargestellten Nenntransfercharakteristika erreicht.

Werden verschiedene Fehlerquellen berücksichtigt, wird die Ausgangsspannung Vres_i exakter durch die folgende Gleichung bestimmt:

Vres_i = ((2 + α_i).Vres_i-1 - (1 + α_i).D_i.Vref).(1 - ε_i) + Vofs_i (3)

Wie der Gleichung (3) zu entnehmen ist, wird die tatsächliche Ausgangsspannung Vres_i durch α_i, die Kondensatorfehlanpassung zwischen C1 und C2, ε_i, dem Fehler infolge der endlichen, offenen Rückkopplungsverstärkung des Verstärkers 32 und des Einschwingens, und Vofs_i, welches einen Gesamt-Offset-Term infolge des Ladungsinjektionseffektes darstellt, beein flußt.

Die Fehler der Wandlerstufen, die in Verbindung mit Gleichung (3) registriert werden, beein trächtigen die Linearität des Gesamt-ADCs. Einige der dem Verstärker 32 zuordbaren Fehler können durch sorgfältiges Verstärkerdesign minimiert werden. Es gibt jedoch eine technolo gische Grenze zur Reduzierung der Fehler, die sich aus der Kondensatorfehlanpassungen er geben. Für Auflösungen größer 10 Bits wurden verschiedene Kalibrierungs-/Korrekturtech niken entwickelt, um die Kondensatorfehlanpassung zu beeinflussen.

Die relative Genauigkeit eines ADCs ist die Abweichung des Ausgangs von einer geraden Linie, die durch den Nullpunkt und den Vollausschlag gezogen ist. Solche relative Genauig keit wird manchmal als integraler Nichtlinearitätsfehler bezeichnet. Differential-Nicht linearitätsfehler (DNL) beschreiben die Differenz zwischen zwei benachbarten, analogen Ein gangssignalwerten, die zur Schrittweite verglichen werden. Für bestimmte Anwendungen, wie die digitale Bilderzeugung ist nur der DNL kritisch. Eine kommutierte Kondensatorrück kopplungsschalttechnik wurde entwickelt, um die DNL auch für relativ große Kondensatorfehlanpassungen zu reduzieren. Diese Technik beruht auf der Beobachtung, daß die DNL durch die Höhe des Übergangsabstandes in der Transfercharakteristik bestimmt wird. Wie in der idealisierten Transferkurve nach Fig. 3 gezeigt ist, beträgt die Höhe V_D 2Vref bei dem Übergang zwischen D_i = +1 und D_i = -1.

Die Signifikanz der Höhe V_D kann am besten dadurch verdeutlicht werden, daß eine Ein gangsspannung Vres_i-1 betrachtet wird, die eine Größe aufweist, die nur sehr wenig kleiner als die Übergangsspannung (0 V) ist, und daß eine Eingangsspannung betrachtet wird, die nur sehr wenig größer als die Übergangsspannung ist. Um die gewünschte DNL zu erreichen, sollte sich der Ausgang des ADCs bei leichten Änderungen in der Eingangsspannung nicht mehr als ein LSB ändern. Da die Unterschiede der Kondensatorwerte, welche durch α_i reprä sentiert werden, Zufallsfehler sind, die in hochauflösenden ADCs nicht auf einen nicht signifikanten Wert reduziert werden können, kann die in Fig. 4 dargestellte Lösung nicht in solchen Anwendungen genutzt werden.

Eine aus dem Stand der Technik bekannte kommutierte Kondensatorrückkopplungsschalt technik (CFCS) wurde entwickelt, um trotz der Anwesenheit einer signifikanten Kondensator fehlanpassung eine hohe DNL zu erhalten. Die Schaltung nach Fig. 4 wird modifiziert, um zusätzliche Schalter so einzuschließen, daß während der Verstärkungsphase die Kondensato ren C1 und C2 in Abhängigkeit von dem Zustand des Bits D_i in der Schaltung umgekehrt werden. Die Ersatzschaltung bleibt während der Abtastphase dieselbe, wie sie in Fig. 5a dargestellt ist. Die Ersatzschaltung verändert sich jedoch während der Verstärkungsstufe von einer Schaltung nach Fig. 5B in eine Schaltung nach Fig. 6. Wenn D_i = +1 gilt, ist der Kondensator C1 mit dem Eingangskondensator verbunden, und ist C2 als der Rückkopp lungskondensator verbunden. Wenn D_i = -1 gilt, werden die zwei Kondensatoren so geschal ten, daß C2 als der Eingangskondensator verbunden ist, und C1 als der Rückkopplungskon densator arbeitet.

Fig. 7 zeigt die Transferkurve, wenn CFCS genutzt wird. Werden die Fehler vernachlässigt, die sich durch die Einschwingzeit und die endliche Verstärkung des Verstärkers 32 ergeben, ergibt sich die Ausgangsspannung in dem Bereich D_i = -1 aus der folgenden Gleichung:

In ähnlicher Weise ergibt sich die Ausgangsspannung für D_i = +1 aus der folgenden Glei chung:

Die Größe von V_D wird berechnet, indem der Wert von Vout für Vin = 0 nach Gleichung (4) von dem Wert von Vout für Vin = 0 nach Gleichung (5) subtrahiert wird. Als Ergebnis V_D (ΔVout_Vin=0) ergibt sich:

Aus Gleichung (5) ergibt sich, daß V_D (ΔVout_Vin=0) bis zu Fehlertermen der zweiten Ordnung gleich 2Vref ist.

Für jeden algorithmischen ADC ist der lineare Bereich in der Analogdomäne ein weiterer Hauptpunkt. Bei der bisherigen Beschreibung der Wandler nach dem Stand der Technik wur de angenommen, daß alle analogen Stufen in dem linearen Bereich betrieben wurden. Der lineare Bereich ist jedoch durch die Schaltungscharakteristika begrenzt und in keinem Fall größer als die Versorgungsspannung. Für eine Wandlerarchitektur, die nur 1-Bit-Wandler stufen aufweist, sollte der analoge Rest in einer Stufe außerhalb des Bereiches von -Vref bis +Vref liegen. Ein solcher analoger Rest wird in jeder folgenden Stufe mit zwei verstärkt und erreicht in einer späteren Stufe schließlich einen Grenzbereich der Ausgangsspannung. Diese Situation führt zu einem fehlerhaften ADC-Ausgang.

Eine Lösung besteht darin, eine oder mehrere Überschreitungsstufen zu nutzen, die mit analo gen Eingängen betrieben werden können, die größer als -Vref bis +Vref sind. Bekannte Bei spiele für Lösungen mit zwei Bits pro Stufe sind in "A Pipelined A/D Conversion Technique With Near-Inherent Monoticity" von Paul C. Yu, et al., IEEE Transactions On Circuits and Systems II, Vol. 42, Juli 1995, pp. 500-502 und in "A 2.5 V, 12-B, 5-Msample/s Pipelined CMOS ADC" von Paul C. Yu et al., IEEE Journal of Solid State Circuits, Vol. 31, Dezember 1996, pp. 1854-1861 offenbart. Beispiele für Überschreitungsschaltungen sind in dem US- Patent 5,668,549 mit dem Titel "Radix 2 Architecture and Calibration Technique For Pipelined Analog To Digital Converters" offenbart, welches am 16. September 1997 erteilt wurde. Der Inhalt der zwei IEEE-Publikationen und des US-Patents 5,668,549 wird mittels Referenz Bestandteil der vorliegenden Anmeldung.

Fig. 8 zeigt beispielhaft eine Überschreitungsschaltung nach dem Stand der Technik, welche zwei Bits pro Stufe erzeugt. Fig. 9 zeigt die Resttransferfunktion der Schaltung in Fig. 8. Obwohl dies in Fig. 8 nicht dargestellt ist, werden drei Komparatorschaltungen genutzt, um den auf dem Eingang Vin basierenden Zwei-Bit-Digitalcode zu bestimmen, der in der Trans ferfunktion nach Fig. 9 die drei Übergangspunkte (-Vref, 0, +Vref) definiert. Während der Abtastphase sind die Schalter S1A, S1B, S1C, S1D und S1E so geschlossen, daß der Verstär ker 32 für eine Verstärkung von Eins konfiguriert ist, daß die Spannung +Vref an den Kon densator C0 angelegt ist, daß Vref an den Kondensator C3 angelegt ist und daß der Eingang Vres_i-1 an beide Kondensatoren C1 und C2 angelegt ist.

Tabelle 1 illustriert den Betrieb der Schaltung nach Fig. 8, wenn die Schaltung in der Ver stärkerphase ist.

Tabelle 1

Beispielsweise zeigt Tabelle 1, daß die Komparatoren (nicht dargestellt) einen digitalen Code 0 erzeugen, wenn Vin zwischen -Vref und 0 ist. Durch Tabelle 1 wird auch gezeigt, daß der Schalter S1A (Fig. 8) eingeschaltet wird, wodurch der zugehörige Kondensator C0 mit +Vref verbunden wird. Der Schalter 2B wird eingeschaltet, so daß der Kondensator C1 über den Verstärker 32 verbunden ist, wodurch die Rückkopplung ausgebildet ist. Die Schalter S4C und S1D werden auch eingeschaltet, wodurch die beiden Kondensatoren C2 und C3 mit -Vref verbunden werden. Im Ergebnis wird Vref/2 zu der Eingangsspannung Vres_i-1 addiert, und die Summe wird mit zwei multipliziert, um die in Fig. 9 dargestellten Transfercharakte ristika zu liefern. Der Betrieb ist ähnlich, wenn D_i = +1 gilt, mit der Ausnahme, daß Vref/2 von der Eingangsspannung Vres_i-1 subtrahiert wird, und daß die Differenz mit zwei multipliziert wird.

In dem Fall, daß eine Überschreitungsbedingung existiert, bei der die Eingangsspannung Vres_i-1 geringer als -Vref (D_i = -1) ist, ist -Vref mit den Kondensatoren C1, C2 und C3 ver bunden, wobei C0 als der Rückkopplungskondensator verbunden ist. Hierdurch wird 3/2Vref zu der negativen Eingangsspannung Vres_i-1 addiert, und die Summe wird mit zwei mulitpli ziert. Hierdurch wird die Restspannung in dem In-Bereich positioniert, wodurch in den fol genden Stufen die Überschreitung verhindert wird. Darüber hinaus zeigt der digitale Aus gangscode von -1 an, daß die Überschreitungskorrektur ausgeführt wurde, wodurch bekannte Überschreitungskorrekturen und -techniken so genutzt werden können, daß der Aus gangscode des ADCs korrigiert wird. Beispielhafte Korrekturtechniken sind in dem vorher zitierten US-Patent 5,668,549 offenbart.

In dem Fall, daß die Eingangsspannung Vres_1-i größer als Vref ist, wird der digitale Code +2 erzeugt, wodurch eine Überschreitungsbedingung angezeigt wird. Wie mittels Tabelle 1 ge zeigt ist, verbinden die Schalter S1A, S3B und S3C +Vref mit den Kondensatoren C0, C1 beziehungsweise C2. Der Schalter S2D verbindet den Kondensator C3 mit der Rückkopp lungsposition. Hierdurch wird 3/2Vref von der Eingangsspannung Vres_i-1 subtrahiert, und die Differenz wird mit zwei multipliziert, so daß die Restspannung im Bereich sein wird. Der digitale Code +2 wird für die Überschreitungskorrektur genutzt. Es ist darauf hinzuweisen, daß für jede der vier unterschiedlichen digitalen Code ein anderer der vier Kondensatoren in der Rückkopplungsposition plaziert ist, wodurch eine kommutierte Kondensatorrückkopp lungsschaltung (CFCS) so ausgebildet ist, daß die Kondensatorfehlanpassung kompensiert wird, wodurch ein niedriger DNL-Fehler erreicht ist.

Der Hauptnachteil der Überschreitungsstufe nach Fig. 8 ist die reduzierte Betriebsgeschwin digkeit infolge der niedrigen Rückkopplungsverstärkung (C/4C oder β = 1/4), verglichen mit der normalen Wandlerstufe von β = 1/2 (C/2C) nach Fig. 4. Die Rückkopplungsverstärkung ist hierin definiert als der Teil des Verstärkerausgangs, welcher auf den Eingang rückgekoppelt ist. Für dasselbe Einschwingen der Überschreitungsstufe werden auch die Bandbreitevor gaben des Verstärkers 32 über die Normalstufe erhöht.

Aus dem Dokument US 5,594,445 ist ein Analog-Digital-Wandler mit einer Wandlerstufe, die ein analoges Eingangssignal in ein digitales Ausgangssignal und eine analoge Restspannung wandelt, und einer Überschreitungsstufe bekannt, die einen Verstärker und mehrere Konden satoren umfaßt. Der Verstärker erzeugt eine zweite analoge Restspannung. Die Überschrei tungsstufe ist zwischen einer Abtastphase und einer Verstärkerphase umschaltbar. Mit Hilfe von Schaltmitteln werden Kondensatorverbindungen geschalten.

Die Erfindung überwindet die beschriebenen Nachteile des Standes der Technik. Es ist eine ADC-Stufe offenbart, die beides, die Überschreitungskorrektur und die Kompensation der Kondensatorfehlanpassung, so liefert, daß ein niedriger DNL-Fehler geliefert wird, und die trotzdem in der Lage ist, mit signifikant größerer Geschwindigkeit betrieben zu werden, als solche aus dem Stand der Technik bekannte Stufen. Diese und andere Vorteile der Erfindung offenbaren sich dem Fachmann aus der folgenden detaillierten Beschreibung der Erfindung im Zusammenhang mit den Zeichnungen.

Ein Analog-Digital-Wandlerabschnitt umfaßt eine Wandlerstufe, auf welche eine Über schreitungsstufe folgt. Die Wandlerstufe ist konfiguriert, um einen analogen Eingang aufzu nehmen und um einen digitalen Ausgang und einen Restspannungsausgang zu erzeugen, wel cher typischerweise gleich dem analogen Eingang ist, der um einen Betrag vermindert wurde, welcher dem digitalen Ausgang der Wandlerstufe entspricht.

Die Restspannung wird an eine Überschreitungsstufe angelegt, die einen weiteren Restaus gang erzeugt, der für die Eingangsrestspannung indikativ ist und dessen Größe um einen fe sten Betrag vermindert ist, wodurch die Wahrscheinlichkeit einer Überschreitungsbedingung in einer folgenden Stufe des ADC vermindert ist. Die Überschreitungsstufe, die zwischen einer Abtastphase und einer Verstärkungsphase schaltbar ist, umfaßt einen Verstärker und einen ersten und einen zweiten Kondensator. Die Überschreitungsstufe ist so konfiguriert, daß der erste Kondensator verbunden wird, um die Restspannung zu empfangen, wenn die Rest spannung eine Polarität aufweist, und daß der zweite Kondensator verbunden wird, um die Restspannung zu empfangen, wenn die Restspannung eine entgegengesetzte Polarität auf weist.

Die Erfindung wird im folgenden anhand einer Zeichnung näher erläutert. Hierbei zeigen:

Fig. 1 ein Blockdiagramm einer einzelnen Stufe eines herkömmlichen Fließband- Analog-Digital-Wandlers;

Fig. 2 ein Blockdiagramm eines herkömmlichen Analog-Digital-Wandlers, der die Stufen nach Fig. 1 nutzt;

Fig. 3 eine idealisierte Resttransferfunktion einer herkömmlichen Wandlerstufe nach Fig. 1;

Fig. 4 ein schematisches Diagramm einer herkömmlichen Analog-Digital- Wandlerstufe;

Fig. 5A und 5B vereinfachte Ersatzschaltungen der Stufe nach Fig. 4 während der Abtastphase beziehungsweise der Verstärkungsphase;

Fig. 6 eine Ersatzschaltung einer Wandlerstufe während der Verstärkungsphase, wo bei eine herkömmliche, kommutierte Kondensatorrückkopplungstechnik ge nutzt wird;

Fig. 7 eine herkömmliche Resttransferfunktion, welche erreicht wird, wenn eine kommutierte Kondensatorrückkopplungstechnik so genutzt wird, daß eine Dif ferentiallinearität erhalten wird;

Fig. 8 ein schematisches Diagramm einer herkömmlichen 2-Bit-Wandlerstufe, die eine Überschreitungskorrektur liefert;

Fig. 9 eine von der Wandlerstufe nach Fig. 8 erzeugte Resttransferfunktion;

Fig. 10 eine durch eine erfindungsgemäße Überschreitungsstufe erzeugte Resttransfer funktion;

Fig. 11 ein schematisches Diagramm einer erfindungsgemäßen Überschreitungsstufe, die in der Lage ist, die Transferfunktion nach Fig. 10 zu erzeugen;

Fig. 12A, 12B, 12C und 12D vereinfachte Ersatzschaltungen der Überschreitungsstu fe nach Fig. 11, wobei der Betrieb der Überschrei tungsstufe illustriert ist;

Fig. 13 ein Blockdiagramm eines erfindungsgemäßen Wandlerabschnitts;

Fig. 14 eine durch den Wandlerstufenteil des Wandlerabschnitts nach Fig. 13 er zeugte Resttransferfunktion;

Fig. 15 eine Volldifferential-Implementierung der erfindungsgemäßen Überschrei tungsstufe nach Fig. 11; und

Fig. 16A, 16b, 16c und 16D vereinfachte Ersatzschaltungen der Überschreitungsstu fen nach Fig. 15, wobei der Betrieb der Überschrei tungsstufe illustriert ist.

Fig. 11 zeigt eine erfindungsgemäße Überschreitungsstufe, die allgemein mit der Bezugs zahl 36 bezeichnet ist. Die gezeigte Stufe ist eine Einzelendausführung, um die Beschreibung zu vereinfachen, wobei die tatsächliche Ausführung typischerweise voll differentiell ist. Die Resttransfercharakteristika der Überschreitungsstufe nach Fig. 11 sind in Fig. 10 darge stellt.

Gemäß Fig. 10 ist die Nennverstärkung Eins, so daß eine hohe Rückkopplungsverstärkung erhalten werden kann. Ein Resteingang der Überschreitungsstufe 36 (Fig. 11) außerhalb des Bereichs von -Vref bis +Verf wird in den Normalbereich -Verf bis +Verf zurückgewandelt. Die Überschreitungsstufe 36 ist in einer Art konfiguriert, die davon abhängt, ob der Eingang Vres_i-1 der Schaltung positiv oder negativ ist. Wie im Detail später geklärt wird, ist es not wendig, diese Bestimmung vor dem Beginn der Abtastphase der Überschreitungsstufe auszu führen.

Um einen niedrigen Differential-Nichtlinearitätsfehler (DNL) zu erhalten, sollte die Höhe der Diskontinuietät der Resttransferfunktion (Fig. 10) so nahe wie möglich bei 2Vref liegen. Dieses wurde bereits beschrieben. Darüber hinaus verlangt ein niedriger DNL-Fehler, daß die Endpunktkoordinaten der Transferfunktion bei Eingängen -Verf und +Verf übereinstimmen, wie es durch die folgende Gleichung angezeigt wird:

Vres_i(-Vref) ≈ Vres_i(Vref) (7)

Bei der Annahme, daß bestimmt wurde, daß die an die Schaltung 36 angelegte Vres_i-1 eine negative Spannung ist, sind die Schalter S1b, S2C und S3 zu Beginn der Abtastphase geschlossen. Wie durch die Ersatzschaltung nach Fig. 12A gezeigt ist, verursachen diese Schalterzustände, daß der Verstärker 32 als ein Spannungsfolger verbunden ist, daß der Kon densator C2 kurzgeschlossen ist und daß der Kondensator C1 mit der Eingangsspannung Vres_i-1 verbunden ist. Deshalb wird die Eingangsspannung am Kondensator C1 abgetastet.

Während der auf die Abtastphase folgenden Verstärkungsphase werden die Schalter S1C und S2A so eingeschaltet, daß der Kondensator C1 in die Rückkopplungsposition verbunden ist, wie es in der Ersatzschaltung nach Fig. 12B gezeigt ist, und daß -Verf an den Kondensator C2 angelegt ist. Im folgenden ist die Gleichung gezeigt, die die Ausgangsspannung der Über schreitungsstufe 36 am Ende der Verstärkungsphase beschreibt.

Wenn bestimmt wurde, daß die Eingangsspannung Vres_i-1 positiv sein wird, wird die Über schreitungsstufe 36 so konfiguriert, daß die Schalter S1C, S2B und S3 in der Abtastphase geschlossen sind. Die Ersatzschaltung ist in Fig. 12C gezeigt. Während der folgenden Ver stärkungsphase sind die Schalter S1A und S2C geschlossen, so daß +Verf an den Kondensator C1 angelegt ist, und so daß der Kondensator C2 in die Rückkopplungsposition verbunden ist. Die Endausgangsspannung kann wie folgt ausgedrückt werden:

Aus den Gleichungen (8) und (9) ergibt sich, daß die zwei Bedingungen für einen niedrigen DNL-Fehler erfüllt sind. Erstens bleibt die Höhe des Übergangsabstandes nahe dem Wert 2Verf, ungeachtet einer Fehlanpassung zwischen den Kondensatoren C1 und C2:

Zweitens bleibt die Differenz zwischen den Endpunkten, bei denen Vres_i-1 gleich +Verf und -Verf ist, nahe desselben Wertes (Null):

Fig. 13 zeigt einen Wandlerabschnitt, der in Kombination mit einer Ein-Bit-Wandlerstufe 34 die Überschreitungsstufe 36 umfaßt, wobei die Ein-Bit-Wandlerstufe 34 in ihrer Konstruktion ähnlich zu der herkömmlichen Stufe nach Fig. 6 ist. Die Resttransferfunktion der Wandler stufe 34 ist in Fig. 3 gezeigt, wobei die Stufe 34 mittels einer internen Komparatorschaltung (nicht dargestellt) ein einzelnes Bit D_i erzeugt. Der Block 37 repräsentiert die Schaltung zur Ausführung von Zeit- und Steuerfunktionen, welche unter anderem den Zustand der verschie denen in der Wandlerstufe 34 und der Überschreitungsstufe 36 genutzten Schalter steuert. Auf der Basis der vorliegenden Offenbarung ergibt sich für den Fachmann die Art, in welcher die Schaltung des Blocks 37 implementiert werden würde, wobei die besondere Art der Imple mentierung nicht Bestandteil der Erfindung ist.

Wie bereits beschrieben wurde, ist die Überschreitungsstufe 36 in einer Art konfiguriert, die davon abhängt, ob der Eingang der Stufe Vres_i-1 positiv oder negativ ist. Wie in Fig. 12A dargestellt ist, ist der Kondensator C1 verbunden, um Vres_i zu empfangen, wenn Vres_i negativ ist. Wie in Fig. 12C dargestellt ist, ist der Kondensator C2 verbunden, um den Eingang von Vres_i zu empfangen, wenn Vres_i positiv ist. Deshalb muß die Polarität des Eingangs Vres_i unmittelbar vor der Abtastphase der Überschreitungsstufe 36 bestimmt werden, wobei eine solche Abtastphase nahe dem Anfang der Verstärkungsphase der vorhergehenden Wandler stufe 34 beginnt. Der Ausgang Vres_i ist jedoch zu diesem Zeitpunkt nicht stabil. Um in der Lage zu sein, die Polarität zu bestimmen, wird der Eingangsrest Vres_i+1 der Wandlerstufe 34 vor dem Beginn der Abtastphase der Überschreitungsstufe 36 überwacht. Dieses wird im fol genden beschrieben.

Fig. 14 zeigt eine Transferfunktion der Wandlerstufe 34, wobei vier Bereiche identifizierbar sind. Wie aus Fig. 14 hervorgeht, ist der Ausgang Vres_i der Stufe 34 positiv, wenn der Resteingang Vres_i-1 der Stufe zwischen Null und -Vref/2 liegt, und wenn der Eingang größer als +Vref/2. In ähnlicher Weise ist der Ausgang Vres_i negativ, wenn Vres_i+1 kleiner als - Vref/2 ist, und wenn der Ausgang größer als 0 und kleiner als +Vref/2 ist. Ein interner Wandler der Stufe 34 (nicht dargestellt) zur Erzeugung des digitalen Ausgangs D_i auf Leitung 42A liefert die Polaritätsinformation des Eingangsrestes Vres_i+1. Zwei zusätzliche Komparatoren 38A und 38B liefern die zusätzliche Information, um die Größe des Eingangs relativ zu -Vref/2 und +Vref/2 zu bestimmen. Die drei Ausgänge auf den Leitungen 42A, 42B und 42C ermöglichen es der Überschreitungsstufe 36 hierdurch, basierend auf dem Eingang Vres_i-1 die Polarität des Ausgangs Vres_i der Wandlerstufe 34 vor dem Beginn der Abtastphase der Überschreitungsstufe 36 vorherzusagen.

Der Wandlerabschnitt 40 nach Fig. 13 umfaßt die Wandlerstufe 34 in Kombination mit der Überschreitungsstufe 36 und liefert eine Resttransferfunktion, wie jene nach Fig. 9, die durch die Schaltung nach Fig. 8 erzeugt wird. Die Wandlerstufe 34 und die Überschrei tungsstufe 36 haben im Vergleich zur Verstärkung von 1/4 nach Fig. 8 beide eine Rück kopplungsverstärkung β von ½. Bei der Annahme, daß die Operationsverstärker, welche in Wandlerstufen nach dem Stand der Technik und in dem Wandlerabschnitt 40 nach der Erfin dung genutzt werden, dieselbe Bandbreite aufweisen, liefert der erfindungsgemäße Wand lerabschnitt 40 fast das Zweifache der erreichbaren Betriebsgeschwindigkeit.

Wie bereits ausgeführt wurde, ist die tatsächliche Implementierung gewöhnlich eine Volldif ferential-Implementierung, obwohl die verschiedenen Wandlerstufen mittels einer Einzelend- Implementierung beschrieben wurden, um die Beschreibung zu vereinfachen. Fig. 15 zeigt eine solche Volldifferential-Implementierung der Überschreitungsstufe 36 nach Fig. 11, was mittels des Bezugszeichens 44 angezeigt wird. Die Implementierung nach Fig. 15 umfaßt einen Volldifferential-Verstärker 46, welcher per Definition einen Differentialeingang und einen Differentialausgang umfaßt. Die vorhergehende Wandlerstufe (nicht dargestellt) liefert einen Differentialeingang Vres_i-1+ und Vres_i-1- an die Überschreitungsstufe. Die Überschrei tungsstufe ihrerseits liefert Differentialausgänge Vres_i-1+ und Vres_i-1- an jede folgende Wandlerstufe.

Die Theorie des Betriebs der Volldifferential-Implementierung nach Fig. 15 ist dieselbe, wie für die Einzelend-Implementierung nach Fig. 11. Angenommen, daß bestimmt wurde, daß der Differentialeingang am Beginn der Abtastphase der Überschreitungsstufe 44 negativ sein wird (Vres_i-1+ ist kleiner als Vres_i-1-), so sind die Schalter S1B, S2C und S3 als auch die Schalter S1B', S2C' und S3' geschlossen. Die Ersatzschaltung ist in Fig. 16A gezeigt. Bei diesen Bedingungen wird die Differentialeingangsspannung an den Kondensatoren C1 und C1' abgetastet, wobei C2 und C2' kurzgeschlossen sind.

Während der Verstärkungsphase (Vref_i-1+ ist größer als Vref_i-1-) sind die Schalter S1C, S2A, S1C' und S2A' geschlossen. Die äquivalente Schaltung ist in Fig. 16B dargestellt. Hieraus ergibt sich, daß -Vref und +Vref an die Kondensatoren C2 bzw. C2' angelegt werden, wobei die Kondensatoren C1 und C1' in der Rückkopplungsstellung verbunden sind. Mittels der Überlagerung kann gesehen werden, daß die Ausgangsspannung Vref+ bestimmt werden kann, indem ein Ausdruck verwendet wird, der ähnlich zu dem ist, der in Gleichung (9) ge zeigt wurde, und daß die Ausgangsspannung Vref bestimmt werden kann, indem ein Aus druck verwendet wird, der ähnlich zu dem ist, der in Gleichung (8) gezeigt wurde.

Die Differentialausgangsspannung ist gleich der Differenz zwischen Vref+ und Vref-. Es er gibt sich, daß die Größen der Ausgangsspannung Vres_i+ und Vres_i- beide geringer als Vref sind, so daß eine Überschreitungsbedingung unter Betriebsbedingungen, die im ungünstigsten Fall erwartet werden können, nicht auftreten wird. Wie im Fall der Überschreitungsschaltung nach Fig. 11 bleibt die Rückkopplungsverstärkung β auf einen relativ hohen Wert von ½.

In dem Fall, daß die Differentialausgangsspannung positiv ist (Vres_i-1+ ist größer als Vres_i-1-) sind die Schalter S1C, S2B, S3, S1C', S2B' und S3' geschlossen. Wie mittels der Ersatzschal tung nach Fig. 16C dargestellt ist, sind die Eingänge Vres_i-1+ und Vres_i-1- an die Kondensa toren C2 bzw. C2' angelegt. Die Kondensatoren C1 und C2 sind kurzgeschlossen, so daß die Eingangsspannung in den Kondensatoren C2 und C2' gespeichert wird.

Wenn die Eingangsspannung während der Verstärkungsphase positiv ist, sind die Schalter S1A, S2C, S1A und S2C' geschlossen. Wie der Ersatzschaltung nach Fig. 16D entnommen werden kann, sind die Spannungen +Vref und -Vref an die Kondensatoren C1 bzw. C1' an gelegt, wobei die Kondensatoren C2 und C2' in der Rückkopplungsstellung verbunden sind. Die Ausgangsspannung Vres+ kann dann bestimmt werden, indem eine Gleichung benutzt wird, die ähnlich zur Gleichung (9) ist. Die Ausgangsspannung Vres- kann dann bestimmt werden, indem eine Gleichung benutzt wird, die ähnlich zur Gleichung (8) ist. Die Differenti alspannung ist gleich der Differenz. Es ergibt sich, daß in allen Fällen ungünstigster Betriebs bedingungen die Größe von Vres_i+ oder Vres_i- wiederum kleiner als Vref bleibt, so daß eine Überschreitung eliminiert ist.

Wie in dem bereits zitierten US-Patent 5,668,549 erklärt ist, können ein oder mehrere Wand lerstufen 40 mit Überschreitungskorrektur nach Fig. 13 in entsprechend beabstandeten Orten eines algorithmischen ADCs so positioniert werden, daß Überschreitungsbedingungen bei Betriebsbedingungen, wie sie im ungünstigsten Fall erwartet werden, vermieden sind. Jede der Wandlerstufen 40 addiert oder subtrahiert ein Bit zum digitalen Ausgang, der zu der Stufe gehört, so daß die digitale Korrektur leicht ausgeführt werden kann.

Wird die Leistung des Wandlers, welcher die erfindungsgemäße Überschreitungsschaltung nach Fig. 11 (und Fig. 15) nutzt, mit einem herkömmlichen Wandler verglichen, der die herkömmliche Wandlerstufe nach Fig. 8 nutzt, so nutzen beide Lösungen dieselbe Anzahl von Kondensatoren und Komparatoren. Die erfindungsgemäße Lösung nutzt einen zusätzli chen Operationsverstärker. Der Leistungsverbrauch und die Rauschleistung der Erfindung sind im Vergleich zur Lösung nach dem Stand der Technik nach Fig. 8 trotz der größeren, erreichbaren Betriebsgeschwindigkeit nicht verschlechtert. Dies wird mittels der folgenden Analyse gezeigt.

Die grundlegende Annahme der folgenden Analyse ist, daß der Leistungsverbrauch in einem Operationsverstärker bei einer vorgegebenen Betriebsgeschwindigkeit direkt proportional zu seiner Bandbreite ist. Zur Vereinfachung werden die zusätzlichen Kapazitäten vernachlässigt, und einzelne Verstärkungen der Verstärkerstufen werden betrachtet, für die der Übertra gungsleitwert direkt proportional zum Leistungsverbrauch ist. Es kann gezeigt werden, daß für Einzelstufenverstärker der Gesamteingang, der als Rauschen betrachtet wird, proportional zu kT/C ist, wobei C die Gesamtlastkapazität ist.

Bei der herkömmlichen Wandlerstufe nach Fig. 8 wird angenommen, daß alle Kondensato ren in der Schaltung gleich C sind, und daß für diese Stufe eine kapazitive Last gegeben ist, die gleich 2C' ist. C' kann in dem Fließbanddesign kleiner als C sein, so daß eine Skalierung von Stufe zu Stufe möglich ist. Eine gute Skalierungsregel ist C' = 0,7 × C. Der Gesamtlei stungsverbrauch ist wie folgt:

Die Zahl 4 in Gleichung (12) ist durch die Rückkopplungsverstärkung der Stufe bestimmt.

Das Eingangsrauschen während der Abtastphase bei dem herkömmlichen Design wird wie folgt berechnet:

Das Eingangsrauschen während der Verstärkerphase bei herkömmlichen Design wird wie folgt bestimmt:

Der Faktor 16 in Gleichung (14) basiert auf der Rückkopplungsverstärkung. Der Faktor 4 ist das Quadrat der Nennverstärkung. Der Extrafaktor 2 ist eine realistische Näherung, der Mehr fachrauschquellen in dem Operationsverstärker in Betracht zieht. Das Gesamtrauschen der herkömmlichen Lösung ergibt sich dann wie folgt:

Nach einer Ausführungsform der Erfindung hat der aus dem Stand der Technik bekannte Überschreitungswandler nach Fig. 8, der drei nicht dargestellte Komparatoren umfaßt, eine Nennverstärkung von 2 und ist durch eine 1-Bit-Wandlerstufe 34 und eine Überschreitungs stufe 36 mit einer Nennverstärkung von Eins ersetzt. Der Gesamtleistungsverbrauch in den zwei Operationsverstärkern, die zu den Stufen 34 und 36 gehören, wird durch die folgende Gleichung bestimmt:

Das Gesamteingangsrauschen bei der Lösung nach Fig. 13 berechnet sich wie folgt, wobei dieselben vereinfachenden Annahmen genutzt werden, wie sie in Verbindung mit der her kömmlichen Lösung genutzt wurden.

Aus dem Vergleich der Gleichung (15) mit der Gleichung (17) ergibt sich, daß bei demselben Leistungsverbrauch, wie er sich aus dem Vergleich der Gleichungen (12) und (16) ergibt, das Gesamtrauschen signifikant verbessert ist. Deshalb ist es bei der erfindungsgemäßen Lösung möglich, durch die Reduzierung der Größe der Kondensatoren einen geringeren Leistungs verbrauch zu erhalten, wobei dieselbe Rauschleistung geliefert wird. In einem realistischen Design müssen jedoch andere Effekte, wie die Anstiegsgeschwindigkeit und parasitische Ka pazitäten, berücksichtigt werden. Die vereinfachte Analyse erster Ordnung zeigt jedoch, daß die Erfindung es möglich macht, im Vergleich zu Implementierungen nach dem Stand der Technik, ein geringeres Rauschen und einen geringeren Leistungsverbrauch zu erhalten.

Eine neue Architektur und ein Verfahren eines Analog-Digital-Wandlers wurden offenbart. Obwohl eine Implementierung im Detail beschrieben wurde, ist darauf hinzuweisen, daß der Fachmann Veränderungen vornehmen kann, ohne den Bereich der Erfindung, wie er in den folgenden Ansprüchen definiert ist, zu verlassen.

Claims

1. Analog-Digital-Wandlerabschnitt, umfassend:
eine Wandlerstufe, die konfiguriert ist, um eine analoge Eingangsspannung aufzunehmen, und um einen Wandlerstufenausgang zu erzeugen, wobei der Wandlerstufenausgang ei nen digitalen Ausgang und einen ersten, analogen Restspannungsaugang aufweist; und
eine Überschreitungsstufe, die einen Verstärker und einen ersten und einen zweiten Kon densator aufweist, wobei der Verstärker einen zweiten, analogen Restspannungsausgang erzeugt, wobei die Überschreitungsstufe zwischen einer Abtastphase und einer Verstär kungsphase umgeschaltet werden kann, wobei die Überschreitungsstufe in der Abtastpha se so konfiguriert ist, daß der erste Kondensator verbunden ist, um die erste, analoge Restspannung zu empfangen, wenn die erste, analoge Restspannung eine erste Polarität aufweist, und wobei die Überschreitungsstufe so konfiguriert ist, daß der zweite Konden sator verbunden ist, um die erste, analoge Restspannung zu empfangen, wenn die erste Restspannung eine zweite Polarität aufweist, die entgegengesetzt zur ersten Polarität aus gebildet ist und wobei der Ausgang des Verstärkers auf den invertierenden Eingang des Verstärkers rückgekoppelt ist.

2. Analog-Digital-Wandlerabschnitt nach Anspruch 1, wobei die Überschreitungsstufe in der Verstärkungsphase weiterhin so konfiguriert ist, daß der zweite Kondensator verbun den ist, um eine erste Referenzspannung zu empfangen, daß der erste Kondensator relativ zum Verstärker mit einer Rückkopplungsstellung verbunden ist, wenn die erste, analoge Restspannung die erste Polarität aufweist, daß der erste Kondensator verbunden ist, um eine zweite Referenzspannung zu empfangen, die von der ersten Referenzspannung ver schieden ist, und daß der zweite Kondensator relativ zum Verstärker mit der Rückkopp lungsstellung verbunden ist, wenn die erste Restspannung die zweite Polarität aufweist.

3. Analog-Digital-Wandlerabschnitt nach Anspruch 2, wobei der Verstärker als ein Volldif ferential-Verstärker mit ersten und zweiten Differentialeingängen und ersten und zweiten Differentialausgängen ausgebildet ist, wobei die Überschreitungsstufe weiterhin dritte und vierte Kondensatoren umfaßt, und wobei die Überschreitungsstufe in der Abtastphase so konfiguriert ist, daß der dritte Kondensator verbunden ist, um die erste, analoge Restspannung zu empfangen, wenn die erste, analoge Restspannung die erste Polarität aufweist, und wobei die Überschreitungsstufe so konfiguriert ist, daß der vierte Konden sator verbunden ist, um die erste, analoge Restspannung zu empfangen, wenn die erste, analoge Restspannung die zweite Polarität aufweist.

4. Analog-Digital-Wandlerabschnitt nach Anspruch 3, wobei die Überschreitungsstufe in der Verstärkungsphase weiter so konfiguriert ist, daß der vierte Kondensator verbunden ist, um die zweite Referenzspannung zu empfangen, daß der dritte Kondensator relativ zum Verstärker mit der Rückkopplungsstellung verbunden ist, wenn die erste, analoge Restspannung die erste Polarität aufweist, daß der dritte Kondensator verbunden ist, um die erste Referenzspannung zu empfangen, und daß der vierte Kondensator relativ zum Verstärker mit der Rückkopplungsstellung verbunden ist, wenn die erste, analoge Rest spannung die zweite Polarität aufweist.

5. Analog-Digital-Wandlerabschnitt nach Anspruch 4, weiter umfassend: Detektionsschal tungstechnik, die konfiguriert ist, um die Polarität der ersten, analogen Restspannung zu bestimmen, die auf dem Zustand der an die Wandlerstufe angelegten analogen Eingangs spannung basiert.

6. Analog-Digital-Wandlerabschnitt nach Anspruch 5, wobei die erste und die zweite Refe renzspannung dieselbe Größe und entgegengesetzte Polaritäten aufweisen.

7. Analog-Digital-Wandlerabschnitt nach Anspruch 1, wobei die Überschreitungsstufe einen Verstärker, erste und zweite Kondensatoren und Schal tungstechnik zum Umschalten zwischen einer ersten, einer zweiten, einer dritten und ei ner vierten Betriebsart umfaßt, wobei in der ersten Betriebsart der erste Kondensator zwi schen einem invertierenden Verstärkereingang und dem ersten, analogen Restspannungs ausgang angeschlossen ist, und der Ausgang des Verstärkers mit dem invertierenden Ver stärkereingang verbunden ist, wobei in der zweiten Betriebsart der erste Kondensator zwischen dem Verstärkerausgang und dem invertierenden Verstärkereingang angeschlos sen ist, und der zweite Kondensator zwischen dem invertierenden Verstärkereingang und einer Quelle einer ersten Referenzspannung angeschlossen ist, wobei in der dritten Be triebsart der zweite Kondensator zwischen dem ersten, analogen Restspannungsausgang und dem invertierenden Verstärkereingang angeschlossen ist, und ein Ausgang des Ver stärkers mit dem invertierenden Verstärkereingang verbunden ist, und wobei in der vier ten Betriebsart der erste Kondensator zwischen dem invertierenden Verstärkereingang und einer Quelle einer zweiten Referenzspannung angeschlossen ist, und der zweite Kon densator zwischen dem invertierenden Verstärkereingang und dem Verstärkerausgang angeschlossen ist.

8. Analog-Digital-Wandlerabschnitt nach Anspruch 7, weiterhin umfassend: Steuerschal tungstechnik, die konfiguriert ist, um die analoge Eingangsspannung der Wandlerstufe zu überprüfen, und um ein Schalten der Umschalt-Schaltungstechnik zwischen der ersten und der dritten Betriebsart zu veranlassen.

9. Analog-Digital-Wandlerabschnitt nach Anspruch 8, wobei die Rückkopplungsverstär kung des Verstärkers etwa ½ ist, wenn die Umschalt-Schaltungstechnik in der zweiten oder dritten Betriebsart ist.

10. Analog-Digital-Wandlerabschnitt nach Anspruch 8, wobei der Verstärker als ein Volldif ferential-Verstärker ausgebildet ist, der erste und zweite Differentialeingänge und erste und zweite Differentialausgänge aufweist, wobei die Überschreitungsstufe weiterhin dritte und vierte Kondensatoren umfaßt, wobei die Umschalt-Schaltungstechnik in der er sten Betriebsart den ersten Kondensator zwischen dem ersten Differentialeingang und dem Wandlerausgang anschließt, den ersten Differentialausgang mit dem ersten Diffe rentialeingang verbindet, den dritten Kondensator zwischen dem zweiten Differentialein gang und dem Wandlerstufenausgang anschließt und den zweiten Differentialausgang mit dem zweiten Differentialeingang verbindet, wobei die Umschalt-Schaltungstechnik in der zweiten Betriebsart den zweiten Kondensator zwischen der Quelle der ersten Referenz spannung und dem ersten Differentialeingang anschließt, den ersten Kondensator zwi schen dem ersten Differentialeingang und dem ersten Differentialausgang anschließt, den vierten Kondensator zwischen der Quelle der zweiten Referenzspannung und dem zwei ten Differentialeingang anschließt und den dritten Kondensator zwischen dem zweiten Differentialeingang und dem zweiten Differentialausgang anschließt.

11. Analog-Digital-Wandlerabschnitt nach Anspruch 10, wobei die Umschalt- Schaltungstechnik in der dritten Betriebsart den zweiten Kondensator zwischen dem Wandlerstufenausgang und dem ersten Differentialeingang anschließt, den ersten Diffe rentialeingang mit dem ersten Differentialausgang verbindet, den vierten Kondensator zwischen dem Wandlerstufenausgang und dem zweiten Differentialeingang anschließt und den zweiten Differentialeingang mit dem zweiten Differentialausgang verbindet, und wobei die Umschalt-Schaltungstechnik in der vierten Betriebsart den ersten Kondensator zwischen der Quelle der zweiten Referenzspannung und dem ersten Differentialeingang anschließt, den zweiten Kondensator zwischen dem ersten Differentialeingang und dem ersten Differentialausgang anschließt, den dritten Kondensator zwischen der Quelle der ersten Referenzspannung und dem zweiten Differentialeingang anschließt und den vierten Kondensator zwischen dem zweiten Differentialeingang und dem zweiten Differential ausgang anschließt.

12. Verfahren zur Reduzierung der Überschreitungsbedingungen in einem algorithmischen ADC, der eine Wandlerstufe umfaßt, die eine analoge Eingangsspannung aufnimmt und eine digitale Ausgangsspannung und eine erste analoge Restspannung ausgibt, und eine Überschreitungsstufe umfaßt, die die folgenden Schritte ausführt:

- Abtasten der ersten analogen Restspannung mit einem ersten Kondensator, in dem Fall, daß die erste analoge Restspannung eine erste Polarität aufweist;
- Abtasten der ersten analogen Restspannung an einem zweiten Kondensator, in dem Fall, daß die erste analoge Restspannung eine zweite Polarität aufweist, die entgegengesetzt zur ersten Polarität ist;
- Subtrahieren einer ersten Referenzspannung von der ersten Restspannung, in dem Fall, daß die erste analoge Restspannung an dem ersten Kondensator ab getastet wurde, um eine zweite analoge Restspannung zu erzeugen;
- Subtrahieren einer zweiten Referenzspannung von der ersten analogen Rest spannung, in dem Fall, daß die erste analoge Restspannung an dem zweiten Kondensator abgetastet wurde, um die zweite analoge Restspannung zu erzeu gen; und
- Ausgeben der zweiten analogen Restspannung.

13. Verfahren nach Anspruch 12, wobei die erste und die zweite Referenzspannung die glei che Größe und entgegengesetzte Polarität aufweisen.

14. Verfahren nach Anspruch 12, wobei der Schritt zum Subtrahieren der ersten Referenz spannung einen Schritt zum Verbinden der ersten Referenzspannung mit dem zweiten Kondensator umfaßt, und wobei der Schritt zum Subtrahieren der zweiten Referenzspan nung einen Schritt zum Verbinden der zweiten Referenzspannung mit dem ersten Kon densator umfaßt.

15. Verfahren nach Anspruch 12, wobei die Wandlerstufen zwischen einer Abtastphase und einer Verstärkungsphase alterniert, das Verfahren weiterhin die folgenden Schritte um fassend:

- Vorhersagen, vor einem Ende der Verstärkungsphase der Wandlerstufen, ob die erste analoge Restspannung der Wandlerstufe am Ende der Verstärkungs phase der ersten Wandlerstufe in einem ersten Spannungsbereich oder einem zweiten Spannungsbereich liegen wird;
- Abtasten des ersten Restspannungsausgangs der ersten Wandlerstufe nach ei nem Ende der Verstärkungsphase der Wandlerstufe, um eine Abtastspannung zu erzeugen;
- Kombinieren einer ersten Referenzspannung mit der Abtastspannung, in dem Fall, daß der Schritt zum Vorhersagen ergibt, daß die erste Restspannung in dem ersten Spannungsbereich liegt, so daß eine zweite Restspannung erzeugt wird;
- Kombinieren einer zweiten Referenzspannung, die von der ersten Referenz spannung verschieden ist, in dem Fall, daß der Schritt zum Vorhersagen ergibt, daß die erste Restspannung in dem zweiten Spannungsbereich liegt, so daß die zweite Restspannung erzeugt wird; und
- Zuführen der zweiten Restspannung an eine zweite der Wandlerstufen.

16. Verfahren nach Anspruch 15, wobei der Schritt zum Vorhersagen durch das Überprüfen der analogen Eingangsspannung ausgeführt wird, die an die Wandlerstufe angelegt ist.

17. Verfahren nach Anspruch 16, wobei der Schritt zum Abtasten der ersten analogen Rest spannung den Schritt zum Anlegen der ersten analogen Restspannung an einen ersten Kondensator in dem Fall umfaßt, daß der Schritt zum Vorhersagen anzeigt, daß die erste Restausgangsspannung in dem ersten Spannungsbereich liegen wird, oder zum Anlegen der ersten analogen Restspannung an einen zweiten Kondensator umfaßt, in dem Fall, daß der Schritt zum Vorhersagen anzeigt, daß die erste analoge Restspannung in dem zweiten Spannungsbereich liegen wird.