TWI532328B - 類比數位轉換裝置及其轉換方法 - Google Patents

Description

類比數位轉換裝置及其轉換方法

本發明提供一種類比數位轉換裝置及轉換方法，特別是一種使用子區間（Subranging）概念的類比數位轉換裝置及其轉換方法。

近年來，隨著科技發展，可攜式電子產品日益蓬勃發展，為了提供較長的待機時間，低功耗之積體電路設計的相關研究備受重視。於電子產品之架構中，類比數位轉換器（Analog to Digital Converter，ADC）乃為其中的重要電路之一，因而類比數位轉換器的功耗大小備受關注。

類比數位轉換器的架構種類繁多，如快閃式類比數位轉換器（Flash ADC）、管線式類比數位轉換器（Pipeline ADC）、連續近似式類比數位轉換器（Successive Approximation Register ADC，SAR ADC）與兩步式類比數位轉換器（Two-Step ADC）等，都各自有其適合的應用範圍。

在眾多之類比數位轉換器的架構中，連續近似式類比數位轉換器由於在轉換時僅需使用到一個比較器，架構簡單且所需元件數目相對較少，因而具有相對省電之優勢而被廣泛應用於可攜式電子產品中。

隨著科技進展，電子產品的功能日漸複雜且強大，因此對於其類比數位轉換器的解析度之要求亦隨之提升。然而，解析度要求越高，對連續近似式類比數位轉換器而言所需之位元數亦增高，進而促使電容陣列變得更加越大。由於電容陣列的切換功耗占於連續近似式類比數位轉換器之功耗中占了最大比例，因此，對連續近似式類比數位轉換器而言，解析度提高更會造成整體之功耗變大。

因此，如何使連續近似式類比數位轉換器具有高解析度且較低之整體功耗，以延長可攜式電子產品的待機時間，此為本領域之技術人員所欲琢磨的重點課題。

在一實施例中，一種類比數位轉換方法包含利用粗分類比數位轉換器與細分類比數位轉換器接收類比輸入訊號、利用粗分類比數位轉換器根據比輸入訊號產生第一數位訊號、將第一數位訊號之次高位元至第一數位訊號之最低位元中的每一位元與第一數位訊號之最高位元作比較以產生比較結果、依據比較結果直接控制細分類比數位轉換器之高位元電容陣列之切換使細分類比數位轉換器所接收之類比輸入訊號轉換為殘餘訊號、利用細分類比數位轉換器透過依序切換細分類比數位轉換器之低位元電容陣列來依據殘餘訊號產生第二數位訊號，以及結合第一數位訊號與第二數位訊號以產生數位輸出訊號。

在一實施例中，一種類比數位轉換裝置包含粗分類比數位轉換器、控制模組、細分類比數位轉換器與輸出單元。粗分類比數位轉換器用以接收類比輸入訊號並根據類比輸入訊號產生第一數位訊號。控制模組用以將第一數位訊號之次高位元至第一數位訊號之最低位元中的每一位元與第一數位訊號之最高位元作比較，以對應產生比較結果。細分類比數位轉換器包含高位元電容陣列、低位元電容陣列與閂鎖比較電路。高位元電容陣列用以依據比較結果作切換以將類比輸入訊號轉換為殘餘訊號。低位元電容陣列與閂鎖比較電路用以依據殘餘訊號產生第二數位訊號。輸出單元用以結合第一數位訊號與第二數位訊號以產生數位輸出訊號。

綜上，根據本發明之類比數位轉換方法及其類比數位轉換裝置利用具有低功耗、低解析度的粗分類比轉換器來幫助高解析度的細分類比數位轉換器轉換出數位輸出訊號之高位元部分，使細分類比數位轉換器僅需轉換出數位輸出訊號之低位元部分，以降低細分類比數位轉換器之功耗，並搭配檢測及跳過演算法（Detect-And-Skip algorithm）以藉由比較粗分類比數位轉換器所轉換出之第一數位訊號的次高位元至最低位元中的每一位元與第一數位訊號的最高位元來控制細分類比數位轉換器中高位元電容陣列的切換，以跳過不必要的切換動作，而降低細分類比數位轉換器的切換功耗。此外，再搭配對齊切換技術（Aligned Switching Technique），藉由第一數位訊號同時切換細分類比數位轉換器之高位元電容陣列中對應的開關模組，使高位元電容陣列之切換能一步到位，進而大幅降低類比數位轉換裝置的整體功耗。

以下在實施方式中詳細敘述本發明之詳細特徵及優點，其內容足以使任何熟習相關技藝者瞭解本發明之技術內容並據以實施，且根據本說明書所揭露之內容、申請專利範圍及圖式，任何熟習相關技藝者可輕易地理解本發明相關之目的及優點。

第1圖為根據本發明一實施例之類比數位轉換裝置之概要示意圖。請參閱第1圖，類比數位轉換裝置100主要是用以將類比輸入訊號V_in 轉換為數位輸出訊號D_out 。類比數位轉換裝置100包含粗分類比數位轉換器110、控制模組120、細分類比數位轉換器130與一輸出單元140。其中，細分類比數位轉換器130包含高位元電容陣列131、低位元電容陣列132與閂鎖比較電路133，並且高位元電容陣列131、低位元電容陣列132與閂鎖比較電路133依序串接在前級電路（圖未示）與輸出單元140之間。

粗分類比數位轉換器110的輸入端電性連接至前級電路（圖未示），並接收來自前級電路的類比輸入訊號V_in 。控制模組120的輸入端電性連接至粗分類比數位轉換器110的輸出端，並接收來自粗分類比數位轉換器110的第一數位訊號D1。

細分類比數位轉換器130之高位元電容陣列131的輸入端電性連接至前級電路（圖未示），並接收來自前級電路的類比輸入訊號V_in 。細分類比數位轉換器130之高位元電容陣列131的控制端電性連接至控制模組120的輸出端，並接收來自控制模組120的比較結果S1。於此，高位元電容陣列131依據比較結果S1進行切換，以致將類比輸入訊號V_in 轉換成殘餘訊號R1。細分類比數位轉換器130之低位元電容陣列132的輸入端電性連接至高位元電容陣列131的輸出端，並接收來自高位元電容陣列131的殘餘訊號R1。細分類比數位轉換器130之閂鎖比較電路133的輸入端電性連接至低位元電容陣列132的輸出端，並接收來自低位元電容陣列132的電壓訊號V_S 。細分類比數位轉換器130之低位元電容陣列132的控制端電性連接至閂鎖比較電路133的輸出端，並接收來自閂鎖比較電路133的控制訊號。閂鎖比較電路133透過比較接收到的電壓訊號V_S 來產生第二數位訊號D2的各位元以及一控制訊號。低位元電容陣列132根據控制訊號進行切換，以致將殘餘訊號R1轉換成電壓訊號V_S 。

輸出單元140的二輸入端分別電性連接至粗分類比數位轉換器110與細分類比數位轉換器130，並接收來自粗分類比數位轉換器110的第一數位訊號D1與來自細分類比數位轉換器130的第二數位訊號D2。

粗分類比數位轉換器110利用類比數位轉換技術將類比輸入訊號V_in 轉換成第一數位訊號D1。控制模組120藉由檢測第一數位訊號D1的次高位元至最低位元中的每一位元與第一數位訊號D1的最高位元之間的異同來對應產生至少一比較結果S1。細分類比數位轉換器130之高位元電容陣列131依據至少一比較結果S1做切換，以轉換類比輸入訊號V_in 為殘餘訊號R1。高位元電容陣列131切換完成後，細分類比數位轉換器130之低位元電容陣列132與閂鎖比較電路133再利用類比數位轉換技術將殘餘訊號R1轉換為第二數位訊號D2。最後，輸出單元140結合第一數位訊號D1與第二數位訊號D2以產生數位輸出訊號D_out 。

於此，數位輸出訊號D_out 是第一數位訊號D1與第二數位訊號D2串接而成的，其中，第一數位訊號D1為數位輸出訊號D_out 的高位元部分，而第二數位訊號D2為數位輸出訊號D_out 的低位元部分。

在一些實施例中，粗分類比數位轉換器110與細分類比數位轉換器130可為利用連續近似暫存器（Successive Approximation Register，SAR）技術進行類比數位轉換的連續近似式類比數位轉換器（SAR ADC）。在細分類比數位轉換器130中，閂鎖比較電路133主要包括一細分比較器1331以及一細分連續近似邏輯控制單元1332，其中細分比較器1331電性耦接在低位元電容陣列132的輸出端與細分連續近似邏輯控制單元1332之間，而細分連續近似邏輯控制單元1332耦接在細分比較器1331與輸出單元140之間以及耦接至低位元電容陣列132的控制端。粗分類比數位轉換器110亦包括一粗分電容陣列111、一粗分比較器112以及一粗分連續近似邏輯控制單元113，其中粗分電容陣列111、粗分比較器112以及粗分連續近似邏輯控制單元113依序串接在前級電路（圖未示）與輸出單元140之間，並且粗分連續近似邏輯控制單元113更耦接至控制模組120的輸入端與粗分電容陣列111的控制端。換言之，細分類比數位轉換器130之低位元電容陣列132與閂鎖比較電路133的類比數位轉換運作以及粗分類比數位轉換器110的類比數位轉換運作大致上等同於一般SAR ADC，故不再贅述。

於此，粗分類比數位轉換器110利用連續近似式類比數位轉換技術轉換出數位輸出訊號D_out 的高位元部分，並搭配檢測及跳過演算法（Detect-And-Skip algorithm）來檢測第一數位訊號D1的次高位元至最低位元中的每一位元與第一數位訊號D1的最高位元之間的異同，以跳過細分類比數位轉換器130之高位元電容陣列131中不必要的切換動作，致使細分類比數位轉換器僅需轉換出數位輸出訊號D_out 之低位元部分，進而降低細分類比數位轉換器130之切換功耗。由於粗分類比數位轉換器110之切換功耗遠小於細分類比數位轉換器130之高位元的切換功耗，因此能降低類比數位轉換裝置100的整體功耗。

請參閱第2圖到第5圖。以下，以5位元之粗分類比數位轉換器110搭配10位元之細分類比數位轉換器130為例進行說明，然本發明並不以此為限。以差動來說，粗分類比數位轉換器110包括一對輸入開關210、一粗分電容陣列111、一粗分比較器112以及一粗分連續近似邏輯控制單元113，並且輸入開關210、粗分電容陣列111、粗分比較器112以及粗分連續近似邏輯控制單元113依序串接。粗分電容陣列111包括一對電容開關陣列，並且各電容開關陣列包括一對一對應之四個電容元件C4~C1與四個開關模組W4~W1。以正端之電容開關陣列來說，電容元件C4~C1的一端耦接粗分比較器112的第一輸入端並且經由輸入開關210耦接至類比輸入訊號V_inp ，而另一端則耦接至對應之開關模組W4~W1的第一端。同樣地，以負端之電容開關陣列來說，電容元件C4~C1的一端耦接粗分比較器112的第二輸入端並且經由輸入開關210耦接至類比輸入訊號V_inn ，而另一端則耦接至對應之開關模組W4~W1的第一端。於此，粗分連續近似邏輯控制單元113更耦接至開關模組W4~W1的控制端。粗分連續近似邏輯控制單元113輸出切換控制訊號給開關模組W4~W1，以控制開關模組W4~W1的第二端耦接至第一電壓V1或接地。基本上，在初始狀態下，開關模組W4~W1的第二端是耦接至接地。在一些實施例中，接地可為一共模電壓。於時脈訊號CLK之第一時槽T1中，粗分類比數位轉換器110與細分類比數位轉換器130的輸入開關210受時脈訊號CLK控制而關閉，以使粗分類比數位轉換器110之粗分電容陣列111可經由輸入開關210接收類比輸入訊號V_inp 、V_inn 並對類比輸入訊號V_inp 、V_inn 進行取樣，且使細分類比數位轉換器130之高位元電容陣列131與低位元電容陣列132可經由輸入開關210接收類比輸入訊號V_inp 、V_inn 並對類比輸入訊號V_inp 、V_inn 進行取樣。因此，於時脈訊號CLK之第一時槽T1中，粗分類比數位轉換器110與細分類比數位轉換器130皆進入類比數位轉換過程中的取樣（Sample）模式。

於時脈訊號CLK之第二時槽T2中，細分類比數位轉換器130先進入待用（Standby）模式，粗分類比數位轉換器110則進入轉換（Conversion）模式並利用連續近似式的類比數位轉換技術對類比輸入訊號V_inp 、V_inn 進行轉換以產生第一數位訊號D1。

於此，粗分類比數位轉換器110利用粗分連續近似邏輯控制單元113採用連續近似式的類比數位轉換技術來依序切換粗分電容陣列111的開關模組W4~W1以控制粗分比較器112經由對應的電容元件C4~C1電性連接至第一電壓V1，而產生第一數位訊號D1。

在一些實施例中，粗分電容陣列111中各位元的電容元件C4~C1彼此可呈倍率關係。例如，各位元的電容元件C4~C1為2進制權重時，電容元件C4之電容值可等於兩倍的電容元件C3之電容值、電容元件C3之電容值可等於兩倍的電容元件C2之電容值等等依此類推。此外，粗分電容陣列111可以分離式電容陣列（Split-Capacitor Array）之架構來實現，以幫助降低粗分電容陣列111的切換功耗，然本發明並不以此為限。

於此，由於連續近似式的類比數位轉換技術的詳細轉換運作為所屬技術領域中所習知的，故不再贅述。

請參閱第4圖。待粗分類比數位轉換器110產生第一數位訊號D1後，控制模組120開始檢測第一數位訊號D1的次高位元D1₄ 至最低位元D1₁ 中每一位元與第一數位訊號D1的最高位元D1₅ 的異同，並對應產生比較結果S1₄ ~ S1₁ 至細分類比數位轉換器130中之高位元電容陣列131。

於此，閂鎖比較電路133包括一細分比較器1331以及一細分連續近似邏輯控制單元1332。以差動來說，高位元電容陣列131包括一對電容開關陣列，並且各電容開關陣列包括一對一對應之四個電容元件C_M4 ~C_M1 與四個開關模組W_M4 ~W_M1 。以正端之電容開關陣列來說，電容元件C_M4 ~C_M1 的一端耦接細分比較器1331的第一輸入端並且經由輸入開關210耦接至類比輸入訊號V_inp ，而另一端則耦接至對應之開關模組W_M4 ~W_M1 的第一端。同樣地，以負端之電容開關陣列來說，電容元件C_M4 ~C_M1 的一端耦接細分比較器1331的第二輸入端並且經由輸入開關210耦接至類比輸入訊號V_inn ，而另一端則耦接至對應之開關模組W_M4 ~W_M1 的第一端。細分比較器1331的輸出端耦接至細分連續近似邏輯控制單元1332。於此，開關模組W_M4 ~W_M1 的控制端耦接控制模組120。控制模組120一對一輸出比較結果S1₄ ~S1₁ 給開關模組W_M4 ~W_M1 ，以控制開關模組W_M4 ~W_M1 的第二端耦接至第一電壓V1或接地。基本上，在初始狀態下，開關模組W_M4 ~W_M1 的第二端是耦接至接地。

控制模組120包含至少一比較單元121₄ ~121₁ 。於此，以四比較單元121₄ ~121₁ 為例，然本發明並不以此為限。換言之，當第一數位訊號D1為m位元時，控制模組120至少需提供m-1個比較單元121_m-1 ~121₁ ，以比對第一數位訊號D1的次高位元D1_m-1 至最低位元D1₁ 中每一位元與第一數位訊號D1的最高位元D1_m 的異同，並產生m-1個比較結果S1_m-1 ~ S1₁ 。故控制模組120可以此m-1個比較結果S1_m-1 ~ S1₁ 控制m-1位元的高位元電容陣列131的切換。

為了方便描述，以下第一數位訊號D1的5個位元由最低位元至最高位元分別稱之為第一位元D1₁ 、第二位元D1₂ 、第三位元D1₃ 、第四位元D1₄ 以及第五位元D1₅ 。比較單元121₄ 接收並比較第一數位訊號D1之第四位元D1₄ 與第五位元D1₅ 以產生比較結果S1₄ ，比較單元121₃ 接收並比較第一數位訊號D1之第三位元D1₃ 與第五位元D1₅ 以產生比較結果S1₃ ，比較單元121₂ 接收並比較第一數位訊號D1之第二位元D1₂ 與第五位元D1₅ 以產生比較結果S1₂ ，且比較單元121₁ 接收並比較第一數位訊號D1之第一位元D1₁ 與第五位元D1₅ 以產生比較結果S1₁ 。

比較單元121₄ 之輸出端耦接至開關模組W_M4 的控制端，以致使開關模組W_M4 依據比較結果S1₄ 進行切換。比較單元121₃ 之輸出端耦接至開關模組W_M3 的控制端，以致使開關模組W_M3 依據比較結果S1₃ 進行切換。比較單元121₂ 之輸出端耦接至開關模組W_M2 的控制端，以致使開關模組W_M2 依據比較結果S1₂ 進行切換。比較單元121₁ 之輸出端耦接至開關模組W_M1 的控制端，以致使開關模組W_M1 依據比較結果S1₁ 進行切換。

在一些實施例中，比較單元121₄ ~121₁ 可以互斥或閘（XOR）實現。所有互斥或閘的第一端分別電性連接至粗分類比數位轉換器110的次高位元輸出端至最低位元輸出端之一，並接收來自粗分類比數位轉換器110的第一數位訊號D1之次高位元D1_m-1 至最低位元D1₁ 中之一。互斥或閘的第二端皆電性連接至粗分類比數位轉換器110的最高位元輸出端，並接收來自粗分類比數位轉換器110的第一數位訊號D1之最高位元D1_m 。所有互斥或閘的輸出端電性連接至細分類比數位轉換器130之高位元電容陣列131中對應位元之一，並輸出比較結果S1_m-1 ~ S1₁ 。

在一些實施例中，當控制模組120所比較的二位元為相同時，控制模組120對應產生的比較結果為第一值，且控制模組120輸出第一值之比較結果以控制細分類比述位轉換器130之高位元電容陣列131中對應此比較結果的開關模組由耦接接地切換成耦接第一電壓V1，使閂鎖比較電路133中之細分比較器1331可經由對應此比較結果的電容元件電性連接至第一電壓V1。反之，當控制模組120所比較的二位元為不相同時，控制模組120對應產生的比較結果為第二值，且控制模組120輸出第二值之比較結果以跳過細分類比數位轉換器130之高位元電容陣列131中對應此比較結果的開關模組之切換，使閂鎖比較電路133中之細分比較器1331維持經由對應此比較結果之電容元件電性連接至接地。以前述之比較單元121₄ 為例，當比較單元121₄ 判斷第一數位訊號D1之第四位元D1₄ 與第五位元D1₅ 為相同時，比較單元121₄ 輸出第一值之比較結果S1₄ 至開關模組W_M4 的控制端。此時，開關模組W_M4 響應第一值之比較結果S1₄ 由耦接接地切換成耦接第一電壓V1。反之，當比較單元121₄ 判斷第一數位訊號D1之第四位元D1₄ 與第五位元D1₅ 為不相同時，比較單元121₄ 輸出第二值之比較結果S1₄ 至開關模組W_M4 的控制端。此時，開關模組W_M4 響應第二值之比較結果S1₄ 維持在耦接接地。同理，能以此類推其他比較單元121₃ ~121₁ 的運作，以致使高位元電容陣列131的開關模組W_M4 ~W_M1 直接根據第一數位訊號D1進行運作。

在一些實施例中，第一電壓V1之電位可為一參考電位或類比輸入訊號V_inp 、V_inn 之間的共模電位。

待細分類比數位轉換器130之高位元電容陣列131依據對應之比較結果S1₄ ~ S1₁ 完成切換後，細分類比數位轉換器130才依據高位元電容陣列131轉換出的殘餘訊號R1開始續行後續之類比數位轉換動作以產生數位輸出訊號D_out 之低位元的部分（即，第二數位訊號D2），而此時粗分類比數位轉換器110則進入待用模式。

於此，細分類比數位轉換器130是利用低位元電容陣列132與閂鎖比較電路133依據高位元電容陣列131轉換後產生之殘餘訊號R1進行轉換以產生第二數位訊號D2。

在一些實施例中，控制模組120於切換細分類比數位轉換器130之高位元電容陣列131完成後會產生觸發訊號E2至細分類比數位轉換器130之閂鎖比較電路133，以觸發閂鎖比較電路133與低位元電容陣列132開始依據殘餘訊號R1進行轉換以產生第二數位訊號D2。

細分類比數位轉換器130利用細分連續近似邏輯控制單元1332採用連續近似式的類比數位轉換技術來依序切換低位元電容陣列132的開關模組W_L5 ~W_L1 以控制電容元件C_L5 ~C_L1 電性連接第一電壓V1或接地，以轉換殘餘訊號R1來產生第二數位訊號D2。由於運用連續近似式的類比數位轉換技術轉換殘餘訊號R1來產生第二數位訊號D2之運作是為所屬技術領域中所習知的，故不再贅述。

第6A圖為習知類比數位轉換器之位元電容陣列採用數位輸出訊號之高位元部分做切換的概要示意圖。第6B圖為細分類比數位轉換器之高位元電容陣列採用控制模組轉換後所產生之比較結果做切換的概要示意圖。以下以數位輸出訊號D_out 的高位元部分為3位元B3、B2、B1為例進行說明。

請參閱第6A圖，在習知的切換方式中，類比數位轉換器之位元電容陣列於時間t1時依據最高位元B3做了第一次切換SW1後使得位元電容陣列所取樣到的類比輸入訊號V_inp 之電壓於時間t1後往下調降（類比輸入訊號V_inn 之電壓往上調升），且位元電容陣列於時間t2時依據次高位元B2做了第二次切換SW2後使得位元電容陣列所取樣到的類比輸入訊號V_inp 之電壓於時間t2往上調升（類比輸入訊號V_inn 之電壓往下調降）。於此，由類比輸入訊號V_inp 之電壓先往下調降後又再次往上調升可知其實際的電壓調整趨勢為向下調降，卻因第一次切換SW1調降過多電壓而需於第二次切換SW2時調升回些許電壓，因而共做了兩次切換。故第一次切換SW1實際上為不必要之切換。

請參閱第6B及7圖，在本發明實施例之類比數位轉換裝置100中，於時間t1時，控制模組120依據比較結果S1₂ 不切換高位元電容陣列131中位元B2所對應的開關模組W_M2 而跳過前述之第一次切換SW1，此時高位元電容陣列131所取樣到的類比輸入訊號V_inp 、V_inn 之電壓不變動；而於時間t2時，控制模組120依據比較結果S1₁ 切換高位元電容陣列131中位元B1所對應的開關模組W_M1 ；於完成高位元電容陣列131中所有開關模組W_M1 、W_M2 的切換控制後，高位元電容陣列131所取樣到的類比輸入訊號V_inp 、V_inn 之電壓隨之變動，並且類比輸入訊號V_inp 與類比輸入訊號V_inn 之間最後的電壓差為殘餘電壓V_R 。

於此，高位元電容陣列131依據控制模組120所產生之比較結果S1₂ 、S1₁ 做切換後產生之殘餘電壓V_R 與高位元電容陣列131依據粗分類比數位轉換器110輸出之第一數位訊號D1做切換後產生之殘餘電壓V_R 大致上相同，因此，細分類比數位轉換器130可依據此殘餘電壓V_R 進行後續轉換以產生數位輸出訊號D_out 之低位元部分。

換言之，在本發明實施例之類比數位轉換裝置100藉由相對低功耗及低解析度之粗分類比數位轉換器110先行產生數位輸出訊號D_out 的高位元部分（即，3位元之第一數位訊號D1）並得到3位元B3、B2、B1為(1, 0, 1)，再藉由控制模組120比對最高位元B3與次高位元B2並因二者為相異值而產生第一值之比較結果S1₂ （即，S1₂ =0）來控制高位元電容陣列131中位元B2所對應的開關模組W_M2 且不進行切換，以致跳過不必要的切換動作（即，細分類比數位轉換器130之高位元電容陣列131的第一次切換SW1）。

請搭配參閱第7圖及第8圖，第8圖所示之表格說明第一數位訊號D1的3位元B3、B2、B1為不同組合時，高位元電容陣列131中的位元B2、B1所對應的開關模組W_M2 、W_M1 的切換運作。其中，“ON”表示開關模組進行切換，而“OFF”表示開關模組不進行切換（即，跳過）。

在本發明另一實施例中，類比數位轉換裝置100除運用前述的檢測及跳過演算法（Detect-And-Skip algorithm）跳過細分類比數位轉換器130之高位元電容陣列131的不必要切換以降低功耗外，另可搭配運用對齊切換（Aligned Switching）技術來降低切換功耗。

復參閱第4圖，所謂之對齊切換（Aligned Switching）技術的運用，即控制模組120的至少一比較單元121_m-1 ~121₁ 會待第一數位訊號D1的次高位元至最低位元中的每一位元與第一數位訊號D1的最高位元作比較且產生所有比較結果S1_m-1 ~ S1₁ 後，再同時輸出所有比較結果S1_m-1 ~ S1₁ 至細分類比數位轉換器130之高位元電容陣列131中的對應位元，以同時控制高位元電容陣列131中的至少一開關模組W_M-1 ~W_M1 的運作。

因此，控制模組120中所有比較單元121_m-1 ~121₁ 的致能端皆電性連接至粗分類比數位轉換器110，並接收來自粗分類比數位轉換器110的同一致能訊號E1，以致使所有比較單元121_m-1 ~121₁ 響應接收到的致能訊號E1來同時輸出所有比較結果S1_m-1 ~ S1₁ ，進而同時控制高位元電容陣列131中所有開關模組W_M-1 ~W_M1 的切換。

在一些實施例中，粗分類比數位轉換器110更包含一匹配電容C_D 。匹配電容C_D 之一端電性連接至粗分類比數位轉換器110的粗分比較器112，另一端則電性連接至地。匹配電容C_D 是用以將粗分類比數位轉換器110的增益與細分類比數位轉換器130的增益作匹配。

在一些實施例中，粗分類比數位轉換器110的粗分電容陣列111、細分類比數位轉換器130的高位元電容陣列131與低位元電容陣列132是以分離式電容陣列（Split-Capacitor Array）實現，以降低各電容陣列的切換功耗。

綜上，根據本發明之類比數位轉換方法及其類比數位轉換裝置利用具有低功耗、低解析度的粗分類比轉換器來幫助高解析度的細分類比數位轉換器轉換出數位輸出訊號之高位元部分，使細分類比數位轉換器僅需轉換出數位輸出訊號之低位元部分，以降低細分類比數位轉換器之功耗，並搭配檢測及跳過演算法（Detect-And-Skip algorithm），藉由比較粗分類比數位轉換器所轉換出之第一數位訊號的次高位元至最低位元中的每一位元與第一數位訊號的最高位元來控制細分類比數位轉換器中高位元電容陣列的切換，以跳過不必要的切換動作，而降低細分類比數位轉換器的切換功耗。此外，再搭配對齊切換技術（Aligned Switching Technique），藉由第一數位訊號同時切換細分類比數位轉換器之高位元電容陣列中對應的開關模組，使高位元電容陣列之切換能一步到位，進而大幅降低類比數位轉換裝置的整體功耗。

本發明之技術內容已以較佳實施例揭示如上述，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本創作之精神所做些許之更動與潤飾，皆應涵蓋於本發明之範疇內，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100‧‧‧類比數位轉換裝置
110‧‧‧粗分類比數位轉換器
111‧‧‧粗分電容陣列
112‧‧‧粗分比較器
113‧‧‧粗分連續近似邏輯控制單元
120‧‧‧控制模組
121₁~121₄‧‧‧比較單元
130‧‧‧細分類比數位轉換器
131‧‧‧高位元電容陣列
132‧‧‧低位元電容陣列
133‧‧‧閂鎖比較電路
1331‧‧‧細分比較器
1332‧‧‧細分連續近似邏輯控制單元
140‧‧‧輸出單元
210‧‧‧輸入開關
B1~B3‧‧‧位元
C1~C4‧‧‧電容元件
C_D‧‧‧匹配電容
CLK‧‧‧時脈訊號
C_L1~C_L5‧‧‧電容元件
C_M1~C_M4‧‧‧電容元件
D1、D1₁～D1₅‧‧‧第一數位訊號
D2‧‧‧第二數位訊號
D_out‧‧‧數位輸出訊號
E1‧‧‧致能訊號
E2‧‧‧觸發訊號
OFF‧‧‧跳過
ON‧‧‧切換
R1‧‧‧殘餘訊號
S1、S1₁～S1₄‧‧‧比較結果
SW1‧‧‧第一次切換
SW2‧‧‧第二次切換
T1‧‧‧第一時槽
T2‧‧‧第二時槽
t1、t2‧‧‧時間
V1‧‧‧第一電壓
V_R‧‧‧殘餘電壓
V_S‧‧‧電壓訊號
V_in、V_inp、V_inn‧‧‧類比輸入訊號
W1~W4‧‧‧開關模組
W_M1~W_M4‧‧‧開關模組
W_L1~W_L5‧‧‧開關模組

[第1圖]為根據本發明一實施例之類比數位轉換裝置之概要示意圖。 [第2圖] 為根據本發明一實施例之類比數位轉換裝置實施時，粗分類比數位轉換器與細分類比數位轉換器於一時脈週期中之動作時序示意圖。 [第3圖]為第1圖中之粗分類比數位轉換器之一實施例的概要示意圖。 [第4圖] 為第1圖中之控制模組之一實施例的概要示意圖。 [第5圖]為第1圖中之細分類比數位轉換器之一實施例的概要示意圖。 [第6A圖] 為習知類比數位轉換器之位元電容陣列採用數位輸出訊號之高位元部分做切換的概要示意圖。 [第6B圖] 為細分類比數位轉換器之高位元電容陣列採用控制模組轉換後所產生之比較結果做切換的概要示意圖。 [第7圖]為高位元電容陣列中各位元對應比較結果的概要示意圖。 [第8圖]為第一數位訊號對高位元陣列中各位元之切換的概要示意圖。

100‧‧‧類比數位轉換裝置

110‧‧‧粗分類比數位轉換器

120‧‧‧控制模組

130‧‧‧細分類比數位轉換器

131‧‧‧高位元電容陣列

132‧‧‧低位元電容陣列

133‧‧‧閂鎖比較電路

140‧‧‧輸出單元

D1‧‧‧第一數位訊號

D2‧‧‧第二數位訊號

D_out‧‧‧數位輸出訊號

R1‧‧‧殘餘訊號

S1‧‧‧比較結果

V_in‧‧‧類比輸入訊號

V_S‧‧‧電壓訊號

Claims (16)

1. 一種類比數位轉換方法，包含： 利用一粗分類比數位轉換器與一細分類比數位轉換器接收一類比輸入訊號； 利用該粗分類比數位轉換器根據該類比輸入訊號產生一第一數位訊號； 將該第一數位訊號之次高位元至該第一數位訊號之最低位元中的每一位元與該第一數位訊號之最高位元作比較，以產生至少一比較結果； 依據該至少一比較結果直接控制該細分類比數位轉換器之一高位元電容陣列之切換，使該細分類比數位轉換器所接收之該類比輸入訊號轉換為一殘餘訊號； 利用該細分類比數位轉換器透過依序切換該細分類比數位轉換器之一低位元電容陣列來依據該殘餘訊號產生一第二數位訊號；及 結合該第一數位訊號與該第二數位訊號以產生一數位輸出訊號。
2. 如請求項1所述之類比數位轉換方法，其中該至少一比較結果分別控制該高位元電容陣列中至少一電容元件之一端與一第一電壓的電性連結。
3. 如請求項1所述之類比數位轉換方法，其中當相互比較之位元值相同時，該比較結果為一第一值，當相互比較之位元值不相同時，該比較結果為一第二值。
4. 如請求項3所述之類比數位轉換方法，其中當該比較結果為該第一值時，該細分類比數位轉換器之一比較器經由該高位元電容陣列中對應該比較結果之電容元件電性連接至一第一電壓，以及當該比較結果為該第二值時，該細分類比數位轉換器之一比較器不經由該高位元電容陣列中對應該比較結果之電容元件電性連接至該第一電壓。
5. 如請求項1所述之類比數位轉換方法，其中該至少一比較結果同時控制該高位元電容陣列中的至少一開關模組的運作。
6. 如請求項1所述之類比數位轉換方法，更包含： 於該直接控制步驟之後，產生一觸發訊號至該細分類比數位轉換器，以致能該第二數位訊號之產生步驟。
7. 如請求項1所述之類比數位轉換方法，其中該數位輸出訊號係該第一數位訊號與該第二數位訊號串接而成、該第一數位訊號為該數位輸出訊號的高位元部分，並且該第二數位訊號為該數位輸出訊號的低位元部分。
8. 如請求項1所述之類比數位轉換方法，其中該第一數位訊號與該第二數位訊號的產生步驟係以連續近似式的類比數位轉換技術來執行。
9. 一種類比數位轉換裝置，包括： 一粗分類比數位轉換器，用以接收一類比輸入訊號並根據該類比輸入訊號產生一第一數位訊號； 一控制模組，用以將該第一數位訊號之次高位元至該第一數位訊號之最低位元中的每一位元與該第一數位訊號之最高位元作比較，以對應產生至少一比較結果； 一細分類比數位轉換器，包含一高位元電容陣列、一低位元電容陣列與一閂鎖比較電路，該高位元電容陣列用以依據該至少一比較結果作切換以將該類比輸入訊號轉換為一殘餘訊號，該低位元電容陣列與該閂鎖比較電路用以依據該殘餘訊號產生一第二數位訊號；及 一輸出單元，用以結合該第一數位訊號與該第二數位訊號以產生一數位輸出訊號。
10. 如請求項9所述的類比數位轉換裝置，其中該粗分類比數位轉換器與該細分類比數位轉換器為連續近似式類比數位轉換器。
11. 如請求項9所述的類比數位轉換裝置，其中該高位元電容陣列包括： 至少一電容元件；以及 至少一開關模組，分別對應該至少一電容元件及該至少一比較結果，各該開關模組以根據對應之該比較結果控制對應之該電容元件之一端與一第一電壓的電性連結。
12. 如請求項9所述的類比數位轉換裝置，其中當該比較結果為該第一數位訊號之該次高位元至該最低位元中之一相同於該第一數位訊號之該最高位元時，對應該比較結果之該開關模組將對應之該電容元件之一端電性連接至一第一電壓，以及當該比較結果為該第一數位訊號之該次高位元至該最低位元中之一不同於該第一數位訊號之該最高位元時，對應該比較結果之該開關模組不將對應之該電容元件之一端電性連接至該第一電壓。
13. 如請求項9所述的類比數位轉換裝置，其中該控制模組包含： 至少一比較單元，一對一對應於該第一數位訊號之該次高位元至該最低位元，各該比較單元用以比較對應之位元與該最高位元來輸出該至少一比較結果中之一。
14. 如請求項13所述的類比數位轉換裝置，其中各該比較單元係為一互斥或閘，該互斥或閘的一第一端接收該第一數位訊號之該次高位元至該最低位元中之一，該互斥或閘的一第二端接收該第一數位訊號之該最高位元，該互斥或閘輸出該比較結果。
15. 如請求項14所述的類比數位轉換裝置，其中所有該互斥或閘的致能端接收同一致能信號。
16. 如請求項13所述的類比數位轉換裝置，其中該至少一比較單元同時輸出該至少一比較結果給該高位元電容陣列。