TWI748915B - 具有快速轉換機制的類比至數位轉換裝置及方法 - Google Patents
具有快速轉換機制的類比至數位轉換裝置及方法 Download PDFInfo
- Publication number
- TWI748915B TWI748915B TW110113649A TW110113649A TWI748915B TW I748915 B TWI748915 B TW I748915B TW 110113649 A TW110113649 A TW 110113649A TW 110113649 A TW110113649 A TW 110113649A TW I748915 B TWI748915 B TW I748915B
- Authority
- TW
- Taiwan
- Prior art keywords
- bit
- analog
- conversion
- digital
- generate
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/145—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
- H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
- H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
一種具有快速轉換機制的類比至數位轉換裝置。類比至數位轉換電路分別接收先前高位元轉換結果並據以進行預測產生高位元轉換結果;根據取樣時脈藉由連續漸進機制對輸入類比訊號進行轉換以產生低位元轉換結果,其中取樣時脈的頻率至少為輸入類比訊號的頻率的兩倍;以及結合高位元轉換結果以及低位元轉換結果產生轉換結果,並輸出殘餘的訊號量為殘值。雜訊整形電路對應各類比至數位轉換電路之先前轉換者之殘值進行運算以產生雜訊整形參考訊號。其中,各類比至數位轉換電路結合當下轉換結果與雜訊整形參考訊號產生輸出數位訊號。
Description
本發明是關於類比至數位轉換技術,尤其是關於一種具有快速轉換機制的類比至數位轉換裝置及方法。
無線通訊技術大幅改善人們的生活,4G通訊提供了極高的資料傳輸速度,讓人們在通話時能有更高的品質甚至透過視訊面對面通話。在這些應用中,類比數位轉換器是系統中不可或缺的。很多現代的電子裝置,都需要將類比形式的訊號轉換為數位形式進行處理。
為因應不同的需求,類比數位轉換器有許多種類型。然而,對於高轉換速度以及高訊雜比的要求,使類比數位轉換器的設計面臨許多挑戰。
鑑於先前技術的問題,本發明之一目的在於提供一種具有快速轉換機制的類比至數位轉換裝置及方法,以改善先前技術。
本發明包含一種具有快速轉換機制的類比至數位轉換裝置,包含:複數依時序循環取樣的類比至數位轉換電路以及雜訊整形電路。類比至數位轉換電路分別配置以:接收先前轉換結果之先前高位元轉換結果並據以進行預測產生當下高位元轉換結果,其中先前轉換結果是由類比至數位轉換電路之先前轉換者產生;根據取樣時脈的不同相位,藉由連續漸進(successive approximation)機制對輸入類比訊號進行轉換以產生當下低位元轉換結果,其中取樣時脈的頻率至少為輸入類比訊號的頻率的兩倍;以及結合當下高位元轉換結果以及當下低位元轉換結果產生當下轉換結果,並輸出殘餘的訊號量為殘值。雜訊整形電路配置以對應各類比至數位轉換電路之先前轉換者之殘值進行運算以產生雜訊整形參考訊號。其中,各類比至數位轉換電路結合當下轉換結果與雜訊整形參考訊號產生輸出數位訊號。
本發明另包含一種具有快速轉換機制的類比至數位轉換方法,應用於類比至數位轉換裝置中,類比至數位轉換方法包含:使複數依時序循環取樣的類比至數位轉換電路分別接收先前轉換結果之先前高位元轉換結果並據以進行預測產生當下高位元轉換結果,其中先前轉換結果是由類比至數位轉換電路之先前轉換者產生;使類比至數位轉換電路分別根據取樣時脈的不同相位,藉由連續漸進機制對輸入類比訊號進行轉換以產生當下低位元轉換結果,其中取樣時脈的頻率至少為輸入類比訊號的頻率的兩倍;使類比至數位轉換電路分別結合當下高位元轉換結果以及當下低位元轉換結果產生當下轉換結果,並輸出殘餘的訊號量為殘值;使雜訊整形電路對應各類比至數位轉換電路之先前轉換者之殘值進行運算以產生雜訊整形參考訊號;以及使各類比至數位轉換電路結合當下轉換結果與雜訊整形參考訊號產生輸出數位訊號。
有關本發明的特徵、實作與功效,茲配合圖式作較佳實施例詳細說明如下。
本發明之一目的在於提供一種具有快速轉換機制的類比至數位轉換裝置及方法,藉由使先前轉換者傳送高位元轉換結果與殘值,使後轉換者據以迅速預測並產生高位元轉換結果與進行雜訊整形,達到快速且具有高訊雜比的類比至數位轉換結果。
請參照圖1。圖1顯示本發明之一實施例中,一種具有快速轉換機制的類比至數位轉換裝置100的方塊圖。類比至數位轉換裝置100包含:類比至數位轉換電路110A~110D、雜訊整形電路120以及多工器130。
類比至數位轉換電路110A~110D分別根據取樣時脈CLK的不同相位,以分時(time-interleaved)的機制,依時序循環地對輸入類比訊號ANI進行取樣。舉例而言,當取樣時脈CLK為1吉赫茲(GHz)時,類比至數位轉換電路110A~110D將分別操作在250百萬赫茲(MHz),對應0度、90度、180度、270度的相位進行取樣,產生最終為為1吉赫茲的轉換結果。
於一實施例中,取樣時脈CLK的頻率至少為輸入類比訊號ANI的頻率的兩倍。在這樣的狀況下,取樣時脈CLK相對輸入類比訊號ANI的過取樣率(oversampling rate)至少為1。於其他實施例中,取樣時脈CLK的頻率相對輸入類比訊號ANI的頻率可為四倍(對應的過取樣率為2)或是更高倍數。
類比至數位轉換電路110A~110D分別產生轉換結果SRA~SRD。其中,轉換結果SRA~SRD包含高位元轉換結果HBA~HBD以及低位元轉換結果LBA~LBD。由於轉換結果SRA~SRD是在類比至數位轉換電路110A~110D內部產生,因此在圖1中是以方框繪示在類比至數位轉換電路110A~110D中。
由於取樣時脈CLK的頻率高於輸入類比訊號ANI的頻率,類比至數位轉換電路110A~110D在進行取樣時,可分別接收先前轉換結果之先前高位元轉換結果並據以進行預測產生當下高位元轉換結果,其中先前轉換結果是由類比至數位轉換電路110A~110D對應之先前轉換者產生。
接著,各類比至數位轉換電路110A~110D根據取樣時脈CLK的不同相位,藉由連續漸進(successive approximation)機制對輸入類比訊號ANI進行轉換,以產生當下低位元轉換結果LBA~LBD。
進一步地,類比至數位轉換電路110A~110D分別結合對應的當下高位元轉換結果HBA~HBD以及當下低位元轉換結果LBA~LBD,以產生對應的當下轉換結果SRA~SRD,並輸出殘餘的訊號量為殘值QDA~QDD。
以下將以類比至數位轉換電路110B為範例,進行更詳細的說明。
於一實施例中,先前取樣者的數目僅有一個且為前一者。因此,類比至數位轉換電路110A是做為類比至數位轉換電路110B的先前取樣者。對類比至數位轉換電路110A而言為當下轉換結果的轉換結果SRA,對類比至數位轉換電路110B而言則為先前轉換結果,而轉換結果SRA中的高位元轉換結果HBA則將做為先前高位元轉換結果。
類比至數位轉換電路110B接收轉換結果SRA中的高位元轉換結果HBA,據以產生當下的高位元轉換結果SRB。於一實施例中,類比至數位轉換電路110B可根據預設的運算方式進行預測以產生高位元轉換結果SRB。並且,類比至數位轉換電路110B可在類比至數位轉換電路110A產生高位元轉換結果HBA且尚未產生低位元轉換結果LBA時,即予以接收並產生自身的高位元轉換結果HBB。
需注意的是,於一實施例中,先前取樣者的數目可為一個以上。舉例而言,當先前取樣者的數目為兩個時,以類比至數位轉換電路110A為例,其可根據轉換結果SRC、SRD中的高位元區段HBC、HBD,以例如外插或是其他運算方式進行預測以產生高位元轉換結果HBA。其他的類比至數位轉換電路110B~110D則可依此類推,在此不再贅述。
接著,類比至數位轉換電路110B將根據取樣時脈CLK的相位,藉由連續漸進機制對輸入類比訊號ANI進行轉換,以產生低位元轉換結果LBB。
進一步地,類比至數位轉換電路110B結合對應的高位元轉換結果HBB以及低位元轉換結果LBB,以產生對應的當下轉換結果SRB,並輸出殘餘的訊號量為殘值QDB。
以下將針對類比至數位轉換電路110B的一個實現方式進行說明。
請參照圖2。圖2顯示本發明一實施例中,類比至數位轉換電路110B的方塊圖。類比至數位轉換電路110B包含電容切換電路200、數位至類比轉換電容陣列210、比較電路220以及控制電路230。
數位至類比轉換電容陣列210包含複數高位元電容240以及複數低位元電容250,配置以透過電容切換電路200自第一輸入端IN1接收第一參考電壓Vref1以及自第二輸入端IN2接收輸入類比訊號ANI,並在輸出端OUT產生輸出電壓Vout。
實作上,電容切換電路200可包含多個切換單元(未繪示於圖中),以使高位元電容240以及低位元電容250與第一輸入端IN1以及第二輸入端IN2間產生不同的連接方式。自最高位元至最低位元,高位元電容240以及低位元電容250分別具有自最大至最小的電壓調整量,以依不同的連接方式,在輸出端OUT產生不同的輸出電壓Vout。
需注意的是,電容切換電路200與數位至類比轉換電容陣列210在圖2中僅簡化示意,其詳細電路可依實際需求選擇不同的架構。本發明並不限定於特定架構。
比較電路220配置以對輸出電壓Vout以及第二參考電壓Vref2進行比較,以產生比較結果CR。於一實施例中,第二參考電壓Vref2為接地電位GND。
控制電路230藉由一組高位元數位碼HDC及一組低位元數位碼LDC控制電容切換電路200,以根據先前高位元轉換結果(例如高位元轉換結果HBA)控制電容切換電路200產生對應高位元電容240之高位元連接組合。
進一步地,控制電路230根據比較結果CR藉由連續漸進機制控制電容切換電路200產生對應低位元電容250之低位元連接組合。於一實施例中,連續漸進機制是指控制電路230藉由控制電容切換電路200持續改變低位元電容250的連接方式,以使數位至類比轉換電容陣列210產生的輸出電壓Vout逼近第二參考電壓Vref2。
當輸出電壓Vout逼近第二參考電壓Vref2時,高位元連接組合以及低位元連接組合對應的高位元數位碼HDC以及低位元數位碼LDC逼近輸入類比訊號ANI。此時,高位元連接組合對應的高位元數位碼HDC做為高位元轉換結果HBB,低位元連接組合對應的低位元數位碼LDC做為低位元轉換結果LBB。而高位元數位碼HDC以及低位元數位碼LDC的結合即為轉換結果SRB。
於一實施例中,由於輸出電壓Vout是逼近第二參考電壓Vref2而非完全相等,因此類比至數位轉換電路110B在產生轉換結果SRB後,再將輸出電壓Vout殘餘的訊號量輸出為殘值QDB。
類比至數位轉換電路110A、110C以及110D可具有與類比至數位轉換電路110相同的架構與運作方式。
因此,類比至數位轉換電路110B可做為類比至數位轉換電路110C的先前取樣者。類比至數位轉換電路110C接收高位元轉換結果HBB並進行預測產生高位元轉換結果HBC,且根據取樣時脈CLK的相位對輸入類比訊號ANI進行轉換產生低位元轉換結果LBC,以結合高位元轉換結果HBC及低位元轉換結果LBC產生轉換結果SRC,並輸出殘餘的訊號量為殘值QDC。
類似地,類比至數位轉換電路110C做為類比至數位轉換電路110D的先前取樣者。類比至數位轉換電路110D接收高位元轉換結果HBC並進行預測產生高位元轉換結果HBD,且根據取樣時脈CLK的相位對輸入類比訊號ANI進行轉換產生低位元轉換結果LBD,以結合高位元轉換結果HBD及低位元轉換結果LBD產生轉換結果SRD,並輸出殘餘的訊號量為殘值QDD。
最後,由於類比至數位轉換電路110A~110D是循環取樣,類比至數位轉換電路110D做為類比至數位轉換電路110A的先前取樣者。類比至數位轉換電路110A接收高位元轉換結果HBD並進行預測產生高位元轉換結果HBA,且根據取樣時脈CLK的相位對輸入類比訊號ANI進行轉換產生低位元轉換結果LBA,以結合高位元轉換結果HBA及低位元轉換結果LBA產生轉換結果SRA,並輸出殘餘的訊號量為殘值QDA。
雜訊整形電路120在本實施例中,是獨立於類比至數位轉換電路110A~110D外設置為單一電路,並配置以對應各類比至數位轉換電路110A~110D接收殘值QDA~QDD進行運算以產生雜訊整形參考訊號COA~COD。
進一步地,各類比至數位轉換電路110A~110D結合當下轉換結果SRA~SRD與雜訊整形參考訊號COA~COD為輸出數位訊號DOA~DOD。
以下將以類比至數位轉換電路110B為範例,進行更詳細的說明。
以前述先前轉換者的數目為僅有一個且為前一者為例,圖1的雜訊整形電路120將對應類比至數位轉換電路110B,接收類比至數位轉換電路110A的殘值QDA產生雜訊整形參考訊號COB,並使類比至數位轉換電路110B結合轉換結果SRB與雜訊整形參考訊號COB產生輸出數位訊號DOB。其中,雜訊整形電路120可藉由任一種預設的運算方式,根據殘值QDA產生雜訊整形參考訊號COB。本發明並不限於特定的產生方式。
於一實施例中,雜訊整形參考訊號COB可饋入至比較電路220,以使比較電路220根據雜訊整形參考訊號COB與輸出電壓Vout之總和以及第二參考電壓Vref2進行比較,以產生比較結果CR。
控制電路230根據比較結果CR藉由連續漸進機制控制電容切換電路200更新高位元連接組合以及低位元連接組合,使總和逼近第二參考訊號Vref2以根據更新的高位元連接組合以及低位元連接組合產生輸出數位訊號DOB。更詳細地說,更新的高位元連接組合對應的高位元數位碼HDC以及更新的低位元連接組合對應的低位元數位碼LDC將結合以成為輸出數位訊號DOB。
需注意的是,上述將雜訊整形參考訊號COB可饋入至比較電路220之方式僅為一範例。於另一實施例中,數位至類比轉換電容陣列210可更包含複數個雜訊整形電容(未繪示),以使雜訊整形參考訊號COB的類比電壓饋入至此些雜訊整形電容中,達到根據雜訊整形參考訊號COB與輸出電壓Vout加總之目的,再由比較電路220進行比較以及由控制電路230更新高位元連接組合以及低位元連接組合,以根據更新的高位元連接組合以及低位元連接組合產生輸出數位訊號DOB。
藉由雜訊整形電路120產生雜訊整形參考訊號COB,類比至數位轉換電路110B可使轉換結果SRB降低數位量化造成的雜訊,進而提高訊雜比(signal to noise ratio;SNR)。
類似地,雜訊整形電路120將對應類比至數位轉換電路110C,接收類比至數位轉換電路110B的殘值QDB產生雜訊整形參考訊號COC,並使類比至數位轉換電路110C結合轉換結果SRC與雜訊整形參考訊號COC產生輸出數位訊號DOC。
雜訊整形電路120將對應類比至數位轉換電路110D,接收類比至數位轉換電路110C的殘值QDC產生雜訊整形參考訊號COD,並使類比至數位轉換電路110D結合轉換結果SRD與雜訊整形參考訊號COD產生輸出數位訊號DOD。
雜訊整形電路120將對應類比至數位轉換電路110A,接收類比至數位轉換電路110D的殘值QDD產生雜訊整形參考訊號COA,並使類比至數位轉換電路110A結合轉換結果SRA與雜訊整形參考訊號COA產生輸出數位訊號DOA。
需注意的是,為避免圖面雜亂,在圖1中雜訊整形電路120是以未直接連接於類比至數位轉換電路110A~110D的方式繪示。然而在實作上,雜訊整形電路120是與類比至數位轉換電路110A~110D直接連接,以進行上述訊號的接收與傳送。
多工器130進而依序輸出各類比至數位轉換電路110A~110D的輸出數位訊號DOA~DOD。
請參照圖3。圖3顯示本發明另一實施例中,類比至數位轉換電路110B的方塊圖。
圖3中的類比至數位轉換電路110B與圖2所示的類比至數位轉換電路110B大同小異,因此不再就相同的元件與結構贅述。於本實施例中,前述的雜訊整形電路120實際上可包含多個雜訊整形子電路300,分別對應類比至數位轉換電路110A~110D設置,並分別接收對應的殘值QDA~QDD產生雜訊整形參考訊號COA~COD。
因此,本發明的類比至數位轉換裝置可藉由使先前轉換者傳送高位元轉換結果與殘值,使後轉換者據以迅速預測並產生高位元轉換結果與進行雜訊整形,達到快速且具有高訊雜比的類比至數位轉換結果。
需注意的是,上述的實施例是以包含四個類比至數位轉換電路的類比至數位轉換裝置為例進行說明。於其他實施例中,類比至數位轉換裝置所包含的類比至數位轉換電路的數目可依實際需求有所不同。本發明並不限於特定數目。
請參照圖4。圖4為本發明一實施例中,一種具有快速轉換機制的類比至數位轉換方法400的流程圖。
除前述裝置外,本發明另揭露一種具有快速轉換機制的類比至數位轉換方法400,應用於例如,但不限於圖1的類比至數位轉換裝置100中。類比至數位轉換方法400之一實施例如圖4所示,包含下列步驟。
於步驟S410:使複數依時序循環取樣的類比至數位轉換電路110A~110D分別接收先前轉換結果之先前高位元轉換結果並據以進行預測產生當下高位元轉換結果HBA~HBD,其中先前轉換結果是由類比至數位轉換電路110A~110D之先前轉換者產生。
於步驟S420:使類比至數位轉換電路110A~110D分別根據取樣時脈CLK的不同相位,藉由連續漸進機制對輸入類比訊號ANI進行轉換,以產生當下低位元轉換結果LBA~LBD,其中取樣時脈CLK的頻率至少為輸入類比訊號ANI的頻率的兩倍。
於步驟S430:使類比至數位轉換電路110A~110D分別結合當下高位元轉換結果HBA~HBD以及當下低位元轉換結果LBA~LBD以產生當下轉換結果SRA~SRD,並輸出殘值QDA~QDD。
於步驟S440:使雜訊整形電路120對應各類比至數位轉換電路110A~110D之殘值QDA~QDD進行運算以產生雜訊整形參考訊號COA~COD。
於步驟S450:使各類比至數位轉換電路110A~110D結合當下轉換結果SRA~SRD與雜訊整形參考訊號COA~COD產生輸出數位訊號DOA~DOD。
需注意的是,上述的實施方式僅為一範例。於其他實施例中,本領域的通常知識者當可在不違背本發明的精神下進行更動。應瞭解到,在上述的實施方式中所提及的步驟,除特別敘明其順序者外,均可依實際需要調整其前後順序,甚至可同時或部分同時執行。
綜合上述,本發明中具有快速轉換機制的類比至數位轉換裝置及方法可藉由使先前轉換者傳送高位元轉換結果與殘值,使後轉換者據以迅速預測並產生高位元轉換結果與進行雜訊整形,達到快速且具有高訊雜比的類比至數位轉換結果。
雖然本發明之實施例如上所述,然而該些實施例並非用來限定本發明,本技術領域具有通常知識者可依據本發明之明示或隱含之內容對本發明之技術特徵施以變化,凡此種種變化均可能屬於本發明所尋求之專利保護範疇,換言之,本發明之專利保護範圍須視本說明書之申請專利範圍所界定者為準。
100:類比至數位轉換裝置
110A~110D:類比至數位轉換電路
120:雜訊整形電路
130:多工器
200:電容切換電路
210:數位至類比轉換電容陣列
220:比較電路
230:控制電路
240:高位元電容
250:低位元電容
300:雜訊整形子電路
400:類比至數位轉換裝置
S410~S450:步驟
ANI:輸入類比訊號
CLK:取樣時脈
COA~COD:雜訊整形參考訊號
CR:比較結果
DOA~DOD:輸出數位訊號
GND:接地電位
HBA~HBD:高位元轉換結果
HDC:高位元數位碼
LBA~LBD:低位元轉換結果
LDC:低位元數位碼
IN1:第一輸入端
IN2:第二輸入端
OUT:輸出端
QDA~QDD:殘值
SRA~SRD:轉換結果
Vout:輸出電壓
Vref1:第一參考電壓
Vref2:第二參考電壓
[圖1]顯示本發明之一實施例中,一種具有快速轉換機制的類比至數位轉換裝置的方塊圖;
[圖2]顯示本發明之一實施例中,類比至數位轉換電路的方塊圖;
[圖3]顯示本發明另一實施例中,類比至數位轉換電路的方塊圖;以及
[圖4]顯示本發明一實施例中,一種具有快速轉換機制的類比至數位轉換方法的流程圖。
100:類比至數位轉換裝置
110A~110D:類比至數位轉換電路
120:雜訊整形電路
130:多工器
ANI:輸入類比訊號
CLK:取樣時脈
COA~COD:雜訊整形參考訊號
DOA~DOD:輸出數位訊號
HBA~HBD:高位元轉換結果
LBA~LBD:低位元轉換結果
QDA~QDD:殘值
SRA~SRD:轉換結果
Claims (10)
- 一種具有快速轉換機制的類比至數位轉換裝置,包含: 複數依時序循環取樣的類比至數位轉換電路,分別配置以: 接收一先前轉換結果之一先前高位元轉換結果並據以對應一高位元區段進行預測產生一當下高位元轉換結果,其中該先前轉換結果是由該等類比至數位轉換電路之一先前轉換者產生; 根據一取樣時脈的不同相位,藉由一連續漸進(successive approximation)機制對一輸入類比訊號進行轉換以產生一當下低位元轉換結果,其中該取樣時脈的頻率至少為該輸入類比訊號的頻率的兩倍;以及 結合該當下高位元轉換結果以及該當下低位元轉換結果以產生一當下轉換結果,並輸出殘餘的一訊號量為一殘值;以及 一雜訊整形電路,配置以對應各該等類比至數位轉換電路之該先前轉換者之該殘值進行運算以產生一雜訊整形參考訊號; 其中各該等類比至數位轉換電路結合該當下轉換結果與該雜訊整形參考訊號產生一輸出數位訊號。
- 如請求項1所述之類比至數位轉換裝置,其中該等類比至數位轉換電路各包含: 一電容切換電路; 一數位至類比轉換電容陣列,包含複數高位元電容以及複數低位元電容,配置以透過該電容切換電路自一第一輸入端接收一第一參考電壓以及自一第二輸入端接收該輸入類比訊號,並在一輸出端產生一輸出電壓; 一比較電路,配置以對該輸出電壓以及一第二參考電壓進行比較,以產生一比較結果;以及 一控制電路,配置以藉由一組高位元數位碼及一組低位元數位碼控制該電容切換電路,以根據該先前高位元轉換結果控制該電容切換電路產生對應該等高位元電容之一高位元連接組合,再根據該比較結果藉由該連續漸進機制控制該電容切換電路產生對應該等低位元電容之一低位元連接組合; 其中當該輸出電壓逼近該第二參考電壓時,該高位元連接組合以及該低位元連接組合對應的該組高位元數位碼以及該組低位元數位碼逼近該輸入類比訊號,以使該組高位元數位碼做為該當下高位元轉換結果,該組低位元數位碼做為該當下低位元轉換結果,該輸出電壓所殘餘的該訊號量為該殘值。
- 如請求項2所述之類比至數位轉換裝置,其中該比較電路更配置以進一步對該雜訊整形參考訊號與該輸出電壓之一總和以及該第二參考訊號進行比較,以產生該比較結果; 該控制電路根據該比較結果藉由該連續漸進機制控制該電容切換電路更新該高位元連接組合以及該低位元連接組合,使該總和逼近該第二參考訊號以根據更新的該高位元連接組合以及該低位元連接組合產生該輸出數位訊號。
- 如請求項1所述之類比至數位轉換裝置,其中該先前轉換者的數目為一個或一個以上,且當該先前轉換者的數目為一個以上時,該類比至數位轉換電路分別根據多個該先前轉換結果之多個該先前高位元轉換結果進行預測產生該當下高位元轉換結果。
- 如請求項1所述之類比至數位轉換裝置,其中該雜訊整形電路獨立於該等類比至數位轉換電路外設置為單一電路,或包含分別對應該等類比至數位轉換電路其中之一設置的複數雜訊整形子電路。
- 如請求項1所述之類比至數位轉換裝置,更包含一多工器,配置以依序輸出該等類比至數位轉換電路產生之該輸出數位訊號。
- 一種具有快速轉換機制的類比至數位轉換方法,應用於一類比至數位轉換裝置中,該類比至數位轉換方法包含: 使複數依時序循環取樣的類比至數位轉換電路分別接收一先前轉換結果之一先前高位元轉換結果並據以對應一高位元區段進行預測產生一當下高位元轉換結果,其中該先前轉換結果是由該等類比至數位轉換電路之一先前轉換者產生; 使該等類比至數位轉換電路分別根據一取樣時脈的不同相位,藉由一連續漸進機制對一輸入類比訊號進行轉換以產生一當下低位元轉換結果,其中該取樣時脈的頻率至少為該輸入類比訊號的頻率的兩倍; 使該等類比至數位轉換電路分別結合該當下高位元轉換結果以及該當下低位元轉換結果以產生一當下轉換結果,並輸出殘餘的一訊號量為一殘值; 使一雜訊整形電路對應各該等類比至數位轉換電路之該先前轉換者之該殘值進行運算以產生一雜訊整形參考訊號;以及 使各該等類比至數位轉換電路結合該當下轉換結果與該雜訊整形參考訊號產生一輸出數位訊號。
- 如請求項7所述之類比至數位轉換方法,更包含: 使包含複數高位元電容以及複數低位元電容之一數位至類比轉換電容陣列透過一電容切換電路自一第一輸入端接收一第一參考電壓以及自一第二輸入端接收該輸入類比訊號,並在一輸出端產生一輸出電壓; 使一比較電路對該輸出電壓以及一第二參考電壓進行比較,以產生一比較結果;以及 使一控制電路藉由一組高位元數位碼及一組低位元數位碼控制該電容切換電路,以根據該先前高位元轉換結果控制該電容切換電路產生對應該等高位元電容之一高位元連接組合,再根據該比較結果藉由該連續漸進機制控制該電容切換電路產生對應該等低位元電容之一低位元連接組合; 其中當該輸出電壓逼近該第二參考電壓時,該高位元連接組合以及該低位元連接組合對應的該組高位元數位碼以及該組低位元數位碼逼近該輸入類比訊號,以使該組高位元數位碼做為該當下高位元轉換結果,該組低位元數位碼做為該當下低位元轉換結果,該輸出電壓所殘餘的該訊號量為該殘值。
- 如請求項8所述之類比至數位轉換方法,更包含: 使該比較電路更配置以進一步對該雜訊整形參考訊號與該輸出電壓之一總和以及該第二參考訊號進行比較,以產生該比較結果; 使該控制電路根據該比較結果藉由該連續漸進機制控制該電容切換電路更新該高位元連接組合以及該低位元連接組合,使該總和逼近該第二參考訊號以根據更新的該高位元連接組合以及該低位元連接組合產生該輸出數位訊號。
- 如請求項7所述之類比至數位轉換方法,其中該先前轉換者的數目為一個或一個以上,且當該先前轉換者的數目為一個以上時,該類比至數位轉換方法更包含: 使該類比至數位轉換電路分別根據多個該先前轉換結果之多個該先前高位元轉換結果進行預測產生該當下高位元轉換結果。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110113649A TWI748915B (zh) | 2021-04-15 | 2021-04-15 | 具有快速轉換機制的類比至數位轉換裝置及方法 |
US17/670,536 US11876526B2 (en) | 2021-04-15 | 2022-02-14 | Analog to digital conversion apparatus and method having quick conversion mechanism |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110113649A TWI748915B (zh) | 2021-04-15 | 2021-04-15 | 具有快速轉換機制的類比至數位轉換裝置及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI748915B true TWI748915B (zh) | 2021-12-01 |
TW202243413A TW202243413A (zh) | 2022-11-01 |
Family
ID=80680918
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW110113649A TWI748915B (zh) | 2021-04-15 | 2021-04-15 | 具有快速轉換機制的類比至數位轉換裝置及方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11876526B2 (zh) |
TW (1) | TWI748915B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999060705A1 (en) * | 1998-05-15 | 1999-11-25 | Lewyn Consulting, Inc. | Recursive multi-bit adc with predictor |
TWI532328B (zh) * | 2014-08-11 | 2016-05-01 | 國立臺灣大學 | 類比數位轉換裝置及其轉換方法 |
US20170257111A1 (en) * | 2015-06-30 | 2017-09-07 | Renesas Electronics Corporation | Ad converter and ad conversion method |
TWI605689B (zh) * | 2016-07-05 | 2017-11-11 | 創意電子股份有限公司 | 類比至數位轉換裝置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9793910B1 (en) * | 2016-09-12 | 2017-10-17 | Analog Devices, Inc. | Time-interleaved ADCs with programmable phases |
US10110242B2 (en) * | 2016-12-27 | 2018-10-23 | Mediatek Inc. | Interleaving successive approximation analog-to-digital converter with noise shaping |
US10333543B1 (en) * | 2018-05-10 | 2019-06-25 | Analog Devices Global Unlimited Company | Analog-to-digital converter with noise-shaped dither |
US10790843B2 (en) * | 2019-01-11 | 2020-09-29 | Realtek Semiconductor Corporation | Analog-to-digital converter device |
US10778242B2 (en) * | 2019-01-11 | 2020-09-15 | Realtek Semiconductor Corporation | Analog-to-digital converter device |
US11121720B2 (en) * | 2019-08-07 | 2021-09-14 | Mediatek Inc. | Analog-to-digital converter having quantization error duplicate mechanism |
US11043958B2 (en) * | 2019-10-22 | 2021-06-22 | Mediatek Inc. | Time-interleaved noise-shaping successive-approximation analog-to-digital converter |
CN111162787B (zh) * | 2019-12-27 | 2022-01-04 | 清华大学 | 无源噪声整形的逐次逼近型模数转换器 |
US11171662B1 (en) * | 2020-08-11 | 2021-11-09 | Analog Devices, Inc. | Analog-to-digital conversion circuit with improved linearity |
-
2021
- 2021-04-15 TW TW110113649A patent/TWI748915B/zh active
-
2022
- 2022-02-14 US US17/670,536 patent/US11876526B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999060705A1 (en) * | 1998-05-15 | 1999-11-25 | Lewyn Consulting, Inc. | Recursive multi-bit adc with predictor |
TWI532328B (zh) * | 2014-08-11 | 2016-05-01 | 國立臺灣大學 | 類比數位轉換裝置及其轉換方法 |
US20170257111A1 (en) * | 2015-06-30 | 2017-09-07 | Renesas Electronics Corporation | Ad converter and ad conversion method |
TWI605689B (zh) * | 2016-07-05 | 2017-11-11 | 創意電子股份有限公司 | 類比至數位轉換裝置 |
Also Published As
Publication number | Publication date |
---|---|
TW202243413A (zh) | 2022-11-01 |
US11876526B2 (en) | 2024-01-16 |
US20220337259A1 (en) | 2022-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9654135B2 (en) | AD converter including a capacitive DAC | |
TWI452846B (zh) | 分段式類比數位轉換器及其方法 | |
US9831885B2 (en) | System for conversion between analog domain and digital domain with mismatch error shaping | |
CN107465411B (zh) | 量化器 | |
CN108574487B (zh) | 逐次逼近寄存器模数转换器 | |
US6958722B1 (en) | SAR ADC providing digital codes with high accuracy and high throughput performance | |
US20030123646A1 (en) | Error correction architecture to increase speed and relax current drive requirements of SAR ADC | |
JP6767715B2 (ja) | Ad変換器 | |
US20080284625A1 (en) | Reducing power consumption in the early stages of a pipeline sub-adc used in a time-interleaved adc | |
US9467161B1 (en) | Low-power, high-speed successive approximation register analog-to-digital converter and conversion method using the same | |
TWI792438B (zh) | 訊號轉換裝置、動態元件匹配電路與動態元件匹配方法 | |
US6891490B2 (en) | Analog-to-digital converter with digital signal processing functionality to emulate many different sample frequencies, resolutions, and architectures | |
US20190238151A1 (en) | Analog-to-digital converter capable of generate digital output signal having different bits | |
WO1999060705A1 (en) | Recursive multi-bit adc with predictor | |
TWI698091B (zh) | 連續逼近式類比數位轉換器及其操作方法 | |
TWI748915B (zh) | 具有快速轉換機制的類比至數位轉換裝置及方法 | |
KR20190109283A (ko) | 오디오 아날로그-투-디지털 변환기 시스템 및 방법 | |
CN111371456B (zh) | 全动态范围ns sar adc中的二阶失配误差整形技术 | |
CN115225089A (zh) | 具有快速转换机制的模拟至数字转换装置及方法 | |
US10911059B2 (en) | Signal processing system using analog-to-digital converter with digital-to-analog converter circuits operating in different voltage domains and employing mismatch error shaping technique and associated signal processing method | |
JP4538641B2 (ja) | 高精度マルチバンドパスδς変調器 | |
CN109039338B (zh) | 差分电容阵列及其开关切换方法 | |
US20240097698A1 (en) | Successive approximation register (sar) analog-to-digital converter (adc) with input-dependent least significant bit (lsb) size | |
CN114531159A (zh) | 一种高线性度的自带前馈网络的逐次渐进量化器 | |
KR101986938B1 (ko) | 다이나믹 레퍼런스 및 2단 샘플앤드홀드를 이용한 고속, 저전력 파이프라인드 아날로그-디지털 변환기 |