TWI605689B - 類比至數位轉換裝置 - Google Patents

Description

類比至數位轉換裝置

本發明是有關於訊號處理技術，且特別是有關於一種類比至數位轉換裝置。

類比至數位轉換器是用以產生數位訊號的裝置。其中，此數位訊號包含的各組數位編碼，是代表類比訊號的一個取樣點的訊號大小。

在當今高速的影像處理速度需求下，需要非常高速的類比至數位轉換處理器進行訊號轉換。部分技術採用快閃型類比數位轉換器做為輔助。然而，快閃型類比數位轉換器的電路面積龐大，且功率消耗也相應的較高，對於小功率消耗、小面積的電路設計方向來說，十分不利。

因此，如何設計一個新的類比至數位轉換裝置，以解決上述的缺失，乃為此一業界亟待解決的問題。

本發明之目的在於提供一種類比至數位轉換裝置，包括：前端循續漸近式類比數位轉換器 (successive-approximation analog-to-digital converter；ADC)以及複數個後端循續漸近式類比數位轉換器。前端循續漸近式類比數位轉換器配置以在不同時序分別將類比輸入訊號轉換為對應數位輸出訊號的一組高位元。後端循續漸近式類比數位轉換器電性耦接於前端循續漸近式類比數位轉換器，並分別配置以接收不同時序的類比輸入訊號以及對應的該組高位元，以轉換為數位輸出訊號中對應該組高位元的時序的一組低位元。

本發明之另一目的在於提供一種類比至數位轉換裝置，包括：複數前端循續漸近式類比數位轉換器以及複數個轉換模組。前端循續漸近式類比數位轉換器分別配置以在不同時序將複數類比輸入訊號轉換為對應數位輸出訊號的一組高位元。轉換模組各包含對應並電性連接於前端循續漸近式類比數位轉換器其中之一的複數個後端循續漸近式類比數位轉換器，後端循續漸近式類比數位轉換器分別配置以接收收不同時序的類比輸入訊號以及對應的該組高位元，以轉換數位輸出訊號中對應該組高位元的時序的一組低位元。

應用本發明之優點在於藉由前端循續漸近式類比數位轉換器的輔助進行高位元的類比至數位轉換，進而由後端循續漸近式類比數位轉換器進行分時的低位元類比至數位轉換，使本發明的類比至數位轉換裝置具有較低的功率消耗、較小的電路面積以及較快的轉換速度。

1‧‧‧類比至數位轉換裝置

100‧‧‧前端循續漸近式類比數位 轉換器

102‧‧‧後端循續漸近式類比數位 轉換器

104‧‧‧時脈電路

106‧‧‧結合電路

2‧‧‧類比至數位轉換裝置

200‧‧‧前端循續漸近式類比數位轉換器

202‧‧‧轉換模組

204‧‧‧時脈電路

206‧‧‧結合電路

第1A圖為本發明一實施例中，一種類比至數位轉換裝置的方塊圖；第1B圖為本發明一實施例中，第1A圖中的時脈電路配置以產生的多相時脈的示意圖；第2A圖為本發明一實施例中，一種類比至數位轉換裝置的方塊圖；以及第2B圖為本發明一實施例中，第2A圖中的時脈電路配置以產生的多相時脈的示意圖。

請參照第1A圖。第1A圖為本發明一實施例中，一種類比至數位轉換裝置1的方塊圖。類比至數位轉換裝置1包括：前端循續漸近式類比數位轉換器100、複數個後端循續漸近式類比數位轉換器102、時脈電路104以及結合電路106。

請同時參照第1B圖。第1B圖為本發明一實施例中，時脈電路104配置以產生的多相時脈CLK的示意圖。於本實施例中，多相時脈CLK包含多個相位，且相位的數目相當於後端循續漸近式類比數位轉換器102的數目。於一實施例中，此些後端循續漸近式類比數位轉換器102的數目為P個。其中，P為大於等於1的整數。因此，多相時脈CLK將包含P個相位。

時脈電路104將多相時脈CLK傳送至前端循續漸近式類比數位轉換器100、後端循續漸近式類比數位轉換器102以及結合電路106，以使此些電路模組根據不同的時脈運作進行對應的處理。

以下將對前端循續漸近式類比數位轉換器100、後端循續漸近式類比數位轉換器102以及結合電路106的結構及操作進行更詳細的說明。

於一實施例中，前端循續漸近式類比數位轉換器100以及後端循續漸近式類比數位轉換器102可由各種可能的架構實現，例如但不限於包含取樣及維持(sample and hold)電路、循續漸近式(successive approximation)暫存器、數位至類比轉換器以及電壓比較器(未繪示)等元件，以達到類比至數位的轉換功效。

於本實施例中，前端循續漸近式類比數位轉換器100配置以根據多相時脈CLK，在不同時序，分別將類比輸入訊號Vin轉換為對應數位輸出訊號Vout的一組高位元HBIT。因此，在上述P個相位的範例中，前端循續漸近式類比數位轉換器100將對應P個相位，產生P組高位元HBIT。

後端循續漸近式類比數位轉換器102電性耦接於前端循續漸近式類比數位轉換器100。後端循續漸近式類比數位轉換器102分別配置以根據多相時脈CLK，接收第1時序至第P時序的類比輸入訊號Vin以及對應的一組高位元HBIT，並進行類比至數位的轉換，以轉換為數位輸出訊號Vout的一組低位元LBIT。

當數位輸出訊號Vout為N位元，前端循續漸近式類比數位轉換器100所轉換的高位元HBIT為M位元，後端循續漸近式類比數位轉換器102所產生的低位元LBIT將為N-M位元。於一實施例中，前端循續漸近式類比數位轉換器100所轉換的高位元HBIT，是數位輸出訊號Vout的前2至4位元。然而，本發明並不以此為限。

於一數值範例中，當數位輸出訊號Vout為8位元，前端循續漸近式類比數位轉換器100所轉換的高位元HBIT為3位元，則後端循續漸近式類比數位轉換器102所產生的低位元LBIT將為5位元。

結合電路106電性耦接於前端循續漸近式類比數位轉換器100以及後端循續漸近式類比數位轉換器102，配置以根據多相時脈CLK，接收並結合對應相同時序的一組高位元以及一組低位元，以產生各個時序的數位輸出訊號Vout。

前端循續漸近式類比數位轉換器100以及後端循續漸近式類比數位轉換器102所消耗的功率非常小，且具有非常小的電路面積以及相當快的轉換速度。因此，本發明的類比至數位轉換裝置1可具有較低的功率消耗、較小的電路面積以及較快的轉換速度。

請參照第2A圖。第2A圖為本發明一實施例中，一種類比至數位轉換裝置2的方塊圖。類比至數位轉換裝置2包括：複數個前端循續漸近式類比數位轉換器200、複數個轉換模組202、時脈電路204以及結合電路206。

於一實施例中，前端循續漸近式類比數位轉換器200的數目為Q個。其中，Q為大於等於1的整數。轉換模組202的數目對應於前端循續漸近式類比數位轉換器200，亦為Q個。各個轉換模組202包含P個如第1A圖所示的後端循續漸近式類比數位轉換器102。其中，P為大於等於1的整數，且P與Q可為相等亦可不相等。需注意的是，不同的轉換模組202中包含的後端循續漸近式類比數位轉換器102數目P可相等亦不相等。

請同時參照第2B圖。第2B圖為本發明一實施例中，時脈電路204配置以產生的多相時脈CLK的示意圖。於本實施例中，多相時脈CLK包含多個相位，且相位的數目相當於此些轉換模組202包含的後端循續漸近式類比數位轉換器102的數目。

因此，當前端循續漸近式類比數位轉換器200的數目為Q個，且各個轉換模組202包含P個後端循續漸近式類比數位轉換器102時，多相時脈CLK將包含Q×P個相位。

時脈電路204將多相時脈CLK傳送至前端循續漸近式類比數位轉換器200、轉換模組202以及結合電路206，以使此些電路模組根據不同的時脈運作進行對應的處理。

以下將對前端循續漸近式類比數位轉換器200、轉換模組202以及結合電路206的結構及操作進行更詳細的說明。

各個前端循續漸近式類比數位轉換器200與第1A圖所繪示的前端循續漸近式類比數位轉換器100大同小 異，分別配置以根據多相時脈CLK，在不同的時序將類比輸入訊號Vin轉換為對應數位輸出訊號Vout的一組高位元HBIT。因此，在上述Q×P個相位的範例中，前端循續漸近式類比數位轉換器100將對應Q×P個相位，產生Q×P組高位元HBIT。

類似於第1A圖所繪示的後端循續漸近式類比數位轉換器102的運作方式，本實施例中的轉換模組202根據多相時脈CLK，接收對應的高位元HBIT，以由後端循續漸近式類比數位轉換器102分別對應P個時序進行類比至數位的轉換，產生低位元LBIT。

其中，不同的轉換模組202將對應不同的前端循續漸近式類比數位轉換器200，根據不同群組的多相時脈CLK中包含的P個時序進行類比至數位的轉換。舉例來說，第1個轉換模組202將根據對應第1時序至第P時序的第1群組的多相時脈CLK，進行類比至數位的轉換。第2個轉換模組202將根據對應第P+1時序至第2P時序的第2群組的多相時脈CLK，進行類比至數位的轉換。而第Q個轉換模組202將根據對應第(Q-1)×P+1時序至第Q×P時序的第Q群組的多相時脈CLK，進行類比至數位的轉換。

結合電路206將根據多相時脈CLK，接收對應相同時序的高位元HBIT以及低位元LBIT進行結合，以產生各個時序的數位輸出訊號Vout。

於部份應用中所需要的轉換率高達28GS/S、56GS/S、100GS/S或200GS/S。本實施例中以多個前端循 續漸近式類比數位轉換器100，搭配包含多個後端循續漸近式類比數位轉換器102的轉換模組202，可在維持小面積、小功率消耗以及較少的循續漸近式類比數位轉換器數目的情形下，達到更高速的轉換率。

於一數值範例中，如果前端循續漸近式類比數位轉換器100是用以產生3位元的高位元HBIT，將可達到750MS/S的轉換率。因此，僅需14個前端循續漸近式類比數位轉換器100以及24個後端循續漸近式類比數位轉換器102，即可達到28GS/S的轉換率。

由於14個3位元的前端循續漸近式類比數位轉換器100大於相當於單一個8位元的後端循續漸近式類比數位轉換器102。因此，如果24個後端循續漸近式類比數位轉換器102均為8位元的轉換器，則前端循續漸近式類比數位轉換器100及後端循續漸近式類比數位轉換器102的總面積相當於25個8位元的後端循續漸近式類比數位轉換器102的面積。

相對地，部分技術是採用快閃式類比至數位轉換器的做為前端的類比至數位轉換元件。即便是用以轉換3位元的快閃式類比至數位轉換器，其面積以及功率消耗相當於用以轉換8位元的循續漸近式類比數位轉換器的20-30倍。因此，相較於以快閃式類比至數位轉換器的設計方式，本發明的架構在面積和功率消耗上都具有優勢。

以上所述僅為本發明的較佳實施例而已，並不用以限制本發明，凡在本發明的原則之內所作的任何修改，等同替換和改進等均應包含本發明的保護範圍之內。

1‧‧‧類比至數位轉換裝置

100‧‧‧前端循續漸近式類比數位 轉換器

102‧‧‧後端循續漸近式類比數位 轉換器

104‧‧‧時脈電路

106‧‧‧結合電路

Claims (6)

1. 一種類比至數位轉換裝置，包括：一前端循續漸近式類比數位轉換器(successive-approximation analog-to-digital converter；ADC)，依據P個不同時序將一類比輸入訊號對應轉換為一數位輸出訊號的P組高位元；複數個後端循續漸近式類比數位轉換器，電性耦接於該前端循續漸近式類比數位轉換器，其中每一個該等後端循續漸近式類比數位轉換器分別依據該P個不同時序之一，接收該類比輸入訊號以及對應的該P組高位元之一，該等後端循續漸近式類比數位轉換器藉以分別依據該P個不同時序，用以轉換為該數位輸出訊號中對應該P組高位元的時序的P組低位元；一結合電路，電性耦接於該前端循續漸近式類比數位轉換器以及該等後端循續漸近式類比數位轉換器，該結合電路依據該P個不同時序，配置以接收並結合對應同一時序的該P組高位元以及該P組低位元，以產生該數位輸出訊號；以及一時脈電路，配置以產生該P個不同時序至該前端循續漸近式類比數位轉換器、該等後端循續漸近式類比數位轉換器以及該結合電路。
2. 如請求項1所述類比至數位轉換裝置，其中該數位輸出訊號為N位元，該組高位元為前M位元，該組低位元為後N-M位元。
3. 如請求項1所述類比至數位轉換裝置，其中該組高位元為該數位輸出訊號的前2至4位元。
4. 一種類比至數位轉換裝置，包括：複數前端循續漸近式類比數位轉換器，分別依據不同群組的P個時序，將一類比輸入訊號對應轉換為一數位輸出訊號的一組高位元；複數個轉換模組，各包含對應並電性連接於該等前端循續漸近式類比數位轉換器其中之一的複數個後端循續漸近式類比數位轉換器，該等後端循續漸近式類比數位轉換器依據對應群組的該P個不同時序，接收該類比輸入訊號以及對應的該組高位元，以轉換為該數位輸出訊號中對應該組高位元的時序的一組低位元；一結合電路，電性耦接於該等前端循續漸近式類比數位轉換器以及該等轉換模組，配置以接收並結合對應同一時序的該組高位元以及該組低位元，以產生該數位輸出訊號；以及一時脈電路，配置以產生不同群組的該P個時序至該等前端循續漸近式類比數位轉換器、該複數個轉換模組以及該結合電路。
5. 如請求項4所述類比至數位轉換裝置，其中該數位輸出訊號為N位元，該組高位元為前M位元，該組低位元為後N-M位元。
6. 如請求項4所述類比至數位轉換裝置，其中該組高位元為該數位輸出訊號的前2至4位元。