CN106788345B - 利用电阻结构的斜坡信号发生器 - Google Patents

Abstract

本发明提供了一种利用电阻结构的斜坡信号发生器，包括：移位寄存器模块、移位寄存器控制模块、电阻阵列、开关以及模拟电压缓冲器；其中，电阻阵列与开关一一对应连接，移位寄存器模块控制各个开关的启闭，移位寄存器控制模块向移位寄存器模块发送动作执行信号；移位寄存器控制模块的启闭由时钟信号和开始信号来控制；将开关导通的连线均连接至一节点，该节点与模拟电压缓冲器的输入端相连，模拟电压缓冲器的输出端向外输出电压信号，本发明的电路结构简单，节省面积，避免了相邻选通信号间的交叠以及输出电压的毛刺，提高了输出斜坡电压信号的精度，且选通信号的路径延时较短，速度更快，输入信号较少，控制简单，使用灵活，方便输出的台阶数。

Description

利用电阻结构的斜坡信号发生器

技术领域

本发明涉及图像传感器技术领域，具体涉及一种利用电阻结构的斜坡信号发生器。

背景技术

斜坡信号发生器在现在的集成电路芯片中应用较多，其主要应用在模拟电路中，例如Σ-ΔADC、积分型ADC中，特别是积分型ADC中，斜坡信号发生器输出的斜坡信号作为ADC的参考电压，其精度决定了整个ADC的精度，所以，高精度的斜坡信号发生器是模拟电路设计中的一个很重要的模块。

传统的斜坡信号发生器主要有数字模拟转换器(DAC)结构和积分器结构。积分器结构包括电阻电容(RC)结构和开关电容结构，RC结构需要消耗较大的面积，其输出斜坡信号的斜率受电阻和电容的绝对值的影响，因而芯片间差异较大，开关电容结构容易受电荷注入、时钟馈通等非理想因素影响。DAC电路包括电阻结构、电容结构、电流舵结构，电容结构DAC需要消耗较大的面积，电流舵结构DAC在需要做到高精度时也需要消耗较大的面积和功耗，电阻串结构DAC相对来说结构简单，精度较高。

电阻串结构的DAC电路单调性较好，且电阻相对于电容来说消耗的面积更小。本发明是在传统的电阻串结构的DAC电路的基础上做了改进，为简单起见，下面的说明主要以3bit的DAC结构为例说明。图1和图2所示分别为两种传统的电阻串结构的DAC电路结构。如图1所示，该DAC电路在电阻串上产生不同的电压，然后通过三级开关选通一个电压，该电压经模拟缓冲电路后输出，输入控制码b2b1b0依次从全0变化至全1，则可输出斜坡电压信号，但该电路由于电压节点至模拟缓冲器输入端的路径较长，寄生电阻电容较大，因而该结构的速度收到很大限制，另外，由于输入码变化时不可能完全同步，所以可能会出现两个电压节点短暂短接的可能，这样会造成输出电压较大的毛刺，影响了输出信号的精度。图2所示电阻串DAC结构中将图1中所示的三级开关减少至一个开关，并使用译码器对输入数字码进行译码，替代开关网络，使寄生电阻和寄生电容显著降低，转换速度得到明显改善，但这种结构仍然可能会使输出出现毛刺，且当需要的台阶增多时，译码器结构更加复杂，另外，当需要的台阶不是2N(N为整数)时，译码器结构会更加复杂。

如何在电阻串结构DAC实现的斜坡发生器的基础上，改进结构和电路，解决掉以上提到的一些问题，对于高精度斜坡发生器的实现很重要。

发明内容

为了克服以上问题，本发明旨在提供一种利用电阻结构的高精度斜坡信号发生器。

为了达到上述目的，本发明提供了一种一种斜坡信号发生器，包括：移位寄存器模块、移位寄存器控制模块、电阻阵列、开关以及模拟电压缓冲器；其中，电阻阵列与开关一一对应连接，移位寄存器模块控制各个开关的启闭，移位寄存器控制模块向移位寄存器模块发送动作执行信号；移位寄存器控制模块的启闭由时钟信号和开始信号来控制；将开关导通的连线均连接至一节点(V-SEL)，该节点与模拟电压缓冲器的输入端相连，模拟电压缓冲器的输出端向外输出电压信号。

优选地，所述动作执行信号包括斜坡开始信号(ST)，复位信号(RST)，第一时钟信号(CKS1)，第一时钟信号的反相

第二时钟信号(CKS2)，第二时钟信号的反相

偶数单元选通信号(CK-EVEN)和奇数单元选通信号(CK-ODD)。

优选地，所述移位寄存器模块由多个单元级联而成，级联的单元的个数由所需的电压台阶的个数决定。

优选地，所述级联的单元分为奇数单元和偶数单元，奇数单元所连接的信号和偶数单元所连接的信号不一样。

优选地，移位寄存器模块中的每个所述单元由1个或非门、1个与门、1个反相器和2个开关组成；开关采用CMOS互补传输门实现。

优选地，所述移位寄存器控制模块包括：时钟信号输入端(CLK)、开始信号输入端(START)，非交叠时钟产生电路和多个触发器(DFF)；时钟信号输入端与开始信号输入端均与第一个触发器相连接，所述第一个触发器与非交叠时钟产生电路相连接，开始信号输入端与第二个触发器相连，第二个触发器与第三个触发器相连，第三个触发器与第四个触发器相连，时钟信号输入端还控制第二个触发器、第三个触发器和第四个触发器的工作，第二个触发器用于采样开始信号输入端的信号，第三个触发器和第四个触发器将第二个触发器的输出信号延迟两个时钟周期，第四个触发器的输出经反相器后与第二个触发器的输出一同连接至一与非门，所述与非门连接输出端。

优选地，非交叠产生电路具有两个非交叠时钟电路(CK-EVEN、CK-ODD)、相互之间具有周期间隔的两个时钟及二者的反向时钟。

本发明利用电阻结构实现的高精度斜坡信号发生器的优点包括：电路结构简单，节省了面积；避免了相邻选通信号间的交叠，从而避免了传统结构中由于选通信号交叠而可能出现的输出电压的毛刺，提高了输出斜坡电压信号的精度；由于选通信号的路径延时较短，可以较传统结构实现更高的速度；输入信号较少，控制简单。使用灵活，很方便实现输出的台阶数不为偶数个。

附图说明

图1为一种传统的3bit电阻串DAC结构示意图

图2是一种改进型传统3bit电阻串DAC结构示意图

图3是本发明的一个较佳实施例的利用电阻结构实现的高精度斜坡信号发生器在有M个电压台阶时的电路结构示意图

图4是本发明的一个较佳实施例的利用电阻结构实现的高精度斜坡信号发生器在有8个电压台阶时的电路结构示意图

图5是图4所提出的电路中shift register模块中的移位寄存器电路单元结构图

图6是图4所提出的电路中shift register模块的电路结构图

图7是图4所提出的电路中shift register ctrl模块的一种实现电路的结构示意图

图8是图4所示的电路结构的内部关键节点时序示意图

具体实施方式

本发明中，斜坡信号发生器包括：移位寄存器模块、移位寄存器控制模块、多个电阻阵列、多个开关以及模拟电压缓冲器；其中，如图3所示，N个电阻阵列与开关一一对应连接，移位寄存器模块控制各个开关的启闭，移位寄存器控制模块向移位寄存器模块发送动作执行信号；移位寄存器控制模块的启闭由时钟信号和开始信号来控制；将开关导通的连线均连接至一节点V-SEL，该节点与模拟电压缓冲器的输入端相连，模拟电压缓冲器的输出端向外输出电压信号。

以下结合附图4～8和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式、使用非精准的比例，且仅用以方便、清晰地达到辅助说明本实施例的目的。

本实施例中，以具有8个电压台阶的斜坡信号发生器为例进行说明，但这不用于限制本发明的范围。

请参阅图4，其中，OUT<0>～OUT<7>分别为控制选通V0～V7节点的电压。本实施例的斜坡信号发生器包括：移位寄存器模块、移位寄存器控制模块、电阻阵列、开关以及模拟电压缓冲器；其中，电阻阵列与开关一一对应连接，移位寄存器模块控制各个开关的启闭，移位寄存器控制模块向移位寄存器模块发送动作执行信号；移位寄存器控制模块的启闭由时钟信号和开始信号来控制；将开关导通的连线均连接至一节点(V-SEL)，该节点与模拟电压缓冲器的输入端相连，模拟电压缓冲器的输出端向外输出电压信号。本实施例中，动作执行信号包括斜坡开始信号(ST)，复位信号(RST)，第一时钟信号(CKS1)，第一时钟信号的反相

第二时钟信号(CKS2)，第二时钟信号的反相

偶数单元选通信号(CK-EVEN)和奇数单元选通信号(CK-ODD)。

请参阅图6，移位寄存器模块由但不限于为八个单元级联而成，级联的单元的个数由所需的电压台阶的个数决定。这里，级联的单元分为奇数单元和偶数单元，奇数单元所连接的信号和偶数单元所连接的信号不一样，主要是为了使用非交叠时钟。本实施例中，请参阅图5，移位寄存器模块中的每个所述单元由1个或非门、1个与门、1个反相器和2个开关组成；开关采用CMOS互补传输门实现。

图7所示为移位寄存器控制模块的电路结构，移位寄存器控制模块包括：时钟信号输入端(CLK)、开始信号输入端(START)，非交叠时钟产生电路和多个差分模块(DFF)；时钟信号输入端与开始信号输入端均与第一个触发器相连接，第一个触发器与非交叠时钟产生电路相连接，开始信号输入端与第二个触发器相连，第二个触发器与第三个触发器相连，第三个触发器与第四个触发器相连，时钟信号输入端还控制第二个触发器、第三个触发器和第四个触发器的工作，第二个触发器用于采样开始信号输入端的信号，第三个触发器和第四个触发器将第二个触发器的输出信号延迟两个时钟周期，第四个触发器的输出经反相器后与第二个触发器的输出一同连接至一与非门，与非门连接输出端。其中，非交叠产生电路具有两个非交叠时钟电路(CK-EVEN、CK-ODD)、相互之间具有周期间隔的两个时钟及二者的反向时钟。这里的移位寄存器控制模块主要通过输入时钟信号CLK和斜坡产生的开始信号START产生移位寄存器所需要的控制信号。START信号为低时，DFF1处于reset状态，输出均为固定电平。START变为高电平时，DFF1将CLK分频，再通过非交叠时钟产生电路产生两相非交叠时钟CK_EVEN、CK_ODD，CLK与节点6、7处的两相交叠时钟产生占空比均约为25％、高电平间隔约为半个CLK周期的两个时钟CKS1、CKS2，及其反向时钟，具体波形见图8。ST信号为移位寄存器开始传递的指示信号，产生方式为检测START信号的上升沿，DFF2的作用为采样START信号，DFF3、DFF4为将DFF2的输出delay两个CLK周期，再将DFF4的输出信号的反向信号与DFF2的输出信号做与非的逻辑，即得到低电平宽度为两个CLK周期的ST信号。

图4所示的本实施例的斜坡发生器的工作过程可结合图6和图8的波形图说明。其中，CLK和START为输入信号，通过移位寄存器控制模块产生ST、RST、CKS1、

CKS2、

CK_EVEN、CK_ODD,其中RST、

分别为START、CKS1、CKS2信号的反向信号，在波形图中未标出。首先由START信号产生ST信号，CKS1采样ST低电平信号，图6中所示的Cell<0>采样ST低电平信号后输出至节点42，然后Cell<1>由CKS2控制采样节点42处的信号，Cell<2>在由CKS1控制采样节点45处的信号。CKS1、CKS2交替采样，如图8所示，预留给采样的时间至少有半个CLK周期，采样时钟频率很容易做到高频。由于移位寄存器传递的信号最终输出至OUT<0>～OUT<7>还要与CK_ODD、CK_EVEN相与，而CK_ODD、CK_EVEN为非交叠时钟，所以最终的OUT<0>～OUT<7>输出也为高电平非交叠的信号。这样斜坡发生器不会出现两个电压被同时选中的情况，因而大大减小了输出信号的毛刺，提高了精度。END信号为移位寄存器最后的单元传递出的信号，可作为传递完毕的指示信号。

请再次参阅图3，图3为本发明的一个较佳实施例的电阻结构实现的高精度斜坡信号发生器在有M个电压台阶时的电路结构示意图，其中的移位寄存器(shift register)的单元个数为M个，每个单元的电路如图4所示，移位寄存器控制(shift register ctrl)模块的电路如图6所示。台阶个数M按需要可以为任意整数，应用较灵活。

虽然本发明已以较佳实施例揭示如上，然实施例仅为了便于说明而举例而已，并非用以限定本发明，本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰，本发明所主张的保护范围应以权利要求书为准。

Claims (5)

1.一种斜坡信号发生器，其特征在于，包括：移位寄存器模块、移位寄存器控制模块、电阻阵列、开关以及模拟电压缓冲器；其中，电阻阵列与开关一一对应连接，移位寄存器模块控制各个开关的启闭，移位寄存器控制模块向移位寄存器模块发送动作执行信号；移位寄存器控制模块的启闭由时钟信号和开始信号来控制；将开关导通的连线均连接至一节点(V-SEL)，该节点与模拟电压缓冲器的输入端相连，模拟电压缓冲器的输出端向外输出电压信号；其中，所述移位寄存器模块由多个单元级联而成，级联的单元分为奇数单元和偶数单元，奇数单元所连接的信号和偶数单元所连接的信号不一样，以使用非交叠时钟，每个所述单元由1个或非门、1个与门、1个反相器和2个开关组成，所述移位寄存器控制模块包括：时钟信号输入端(CLK)、开始信号输入端(START)，非交叠时钟产生电路和多个触发器(DFF)；时钟信号输入端与开始信号输入端均与第一个触发器相连接，所述第一个触发器与非交叠时钟产生电路相连接，开始信号输入端与第二个触发器相连，第二个触发器与第三个触发器相连，第三个触发器与第四个触发器相连，时钟信号输入端还控制第二个触发器、第三个触发器和第四个触发器的工作，第二个触发器用于采样开始信号输入端的信号，第三个触发器和第四个触发器将第二个触发器的输出信号延迟两个时钟周期，第四个触发器的输出经反相器后与第二个触发器的输出一同连接至一与非门，所述与非门连接斜坡开始信号(ST)输出端。

2.根据权利要求1所述的斜坡信号发生器，其特征在于，所述动作执行信号包括斜坡开始信号(ST)，复位信号(RST)，第一时钟信号(CKS1)，第一时钟信号的反相

第二时钟信号(CKS2)，第二时钟信号的反相

偶数单元选通信号(CK-EVEN)和奇数单元选通信号(CK-ODD)。

3.根据权利要求1所述的斜坡信号发生器，其特征在于，级联的单元的个数由所需的电压台阶的个数决定。

4.根据权利要求3所述的斜坡信号发生器，其特征在于，开关采用CMOS互补传输门实现。

5.根据权利要求1所述的斜坡信号发生器，其特征在于，非交叠产生电路具有两个非交叠时钟电路(CK-EVEN、CK-ODD)、相互之间具有周期间隔的两个时钟及二者的反向时钟。

Images