CN110768674A - 模数转换装置、设备以及转换方法 - Google Patents

Abstract

本申请涉及一种模数转换装置、设备以及转换方法。该装置包括数模转换模块用于当采样时钟为上升沿时，获取采样电压；比较模块用于当采样时钟为下降沿时，输出比较结果至逐次逼近逻辑模块；延时模块用于当比较模块将比较结果输出至逐次逼近逻辑模块时，将脉冲时钟信号进行延时，得到延时信号并输出至逐次逼近逻辑模块；逐次逼近逻辑模块用于生成控制信号，并将控制信号输出至数模转换模块，控制信号用于数模转换模块对模拟电压进行转换。上述装置，通过延时模块对脉冲时钟信号进行转换，生成延时信号，使得模数转换装置在运行的过程中，不需要外部提供高速的输入时钟，也不需要设置内部振荡器来产生高速时钟，有效的降低了模数转换装置的功耗。

Description

模数转换装置、设备以及转换方法

技术领域

本申请涉及模数转换技术领域，特别是涉及一种模数转换装置、设备以及转换方法。

背景技术

模数转换器是将模拟信号转变为数字信号的电子元件，可以将一个采样电压信号转换为一个输出的二进制数字信号，其中，模数转换器按照类型主要可以分为逐次逼近型、积分型以及压频变换型等，相应的还可以按照转换速度、位数以及转换精度等分为其它的类型，例如模数转换器包括有高速模数转换器、中速以及低速模数转换器等等。

传统的逐次逼近式模数转换器在进行模数转换的过程中，需要一个外部高速的输入时钟以及内部振动器来产生高速时钟，使得模数转换器在运行的过程中增加了额外的功耗。

发明内容

基于此，有必要针对逐次逼近式模数转换器功耗高的问题，提供一种模数转换装置、设备以及方法。

该装置包括数模转换模块、比较模块、延时模块以及逐次逼近逻辑模块；数模转换模块与比较模块连接，比较模块以及延时模块与逐次逼近逻辑模块连接，逐次逼近逻辑模块与数模转换模块连接；数模转换模块用于接入输入信号，当采样时钟为上升沿时对接入的输入信号进行采样，得到采样电压；比较模块用于当采样时钟为下降沿时，接收采样电压并对将采样电压与模拟电压进行动态比较，输出比较结果至逐次逼近逻辑模块；延时模块用于接入脉冲时钟信号，当比较模块将比较结果输出至逐次逼近逻辑模块时，延时模块将脉冲时钟信号进行延时，得到延时信号并输出至逐次逼近逻辑模块；逐次逼近逻辑模块用于根据延时信号以及比较结果生成控制信号，并将控制信号输出至数模转换模块，控制信号用于数模转换模块对模拟电压进行转换。

上述装置，通过延时模块对脉冲时钟信号进行转换，生成延时信号，使得模数转换装置在运行的过程中，不需要外部提供高速的输入时钟，也不需要设置内部振荡器来产生高速时钟，有效的降低了模数转换装置的功耗。

在其中一个实施例中，逐次逼近逻辑模块包括两组或两组以上触发模块，各组触发模块均连接数模转换模块、比较模块和延时模块。

在其中一个实施例中，每一组触发模块包括第一触发单元以及第二触发单元，控制信号包括第一控制信号以及第二控制信号，第一触发单元以及第二触发单元均连接数模转换模块、比较模块和延时模块；第一触发单元用于根据比较结果以及延时模块输送的延时信号生成第一控制信号，输出至数模转换模块，第二触发单元用于根据比较结果以及延时模块输送的延时信号生成第二控制信号，输出至数模转换模块。

在其中一个实施例中，延时模块包括两个或两个以上依次级联的延时单元，位于首端的延时单元的输入端接入脉冲时钟信号，每一组触发模块分别连接对应的延时单元的输出端，各个延时单元用于输出不同时序的延时信号至对应的触发模块。

在其中一个实施例中，延时单元包括反相器组件以及延时电容组件，反相器组件的输入端作为延时单元的输入端，反相器组件的输出端作为延时单元的输出端，反相器组件的输出端还与延时电容组件的一端连接，延时电容组件的另一端接地。

在其中一个实施例中，延时电容组件包括两个或两个以上并联的开关电容组件，开关电容组件的一端与反相器组件的输出端连接，开关电容组件的另一端接地。

在其中一个实施例中，该装置还包括信号生成模块，信号生成模块的输入端接入外部时钟，信号生成模块的输出端与数模转换模块以及延时模块连接，信号生成模块用于根据外部时钟，输出采样时钟以及脉冲时钟信号。

在其中一个实施例中，信号生成模块包括第一反相器单元和第二反相器单元，第一反相器单元的输入端接入外部时钟，第一反相器单元的输出端与第二反相器单元的输入端以及延时模块连接，第二反相器单元的输出端与数模转换模块连接，第一反相器单元用于根据外部时钟生成脉冲时钟信号，第二反相器单元接收脉冲时钟信号，并根据脉冲时钟信号生成采样时钟。

在其中一个实施例中，一种模数转换设备，包括脉冲时钟发生装置以及权利要求1-8任意一项的模数转换装置，脉冲时钟发生装置用于产生外部时钟并发送至模数转换装置。

在其中一个实施例中，该方法包括步骤：

数模转换模块在采样时钟为上升沿时，对接入的输入信号进行采样，得到采样电压；

比较模块在采样时钟为下降沿时，接收采样电压并对采样电压与模拟电压进行动态比较，输出比较结果；

延时模块在比较模块输出比较结果时，对接入的脉冲时钟信号进行延时，得到延时信号并输出至逐次逼近逻辑模块；

逐次逼近逻辑模块根据延时信号以及比较结果生成控制信号，输出至数模转换模块，控制信号用于对模拟电压进行转换。

上述方法，通过延时模块对脉冲时钟信号进行转换，生成延时信号，使得模数转换装置在运行的过程中，不需要外部提供高速的输入时钟，也不需要设置内部振荡器来产生高速时钟，有效的降低了模数转换装置的功耗。

附图说明

图1为一实施例提供的模数转换装置的系统结构示意图；

图2为一实施例提供的比较模块以及数模转换模块的电路示意图；

图3为一实施例提供的延时模块、逐次逼近逻辑模块以及信号生成模块的电路示意图；

图4为一实施例提供的外部时钟、复位信号、采样时钟以及延时信号的时序图；

图5为一实施例提供的延时单元的电路示意图；

图6为一实施例提供的模数转换方法流程示意图。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

在一实施例中，如图1所示，提供了一种模数转换装置，该装置包括：数模转换模块200、比较模块300、延时模块100以及逐次逼近逻辑模块400，数模转换模块200与比较模块300连接，比较模块300以及延时模块100与逐次逼近逻辑模块400连接，逐次逼近逻辑模块400与数模转换模块200连接；数模转换模块200用于接入输入信号，当采样时钟为上升沿时对接入的输入信号进行采样，得到采样电压；比较模块300用于当采样时钟为下降沿时，接收采样电压并对将采样电压与模拟电压进行动态比较，输出比较结果至逐次逼近逻辑模块400；延时模块100用于接入脉冲时钟信号，当比较模块300将比较结果输出至逐次逼近逻辑模块400时，延时模块100将脉冲时钟信号进行延时，得到延时信号并输出至逐次逼近逻辑模块400；逐次逼近逻辑模块400用于根据延时信号以及比较结果生成控制信号，并将控制信号输出至数模转换模块200，控制信号用于数模转换模块200对模拟电压进行转换。

该模数转换装置为全差分逐次逼近式模数转换器，输入信号包括有第一输入信号Vinn以及第二输入信号Vinp两路差分信号，采样时钟CLK_S可以通过外部时钟产生，数模转换模块200表示模数转换器中的ADC，可以采用电压定标型、电荷定标型或者是混合型结构，例如可以通过电阻串组成电压定标性的ADC，在其它的实施例中，还可以是通过电容阵列组成电荷定标型的ADC，通过采用电荷定标型的ADC相对功耗更小，且不需要额外的采样保持电路，还可以采用电容以及电阻混合构成混合型结构ADC等等。比较模块300表示模数转换器中的比较器，比较器可以根据实际需要进行选择，例如采用电压比较器对输入端输入的电压进行比较，从第一输出端口outn输出低电平信号，从第二输出端口outp输出高电平信号，相应的，第一输出端口outn还可以输出高电平信号，第二输出端口outp也可以输出低电平信号，具体输出何种电平信号根据输入的电压以及比较结果来进行确定，在此不做详细说明。逐次逼近逻辑模块400可以采用两组寄存器单元构成，每一组寄存器单元中包括N个D触发器，N表示模数转换装置的位数，例如当采用3bit模数转换装置时，每一组寄存器单元包括3个触发器，逐次逼近逻辑模块400输出的控制信号包括有第一控制信号Dn以及第二控制信号Bn。

其中，外部时钟在产生采样时钟CLK_S时，还会输出时钟信号至延时模块100，延时模块100根据输入的时钟信号，延时预设时长之后，生成相应的延时信号，并输出至逐次逼近逻辑模块400。需要说明的是，传统的模数转换器在进行模数转换过程中，都是需要有一个内部时钟单元来输出相应的高频时钟给逐次逼近逻辑模块400的，例如，通过内部门控振荡器产生高频时钟，或者是通过多个触发器来依次产生高频时钟以输出至逐次逼近逻辑模块400，使得传统的模数转换器在模数转换的过程中增加了产生高频时钟的额外功耗，并且结构相对比较复杂，而本申请中的延时模块100由于是通过延时来将时钟信号转换为延时信号，不需要内部高速时钟产生模块，有效的降低了功耗。

该模数转换装置的工作原理为通过数模转换模块200(即DAC)产生一个模拟信号，然后比较模块300将输入信号与模拟信号进行比较，同时输出结果至逐次逼近逻辑模块400，然后逐次逼近逻辑模块400接收到延时模块100产生的延时信号，根据比较结果以及延时信号，输出控制信号来调节数模转换模块200的输出，使其输出的模拟信号逐次逼近输入信号，直到逐次逼近逻辑模块400输出最后一位控制信号至数模转换模块200，完成最后一次转换，转换后的结果锁存在逐次逼近逻辑模块400中。

在一实施例中，如图2所示，该数模转换模块200即为上述的电容阵列组成电荷定标型的ADC，其包括有两个电容阵列，其中一个电容阵列的上极板与第一输入信号Vinn连接，另一个电容阵列的上极板与第二输入信号Vinp连接，采样时钟CLK_S类似于一个控制开关，当采样时钟CLK_S为上升沿高电平信号时，对输入信号进行采样，得到采样电压输入至比较模块300，当采样时钟CLK_S为下降沿低电平信号时，比较模块300开始进行比较。其中，N为模数转换装置的位数，在电容阵列中的每一个电容下极板都连接有反相单元，如图2中的反向单元buf1、反向单元buf2…反向单元bufn，其中，反向单元可以是单数个反向器构成，也可以是双数个反向器构成，具体可根据实际情况进行选择，在本实施例中，图2中的反向单元由两个反相器构成。

上述装置，通过延时模块100对脉冲时钟信号进行转换，生成延时信号，使得模数转换装置在运行的过程中，不需要外部提供高速的输入时钟，也不需要设置内部振荡器来产生高速时钟，有效的降低了模数转换装置的功耗。

在一实施例中，如图3所示，逐次逼近逻辑模块400包括两组或两组以上触发模块410，各组触发模块410均连接数模转换模块200、比较模块300和延时模块100。每一组触发模块410与都与比较模块300的第一输出端口outn以及第二输出端口outp连接，且每一组触发模块410都接入有延时模块100输出的不同时序的延时信号。需要说明的是，各组触发模块410中，第一组触发模块410接收比较模块300的第一输出端口outn以及第二输出端口outp输出的电平信号之后，延时模块100将产生一个延时信号并输出至该触发模块410，该触发模块410再根据该延时信号以及电平信号，输出控制信号至数模转换模块200以使得数模转换模块200进行电压转换。在数模转换模块200完成第一次转换之后，比较模块300进行第二次比较，并输出第二次比较后的电平信号给第二组触发模块410，延时模块100将产生第二个延时信号并输出至第二组触发模块410，从而使得第二组触发模块410输出控制信号至数模转换模块200，依此类推，直到数模转换模块200完成最后一次电压转换。

进一步的，在一实施例中，每一组触发模块包括第一触发单元以及第二触发单元，控制信号包括第一控制信号以及第二控制信号，第一触发单元以及第二触发单元均连接数模转换模块、比较模块和延时模块；第一触发单元用于根据比较结果以及延时模块输送的延时信号生成第一控制信号，输出至数模转换模块，第二触发单元用于根据比较结果以及延时模块输送的延时信号生成第二控制信号，输出至数模转换模块。

具体地，以N个为例，(N为自然数，N≥2)，各组触发模块410中分别包括有一个第一触发单元(DFF_1_n、DFF_2_n…DFF_N_n)，每个第一触发单元都会产生一个第一控制信号；每个第二触发单元(DFF_1_p、DFF_2_p…DFF_N_p)都会产生一个第二控制信号。以第一组触发模块410为例，第一组触发模块410包括第一触发单元DFF_1_n以及第二触发单元DFF_1_p，控制信号包括第一控制信号D1以及第二控制信号B1(n为自然数)，第一触发单元DFF_1_n以及第二触发单元DFF_1_p均连接数模转换模块200、比较模块300和延时模块100；第一触发单元DFF_1_n用于根据比较结果以及延时模块100输送的延时信号生成第一控制信号D1，输出至数模转换模块200，第二触发单元DFF_1_p用于根据比较结果以及延时模块100输送的延时信号生成第二控制信号B1，分别对应输出至数模转换模块200中的电容阵列中。在其它实施例中，第一触发单元以及第二触发单元可以采用D触发器。

在一个实施例中，如图3所示，延时模块100包括两个或两个以上依次级联的延时单元(Delay1、Delay2…DelayN)，位于首端的延时单元Delay1的输入端接入脉冲时钟信号，每一组触发模块410分别连接对应的延时单元的输出端，各个延时单元用于输出不同时序的延时信号至对应的触发模块410。其中，CLK_sample为外部时钟，通过反相器进行处理之后，产生有采样时钟CLK_s，CLK_sample通过位于首端的延时单元Delay1，通过一定的延时之后，延时单元Delay1产生延时信号CK1输出至第一触发单元DFF_1_n、第二触发单元DFF_1_p以及延时单元Delay2，延时单元Delay2在接收到该延时信号之后，相应的也会进行一定的延时，然后再输出延时信号CK2至第一触发单元DFF_2_n、第二触发单元DFF_2_p以及下一级延时单元Delay3，依次类推，直到延时单元DelayN进行一定的延时之后，输出最后一个延时信号CKn至第一触发单元DFF_N_n以及第二触发单元DFF_N_p。

通过两个或两个以上依次级联的延时单元，使得延时模块100输出多个不同时序的延时信号至对应的触发模块410，使得对应的触发模块410输出相应的控制信号至数模转换模块200以实现电压转换，从而避免了采用内部振荡器等来产生高速时钟，降低了模数转换器的功耗。

在一个实施例中，如图3所示，该装置还包括信号生成模块，信号生成模块的输入端接入外部时钟CLK_sample，信号生成模块的输出端与数模转换模块200以及延时模块100连接，信号生成模块用于根据外部时钟CLK_sample，输出采样时钟CLK_S以及脉冲时钟信号，其中，脉冲时钟信号输出至延时单元Delay1。

进一步的，在一个实施例中，信号生成模块包括第一反相器单元510和第二反相器单元520，第一反相器单元510的输入端接入外部时钟CLK_sample，第一反相器单元510的输出端与第二反相器单元520的输入端以及延时模块100连接，第二反相器单元520的输出端与数模转换模块200连接，第一反相器单元510用于根据外部时钟CLK_sample生成脉冲时钟信号，第二反相器单元520接收脉冲时钟信号，并根据脉冲时钟信号生成采样时钟CLK_S。其中，第一反向器单元包括两个串联的反相器，第二反相器单元520包括有一个反相器，进一步的，在其它实施例中，第一反相器单元510还会输出复位信号rst，复位信号rst用于输出至各个触发模块410，当复位信号为高电平时，对各个触发模块410进行复位。

在一个实施例中，如图4所示，图4示出了多个脉冲信号的时序图，包括有外部时钟CLK_sample、复位信号rst、采样时钟CLK_s以及延时信号ck1、ck2…ckn。其中，外部时钟CLK_sample作为基准时钟，当外部时钟CLK_sample为上升沿时，复位信号rst为下降沿(此时不会对各组触发模块410复位)，采样时钟CLK_s为下降沿(此时比较模块300会开始进行比较，输出比较结果)，延时信号ck1在延时一定的时间后，上升沿到来，相应的ck2…ckn-1以及ckn会根据前一个延时信号，延时一定的时间后，进入到上升沿状态。

在一个实施例中，如图5所示，延时单元包括反相器组件420以及延时电容组件430，反相器组件420的输入端作为延时单元的输入端，反相器组件420的输出端作为延时单元的输出端，反相器组件420的输出端还与延时电容组件430的一端连接，延时电容组件430的另一端接地。其中，反相器组件420可以是两个串联的反相器组成，相应的，在其它实施例中，也可以是多个反相器串联组成。

进一步的，如图5所示，在一个实施例中，延时电容组件430包括两个或两个以上并联的开关电容组件，开关电容组件的一端与反相器组件420输出端连接，开关电容组件的另一端接地。其中，每一个开关电容组件包括有一个开关sn以及一个电容Cn(n为自然数)，需要说明的是，可以通过控制开关sn的开闭来控制接入电容的大小，例如将开关s1打开，则延时电容组件430的容值会变大，以调节延时时长。

在一个实施例中，提供了一种模数转换设备，包括脉冲时钟发生装置以及上述的模数转换装置，时钟发生装置用于产生外部时钟CLK_sample并发送至上述的模数转换装置。

在一个实施例中，如图6所示，提供了一种基于上述模数转换装置的模数转换方法，该方法包括：

步骤S100、数模转换模块在采样时钟为上升沿时，对接入的输入信号进行采样，得到采样电压。步骤S200、比较模块在采样时钟为下降沿时，接收采样电压并对采样电压与模拟电压进行动态比较，输出比较结果。步骤S300、延时模块在比较模块输出比较结果时，对接入的脉冲时钟信号进行延时，得到延时信号并输出至逐次逼近逻辑模块。步骤S400、逐次逼近逻辑模块根据延时信号以及比较结果生成控制信号，输出至数模转换模块，控制信号用于对模拟电压进行转换。关于上述模数转换方法的具体限定以及说明可以参见上文中的模数转换装置，在此不再赘述，

上述方法，通过延时模块对脉冲时钟信号进行转换，生成延时信号，使得模数转换装置在运行的过程中，不需要外部提供高速的输入时钟，也不需要设置内部振荡器来产生高速时钟，有效的降低了模数转换装置的功耗。

在一个实施例中，为保证本申请充分公开，现结合附图对本申请中的模数转换装置进行详细的解释说明。在图3中，CLK_sample为外部时钟，复位信号rst用于对D触发器(即DFF_N_n以及DFF_N_p)进行复位，当复位信号rst为“1”时，D触发器的Q端复位为“0”，此时D1…Dn以及B1…Bn均为“0”，CLK_s为采样时钟，当CLK_s为“1”时，数模转换模块200(即ADC)对输入信号进行采样，得到采样电压；当CLK_s为“0”时，采样结束，数模转换模块200(即ADC)进入转换阶段，将采样的信号转换成N bit的二进制数字(N为数模转换装置的位数)。具体的，如图2所示，outn和outp为比较模块300的两个输出，ck1、ck2…ckn为CLK_sample时钟经过通过延时模块100延迟得到的不同时序的延时信号(参考图4)，在转换阶段，比较模块300对采样电压进行比较，通过outn和outp输出相应的电平信号(例如outn输出高电平信号，outp输出低电平信号)至逐次逼近逻辑模块400中的D触发器DFF_1_n以及D触发器DFF_1_p，同时，延时模块100中的延时单元Delay1输出一个延时信号CK1至D触发器DFF_1_n以及D触发器DFF_1_p，D触发器DFF_1_n以及D触发器DFF_1_p将比较模块300的比较结果采样到Q端，导致D1或者是B1中的一个的状态会发生变化，从而使得数模转换装置中的最高位电容发生反转，改变比较模块300输入端的模拟电压(当最高位电容翻转时，比较器输入端的模拟电压会变化1/2*VREF，VREF为基准电压)，当模拟电压改变之后，比较模块300会再次进行比较，通过outn和outp输出相应的电平信号至逐次逼近逻辑模块400中的D触发器DFF_2_n以及D触发器DFF_2_p，同时延时单元Delay2产生一个延时信号CK2，输出至D触发器DFF_2_n以及D触发器DFF_2_p，通过DFF_2_n和DFF_2_p将比较模块300的结果采样到DFF的Q端，因此，D2或者B2中的一个的状态会变化，使得数模转换装置中的的次高位电容发生翻转，改变比较模块300输入端的模拟电压(当次高位电容翻转时，比较器输入端的模拟电压会变化1/4*VREF，VREF为基准电压)，在模拟电压改变之后，比较模块300再次进行比较，依次类推，直到完成模数转换，此时复位信号rst从“0”变为“1”，对所有的D触发器进行复位。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种模数转换装置，其特征在于，所述的装置包括：数模转换模块、比较模块、延时模块以及逐次逼近逻辑模块，所述数模转换模块与所述比较模块连接，所述比较模块以及所述延时模块与所述逐次逼近逻辑模块连接，所述逐次逼近逻辑模块与所述数模转换模块连接；

所述数模转换模块用于接入输入信号，当采样时钟为上升沿时对接入的输入信号进行采样，得到采样电压；

所述比较模块用于当采样时钟为下降沿时，接收所述采样电压并对所述采样电压与模拟电压进行动态比较，输出比较结果至所述逐次逼近逻辑模块；

所述延时模块用于接入脉冲时钟信号，当所述比较模块将比较结果输出至所述逐次逼近逻辑模块时，所述延时模块将脉冲时钟信号进行延时，得到延时信号并输出至逐次逼近逻辑模块；

所述逐次逼近逻辑模块用于根据所述延时信号以及所述比较结果生成控制信号，并将所述控制信号输出至所述数模转换模块，所述控制信号用于所述数模转换模块对所述模拟电压进行转换。

2.根据权利要求1所述的装置，其特征在于，所述逐次逼近逻辑模块包括两组或两组以上触发模块，各组触发模块均连接所述数模转换模块、所述比较模块和所述延时模块。

3.根据权利要求2所述的装置，其特征在于，每一组触发模块包括第一触发单元以及第二触发单元，所述控制信号包括第一控制信号以及第二控制信号，所述第一触发单元以及第二触发单元均连接所述数模转换模块、所述比较模块和所述延时模块；

所述第一触发单元用于根据所述比较结果以及所述延时模块输送的延时信号生成第一控制信号，输出至所述数模转换模块，所述第二触发单元用于根据所述比较结果以及所述延时模块输送的延时信号生成第二控制信号，输出至所述数模转换模块。

4.根据权利要求2所述的装置，其特征在于，所述延时模块包括两个或两个以上依次级联的延时单元，位于首端的延时单元的输入端接入所述脉冲时钟信号，每一组触发模块分别连接对应的延时单元的输出端，各个延时单元用于输出不同时序的延时信号至对应的触发模块。

5.根据权利要求4所述的装置，其特征在于，所述延时单元包括反相器组件以及延时电容组件，所述反相器组件的输入端作为所述延时单元的输入端，所述反相器组件的输出端作为所述延时单元的输出端，反相器组件的输出端还与所述延时电容组件的一端连接，所述延时电容组件的另一端接地。

6.根据权利要求5所述的装置，其特征在于，所述延时电容组件包括两个或两个以上并联的开关电容组件，所述开关电容组件的一端与所述反相器组件的输出端连接，所述开关电容组件的另一端接地。

7.根据权利要求1所述的装置，其特征在于，还包括信号生成模块，所述信号生成模块的输入端接入外部时钟，所述信号生成模块的输出端与所述数模转换模块以及延时模块连接，所述信号生成模块用于根据所述外部时钟，输出所述采样时钟以及所述脉冲时钟信号。

8.根据权利要求7所述的装置，其特征在于，信号生成模块包括第一反相器单元和第二反相器单元，所述第一反相器单元的输入端接入所述外部时钟，所述第一反相器单元的输出端与所述第二反相器单元的输入端以及所述延时模块连接，所述第二反相器单元的输出端与所述数模转换模块连接，所述第一反相器单元用于根据所述外部时钟生成所述脉冲时钟信号，所述第二反相器单元接收所述脉冲时钟信号，并根据所述脉冲时钟信号生成所述采样时钟。

9.一种模数转换设备，其特征在于，包括脉冲时钟发生装置以及权利要求1-8任意一项所述的模数转换装置，所述脉冲时钟发生装置用于产生外部时钟并发送至所述模数转换装置。

10.一种基于权利要求1-8任意一项所述模数转换装置的模数转换方法，其特征在于，所述的方法包括步骤：

数模转换模块在采样时钟为上升沿时，对接入的输入信号进行采样，得到采样电压；

比较模块在采样时钟为下降沿时，接收所述采样电压并对所述采样电压与模拟电压进行动态比较，输出比较结果；

延时模块在比较模块输出所述比较结果时，对接入的脉冲时钟信号进行延时，得到延时信号并输出至逐次逼近逻辑模块；

逐次逼近逻辑模块根据所述延时信号以及所述比较结果生成控制信号，输出至所述数模转换模块，所述控制信号用于对所述模拟电压进行转换。

Images