TWI644519B - 類比數位轉換器裝置與待測訊號產生方法 - Google Patents

Abstract

一種類比數位轉換器裝置包含多個類比數位轉換器電路系統與資料輸出電路系統。多個類比數位轉換器電路系統分別對應於多個通道，並根據交錯的多個時脈訊號轉換輸入訊號以產生多個量化輸出，其中該些時脈訊號每一者具有一取樣頻率。資料輸出電路系統根據控制訊號以及該些量化輸出執行降取樣操作，以輸出數位訊號。數位訊號用於決定該些類比數位轉換器電路系統之效能，數位訊號之頻率為等效N/M倍的該取樣頻率，且N為一正整數並為該些通道之數量。

Description

類比數位轉換器裝置與待測訊號產生方法

本案是有關於一種類比數位轉換器裝置，且特別是有關於時間交錯式類比數位轉換器與其待測訊號產生方法。

類比數位轉換器常見於各種電子裝置中，以轉換類比訊號至數位訊號以進行訊號處理。隨著類比數位轉換器的解析度與操作速度越來越高，量測類比數位轉換器的效能之成本與難度越來越高。例如，當解析度越來越高，類比數位轉換器需量測的接腳數也越來越多，將造成電路面積變大。或者，當操作速度越來越快，轉換後的數位訊號的資料傳輸率也越來越快，造成量測儀器的規格要求也越來越高。

為了解決上述問題，本案的一態樣係於提供一種類比數位轉換器裝置，其包含複數個類比數位轉換器電路系統與資料輸出電路系統。複數個類比數位轉換器電路系統分別對應於複數個通道，並用以根據交錯的複數個時脈訊號轉換一輸 入訊號以產生複數個量化輸出，其中該些時脈訊號每一者具有一取樣頻率。資料輸出電路系統耦接至該些類比數位轉換器電路系統，並用以根據一第一控制訊號以及該些量化輸出執行一降取樣操作，以輸出一第一數位訊號。該第一數位訊號用於決定該些類比數位轉換器電路系統之效能，該第一數位訊號之頻率為N/M倍的該取樣頻率，且N為一正整數並為該些通道之數量。

本案的一態樣係於提供一種待測訊號產生方法，其包含下列操作：藉由複數個類比數位轉換器電路系統根據交錯的複數個時脈訊號轉換一輸入訊號以產生複數個量化輸出，其中該些時脈訊號每一者具有一取樣頻率；以及根據一第一控制訊號以及該些量化輸出執行一降取樣操作，以輸出一第一數位訊號，其中該第一數位訊號用於決定該些類比數位轉換器電路系統之效能，該第一數位訊號之頻率為N/M倍的該取樣頻率，且N為一正整數並為該些通道之數量。

於一些實施例中，該第一控制訊號的頻率為N/M倍的該取樣頻率。

於一些實施例中，該資料輸出電路系統包含多工器與降取樣電路。多工器耦接至該些類比數位轉換器電路系統，並用以根據一第二控制訊號選擇該些量化輸出中之一者，以輸出為一第二數位訊號。降取樣電路耦接至該多工器，並用以根據該第一控制訊號與該第二數位訊號執行該降取樣操作，以產生該第一數位訊號，其中M為不同於N的一質數。

於一些實施例中，該第二控制訊號的頻率為N倍的該取樣頻率。

於一些實施例中，該資料輸出電路系統包含多工器與序列電路。多工器耦接至該些類比數位轉換器電路系統，並用以根據該第一控制訊號選擇該些量化輸出中之一者，以輸出為一第二數位訊號。序列電路耦接至該多工器，並用以組合該第二數位訊號與至少一冗餘資料，以產生該第一數位訊號。

於一些實施例中，該第二控制訊號的頻率相同於取樣頻率。

於一些實施例中，該資料輸出電路系統包含第一資料輸出子電路、第二資料輸出子電路與控制電路。第一資料輸出子電路耦接至該些類比數位轉換器電路系統，並用以根據一第二控制訊號以及該些量化輸出執行一資料組合操作以產生一第二數位訊號，並根據該第一控制訊號與該第二數位訊號執行該降取樣操作，以產生一第三數位訊號。第二資料輸出子電路耦接至該些類比數位轉換器電路系統，並用以根據一第三控制訊號選擇該些量化輸出中之一者以輸出為一第四數位訊號，並根據該第四數位訊號執行該降取樣操作以產生一第五數位訊號。控制電路耦接至該第一資料輸出子電路與該第二資料輸出子電路，並用以選擇性地輸出該第三數位訊號與該第五數位訊號中一者為該第一數位訊號。

於一些實施例中，該控制電路包含一第一開關與一第二開關。第一開關耦接至該第一資料輸出子電路以接收該第三數位訊號。其中當該第一開關導通時，第一資料輸出子電 路透過該第一開關輸出該第三數位訊號為該第一數位訊號。第二開關耦接至該第二資料輸出子電路以接收該第五數位訊號，其中當第二開關導通時，第二資料輸出子電路透過該第二開關輸出該第五數位訊號為該第一數位訊號。

綜上所述，本案所提供的類比數位轉換器裝置以及待測訊號產生方法可藉由對多個通道的量化輸出進行降取樣操作，以產生用於頻率較低的待測訊號。如此，可降低量測類比數位轉換器裝置之整體效能的硬體成本以及難度。

100‧‧‧類比數位轉換器裝置

130‧‧‧資料輸出電路系統

AD1~ADN‧‧‧類比數位轉換器電路系統

110‧‧‧取樣電路

120‧‧‧類比轉換器電路

VIN‧‧‧輸入訊號

CLK1~CLKN‧‧‧時脈訊號

fs‧‧‧取樣頻率

S1~SN‧‧‧取樣訊號

Q1~QN‧‧‧量化輸出

D0~D2‧‧‧數位訊號

N×fs‧‧‧N倍的取樣頻率

(N/M)×fs‧‧‧N/M倍的取樣頻率

C1、C2‧‧‧控制訊號

TS‧‧‧週期

TD‧‧‧預定延遲

130A‧‧‧資料輸出電路系統

132、136‧‧‧多工器

130B‧‧‧資料輸出電路系統

D0-1、D0-2‧‧‧數位訊號

134‧‧‧降取樣電路

EN1、EN2‧‧‧致能訊號

138‧‧‧序列電路

SW1、SW2‧‧‧開關

400‧‧‧控制電路

500‧‧‧方法

S501、S502‧‧‧操作

C2-1、C2-2‧‧‧控制訊號

本案之圖式說明如下：第1A圖為根據本案一些實施例所繪示的一種類比數位轉換器裝置的示意圖；第1B圖為根據本案一些實施例所繪示的第1A圖中多個時脈訊號之波形示意圖；第2圖為根據本案之一些實施例所繪示第1A圖中之資料輸出電路系統之電路示意圖；第3圖為根據本案之一些實施例所繪示第1A圖中之資料輸出電路系統之電路示意圖；第4圖為根據本案之一些實施例所繪示資料輸出電路系統與控制電路之設置示意圖；以及第5圖為根據本案之一些實施例所繪示的一種待測訊號產生方法的流程圖。

本文所使用的所有詞彙具有其通常的意涵。上述之詞彙在普遍常用之字典中之定義，在本說明書的內容中包含任一於此討論的詞彙之使用例子僅為示例，不應限制到本揭示內容之範圍與意涵。同樣地，本揭示內容亦不僅以於此說明書所示出的各種實施例為限。

關於本文中所使用之『耦接』或『連接』，均可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，亦可指二或多個元件相互操作或動作。

於本文中，用語『電路系統(circuitry)』泛指包含一或多個電路(circuit)所形成的單一系統。用語『電路』泛指由一或多個電晶體與/或一或多個主被動元件按一定方式連接以處理訊號的物件。

關於本文中所使用之『約』、『實質』或『等效』一般通常係指數值之誤差或範圍約百分之二十以內，較好地是約百分之十以內，而更佳地則是約百分五之以內。文中若無明確說明，其所提及的數值皆視作為近似值，即如『約』、『實質』或『等效』所表示的誤差或範圍。

參照第1A圖與第1B圖，第1A圖為根據本案一些實施例所繪示的一種類比數位轉換器(analog-to-digital converter,ADC)裝置100的示意圖。第1B圖為根據本案一些實施例所繪示的第1A圖中多個時脈訊號CLK1~CLKN之波形示意圖。於一些實施例中，ADC裝置100操作為具有多通道的一時間交錯式(time-interleaved)ADC。

於一些實施例中，ADC裝置100包含多個類比數位轉換器電路系統AD1~ADN以及資料輸出電路系統130。每一個類比數位轉換器電路系統AD1~ADN操作為單一通道。換言之，於此例中，ADC裝置100包含N個通道，且N為大於1的正整數。資料輸出電路系統130用以根據多個通道所產生的量化輸出Q1~QN執行資料組合操作與降取樣(down sample)操作，或只執行降取樣操作，以產生數位訊號D0。於一些實施例中，如後述第3圖，資料輸出電路系統130可在未執行資料組合操作下產生數位訊號D0。

如第1A圖所示，多個類比數位轉換器電路系統AD1~ADN用以根據多個時脈訊號CLK1~CLKN中一對應者對輸入訊號VIN進行類比數位轉換，以產生多個量化輸出Q1~QN中一對應者。如第1B圖所示，多個時脈訊號CLK1~CLKN每一者之週期設置為TS，其相等於1/fs。換言之，多個類比數位轉換器電路系統AD1~ADN之取樣頻率為fs。

以第1個通道為例，類比數位轉換器電路系統AD1包含取樣電路110以及ADC電路120。取樣電路110根據對應的時脈訊號CLK1對輸入訊號VIN取樣，以產生取樣訊號S1。ADC電路120耦接至取樣電路110以接收取樣訊號S1。ADC電路120根據對應的時脈訊號CLK1進行類比數位轉換，以產生量化輸出Q1。ADC電路120之輸出耦接至資料輸出電路系統130，以傳送量化輸出Q1至資料輸出電路系統130。其餘通道的操作相同於上述第1個通道，故於此不再贅述。

於一些實施例中，多個時脈訊號CLK1~CLKN 中兩個鄰近的時脈訊號彼此之間存在有一預定延遲TD。例如，如第1B圖所示，時脈訊號CLK1與時脈訊號CLK2之間具有預定延遲TD。如此一來，第1個通道與第2個通道會在不同時間執行取樣操作與類比數位轉換。依此類推，N個通道可根據多個交錯時序進行運作。

資料輸出電路系統130耦接至多個ADC電路120，以接收多個量化輸出Q1~QN。如先前所述，資料輸出電路系統130對多個通道所產生的量化輸出Q1~QN執行資料組合操作與降取樣操作，以產生數位訊號D0。於一些實施例中，資料輸出電路系統130根據控制訊號C1對多個量化輸出Q1~QN執行資料組合操作(如後第2圖所示)，其中控制訊號C1之頻率為N倍的取樣頻率fs。藉由資料組合操作，可將N個通道所提供的多個量化輸出Q1~QN組合為具有N倍取樣頻率fs的單一數位訊號(如後第2圖的數位訊號D1)。於一些實施例中，經由資料組合操作處理後所產生的單一數位訊號為ADC裝置100所欲輸出之有效數位資料。

例如，通道數N為20，每一通道之解析度為10位元，且取樣頻率fs設置為500百萬赫茲(MHz)。於此條件下，藉由資料組合操作，ADC裝置100可輸出具有10位元的數位訊號，且其頻率為10億赫茲(GHz)(即20×500M)。

再者，於一些實施例中，資料輸出電路系統130根據控制訊號C2對多個量化輸出Q1~QN執行降取樣操作，以產生數位訊號D0，其中控制訊號C2之頻率可為N/M倍的取樣頻率fs(例如為後述第2圖)或相同於取樣頻率fs(例如為後述第 3圖)。如此一來，數位訊號D0之頻率(或資料傳輸率(data rate))可降低至等效N/M倍的fs。於一些實施例中，可藉由量測數位訊號D0，以決定多個ADC電路系統AD1~ADN之整體(即ADC裝置100)的效能。

於一些實施例(如後第2圖所示)中，M可設置為N-1或N+1。例如，當通道數N為20，M可設置為19或21。於此條件下，藉由降取樣操作，ADC裝置100可輸出具有10位元的數位訊號D0，其頻率為(20/19)×500MHz或為(20/21)×500MHz。上述關於M之設置方式為示例，本案並不以此為限。其他各種可設置M的質數(例如M為2N+1或2N-1等等)皆為本案所涵蓋的範圍。藉由設置M為質數，可避免資料輸出電路系統130輸出固定的同一量化輸出，以確保數位訊號D0足以反映ADC裝置100的效能。

於一些相關技術中，為了量測時間交錯式ADC的效能，每一通道內的ADC之輸出需對應設置多個接腳以連接至儀器進行量測，或是設置額外的記憶體來儲存有效數位資料以提供輸出資料給外部儀器進行量測。於此些技術中，需耗費較多的額外接腳數量(例如，一通道的ADC之輸出為10位元訊號，則需設置10個接腳，故若有10個通道，則需設置100個接腳)或是需要具有高儲存空間的額外記憶體才可進行量測。如此，將造成不必要的硬體成本明顯增加。此外，若是對有效數位資料進行量測，儀器須能夠支援高速(例如：N倍的取樣頻率fs)的數位資料。基於上述原因，目前的相關技術並不易量測時間交錯式ADC的效能。

於本案中，藉由降取樣操作產生的數位訊號D0具有較低的頻率(即等效N/M倍的取樣頻率fs)。如此，可藉由量測數位訊號D0來監測ADC裝置100的效能。相較於前述技術，可降低所需的接腳數量(例如，數位訊號D0為10位元，則可設置10個接腳)且在不需要設置額外記憶體下進行量測。如此一來，可節省相關硬體成本，並同時降低儀器所需之規格要求。於一實驗例(通道數N=16，且ADC電路系統之解析度為10位元)中，藉由上述設置方式以及快速傅立葉轉換分析數位訊號D1或數位訊號D0，所分析出的量測結果具有類似的結果。

參照第2圖，第2圖為根據本案之一些實施例所繪示第1A圖中之資料輸出電路系統之電路示意圖。為了易於理解，第2圖之類似元件將參照第1A圖指定為相同標號。

於一些實施例中，如第2圖所示，資料輸出電路系統130A包含多工器132以及降取樣電路134。多工器132耦接至第1A圖中的多個ADC電路120之輸出，以接收多個量化輸出Q1~QN。多工器132用以根據控制訊號C1執行前述的資料組合操作，以產生數位訊號D1。例如，多工器132根據控制訊號C1自多個量化輸出Q1~QN挑選一者，並將其輸出為數位訊號D1。其中，數位訊號D1之資料傳輸率(data rate)為N倍的取樣頻率fs。

繼續參照第2圖，降取樣電路134耦接至多工器132之輸出，以接收數位訊號D1。降取樣電路134用以根據控制訊號C2對數位訊號D1執行降取樣操作以產生數位訊號D0，其中控制訊號C2之頻率為N/M倍的取樣頻率fs。如此， 數位訊號D0之資料傳輸率為等效N/M倍的取樣頻率fs。於此例中，M可為大於或小於通道數N的任意質數。

於此例中，M可設置為不同於N的一質數，例如為(但不限於)前述的N-1或N+1。若將M設置為可整除N的偶數，降取樣電路134將於固定的時間點對數位訊號D1降取樣。舉例而言，若N為16，且M設置為4，降取樣電路134可能會固定於第4個、第8個、第12個以及第16個取樣點對數位訊號D1降取樣。如此一來，資料輸出電路系統130A可能無法有效地反映ADC裝置100的整體操作狀況。因此，藉由將M設置為不同於N的質數，可避免上述情況，以確保資料輸出電路系統130A所產生的數位訊號D0足以反映ADC裝置100的整體效能。

參照第3圖，第3圖為根據本案之一些實施例所繪示第1A圖中之資料輸出電路系統之電路示意圖。為了易於理解，第3圖之類似元件將參照第1A圖與第2圖指定為相同標號。

相較於第2圖，於此例中，資料輸出電路系統130可在未執行資料組合操作下(即不包含多工器132)產生數位訊號D0。如第3圖所示，資料輸出電路系統130B包含多工器136以及序列電路138。多工器136耦接至第1A圖中的多個ADC電路120之輸出，以接收多個量化輸出Q1~QN。多工器136用以根據控制訊號C2執行前述的降取樣操作，以產生數位訊號D2。例如，多工器136根據控制訊號C2自多個量化輸出Q1~QN依序挑選一者，並將其輸出為數位訊號D2，其中控制訊號C2之頻率相同於取樣頻率fs。

繼續參照第3圖，序列電路138耦接至多工器136之輸出，以接收數位訊號D2。序列電路138用於同步多筆數位訊號D2並加入至少一筆冗餘資料，以等效地執行前述的降取樣操作。例如，於此例中，M可設置於大於通道數N(例如為N+1)，以在組合多筆數位訊號D2時加入一筆冗餘資料，以產生數位訊號D0。舉例而言，當N=16且M=17時，序列電路138可接收15筆數位訊號D2後加入一筆冗餘資料(例如為位元0)，並組合上述15筆數位訊號D2與該筆冗餘資料以輸出為數位訊號D0。於一些實施例中，序列電路138可依據N個通道內的ADC電路120之運作排程來延遲輸出數位訊號D2。

於第3圖所示的一些實施例中，M可設置相同於N或不同於N。在一些實施例中，前述的至少一筆冗餘資料可具有事先設定好的預定資料值。如此，在後續量測時，可藉由辨識此預定資料值，以自數位訊號D0中剔除此至少一筆冗餘資料，藉此確保ADC裝置100的效能可被正確地決定。

於一些實施例中，序列電路138可由資料緩衝器實現。於一些實施例中，序列電路138可由先進先出(first in first out,FIFO)電路實現。上述關於序列電路138的實現方式僅為示例，其他各種可執行資料同步的電路皆為本案所涵蓋的範圍。

參照第4圖，第4圖為根據本案之一些實施例所繪示資料輸出電路系統130A、130B與控制電路400之設置示意圖。為了易於理解，第4圖之類似元件將參照第1~3圖指定為相同標號。

於各實施例中，ADC電路系統可僅單獨採用單一的資料輸出電路系統130(例如第2圖的資料輸出電路系統130A，或第3圖的資料輸出電路系統130B)，或是同時採用兩個資料輸出電路系統130A與130B。例如，如第4圖所示，於一些實施例中，ADC裝置100可包含前述的兩個資料輸出電路系統130A、130B以及控制電路400。於此例中，資料輸出電路系統130A、130B操作為第1A圖中的資料輸出電路系統130的兩個資料輸出子電路。

控制電路400包含兩個開關SW1與SW2。開關SW1耦接至資料輸出電路系統130A之輸出。開關SW2耦接至資料輸出電路系統130B之輸出。當開關SW1導通時，資料輸出電路系統130A所輸出的數位訊號D0-1(即第2圖中的數位訊號D0)經由開關SW1輸出為數位訊號D0。或者，當開關SW2導通時，資料輸出電路系統130B所輸出的數位訊號D0-2(即第3圖中的數位訊號D0)經由開關SW2輸出為數位訊號D0。

需說明的是，如先前所述，用於控制資料輸出電路系統130A的控制訊號C2(例如為第4圖的控制訊號C2-1)的頻率為N倍的取樣頻率fs，且用於控制資料輸出電路系統130B的控制訊號C2(例如為第4圖的控制訊號C2-2)的頻率相同於取樣頻率fs。

於此例中，開關SW1與資料輸出電路系統130A皆設置為根據致能訊號EN1控制，且開關SW2與資料輸出電路系統130B皆設置為根據致能訊號EN2控制。換言之，開關SW1可根據致能訊號EN1導通，且資料輸出電路系統130A可根據 致能訊號EN1啟動，以執行前述第2圖的相關操作。或者，開關SW2可根據致能訊號EN2導通，且資料輸出電路系統130B可根據致能訊號EN2啟動，以執行前述第3圖的相關操作。

上述關於控制電路400的設置方式僅用於示例，其他各種可實施相同功能的控制電路皆為本案所涵蓋的範圍。

第5圖為根據本案之一些實施例所繪示的一種待測訊號產生方法500的流程圖。為易於理解，待測訊號產生方法500將參照前述各圖式進行描述。

於操作S501，具有多通道的ADC裝置100根據輸入訊號VIN與多個交錯的時脈訊號CLK1~CLKN產生多個量化輸出Q1~QN，其中時脈訊號CLK1~CLKN每一者具有一取樣頻率fs。

例如，如前述第1A圖與第1B圖所示，ADC裝置100設置有N個通道的ADC電路系統AD1~ADN，以操作為時間交錯式ADC。N個通道的ADC電路系統可根據多個交錯的時脈訊號CLK1~CLKN轉換輸入訊號VIN，以產生多個量化輸出Q1~QN。

於操作S502，資料輸出電路系統130根據多個量化輸出Q1~QN執行一降取樣操作，以產生待測用的數位訊號D0，其中數位訊號D0之頻率為等效(N/M)×fs。

例如，如先前第2圖所示，資料輸出電路系統130A可根據控制訊號C1與多個量化輸出Q1~QN執行資料組合操作產生數位訊號D1，再根據控制訊號C2與數位訊號D1執行降取樣操作以產生數位訊號D0。或者，如先前第3圖所示，資料 輸出電路系統130B可根據控制訊號C2與多個量化輸出Q1~QN直接執行降取樣操作以產生數位訊號D0。

藉由操作S502，可產生頻率較低的待測用的數位訊號D0。如此，可有效降低量測ADC裝置100的硬體成本以及難度。

上述待測訊號產生方法500多個步驟僅為示例，並非限定需依照此示例中的順序執行。在不違背本揭示內容的各實施例的操作方式與範圍下，在待測訊號產生方法500下的各種操作當可適當地增加、替換、省略或以不同順序執行。

綜上所述，本案所提供的ADC類比數位轉換器裝置以及待測訊號產生方法可藉由對多個通道的ADC之輸出進行降取樣操作，以產生用於頻率較低的待測訊號。如此，可降低量測ADC裝置之整體效能的硬體成本以及難度。

雖然本案已以實施方式揭露如上，然其並非限定本案，任何熟習此技藝者，在不脫離本案之精神和範圍內，當可作各種之更動與潤飾，因此本案之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (16)

1. 一種類比數位轉換器裝置，包含：複數個類比數位轉換器電路系統，分別對應於複數個通道，該些類比數位轉換器電路系統用以根據交錯的複數個時脈訊號轉換一輸入訊號以產生複數個量化輸出，其中該些時脈訊號每一者具有一取樣頻率；以及一資料輸出電路系統，耦接至該些類比數位轉換器電路系統，該資料輸出電路系統用以根據一第一控制訊號以及該些量化輸出執行一降取樣操作，以輸出一第一數位訊號，其中該第一數位訊號用於決定該些類比數位轉換器電路系統之效能，該第一數位訊號之頻率為N/M倍的該取樣頻率，N為一正整數並為該些通道之數量。
2. 如請求項1所述的類比數位轉換器裝置，其中該第一控制訊號的頻率為N/M倍的該取樣頻率。
3. 如請求項1所述的類比數位轉換器裝置，其中該資料輸出電路系統包含：一多工器，耦接至該些類比數位轉換器電路系統，該多工器用以根據一第二控制訊號選擇該些量化輸出中之一者，以輸出為一第二數位訊號；以及一降取樣電路，耦接至該多工器，該降取樣電路用以根據該第一控制訊號與該第二數位訊號執行該降取樣操作，以產生該第一數位訊號，其中M為不同於N的一質數。
4. 如請求項3所述的類比數位轉換器裝置，其中該第二控制訊號的頻率為N倍的該取樣頻率。
5. 如請求項1所述的類比數位轉換器裝置，其中該資料輸出電路系統包含：一多工器，耦接至該些類比數位轉換器電路系統，該多工器用以根據該第一控制訊號選擇該些量化輸出中之一者，以輸出為一第二數位訊號；以及一序列電路，耦接至該多工器，該序列電路用以組合該第二數位訊號與至少一冗餘資料，以產生該第一數位訊號。
6. 如請求項5所述的類比數位轉換器裝置，其中該第一控制訊號的頻率相同於該取樣頻率。
7. 如請求項1所述的類比數位轉換器裝置，其中該資料輸出電路系統包含：一第一資料輸出子電路，耦接至該些類比數位轉換器電路系統，該第一資料輸出子電路用以根據一第二控制訊號以及該些量化輸出執行一資料組合操作以產生一第二數位訊號，並根據該第一控制訊號與該第二數位訊號執行該降取樣操作，以產生一第三數位訊號；一第二資料輸出子電路，耦接至該些類比數位轉換器電路系統，該第二資料輸出子電路用以根據一第三控制訊號選擇該些量化輸出中之一者以輸出為一第四數位訊號，並根據 該第四數位訊號執行該降取樣操作以產生一第五數位訊號；以及一控制電路，耦接至該第一資料輸出子電路與該第二資料輸出子電路，並用以選擇性地輸出該第三數位訊號與該第五數位訊號中一者為該第一數位訊號。
8. 如請求項7所述的類比數位轉換器裝置，其中該控制電路包含：一第一開關，耦接至該第一資料輸出子電路以接收該第三數位訊號，其中當該第一開關導通時，該第一資料輸出子電路透過該第一開關輸出該第三數位訊號為該第一數位訊號；以及一第二開關，耦接至該第二資料輸出子電路以接收該第五數位訊號，其中當該第二開關導通時，該第二資料輸出子電路透過該第二開關輸出該第五數位訊號為該第一數位訊號。
9. 一種待測訊號產生方法，包含：藉由分別對應於複數個通道之複數個類比數位轉換器電路系統根據交錯的複數個時脈訊號轉換一輸入訊號以產生複數個量化輸出，其中該些時脈訊號每一者具有一取樣頻率；以及根據一第一控制訊號以及該些量化輸出執行一降取樣操作，以輸出一第一數位訊號，其中該第一數位訊號用於決定該些類比數位轉換器電路 系統之效能，該第一數位訊號之頻率為N/M倍的該取樣頻率，N為一正整數並為該些通道之數量。
10. 如請求項9所述的待測訊號產生方法，其中該第一控制訊號的頻率為N/M倍的該取樣頻率。
11. 如請求項9所述的待測訊號產生方法，其中執行該降取樣操作包含：藉由一多工器根據一第二控制訊號選擇該些量化輸出中之一者，以輸出為一第二數位訊號；以及藉由一降取樣電路根據該第一控制訊號與該第二數位訊號執行該降取樣操作，以產生該第一數位訊號，其中M為不同於N的一質數。
12. 如請求項11所述的待測訊號產生方法，其中該第二控制訊號的頻率為N倍的該取樣頻率。
13. 如請求項9所述的待測訊號產生方法，其中執行該降取樣操作包含：藉由一多工器根據該第一控制訊號選擇該些量化輸出中之一者，以輸出為一第二數位訊號；以及藉由一序列電路組合該第二數位訊號與至少一冗餘資料，以產生該第一數位訊號。
14. 如請求項13所述的待測訊號產生方法，其 中該第一控制訊號的頻率相同於該取樣頻率。
15. 如請求項9所述的待測訊號產生方法，其中執行該降取樣操作包含：藉由一第一資料輸出子電路根據一第二控制訊號以及該些量化輸出執行一資料組合操作以產生一第二數位訊號，並根據該第一控制訊號與該第二數位訊號執行該降取樣操作，以產生一第三數位訊號；藉由一第二資料輸出子電路根據一第三控制訊號選擇該些量化輸出中之一者以輸出為一第四數位訊號，並根據該第四數位訊號執行該降取樣操作以產生一第五數位訊號；以及選擇性地輸出該第三數位訊號與該第五數位訊號中一者為該第一數位訊號。
16. 如請求項15所述的待測訊號產生方法，其中選擇性地輸出該第三數位訊號與該第四數位訊號中一者為該第一數位訊號包含：導通一第一開關，其中當該第一開關導通時，該第一資料輸出子電路透過該第一開關輸出該第三數位訊號為該第一數位訊號；以及導通一第二開關，其中當該第二開關導通時，該第二資料輸出子電路透過該第二開關以輸出該第五數位訊號為該第一數位訊號。