CN109039338B - 差分电容阵列及其开关切换方法 - Google Patents

差分电容阵列及其开关切换方法 Download PDF

Info

Publication number
CN109039338B
CN109039338B CN201810733475.XA CN201810733475A CN109039338B CN 109039338 B CN109039338 B CN 109039338B CN 201810733475 A CN201810733475 A CN 201810733475A CN 109039338 B CN109039338 B CN 109039338B
Authority
CN
China
Prior art keywords
capacitor array
reference voltage
capacitors
comparison result
gnd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810733475.XA
Other languages
English (en)
Other versions
CN109039338A (zh
Inventor
虞致国
张存德
顾晓峰
魏敬和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangnan University
Original Assignee
Jiangnan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangnan University filed Critical Jiangnan University
Priority to CN201810733475.XA priority Critical patent/CN109039338B/zh
Publication of CN109039338A publication Critical patent/CN109039338A/zh
Application granted granted Critical
Publication of CN109039338B publication Critical patent/CN109039338B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors

Abstract

本发明提供一种应用于电荷型SAR ADC的差分电容阵列及其开关切换方法。该差分电容阵列包括P端电容阵列、N端电容阵列、第一开关阵列、第二开关阵列和参考电压端；第一开关阵列分别电连接参考电压端和P端电容阵列的下极板；第二开关阵列分别电连接参考电压端和N端电容阵列的下极板；P端电容阵列和N端电容阵列的上极板分别通过开关连接正相输入VIP和反相输入VIN。电容阵列开关切换方法采用三种参考电压VREF、VCMH和VCML，并结合一种新型的高效开关时序，该时序基于多参考电压技术以及单边切换技术，可极大地降低所述差分电容阵列的功耗和面积，同时显著减少在SAR ADC转换过程中最高位的建立时间，具有高速、低功耗的特点。

Description

差分电容阵列及其开关切换方法
技术领域
本发明属于集成电路技术领域，涉及逐次逼近型模数转换器，具体涉及一种应用于电荷型SAR ADC的差分电容阵列及其开关切换方法。
背景技术
逐次逼近型模数转换器(SAR ADC)是根据二进制搜索的算法进行工作的模数转换器，主要包括采样保持电路、比较器、数模转换器(DAC)和逐次逼近逻辑控制等。相对于其他结构的模数转换器(ADC)，SAR ADC是一种中等精度、中等转换速率低功耗的模数转换器。由于SAR ADC具有结构简单、面积小、功耗低等优点，因而广泛应用在便携式、医疗等设备中。
在SAR ADC的电路中，DAC功能为将数字量转换为模拟量，是关键功能模块。根据信号处理方式与结构的不同，可以将SAR ADC中的DAC分为三类：电压型、电流型和电荷型。电压型DAC采用电阻梯式产生转换所需参考电平，但电阻的相对精度较低，且随着位数增加，单位电阻和开关个数呈指数增加；电流型DAC采用R-2R结构实现数据转换，但该结构的ADC的速度受运放带宽和摆率的限制；电荷型DAC采用基于电荷重分配的二进制算法实现转换功能，其电容阵列可直接用于系统的采样，电容阵列没有静态功耗，且电容比电阻有更好的相对精度，因此电荷型DAC更适合高精度和低功耗的设计。
对于电荷型SAR ADC，采用不同的开关切换策略会影响DAC电容的总量和参考电压消耗的动态能量。由于开关切换，参考电压需要对DAC电容阵列充、放电，由此引起的动态功耗占ADC的功耗的比重较大。采用传统开关切换方式的SAR ADC中，DAC模块的功耗占整体功耗的2/3。因此，减小电容阵列消耗的动态功耗很有必要。
发明内容
本发明的目的在于克服现有技术中存在的不足，提供一种应用于电荷型SAR ADC的差分电容阵列及其开关切换方法，具有高速、低功耗的特点。本发明采用的技术方案是：
一种应用于电荷型SAR ADC的差分电容阵列，包括P端电容阵列、N端电容阵列、第一开关阵列、第二开关阵列、第一输入开关K1、第二输入开关K2和参考电压端；
所述第一开关阵列中每个切换开关分别连接所述参考电压端和P端电容阵列中相应电容的下极板；P端电容阵列中所有电容的上极板相连接，并通过第一输入开关K1接正相输入VIP；
所述第二开关阵列中每个切换开关分别连接所述参考电压端和N端电容阵列中相应电容的下极板；N端电容阵列中所有电容的上极板相连接，并通过第二输入开关K2接反相输入VIN。
进一步地，P端电容阵列中所有电容的上极板连接比较器的正相输入端；N端电容阵列中所有电容的上极板连接比较器的反相输入端。
进一步地，所述P端电容阵列和所述N端电容阵列均为二进制电容阵列；其中，在n位SAR ADC中，最高位电容Cn-3的电容值为2n-4C，C为单位电容，第i位电容Cn-2-i的电容值为2n-i-3C，且最低位电容C1和辅助位电容Caux的电容值均为C。
进一步地，所述参考电压端包括第一参考电压(VREF)、第二参考电压(VCMH)、第三参考电压(VCML)和接地端(GND)；其中，所述第二参考电压(VCMH)对应的电压值是所述第一参考电压(VREF)对应的电压值的四分之三，所述第三参考电压(VCML)对应的电压值是所述第一参考电压(VREF)对应的电压值的四分之一。
一种应用于电荷型SAR ADC的差分电容阵列的开关切换方法，包括以下阶段：
(一)复位和释放初始电荷阶段：所述P端电容阵列和所述N端电容阵列中所有电容的上下极板都接所述接地端(GND)，释放电容阵列中的初始电荷；
(二)采样阶段：所述P端电容阵列和所述N端电容阵列中所有电容的上极板分别接所述正相输入VIP和所述反相输入VIN，下极板都接所述接地端(GND)；
(三)第一次比较阶段：采样结束后，所述P端电容阵列和所述N端电容阵列中所有电容的上极板与所述正相输入VIP和所述反相输入VIN的连接断开，采样得到的信号直接进行第一次比较，得到最高位(MSB)；
(四)第二次比较阶段：根据第一次的比较结果分为两种情况：
①第一次比较结果为0：将所述P端电容阵列中所有电容的下极板从所述接地端(GND)切换到所述第二参考电压(VCMH)，将所述N端电容阵列中所有电容的下极板从所述接地端(GND)切换到所述第三参考电压(VCML)，进而比较得到次高位(MSB-1)；
②第一次比较结果为1：将所述N端电容阵列中所有电容的下极板从所述接地端(GND)切换到所述第二参考电压(VCMH)，将所述P端电容阵列中所有电容的下极板从所述接地端(GND)切换到所述第三参考电压(VCML)，进而比较得到次高位(MSB-1)；
(五)第三次比较阶段：根据前两次的比较结果分为四种情况：
①第一次比较结果为0、第二次比较结果为0：将所述N端电容阵列中所有电容的下极板从所述第三参考电压(VCML)切换到所述接地端(GND)，将所述P端电容阵列中所有电容的下极板从所述第二参考电压(VCMH)切换到所述第三参考电压(VCML)，进而比较得到第三位(MSB-2)；
②第一次比较结果为0、第二次比较结果为1：将所述N端电容阵列中所有电容的下极板从所述第三参考电压(VCML)切换到所述接地端(GND)，所述P端电容阵列中所有电容的下极板的电压保持不变(VCMH)，进而比较得到第三位(MSB-2)；
③第一次比较结果为1、第二次比较结果为0：将所述P端电容阵列中所有电容的下极板从所述第三参考电压(VCML)切换到所述接地端(GND)，将所述N端电容阵列中所有电容的下极板从所述第二参考电压(VCMH)切换到所述第三参考电压(VCML)，进而比较得到第三位(MSB-2)；
④第一次比较结果为1、第二次比较结果为1：将所述P端电容阵列中所有电容的下极板从所述第三参考电压(VCML)切换到所述接地端(GND)，所述N端电容阵列中所有电容的下极板的电压保持不变(VCMH)，进而比较得到第三位(MSB-2)；
(六)第四次比较阶段：根据前三次的比较结果分为八种情况：
①第一次比较结果为0、第二次比较结果为0、第三比较结果为0：所述N端电容阵列中所有电容的下极板的电压保持不变(GND)，所述P端电容阵列中最高位电容接所述接地端(GND)，其余电容接所述第三参考电压(VCML)，进而比较得到第四位(MSB-3)；
②第一次比较结果为0、第二次比较结果为0、第三比较结果为1：所述N端电容阵列中所有电容的下极板的电压保持不变(GND)，所述P端电容阵列中最高位电容接所述接地端(GND)，其余电容接所述第二参考电压(VCMH)，进而比较得到第四位(MSB-3)；
③第一次比较结果为0、第二次比较结果为1、第三比较结果为0：所述N端电容阵列中所有电容的下极板的电压保持不变(GND)，所述P端电容阵列中最高位电容接所述第一参考电压(VREF)，其余电容接所述第三参考电压(VCML)，进而比较得到第四位(MSB-3)；
④第一次比较结果为0、第二次比较结果为1、第三比较结果为1：所述N端电容阵列中所有电容的下极板的电压保持不变(GND)，所述P端电容阵列中最高位电容接所述第一参考电压(VREF)，其余电容接所述第二参考电压(VCMH)，进而比较得到第四位(MSB-3)；
⑤第一次比较结果为1、第二次比较结果为0、第三比较结果为0：所述P端电容阵列中所有电容的下极板的电压保持不变(GND)，所述N端电容阵列中最高位电容接所述接地端(GND)，其余电容接所述第三参考电压(VCML)，进而比较得到第四位(MSB-3)；
⑥第一次比较结果为1、第二次比较结果为0、第三比较结果为1：所述P端电容阵列中所有电容的下极板的电压保持不变(GND)，所述N端电容阵列中最高位电容接所述接地端(GND)，其余电容接所述第二参考电压(VCMH)，进而比较得到第四位(MSB-3)；
⑦第一次比较结果为1、第二次比较结果为1、第三比较结果为0：所述P端电容阵列中所有电容的下极板的电压保持不变(GND)，所述N端电容阵列中最高位电容接所述第一参考电压(VREF)，其余电容接所述第三参考电压(VCML)，进而比较得到第四位(MSB-3)；
⑧第一次比较结果为1、第二次比较结果为1、第三比较结果为1：所述P端电容阵列中所有电容的下极板的电压保持不变(GND)，所述N端电容阵列中最高位电容接所述第一参考电压(VREF)，其余电容接所述第二参考电压(VCMH)，进而比较得到第四位(MSB-3)；
(七)第四次之后的比较阶段：第四次之后电容阵列下极板的电压切换方式与第四次比较阶段的切换方式类似，由第一次的比较结果和当前位的前两次比较结果共同决定(如第五次的切换方式由第一次的比较结果、第三次的比较结果和第四次的比较结果共同决定)，其中，第一次的比较结果将所述P端电容阵列和所述N端电容阵列分为活跃一端和非活跃一端；MSB＝1时P端电容阵列为非活跃端，N端电容阵列为活跃端；MSB＝0时P端电容阵列为活跃端，N端电容阵列为非活跃端；
非活跃一端的所有电容的下极板的电压保持不变(GND)，而当前位的前两次比较结果决定活跃一端电容阵列中电容下极板的电压在第一参考电压(VREF)、第二参考电压(VCMH)、第三参考电压(VCML)和接地端(GND)之间切换，这样的切换方式重复直到最低位(LSB)确定。
与现有技术相比，本发明具有如下有益效果：
首先，通过采用三种参考电压和新型开关时序的结合，使得在前三次的比较过程中差分电容阵列没有产生能耗；且在后续的比较阶段中，只有其中一端的电容阵列(P端或N端)存在能耗，显著地降低了差分电容阵列的功耗。其次，对于n位SAR ADC，采用传统型开关切换方法的差分电容阵列的电容总量为2n+1C；而采用本发明提出的开关切换方法的差分电容阵列的电容总量仅为2n-2C；因此，本发明提出的差分电容阵列面积也极大地减小；同时，由于最高位电容的电容值也显著减小，使得最高位(MSB)的建立时间也大幅降低，因此具有高速、面积小、低功耗的特点。
附图说明
图1为本发明的差分电容阵列结构示意图。
图2为本发明的实施例提供的一种开关切换方法示意图。
图3为图2的开关切换方法示意图的A部分示意图。
图4为图2的开关切换方法示意图的B部分示意图。
图5为图2的开关切换方法示意图的C部分示意图。
图6为图2的开关切换方法示意图的D部分示意图。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
参见图1，本发明提出的一种应用于电荷型SAR ADC的差分电容阵列，包括P端电容阵列、N端电容阵列、第一开关阵列、第二开关阵列、第一输入开关K1、第二输入开关K2和参考电压端；
所述第一开关阵列中每个切换开关分别连接所述参考电压端和P端电容阵列中相应电容的下极板；P端电容阵列中所有电容的上极板相连接，并通过第一输入开关K1接正相输入VIP；
所述第二开关阵列中每个切换开关分别连接所述参考电压端和N端电容阵列中相应电容的下极板；N端电容阵列中所有电容的上极板相连接，并通过第二输入开关K2接反相输入VIN。
P端电容阵列中所有电容的上极板连接比较器的正相输入端；N端电容阵列中所有电容的上极板连接比较器的反相输入端。
在一个实例中，所述P端电容阵列和所述N端电容阵列均为二进制电容阵列；其中，在n位SAR ADC中，最高位电容Cn-3的电容值为2n-4C，C为单位电容，第i位电容Cn-2-i的电容值为2n-i-3C，且最低位电容C1和辅助位电容Caux的电容值均为C。
在一个实例中，所述参考电压端包括第一参考电压VREF、第二参考电压VCMH、第三参考电压VCML和接地端GND；其中，所述第二参考电压VCMH对应的电压值是所述第一参考电压VREF对应的电压值的四分之三，所述第三参考电压VCML对应的电压值是所述第一参考电压VREF对应的电压值的四分之一。
一种应用于电荷型SAR ADC的差分电容阵列的开关切换方法，以下以5位SAR ADC的开关切换方法为例进行说明，即差分电容阵列中包括最高位电容Cn-3(C2)、最低位电容C1、辅助位电容Ca(Caux)，其中C2、C1、Ca的电容值依次为2C、C、C；具体地，请参见图2～图6。
如图2所示，采样阶段：所述P端电容阵列和所述N端电容阵列中所有电容的上极板分别接所述正相输入VIP和所述反相输入VIN，下极板接所述接地端(GND)；
第一次比较阶段：采样结束后，所述差分电容阵列中所有电容的上极板与所述正相输入VIP和所述反相输入VIN的电连接断开，采样得到的信号直接进行第一次比较；
第二次比较阶段：通过第一次比较得到最高位(MSB)后，若第一次比较结果为0，所述P端电容阵列中所有电容的下极板从所述接地端(GND)切换到所述第二参考电压端(VCMH)，所述N端电容阵列中所有电容的下极板从所述接地端(GND)切换到所述第三参考电压端(VCML)；
若第一次比较结果为1，所述N端电容阵列中所有电容的下极板从所述接地端(GND)切换到所述第二参考电压端(VCMH)，所述P端电容阵列中所有电容的下极板从所述接地端(GND)切换到所述第三参考电压端(VCML)，进而比较得到次高位(MSB-1)；
如图3所示，第三次比较阶段：第一次比较结果为1，所述P端电容阵列中所有电容的下极板从所述第三参考电压端(VCML)切换到所述接地端(GND)；同时，第二次比较结果为0，所述N端电容阵列中所有电容的的下极板从所述第二参考电压端(VCMH)切换到所述第三参考电压端(VCML)，进而比较得到第三位(MSB-2)位；
第四次比较阶段：所述P端电容阵列中所有电容的的下极板的电压保持不变(GND)，同时，所述N端电容阵列的切换由其前两位的比较结果共同决定，其中，对于(MSB-1、MSB-2)＝(0、0)的情况，所述N端电容阵列最高位电容接所述接地端(GND)，其余电容接所述第三参考电压端(VCML)；对于(MSB-1、MSB-2)＝(0、1)的情况，所述N端电容阵列最高位电容接所述接地端(GND)，其余电容接所述第二参考电压端(VCMH)，进而比较得到第四位(MSB-3)；
第五次比较阶段：所述P端电容阵列中所有电容的的下极板的电压保持不变(GND)，所述N端电容阵列中最高位电容的的下极板的电压保持不变(GND)；同时，对于(MSB-2、MSB-3)＝(0、0)的情况，所述N端电容阵列次高位电容接所述接地端(GND)，其余低位电容都接所述第三参考电压端(VCML)；对于(MSB-2、MSB-3)＝(0、1)的情况，所述N端电容阵列次高位电容接所述接地端(GND)，其余低位电容都接所述第二参考电压端(VCMH)；对于(MSB-2、MSB-3)＝(1、0)的情况，所述N端电容阵列次高位电容接所述第一参考电压端(VREF)，其余低位电容都接所述第三参考电压端(VCML)；对于(MSB-2、MSB-3)＝(1、1)的情况，所述N端电容阵列次高位电容接所述第一参考电压端(VREF)，其余低位电容都接所述第二参考电压端(VCMH)；进而比较得到第五位(MSB-4)。
如图4所示，第三次比较阶段：第一次比较结果为1，所述P端电容阵列中所有电容的下极板从所述第三参考电压端(VCML)切换到所述接地端(GND)；同时，第二次比较结果为1，所述N端电容阵列中所有电容的的下极板的电压保持不变(VCMH)，进而比较得到第三位(MSB-2)位；
第四次比较阶段：所述P端电容阵列中所有电容的的下极板的电压保持不变(GND)，同时，所述N端电容阵列的切换由其前两位的比较结果共同决定，其中，对于(MSB-1、MSB-2)＝(1、0)的情况，所述N端电容阵列最高位电容接所述第一参考电压端(VREF)，其余电容都接所述第三参考电压端(VCML)；对于(MSB-1、MSB-2)＝(1、1)的情况，所述N端电容阵列最高位电容接所述第一参考电压端(VREF)，其余电容都接所述第二参考电压端(VCMH)；进而比较得到第四位(MSB-3)。
第五次比较阶段：所述P端电容阵列中所有电容的的下极板的电压保持不变(GND)，所述N端电容阵列中最高位电容的的下极板的电压保持不变(VREF)；同时，对于(MSB-2、MSB-3)＝(0、0)的情况，所述N端电容阵列次高位电容接所述接地端(GND)，其余低位电容都接所述第三参考电压端(VCML)；对于(MSB-2、MSB-3)＝(0、1)的情况，所述N端电容阵列次高位电容接所述接地端(GND)，其余低位电容都接所述第二参考电压端(VCMH)；对于(MSB-2、MSB-3)＝(1、0)的情况，所述N端电容阵列次高位电容接所述第一参考电压端(VREF)，其余低位电容都接所述第三参考电压端(VCML)；对于(MSB-2、MSB-3)＝(1、1)的情况，所述N端电容阵列次高位电容接所述第一参考电压端(VREF)，其余低位电容都接所述第二参考电压端(VCMH)；进而比较得到第五位(MSB-4)。
如图5所示，第三次比较阶段：第一次比较结果为0，所述N端电容阵列中所有电容的下极板从所述第三参考电压端(VCML)切换到所述接地端(GND)；同时，第二次比较结果为0，所述P端电容阵列中所有电容的的下极板从所述第二参考电压端(VCMH)切换到所述第三参考电压端(VCML)，进而比较得到第三位(MSB-2)位；
第四次比较阶段：所述N端电容阵列中所有电容的的下极板的电压保持不变(GND)，同时，所述P端电容阵列的切换由其前两位的比较结果共同决定，其中，对于(MSB-1、MSB-2)＝(0、0)的情况，所述P端电容阵列最高位电容接所述接地端(GND)，其余电容都接所述第三参考电压端(VCML)；对于(MSB-1、MSB-2)＝(0、1)的情况，所述P端电容阵列最高位电容接所述接地端(GND)，其余电容都接所述第二参考电压端(VCMH)；进而比较得到第四位(MSB-3)。
第五次比较阶段：所述N端电容阵列中所有电容的的下极板的电压保持不变(GND)，所述P端电容阵列中最高位电容的的下极板的电压保持不变(GND)；同时，对于(MSB-2、MSB-3)＝(0、0)的情况，所述P端电容阵列次高位电容接所述接地端(GND)，其余低位电容都接所述第三参考电压端(VCML)；对于(MSB-2、MSB-3)＝(0、1)的情况，所述P端电容阵列次高位电容接所述接地端(GND)，其余低位电容都接所述第二参考电压端(VCMH)；对于(MSB-2、MSB-3)＝(1、0)的情况，所述P端电容阵列次高位电容接所述第一参考电压端(VREF)，其余低位电容都接所述第三参考电压端(VCML)；对于(MSB-2、MSB-3)＝(1、1)的情况，所述P端电容阵列次高位电容接所述第一参考电压端(VREF)，其余低位电容都接所述第二参考电压端(VCMH)；进而比较得到第五位(MSB-4)。
如图6所示，第三次比较阶段：第一次比较结果为0，所述N端电容阵列中所有电容的下极板从所述第三参考电压端(VCML)切换到所述接地端(GND)；同时，第二次比较结果为1，所述P端电容阵列中所有电容的的下极板的电压保持不变(VCMH)，进而比较得到第三位(MSB-2)位；
第四次比较阶段：所述N端电容阵列中所有电容的的下极板的电压保持不变(GND)，同时，所述P端电容阵列的切换由其前两位的比较结果共同决定，其中，对于(MSB-1、MSB-2)＝(1、0)的情况，所述P端电容阵列最高位电容接所述第一参考电压端(VREF)，其余电容都接所述第三参考电压端(VCML)；对于(MSB-1、MSB-2)＝(1、1)的情况，所述P端电容阵列最高位电容接所述第一参考电压端(VREF)，其余电容都接所述第二参考电压端(VCMH)；进而比较得到第四位(MSB-3)。
第五次比较阶段：所述N端电容阵列中所有电容的的下极板的电压保持不变(GND)，所述P端电容阵列中最高位电容的的下极板的电压保持不变(VREF)；同时，对于(MSB-2、MSB-3)＝(0、0)的情况，所述P端电容阵列次高位电容接所述接地端(GND)，其余低位电容都接所述第三参考电压端(VCML)；对于(MSB-2、MSB-3)＝(0、1)的情况，所述P端电容阵列次高位电容接所述接地端(GND)，其余低位电容都接所述第二参考电压端(VCMH)；对于(MSB-2、MSB-3)＝(1、0)的情况，所述P端电容阵列次高位电容接所述第一参考电压端(VREF)，其余低位电容都接所述第三参考电压端(VCML)；对于(MSB-2、MSB-3)＝(1、1)的情况，所述P端电容阵列次高位电容接所述第一参考电压端(VREF)，其余低位电容都接所述第二参考电压端(VCMH)；进而比较得到第五位(MSB-4)。
以上所述，仅为本发明的具体实施方式，而并非本发明的限制，有关技术领域的技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。

Claims (2)

1.一种应用于电荷型SAR ADC的差分电容阵列，其特征在于：包括P端电容阵列、N端电容阵列、第一开关阵列、第二开关阵列、第一输入开关K1、第二输入开关K2和参考电压端；
所述第一开关阵列中每个切换开关分别连接所述参考电压端和P端电容阵列中相应电容的下极板；P端电容阵列中所有电容的上极板相连接，并通过第一输入开关K1接正相输入VIP；
所述第二开关阵列中每个切换开关分别连接所述参考电压端和N端电容阵列中相应电容的下极板；N端电容阵列中所有电容的上极板相连接，并通过第二输入开关K2接反相输入VIN；
P端电容阵列中所有电容的上极板连接比较器的正相输入端；N端电容阵列中所有电容的上极板连接比较器的反相输入端；
所述P端电容阵列和所述N端电容阵列均为二进制电容阵列；其中，在n位SAR ADC中，最高位电容Cn-3的电容值为2n-4C，C为单位电容，第i位电容Cn-2-i的电容值为2n-i-3C，且最低位电容C1和辅助位电容Caux的电容值均为C；
所述参考电压端包括第一参考电压(VREF)、第二参考电压(VCMH)、第三参考电压(VCML)和接地端(GND)；其中，所述第二参考电压(VCMH)对应的电压值是所述第一参考电压(VREF)对应的电压值的四分之三，所述第三参考电压(VCML)对应的电压值是所述第一参考电压(VREF)对应的电压值的四分之一。
2.一种如权利要求1所述的应用于电荷型SAR ADC的差分电容阵列的开关切换方法，其特征在于，包括以下阶段：
(一)复位和释放初始电荷阶段：所述P端电容阵列和所述N端电容阵列中所有电容的上下极板都接所述接地端(GND)，释放电容阵列中的初始电荷；
(二)采样阶段：所述P端电容阵列和所述N端电容阵列中所有电容的上极板分别接所述正相输入VIP和所述反相输入VIN，下极板都接所述接地端(GND)；
(三)第一次比较阶段：采样结束后，所述P端电容阵列和所述N端电容阵列中所有电容的上极板与所述正相输入VIP和所述反相输入VIN的连接断开，采样得到的信号直接进行第一次比较，得到最高位MSB；
(四)第二次比较阶段：根据第一次的比较结果分为两种情况：
①第一次比较结果为0：将所述P端电容阵列中所有电容的下极板从所述接地端(GND)切换到所述第二参考电压(VCMH)，将所述N端电容阵列中所有电容的下极板从所述接地端(GND)切换到所述第三参考电压(VCML)，进而比较得到次高位(MSB-1)；
②第一次比较结果为1：将所述N端电容阵列中所有电容的下极板从所述接地端(GND)切换到所述第二参考电压(VCMH)，将所述P端电容阵列中所有电容的下极板从所述接地端(GND)切换到所述第三参考电压(VCML)，进而比较得到次高位(MSB-1)；
(五)第三次比较阶段：根据前两次的比较结果分为四种情况：
①第一次比较结果为0、第二次比较结果为0：将所述N端电容阵列中所有电容的下极板从所述第三参考电压(VCML)切换到所述接地端(GND)，将所述P端电容阵列中所有电容的下极板从所述第二参考电压(VCMH)切换到所述第三参考电压(VCML)，进而比较得到第三位(MSB-2)；
②第一次比较结果为0、第二次比较结果为1：将所述N端电容阵列中所有电容的下极板从所述第三参考电压(VCML)切换到所述接地端(GND)，所述P端电容阵列中所有电容的下极板的电压保持不变(VCMH)，进而比较得到第三位(MSB-2)；
③第一次比较结果为1、第二次比较结果为0：将所述P端电容阵列中所有电容的下极板从所述第三参考电压(VCML)切换到所述接地端(GND)，将所述N端电容阵列中所有电容的下极板从所述第二参考电压(VCMH)切换到所述第三参考电压(VCML)，进而比较得到第三位(MSB-2)；
④第一次比较结果为1、第二次比较结果为1：将所述P端电容阵列中所有电容的下极板从所述第三参考电压(VCML)切换到所述接地端(GND)，所述N端电容阵列中所有电容的下极板的电压保持不变(VCMH)，进而比较得到第三位(MSB-2)；
(六)第四次比较阶段：根据前三次的比较结果分为八种情况：
①第一次比较结果为0、第二次比较结果为0、第三比较结果为0：所述N端电容阵列中所有电容的下极板的电压保持不变(GND)，所述P端电容阵列中最高位电容接所述接地端(GND)，其余电容接所述第三参考电压(VCML)，进而比较得到第四位(MSB-3)；
②第一次比较结果为0、第二次比较结果为0、第三比较结果为1：所述N端电容阵列中所有电容的下极板的电压保持不变(GND)，所述P端电容阵列中最高位电容接所述接地端(GND)，其余电容接所述第二参考电压(VCMH)，进而比较得到第四位(MSB-3)；
③第一次比较结果为0、第二次比较结果为1、第三比较结果为0：所述N端电容阵列中所有电容的下极板的电压保持不变(GND)，所述P端电容阵列中最高位电容接所述第一参考电压(VREF)，其余电容接所述第三参考电压(VCML)，进而比较得到第四位(MSB-3)；
④第一次比较结果为0、第二次比较结果为1、第三比较结果为1：所述N端电容阵列中所有电容的下极板的电压保持不变(GND)，所述P端电容阵列中最高位电容接所述第一参考电压(VREF)，其余电容接所述第二参考电压(VCMH)，进而比较得到第四位(MSB-3)；
⑤第一次比较结果为1、第二次比较结果为0、第三比较结果为0：所述P端电容阵列中所有电容的下极板的电压保持不变(GND)，所述N端电容阵列中最高位电容接所述接地端(GND)，其余电容接所述第三参考电压(VCML)，进而比较得到第四位(MSB-3)；
⑥第一次比较结果为1、第二次比较结果为0、第三比较结果为1：所述P端电容阵列中所有电容的下极板的电压保持不变(GND)，所述N端电容阵列中最高位电容接所述接地端(GND)，其余电容接所述第二参考电压(VCMH)，进而比较得到第四位(MSB-3)；
⑦第一次比较结果为1、第二次比较结果为1、第三比较结果为0：所述P端电容阵列中所有电容的下极板的电压保持不变(GND)，所述N端电容阵列中最高位电容接所述第一参考电压(VREF)，其余电容接所述第三参考电压(VCML)，进而比较得到第四位(MSB-3)；
⑧第一次比较结果为1、第二次比较结果为1、第三比较结果为1：所述P端电容阵列中所有电容的下极板的电压保持不变(GND)，所述N端电容阵列中最高位电容接所述第一参考电压(VREF)，其余电容接所述第二参考电压(VCMH)，进而比较得到第四位(MSB-3)；
(七)第四次之后的比较阶段：第四次之后电容阵列下极板的电压切换方式与第四次比较阶段的切换方式类似，由第一次的比较结果和当前位的前两次比较结果共同决定，其中，第一次的比较结果将所述P端电容阵列和所述N端电容阵列分为活跃一端和非活跃一端；MSB＝1时P端电容阵列为非活跃端，N端电容阵列为活跃端；MSB＝0时P端电容阵列为活跃端，N端电容阵列为非活跃端；
非活跃一端的所有电容的下极板的电压保持不变(GND)，而当前位的前两次比较结果决定活跃一端电容阵列中电容下极板的电压在第一参考电压(VREF)、第二参考电压(VCMH)、第三参考电压(VCML)和接地端(GND)之间切换，这样的切换方式重复直到最低位(LSB)确定。
CN201810733475.XA 2018-07-06 2018-07-06 差分电容阵列及其开关切换方法 Active CN109039338B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810733475.XA CN109039338B (zh) 2018-07-06 2018-07-06 差分电容阵列及其开关切换方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810733475.XA CN109039338B (zh) 2018-07-06 2018-07-06 差分电容阵列及其开关切换方法

Publications (2)

Publication Number Publication Date
CN109039338A CN109039338A (zh) 2018-12-18
CN109039338B true CN109039338B (zh) 2022-03-15

Family

ID=64640572

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810733475.XA Active CN109039338B (zh) 2018-07-06 2018-07-06 差分电容阵列及其开关切换方法

Country Status (1)

Country Link
CN (1) CN109039338B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114553229B (zh) * 2022-04-27 2022-09-09 微龛(广州)半导体有限公司 一种电容失配校准方法及电路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1887702B1 (en) * 2006-08-04 2009-07-15 STMicroelectronics S.r.l. Analog digital converter
CN104124972B (zh) * 2014-08-08 2017-05-10 西安电子科技大学 基于电荷再分配的 10 位超低功耗逐次逼近型模数转换器
KR101681942B1 (ko) * 2014-12-29 2016-12-02 서경대학교 산학협력단 이중 샘플링 기법과 적은 에너지 소모 스위칭 기법을 이용한 연속 근사 아날로그 디지털 변환기
CN104734721B (zh) * 2015-02-03 2018-09-04 国网重庆市电力公司电力科学研究院 低功耗Radix-4电荷重分配型DAC和切换方法
CN105049049B (zh) * 2015-07-27 2017-12-15 电子科技大学 一种提高逐次逼近模数转换器dnl/inl的电容交换方法
KR101672875B1 (ko) * 2015-08-24 2016-11-07 고려대학교 산학협력단 축차 비교형 아날로그 디지털 변환기 및 그 변환 방법
CN205142186U (zh) * 2015-11-30 2016-04-06 江苏芯力特电子科技有限公司 一种逐次逼近型模数转换器
CN105391451B (zh) * 2015-11-30 2018-12-04 江苏芯力特电子科技有限公司 一种逐次逼近型模数转换器及其模数转换时开关切换方法
CN105553479B (zh) * 2016-01-27 2018-08-10 东南大学 一种应用于近阈值sar adc的二进制电容阵列及其低功耗开关方法
KR101746064B1 (ko) * 2016-06-24 2017-06-12 금오공과대학교 산학협력단 축차 근사형 ad 변환기
CN108055037A (zh) * 2017-12-27 2018-05-18 湘潭芯力特电子科技有限公司 一种逐次逼近型模数转换器及其开关切换方法

Also Published As

Publication number Publication date
CN109039338A (zh) 2018-12-18

Similar Documents

Publication Publication Date Title
CN108574487B (zh) 逐次逼近寄存器模数转换器
US8416116B2 (en) Successive approximation analog-to-digital converter having auxiliary prediction circuit and method thereof
Cho et al. A 9-bit 80 MS/s successive approximation register analog-to-digital converter with a capacitor reduction technique
US8599059B1 (en) Successive approximation register analog-digital converter and method for operating the same
CN105391451A (zh) 一种逐次逼近型模数转换器及其模数转换时开关切换方法
CN108306644B (zh) 基于10位超低功耗逐次逼近型模数转换器前端电路
CN111130550B (zh) 一种逐次逼近寄存器型模数转换器及其信号转换方法
US11418209B2 (en) Signal conversion circuit utilizing switched capacitors
JP2016025552A (ja) 逐次比較ａｄ変換器及び逐次比較ａｄ変換方法
CN108880553B (zh) 低功耗自适应交替的逐次逼近型模数转换器及控制方法
KR20190071536A (ko) 연속근사 레지스터 아날로그 디지털 변환기 및 그것의 동작 방법
CN111756380A (zh) 一种共享桥接电容阵列的两步式逐次逼近型模数转换器
CN111641413B (zh) 一种高能效sar adc的电容阵列开关方法
CN108111171B (zh) 适用于差分结构逐次逼近型模数转换器单调式开关方法
WO2019084085A1 (en) METHOD AND APPARATUS ACTIVATING AN EXTENDED INTEGRATED COMMON MODE RANGE IN SAR CANs WITHOUT AN ADDITIONAL ACTIVE CIRCUIT ARRANGEMENT
CN109039338B (zh) 差分电容阵列及其开关切换方法
CN110739968B (zh) 适用于过采样sar adc的电容失配误差整形开关电路及方法
CN109936370B (zh) 一种应用于sar adc的低功耗开关算法
CN109768800B (zh) 一种基于电荷再分配的超低功耗逐次逼近型模数转换器
CN110198167B (zh) 一种非对称的sar adc电容开关时序电路及方法
CN110266312B (zh) 一种应用于sar adc的dac开关方法
CN109802679B (zh) 一种基于电源电压的超低功耗逐次逼近模数转换器
TW201332300A (zh) 連續近似式類比數位轉換器
TWI751958B (zh) 連續漸進式類比數位轉換器
CN110429937B (zh) 一种用于提高sar-isdm混合结构adc采样率的实现电路及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant