CN110739968B - 适用于过采样sar adc的电容失配误差整形开关电路及方法 - Google Patents

适用于过采样sar adc的电容失配误差整形开关电路及方法 Download PDF

Info

Publication number
CN110739968B
CN110739968B CN201910932843.8A CN201910932843A CN110739968B CN 110739968 B CN110739968 B CN 110739968B CN 201910932843 A CN201910932843 A CN 201910932843A CN 110739968 B CN110739968 B CN 110739968B
Authority
CN
China
Prior art keywords
ref
capacitor array
bit
lsb
positive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910932843.8A
Other languages
English (en)
Other versions
CN110739968A (zh
Inventor
吴建辉
王鹏
李红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University
Original Assignee
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University filed Critical Southeast University
Priority to CN201910932843.8A priority Critical patent/CN110739968B/zh
Publication of CN110739968A publication Critical patent/CN110739968A/zh
Application granted granted Critical
Publication of CN110739968B publication Critical patent/CN110739968B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明提出了一种适用于过采样SARADC的电容失配误差整形开关电路及方法，属于模数混合集成电路技术领域。本发明通过反馈回前两次的低位(LSB)的量化结果以及电容失配误差，可以实现对电容失配误差的二阶整形。相比于传统的开关算法，需要额外引入一个参考电压，并将LSB电容值变为原来的三倍。本发明的逻辑简单，电路开销少，易于实现，并且电容失配误差的整形效果优良，适合高精度的应用场合。

Description

适用于过采样SAR ADC的电容失配误差整形开关电路及方法
技术领域
本发明设计了一种适用于过采样SAR ADC的电容失配误差整形开关电路及方法，属于模数混合集成电路技术领域。
背景技术
逐次逼近型模数转换器(SAR ADC)通常用于中低精度的模数转换场合，由于结构简单、面积小且功耗低，因此得到了广泛的应用。但是，电容失配误差限制了该结构的线性度，一般情况下，在采样电容不超过2pF时，SAR ADC的无杂散动态范围(SFDR)不超过75dB。
电容失配是一个相对的概念，在研究该问题时需要以一个电容作为参考。通过增大电容阵列的电容值，可以减小电容失配误差，但是将会带来电路面积变大、功耗增加和转换速度降低等负面影响，使得SAR ADC失去该结构的优势。数字校准常被用于解决电容失配误差的问题，该方法通过先获得电容失配的具体值，再在由比较结果获得数字输出时将误差值补充上，从而消除误差的影响。然而，获得误差的具体值往往需要复杂的数字电路控制，并且会一定程度上影响SAR ADC的正常工作，是一种代价相对较大的解决方法。动态元件匹配方法(DEM)是适用于过采样型模数转换器的电容失配解决方法，通过将电容阵列分为一个个基本单元，并通过温度码以及特殊的基本单元选择逻辑对电容阵列进行控制，实现对电容失配误差在频谱上的整形或打散。在电容阵列位数较小时，该方法实现简单、代价小，但是由于复杂度随位数指数增加，因此不适用于位数大的情况，通常位数不超过5位。
发明内容
发明目的：为了解决电容失配问题，同时保持SAR ADC结构的优势，本发明提供了一种适用于过采样SAR ADC的电容失配误差整形开关算法，该方法实现简单、电路开销少。
技术方案：
一种适用于过采样SAR ADC的电容失配误差整形开关电路，包括电容阵列(DAC)、参考电压以及比较器和控制逻辑；
其中，电容阵列包括M位高位电容阵列和N位低位电容阵列，所述M位高位电容阵列和N位低位电容阵列均包括正负两端，分别与比较器的正负两端相连接；控制逻辑控制电容阵列的下极板与参考电压连接，同时产生输出的数字码；参考电压包括地电压0、Vref/3、Vcm和Vref，其中Vcm＝Vref/2。
一种适用于过采样SAR ADC的电容失配误差整形开关方法，为在第n次转换周期中，通过在输入信号中反馈回前2次的LSB DAC的结果，2Di(n-1)-Di(n-2)，以及电容失配误差，2Ei(n-1)-Ei(n-2)，实现对电容失配误差的整形，具体包括如下步骤：
步骤一，采样阶段：
正端和负端电容阵列的上极板分别接输入信号Vip和Vin，MSB DAC的下极板接到Vcm，LSB的下极板接到0、Vref/3或Vref中的一个参考电平，对于第i位的LSB电容，根据前2次第i位的结果2Di(n-1)-Di(n-2)，若结果为3，则正端的电容接到Vref，负端接到0；若结果为1，则正端的电容接到Vref/3，负端接到0；如果结果为-1，则正端的电容接到0，负端接到Vref/3；如果结果为-3，则正端的电容接到0，负端接到Vref；
步骤二，复位阶段：
正端和负端电容阵列的上极板与输入信号断开，MSB DAC的下极板接到Vcm，LSB的下极板接到0；
步骤三，转换阶段：
正端和负端电容阵列的上极板与输入信号断开，从MSB最高位开始，将比较结果存储，再根据比较器的结果是1或-1，将该位正端电容阵列的下极板接到0或者Vref，负端电容阵列的下极板接到Vref或0，进行下一位的比较，直至MSB DAC结束位，然后从LSB的最高位开始，将比较结果存储，再根据比较器的结果是1或-1，将该位正端电容阵列的下极板接到0或Vref/3，负端电容阵列的下极板接到Vref/3或0，直至LSB最低位。
本方案采用以上技术具有以下有益效果：
(1)本发明电路结构简单，为了实现整形效果，相比于普通的SAR ADC结构，对于电路结构的调整为，LSB电容扩大3倍和添加1个参考电压Vref/3。由于低位电容小，因此添加的电容数小。而参考电压为原参考电压的1/3，易通过电阻分压得到，该电容用于驱动低位电容，驱动力要求低。综上，电路结构调整简单，易实现。
(2)本发明逻辑简单；为了实现整形，仅仅需要在采样相对于LSB电容进行简单的连接控制，其余控制逻辑与传统的模数转换器基本相同。因此实现逻辑十分简单。
(3)本发明误差整形效果好；由技术方案的分析可知，本方案实现的是二阶整形此外，从下文的实施例中的仿真结果可以看出，当电容失配设为标准差5％的正态分布随机量，对比未采用、采用一阶整形以及采用本方案的控制方法时ADC的性能，当未采用任何误差整形时，信噪失真比(SNDR)为78.3dB，无杂散动态范围(SFDR)为81.7dB，使用一阶整形后，SNDR为82.0dB，提高了3.7dB，SFDR为91.7dB，提高了10dB，采用本方案后，SNDR为82.3dB，和一阶基本相同，SFDR为105.3，相比一阶进一步提高了13.6dB。电容失配误差主要限制线性度，主要体现为SFDR，从以上数据可得，本方案大幅度改进了SFDR，因此，具有良好的误差整形效果。
附图说明
图1是本发明的SAR ADC的行为级模型；
图2是本发明的具体工作过程示意图；
图3是1个应用了本发明开关算法的10位过采样SAR ADC的结构框图；
图4(a)是未使用本发明时仿真得到的SAR ADC输出频谱图；
图4(b)是使用一阶整形时仿真得到的SAR ADC输出频谱图；
图4(c)是使用本发明时仿真得到的SAR ADC输出频谱图。
具体实施方式
下面结合图和仿真结果对本发明进行更进一步的说明。
以高位电容(MSB DAC)作为参考，先只考虑高位电容只有1位的情况，高位电容本身可认为不存在误差，而低位电容(LSB DAC)的值相对MSB电容存在误差，具体体现在模拟域的位权重和理想值之间存在着误差，因此只需要考虑低位电容的失配误差。为了实现对电容失配误差的整形，在第n次转换时，将前两次LSB DAC的比较结果的组合，2Di(n-1)-Di(n-2)，连同LSB DAC部分的失配误差2Ei(n-1)-Ei(n-2)反馈回第n次转换中，实现对误差的整形。
图1是本发明的行为级模型，其中E为电容失配误差，DACMSB是MSB位模拟域的结果，DACLSB是LSB位模拟域不含误差的结果，DMSB是数字域最高位的结果，DLSB是数字域LSB的结果，且有DACMSB＝DMSB，DACLSB＝DLSB。在第n次转换之前，前2次的误差，2E(n-1)-E(n-2)，连同LSB的量化结果，2DACLSB(n-1)-DACLSB(n-2)一起加入到输入，随后进行转换，先是高位转换，高位的结果DACMSB(n)先被减去，然后进行低位的转换，低位的结果DACLSB(n)连同误差E(n)一起被减去，忽略量化噪声，低位量化完成时，模拟域的电压变为0，因此有：
Figure BDA0002220768160000041
数字域中，根据数字码得出数字输出，有：
Do(n)＝DMSB(n)+DLSB(n)-2DLSB(n-1)+DLSB(n-2)   (2)
根据式(1)和(2)，可得：
VI(n)＝Do(n)+E(n)-2E(n-1)+E(n-2)   (3)
在z域中重写式(3)，可得：
VI(z)＝Do(z)+E(z)(1-2z-1+z-2)   (4)
1-2z-1+z-2体现出了高通的特性，对电容失配误差E(z)具有二阶整形的效果。由于输入中反馈了之前LSB的结果，导致输入范围的减小，为了缓解动态范围的损失，MSB DAC通常设置为多位，并采用动态元件匹配(DEM)抑制MSB DAC的电容失配误差。
由于Di的取值为1或者-1，因此2Di(n-1)-Di(n-2)为-3、-1、1或者3，要想实现±3的反馈，需要引入3Vref，但是，高压在电路中难以获得，因此本发明将LSB位的电容变为原来的3倍，同时引入Vref/3。当3倍的LSB电容连接到Vref/3，实现的是±1的反馈，连接到Vref，实现的是±3的反馈。图2是开关算法的具体工作过程，步骤如下：
步骤一：采样阶段
正端和负端电容阵列的上极板分别接输入信号Vip和Vin，MSB DAC的下极板接到Vcm，LSB的下极板接到0、Vref/3或Vref中的一个参考电平，对于第i位的LSB电容，根据前2次第i位的结果，其下极板的连接方式如表一所示。
步骤二：复位阶段
正端和负端电容阵列的上极板与输入信号断开，MSB DAC的下极板接到Vcm，LSB的下极板接到0。
步骤三：转换阶段
正端和负端电容阵列的上极板与输入信号断开，从MSB最高位(第M+N位)开始，根据比较器的结果是1或者-1，将比较结果存储，并将该位正端电容阵列的下极板接到0或者Vref，负端电容阵列的下极板接到Vref或者0，然后进行下一位的比较，直至MSB DAC结束位(第N+1位)，然后从LSB的最高位(第N位)开始，根据比较器的结果是1或者-1，将比较结果存储，并将该位正端电容阵列的下极板接到0或者Vref/3，负端电容阵列的下极板接到Vref/3或者0，直至LSB最低位也是整个电容阵列的最低位(第1位)。其采样相LSB DAC电容下极板连接方式如表一所示。
表一
<![CDATA[2D<sub>i</sub>(n-1)-D<sub>i</sub>(n-2)]]> -3 -1 1 3
正端第i位电容 <![CDATA[V<sub>ref</sub>]]> <![CDATA[V<sub>ref</sub>/3]]> 0 0
负端第i位电容 0 0 <![CDATA[V<sub>ref/</sub>3]]> <![CDATA[V<sub>ref</sub>]]>
在一个10位的SAR ADC中使用本发明的开关算法解决电容失配问题，图3是其结构框图，为了简化，仅采用单端说明，实际实现时为差分形式。电容阵列分为4位MSB DAC和7位LSB DAC，其中低位有1位是冗余位，因此，有效输出是10位。为了方便DEM的使用，MSB的结果由1个4位的辅助FlashADC得到。MSB DAC使用DEM打散电容失配，开关方法是常用的三电平开关算法(Tri-level switching)。LSB使用本发明的方法整形电容失配，开关方法是单调开关算法(Monotonic switching)。为了更好的看出本发明的效果，添加了一个余量处理部分(Residue process)整形量化噪声，防止量化噪声对ADC性能的影响。电容失配设为标准差5％的正态分布随机量，在MATLAB软件中进行仿真，图4(a)是未使用本发明的情况下MATLAB仿真得到的SAR ADC输出频谱图；图4(b)是使用本发明的情况下MATLAB仿真得到的SAR ADC输出频谱图，图4(c)是使用本发明时仿真得到的SAR ADC输出频谱图，图中可以看出，当未采用任何误差整形时，信噪失真比(SNDR)为78.3dB，无杂散动态范围(SFDR)为81.7dB，使用一阶整形后，SNDR为82.0dB，提高了3.7dB，SFDR为91.7dB，提高了10dB，采用本方案后，SNDR为82.3dB，和一阶基本相同，SFDR为105.3，相比一阶进一步提高了13.6dB。电容失配误差主要限制线性度，主要体现为SFDR，从以上数据可得，本方案大幅度改进了SFDR，因此，具有良好的误差整形效果。
以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (1)

1.一种适用于过采样SAR ADC的电容失配误差整形开关电路，其特征在于：包括电容阵列(DAC)、参考电压以及比较器和控制逻辑；
其中，电容阵列包括M位高位电容阵列和N位低位电容阵列，所述M位高位电容阵列和N位低位电容阵列均包括正负两端，分别与比较器的正负两端相连接；控制逻辑控制电容阵列的下极板与参考电压连接，同时产生输出的数字码；参考电压包括地电压0、Vref/3、Vcm和Vref，其中Vcm＝Vref/2；
为在第n次转换周期中，通过在输入信号中反馈回前2次的LSB DAC的结果，2Di(n-1)-Di(n-2)，以及电容失配误差，2Ei(n-1)-Ei(n-2)，实现对电容失配误差的整形，具体包括如下步骤：
步骤一，采样阶段：
正端和负端电容阵列的上极板分别接输入信号Vip和Vin，MSBDAC的下极板接到Vcm，LSB的下极板接到0、Vref/3或Vref中的一个参考电平，对于第i位的LSB电容，根据前2次第i位的结果2Di(n-1)-Di(n-2)，若结果为3，则正端的电容接到Vref，负端接到0；若结果为1，则正端的电容接到Vref/3，负端接到0；如果结果为-1，则正端的电容接到0，负端接到Vref/3；如果结果为-3，则正端的电容接到0，负端接到Vref；
步骤二，复位阶段：
正端和负端电容阵列的上极板与输入信号断开，MSBDAC的下极板接到Vcm，LSB的下极板接到0；
步骤三，转换阶段：
正端和负端电容阵列的上极板与输入信号断开，从MSB最高位开始，将比较结果存储，再根据比较器的结果是1或-1，将该位正端电容阵列的下极板接到0或者Vref，负端电容阵列的下极板接到Vref或0，进行下一位的比较，直至MSB DAC结束位，然后从LSB的最高位开始，将比较结果存储，再根据比较器的结果是1或-1，将该位正端电容阵列的下极板接到0或Vref/3，负端电容阵列的下极板接到Vref/3或0，直至LSB最低位。
CN201910932843.8A 2019-09-29 2019-09-29 适用于过采样sar adc的电容失配误差整形开关电路及方法 Active CN110739968B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910932843.8A CN110739968B (zh) 2019-09-29 2019-09-29 适用于过采样sar adc的电容失配误差整形开关电路及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910932843.8A CN110739968B (zh) 2019-09-29 2019-09-29 适用于过采样sar adc的电容失配误差整形开关电路及方法

Publications (2)

Publication Number Publication Date
CN110739968A CN110739968A (zh) 2020-01-31
CN110739968B true CN110739968B (zh) 2023-04-14

Family

ID=69268298

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910932843.8A Active CN110739968B (zh) 2019-09-29 2019-09-29 适用于过采样sar adc的电容失配误差整形开关电路及方法

Country Status (1)

Country Link
CN (1) CN110739968B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111371456B (zh) * 2020-03-18 2022-11-15 东南大学 全动态范围ns sar adc中的二阶失配误差整形技术
CN114944841A (zh) * 2022-06-24 2022-08-26 福州大学 二阶失配误差整形的逐次逼近型模数转换器的预测补偿法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103746693B (zh) * 2013-12-19 2017-02-01 北京时代民芯科技有限公司 一种消除电容失配误差的校准电路
CN106374930B (zh) * 2016-09-28 2019-09-03 东南大学 基于数字域自校正的逐次逼近模数转换器及模数转换方法

Also Published As

Publication number Publication date
CN110739968A (zh) 2020-01-31

Similar Documents

Publication Publication Date Title
CN107465411B (zh) 量化器
US8310388B2 (en) Subrange analog-to-digital converter and method thereof
KR20180105027A (ko) 분할-커패시터 기반의 디지털-아날로그 변환기를 갖는 축차 근사형 아날로그-디지털 컨버터
KR20180122235A (ko) 연속적인 근사 레지스터 아날로그 디지털 변환 장치
Kim et al. A 2MHz BW buffer-embedded noise-shaping SAR ADC achieving 73.8 dB SNDR and 87.3 dB SFDR
TW201929439A (zh) 連續漸近暫存器式量化器與連續時間三角積分調變器
CN110739968B (zh) 适用于过采样sar adc的电容失配误差整形开关电路及方法
CN113497626A (zh) 采用开关电容的信号转换电路
CN109120263B (zh) 一种基于数字调制校正的逐次逼近模数转换器
Shi et al. A 13b-ENOB noise shaping SAR ADC with a two-capacitor DAC
WO2020228467A1 (zh) 模数转换器误差整形电路和逐次逼近型模数转换器
Eslami et al. A 1-V 690 μW 8-bit 200 MS/s flash-SAR ADC with pipelined operation of flash and SAR ADCs in 0.13 μm CMOS
Sidun et al. Approaches for reducing power consumption of the high-resolution pipelined analog-to-digital converters
CN111371456B (zh) 全动态范围ns sar adc中的二阶失配误差整形技术
CN109936370B (zh) 一种应用于sar adc的低功耗开关算法
Tsukamoto et al. High power efficient and scalable noise-shaping SAR ADC for IoT sensors
CN109039338B (zh) 差分电容阵列及其开关切换方法
Baek et al. A 600-MS/s, 65-dB SNDR, 75-MHz BW Time-Interleaved Noise-Shaping SAR ADC
US11075646B2 (en) Σ-Δmodulator and method for reducing nonlinear error and gain error
Lan et al. A Two-step SAR ADC with Synchronous DEM Calibration Achieving Up to 15% Power Reduction
CN107517059B (zh) 一种提高模数转换器转换速度的电路及方法
Crovetti et al. Emerging relaxation and ddpm d/a converters: Overview and perspectives
CN114124100B (zh) 具有背景失配校准的噪声整形sar adc
CN110429937B (zh) 一种用于提高sar-isdm混合结构adc采样率的实现电路及方法
Molaei et al. A four bit low power 165MS/s flash-SAR ADC for sigma-delta ADC application

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant