TWI521885B - 類比數位之轉換方法及其相關類比數位轉換器 - Google Patents

Description

類比數位之轉換方法及其相關類比數位轉換器

本發明係指一種類比數位轉換之方法及其類比數位轉換器，尤指一種利用多重參考電壓以及單一斜波產生器實現兩階式類比數位之轉換方法及其類比數位轉換器。

圖像感應器演變成速度越來越快，且能更精確地捕捉各種實物(例如，可見光，紅外線，...)的圖像。例如，以10M畫素以上捕捉每秒120張圖的手持相機已經成為日常生活商品。同樣地，極快速(每秒10,000張圖)以及超準確的科學感應器以用來發展生命科學，機器人，建築等。為了市場的需求，不斷改善這些影像，需要從系統的設計和技術創新著手。例如，提高速度和感應器品質，多個整合電路互相堆疊，以實現的簡潔影像器。此外，新的讀出架構開發，以實現更高的讀取速度。然而，這需要類比數位轉換器(analog-to-digital converters，ADC)的設計創新，減少面積和功耗，同時提高速度和解析度。

隨著積體電路製程技術的進步，類比數位轉換器輸出之一數位訊號的位元數越來越高。也就是說，數位訊號代表之量值與輸入之類比訊號越來越接近。當然，數位訊號的位元數提高亦表示類比數位轉換器之電路複雜度上升、佈局面積增加與雜訊抵抗需求提高。下述的專利文件教導類比數位轉換器及其相關的方法。

美國專利號US 20120025062揭露一種混合式類比數位轉換器、一影像感應器以及用來提供複數個數位碼之方法。然而，實現該專利需要大量的電容必須利用較大之像素感應器。因此，難以實現小體積的影像感應器。

IEEE文件“Multiple-Ramp Column-Parallel ADC Architectures for COMS Image Sensor”揭露一種影像器，其具有平行處理類比數位，並根據根據一多重斜波單一斜率類比數位轉換器。其缺點在於需要多組斜波產生器，導致耗電問題。

歐洲專利號EP 1351490揭露一種改善讀取電路之影像感應器。以及美國專利號US 6670904揭露一種用於互補式金屬氧化物半導體之雙斜波類比數位轉換器。然而，上述專利之實現方式僅局限於一線性法(Linear search)。

因此，本發明之主要目的即在於提供一種類比數位之轉換方法，以達到減省電源消耗以及縮短轉換時間。

本發明揭露一種類比數位之轉換方法。該轉換方法包含有透過該類比訊號對一電容充電，以取樣該類比訊號之電壓；於該電容之電壓相等於該類比訊號之電壓時，耦接該電容以及複數個參考電壓至一比較器，以比較該電容之電壓與該複數個參考電壓並產生一第一比較結果；於該第一比較結果之狀態改變時，耦接該電容至一斜波產生器，以比較該斜波產生器之一斜波訊號與該複數個參考電壓之一第一參考電壓以及該電容之電壓間之一壓差並產生一第二比較結果；於該第二比較結果之狀態改變時，取得該斜波訊號之一第一電壓值；以及根據該第一參考電壓以及該斜波訊號之該第一電壓值，取得該類比訊號之該數位碼。

本發明另揭露一種類比數位轉換器。該類比數位轉換器包含有複數平行處理列、一參考電壓產生器以及一斜波產生器。該複數平行處理列用來同時輸入複數個類比訊號。其中，每一平行處理列包含有一電容、一第一開關、一第二開關以及一比較器。該電容用來根據該複數個類比訊號之一類比訊號取樣該類比訊號之電壓。該第一開關耦接於該電容之一第一端，用來控制該電容之耦接關係。該第二開關耦接於該電容之一第二端，用來控制該電容之耦接關係。該比較器具有一第一輸入端耦接於該參考電壓產生器、一第二輸入端耦接於該每一第二開關以及一輸出端用來產生一第一比較結果以及一第二比較結果。該參考電壓產生器用來產生複數個參考電壓。該斜波產生器耦接於該第一開關，用來產生一斜波訊號。

10、30‧‧‧類比數位轉換器

100‧‧‧參考電壓產生器

120‧‧‧斜波產生器

130‧‧‧計數器

140‧‧‧電容

160‧‧‧比較器

180‧‧‧邏輯記憶單元

40‧‧‧流程

400、402、404、406‧‧‧步驟

408、410、412‧‧‧步驟

S1、S2‧‧‧開關

V、V’‧‧‧電壓

T_V+、T_V-‧‧‧輸入端

Rmp‧‧‧斜波訊號

P、Q、N‧‧‧數位碼

Vinp_1、Vinp_2、...、Vinp_n‧‧‧類比訊號

colmn_1、colmn_2、...、colmn_n‧‧‧平行處理列

rv_1、rv_2、....、rv_n、rv_p、rv_p-1‧‧‧參考電壓

第1圖為本發明實施例一類比數位轉換器之示意圖。

第2圖為本發明第1圖之類比數位轉換器10之一時序圖。

第3圖為本發明實施例另一類比數位轉換器之示意圖。

第4圖為本發明實施例一流程之示意圖。

請參考第1圖，第1圖為本發明實施例一類比數位轉換器10之示意圖。類比數位轉換器10可平行處理類比訊號Vinp_1、Vinp_2、...、Vinp_n。類比數位轉換器10包含有平行處理列colmn_1、colmn_2、...、colmn_n、一參考電壓產生器100、一斜波產生器120以及一計數器130。參考電壓產生器100用來產生參考電壓rv_1、rv_2、....、rv_n，以對類比訊號Vinp_1、Vinp_2、...、Vinp_n執行一粗部比較(coarse conversion)。平行處理列colmn_1、colmn_2、...、colmn_n，用來同時輸入類比訊號Vinp_1、Vinp_2、...、Vinp_n，並平行輸出相對應之數位碼。平行處理列colmn_1、colmn_2、...、 colmn_n之每一平行處理列包含有一電容140、開關S1以及S2、一比較器160以及一邏輯記憶單元180。電容140用來取樣類比訊號Vinp_1、Vinp_2、...、Vinp_n之一類比訊號之電壓。開關S1耦接於電容140之一第一端，用來控制電容140之耦接關係。開關S2耦接於電容140之一第二端，用來控制電容140之耦接關係。比較器160具有一第一輸入端T_V-耦接於參考電壓產生器100、一第二輸入端T_V+耦接於開關S2以及一輸出端用來產生比較結果cmpr_1以及比較結果cmpr_2。斜波產生器120，耦接於開關S1，用來產生一斜波訊號Rmp，以對該類比訊號執行一細部轉換(fine conversion)。

為了方便說明，僅以平行處理列colmn_1為例。當開關S1為“1”且開關S2為“1”時，電容140之一端耦接至類比訊號Vinp_1，電容140之另一端接地，類比訊號Vinp_1對電容140進行充電。當開關S1為“1”且開關S2為“0”時，電容140耦接至比較器160之第二輸入端T_V+，而比較器160之第一輸入端T_V-耦接至參考電壓產生器100。此時，電容140之電壓被充到類比訊號Vinp_1之電壓，比較器160開始比較電容140之電壓(即，類比訊號Vinp_1之電壓)以及參考電壓rv_1、rv_2、....、rv_n，並產生比較結果cmpr_1。比較器140可採用一二分法(Binary search)或一線性法(Linear search)比較電容140之電壓與參考電壓rv_1、rv_2、....、rv_n。若採用二分法時，邏輯記憶單元180另包含有一循序漸進暫存器(Successive Approximate Register，SAR)。較佳地，參考電壓rv_1、rv_2、....、rv_n可以二進位之方式由小到大遞增。若電容140之電壓較參考電壓大時，比較結果cmpr_1為“1”。若電容140之電壓較參考電壓小時，比較結果cmpr_1為“0”。一參考電壓rv_p與電容140之電壓進行比較時，使得比較結果之狀態改變(從“0”到“1”)。其代表，電容140之電壓(即，類比訊號Vinp_1之電壓)介於一參考電壓rv_p-1與參考電壓rv_p之間。由於參考電壓rv_p-1可由一數位碼P表示，類比數位轉換器10取得粗部轉換之數位碼(即，較高有效位元 (More Significant Bit，MSB))。而比較器160之第一輸入端T_V-耦接至參考電壓rv_p-1，以進一步執行細部轉換。

當執行細部轉換時，開關S1切換至“0”且開關S2切換至“0”。此時，電容140耦接至比較器160之第二輸入端T_V+以及斜波產生器120，且比較器160之第一輸入端T_V-耦接至參考電壓rv_p-1。比較器160開始比較第一輸入端T_V-之電壓(即，參考電壓rv_p-1)以及第二輸入端T_V+之電壓(即，電容140之電壓加上斜波訊號Rmp)。換句話說，比較器160比較斜波訊號Rmp與參考電壓rv_p-1與電容140之電壓間之一壓差V，並產生比較結果cmpr_2。較佳地，斜波訊號Rmp具有一負斜率或一正斜率。計數器130耦接於斜波產生器120，用來於斜波訊號Rmp每遞減/遞增(取決於負斜率或正斜率)一階時隨之遞增一位元。當斜波訊號Rmp遞減/遞增至電壓值V’(略小於參考電壓rv_p-1與電容140之電壓間之壓差V)時，比較結果cmpr_2之狀態改變。舉例來說，電容之電壓為0.35伏特，而參考電壓rv_p-1為0.30伏特。比較器160比較參考電壓rv_p-1(0.30伏特)與電容140之電壓(0.35伏特)以及斜波訊號Rmp之加總。由於斜波訊號Rmp具有負斜率，其使得比較器160之第二輸入端T_V+之電壓從0.35伏特向下遞減。當比較器160之第二輸入端T_V+之電壓從0.35伏特遞減至略小於參考電壓rv_p-1之0.30伏特時，比較結果cmpr_2之狀態改變。

當比較結果cmpr_2之狀態改變時，計數器130輸出斜波訊號Rmp為電壓值V’時之數位碼Q至邏輯記憶單元180。如此一來，類比數位轉換器10取得細部轉換之數位碼(即，其餘較低有效位元(Less Significant Bit，LSB))。類比數位轉換器10可根據參考電壓rv_p-1以及電壓V’之數位碼P(即，較高有效位元)以及數位碼Q(即，其餘較低有效位元)，取得類比訊號Vinp_1之一數位碼N(其中，N=P+Q)。類比數位轉換器10需2^P+2^Q之轉 換時間。習知技術中，同樣具有N位元之類比數位轉換器則需2^N之轉換時間。相較之下，本發明實施例之類比數位轉換器10可節省轉換時間。另外，一最終該數位碼可由對較高有效位元(More Significant Bit，MSB)以及其餘較低有效位元(Less Significant Bit，LSB)執行一數學運算取得。

簡單的來說，類比數位轉換器10利用開關S1以及S2將比較器160之兩個輸入端耦接至參考電壓產生器100、斜波產器120或電容140，可對類比訊號Vinp_1、Vinp_2、...、Vinp_n平行進行粗部轉換以及細部轉換。在執行粗部轉換上，類比數位轉換器10可彈性地採用線性二分法或線性法。此外，本發明實施例之類比數位轉換器僅需一個斜波產生器，因此相較於習知技術不但可節省轉換時間亦可解決耗電問題。

請參考第2圖，第2圖為類比數位轉換器10之一時序圖。第2圖包含有開關S1以及S2之電壓訊號、比較器160之第一輸出端T_V-之電壓訊號、比較器160之第二輸出端T_V+之電壓訊號以及比較器160之輸出端之電壓訊號。由第2圖可看出比較器160之輸出端之變化。

請參考第3圖，第3圖為本發明實施例另一類比數位轉換器30之示意圖。類比數位轉換器30與類比數位轉換器10之基本架構與類似，因此相同元件以及訊號沿用相同標號。類比數位轉換器30與類比數位轉換器10之不同之處僅在於電容140與開關S1以及S2之耦接位置。當開關S1切換至“0”且開關S2切換至“0”時，電容140耦接至比較器160之第一輸入端T_V-以及參考電壓rv_p-1，而比較器160之第二輸入端T_V+耦接至斜波產生器120。比較器160比較斜波訊號Rmp與參考電壓rv_p-1與電容140之電壓間之一壓差V，並產生比較結果cmpr_2。其餘操作步驟可參考上述，於此不再贅述。

關於類比數位轉換器10之操作步驟可歸納為一流程40。流程40用於類比數位轉換器10中，用來轉換一類比訊號至一數位碼。流程40包含下列步驟：步驟400：開始。

步驟402：透過類比訊號Vinp_1、Vinp_2、...、Vinp_n對電容140充電，以取樣類比訊號Vinp_1、Vinp_2、...、Vinp_n之電壓。

步驟404：於電容140之電壓相等於類比訊號Vinp_1、Vinp_2、...、Vinp_n之電壓時，耦接電容140以及參考電壓rv_1、rv_2、....、rv_n至比較器160，以比較電容140之電壓與參考電壓rv_1、rv_2、....、rv_n，並產生比較結果cmpr_1。

步驟406：於比較結果cmpr_1之狀態改變時，耦接電容140至斜波產生器120，以比較斜波訊號Rmp與參考電壓rv_p-1以及電容140之電壓間之一壓差V，並產生比較結果cmpr_2。

步驟408：於比較結果cmpr_2之狀態改變時，取得斜波訊號Rmp之電壓值V’。

步驟410：根據參考電壓rv_p-1以及電壓值V’，平行取得類比訊號Vinp_1、Vinp_2、...、Vinp_n之數位碼。

步驟412：結束。

流程40之詳細實施方式可參考上述，於此不在贅述。

綜上所述，本發明實施例之比數位轉換器利用開關將比較器之兩個輸入端耦接至參考電壓產生器、斜波產生器或電容，可對類比訊號平行進行粗部轉換以及細部轉換，因此可節省類比至數位之轉換時間。此外，本發明實施例之類比數位轉換器僅需一個斜波產生器，因此亦可解決習知技術之 耗電問題。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

10‧‧‧類比數位轉換器

100‧‧‧參考電壓產生器

120‧‧‧斜波產生器

130‧‧‧計數器

140‧‧‧電容

160‧‧‧比較器

180‧‧‧邏輯記憶單元

S1、S2‧‧‧開關

T_V+、T_V-‧‧‧輸入端

Vinp_1、Vinp_2、...、Vinp_n‧‧‧類比訊號

colmn_1、colmn_2、...、colmn_n‧‧‧平行處理列

rv_1、rv_2、....、rv_n、rv_p、rv_p-1‧‧‧參考電壓

Claims (18)

1. 一種類比數位之轉換方法，該轉換方法包含有：透過一類比訊號對一電容充電，以取樣該類比訊號之電壓；於該電容之電壓相等於該類比訊號之電壓時，耦接該電容以及複數個參考電壓至一比較器，以比較該電容之電壓與該複數個參考電壓並產生一第一比較結果；於該第一比較結果之狀態改變時，耦接該電容至一斜波產生器，以比較該斜波產生器之一斜波訊號與該複數個參考電壓之一第一參考電壓以及該電容之電壓間之一壓差並產生一第二比較結果；於該第二比較結果之狀態改變時，取得該斜波訊號之一第一電壓值；以及根據該第一參考電壓以及該斜波訊號之該第一電壓值，取得該類比訊號之一數位碼。
2. 如請求項1所述之轉換方法，其中比較該電容之電壓與該複數個參考電壓係採用一二分法(Binary search)或一線性法(Linear search)比較該電容之電壓與該複數個參考電壓。
3. 如請求項1所述之轉換方法，其中該第一比較結果之狀態係於該電容之電壓與複數個參考電壓之一第二參考電壓比較時改變。
4. 如請求項3所述之轉換方法，其中該類比訊號介於該第一參考電壓與該第二參考電壓之間。
5. 如請求項3所述之轉換方法，其中該數位碼之較高有效位元(More Significant Bit，MSB)可由該第一參考電壓取得，以及該數位碼之其餘較 低有效位元(Less Significant Bit，LSB)可由該斜波訊號之該第一電壓值取得。
6. 如請求項1所述之轉換方法，其中該斜波訊號具有一正或負斜率。
7. 如請求項6所述之轉換方法，其中該斜波訊號每遞減或遞增一階使得一計數器之一數值隨之遞增一位元。
8. 一種類比數位轉換器，用來平行處理複數個類比訊號，該類比數位轉換器包含有：複數平行處理列，用來同時輸入該複數個類比訊號，其中每一平行處理列包含有：一電容，用來根據該複數個類比訊號之一類比訊號取樣該類比訊號之電壓；一第一開關，耦接於該電容之一第一端，用來控制該電容之耦接關係；一第二開關，耦接於該電容之一第二端，用來控制該電容之耦接關係；以及一比較器，具有一第一輸入端耦接於該參考電壓產生器、一第二輸入端耦接於該每一第二開關以及一輸出端，其中該輸出端用來產生一第一比較結果以及一第二比較結果；一參考電壓產生器，用來產生複數個參考電壓；以及一斜波產生器，耦接於該第一開關，用來產生一斜波訊號。
9. 如請求項8所述之類比數位轉換器，其中於該第二開關將該電容耦接至該比較器時，該比較器比較該電容之電壓與該複數個參考電壓並產生該 第一比較結果。
10. 如請求項9所述之類比數位轉換器，其中該比較器採用一二分法(Binary search)或一線性法(Linear search)比較該電容之電壓與該複數個參考電壓。
11. 如請求項9所述之類比數位轉換器，其中於該第一比較結果變化時，該第一開關將該斜波產生器耦接至該比較器，該比較器比較該斜波訊號與該複數個參考電壓之一第一參考電壓與該電容之電壓間之一壓差並產生該第二比較結果。
12. 如請求項11所述之類比數位轉換器，其中該第一比較結果之狀態係於該電容之電壓與複數個參考電壓之一第二參考電壓比較時改變。
13. 如請求項12所述之類比數位轉換器，其中該類比訊號介於該第一參考電壓與該第二參考電壓之間。
14. 如請求項8所述之類比數位轉換器，其另包含一邏輯記憶單元，用來根據根據該第一參考電壓以及該斜波訊號之該第一電壓值，取得該類比訊號之一數位碼。
15. 如請求項14所述之類比數位轉換器，其中該數位碼之較高有效位元(Most Significant Bit，MSB)可由該第一參考電壓取得，以及該數位碼之其餘較低有效位元(Least Significant Bit，LSB)可由該斜波訊號之該第一電壓值取得。
16. 如請求項8所述之類比數位轉換器，其中該斜波訊號具有一負斜率。
17. 如請求項16所述之類比數位轉換器，其另包含一計數器，耦接於該斜波產生器，用來於該斜波訊號每遞減或遞增一階時隨之遞增一位元。
18. 如請求項15所述之類比數位轉換器，其中一最終該數位碼係對較高有效位元(More Significant Bit，MSB)以及其餘較低有效位元(Less Significant Bit，LSB)執行一數學運算取得。