JP4774064B2 - A/d変換回路及び固体撮像装置 - Google Patents
A/d変換回路及び固体撮像装置 Download PDFInfo
- Publication number
- JP4774064B2 JP4774064B2 JP2008027689A JP2008027689A JP4774064B2 JP 4774064 B2 JP4774064 B2 JP 4774064B2 JP 2008027689 A JP2008027689 A JP 2008027689A JP 2008027689 A JP2008027689 A JP 2008027689A JP 4774064 B2 JP4774064 B2 JP 4774064B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- conversion
- input
- conversion process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 362
- 238000003384 imaging method Methods 0.000 title claims description 75
- 238000000034 method Methods 0.000 claims description 220
- 230000008569 process Effects 0.000 claims description 210
- 230000008859 change Effects 0.000 claims description 80
- 239000003990 capacitor Substances 0.000 claims description 77
- 230000036961 partial effect Effects 0.000 claims description 14
- 239000011159 matrix material Substances 0.000 claims description 7
- 230000003287 optical effect Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 15
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 13
- 238000005070 sampling Methods 0.000 description 13
- 230000007423 decrease Effects 0.000 description 12
- 230000010354 integration Effects 0.000 description 12
- 230000001965 increasing effect Effects 0.000 description 10
- 230000006866 deterioration Effects 0.000 description 9
- 238000000354 decomposition reaction Methods 0.000 description 7
- 230000002265 prevention Effects 0.000 description 7
- 230000002829 reductive effect Effects 0.000 description 7
- 230000000630 rising effect Effects 0.000 description 7
- 230000003247 decreasing effect Effects 0.000 description 6
- 238000001514 detection method Methods 0.000 description 6
- 101150063259 VDE1 gene Proteins 0.000 description 5
- 230000009467 reduction Effects 0.000 description 3
- 238000004904 shortening Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/144—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in a single stage, i.e. recirculation type
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/767—Horizontal readout lines, multiplexers or registers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/56—Input signal compared with linear ramp
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
Vin=Vr+(Vsig−Vr0)+(Vth−Vrst)
Vin−Vth
=Vr−{Vr0+(Vrst−Vsig)}
Vr=Vr0+(Vrst−Vsig)=Vr0+Va
(但し、Vin−Vth=0)
本発明回路及び本発明装置の第1実施形態について、図1〜図3を基に説明する。
Vin=Vrc+(Vsig−Vrc0)+(Vth−Vrst)
Vin−Vth=Vrc−{Vrc0+(Vrst−Vsig)}
Vrc=Vrc0+(Vrst−Vsig)=Vrc0+Va
(但し、Vin−Vth=0)
Vin
=Vrf+(Vrck−Vrf0)+(Vsig−Vrc0)+(Vth−Vrst)
Vin−Vth
=Vrf−{Vrf0+(Vrst−Vsig)−(Vrck−Vrc0)}
=Vrf−{Vrf0−ΔV}
(ΔV=(Vrst−Vsig)−(Vrck−Vrc0)=Va−ΔVrc)
Vrf=Vrf0−ΔV
(但し、Vin−Vth)
本発明回路及び本発明装置の第2実施形態について、図4〜図6を基に説明する。尚、本実施形態では、上記第1実施形態とは、A/D変換ユニット及び第1ランプ電圧生成回路の構成が異なる場合について説明する。
Vin
=Vrf+(Vrck’−Vrf0)+(Vsig−Vrc0)+(Vth−Vrst)
Vin−Vth
=Vrf−{Vrf0+(Vrst−Vsig)−(Vrck’−Vrc0)}
=Vrf−{Vrf0−((Vrck−Vrc0)−(Vrst−Vsig))−(Vrc0’−Vrc0)}
Vrf
=Vrf0−{(Vrck−Vrc0)−(Vrst−Vsig)}−(Vrc0’−Vrc0)
=Vrf0−ΔV−Ve
本発明回路及び本発明装置の第3実施形態について、図7(b)を基に説明する。尚、本実施形態では、上記第1実施形態及び第2実施形態とは、第2ランプ電圧Vrfの構成が異なる場合について説明する。ここで、図7(b)は本実施形態の第2ランプ電圧Vrfの構成を、図7(a)は、本実施形態の第2ランプ電圧Vrfの比較対象として、上記第1実施形態及び第2実施形態における第2ランプ電圧Vrfを示している。
本発明回路及び本発明装置の第4実施形態について、図7(c)を基に説明する。尚、本実施形態では、上記第1〜第3実施形態とは、第2ランプ電圧Vrfの構成が異なる場合について説明する。ここで、図7(c)は本実施形態の第2ランプ電圧Vrfの構成を、図7(a)は、本実施形態の第2ランプ電圧Vrfの比較対象として、上記第1実施形態及び第2実施形態における第2ランプ電圧Vrfを示している。
〈1〉上記第1〜第4実施形態では、第1変換処理と第2変換処理とで同じ周波数のクロック信号CLK及びクロック信号SCLを用いる場合について説明したが、第2変換処理において、第1変換処理に用いたクロック信号より高速なクロック信号を用いるように構成しても良い。
1A 本発明に係る固体撮像装置
1B 本発明に係る固体撮像装置
10 A/D変換ユニット
12 制御回路
20 ランプ電圧生成回路
21 第1ランプ電圧生成回路
22 第2ランプ電圧生成回路
23 第1ランプ電圧生成回路
30 制御信号生成回路
40 カウンタ回路
50 記憶回路
51 上位ビット用記憶領域
52 下位ビット用記憶領域
60 A/D変換ユニット
62 制御回路
100 本発明に係るA/D変換回路
200 本発明に係るA/D変換回路
121 Dフリップフロップ回路
122 否定論理積回路
123 インバータ回路
621 Dフリップフロップ回路
622 否定論理積回路
IPD 固体撮像素子群
PIX 固体撮像素子
HD 水平デコーダ
VD 垂直デコーダ
C1 第1容量素子
C2 第2容量素子
C3 第3容量素子
N1 第1中間ノード
N2 第2中間ノード
N3 第3中間ノード
ND1 第1分割ノード
ND2 第2分割ノード
CMP 電圧比較回路
SW1 第1スイッチ回路
SW2 第2スイッチ回路
SW3 第3スイッチ回路
SW4 第4スイッチ回路
SW5 第5スイッチ回路
SW6 第6スイッチ回路
Claims (10)
- 第1容量素子と、
出力端が前記第1容量素子の入力端に接続された第2容量素子と、
出力端が前記第2容量素子の入力端に接続された第3容量素子と、
入力端子に前記第1容量素子の出力端が接続され、前記入力端子の電圧値と所定の閾値電圧値を比較する電圧比較回路と、
前記第1容量素子と前記第2容量素子の間の第1中間ノードに、外部入力された被変換アナログ電圧信号を入力する第1入力回路と、
前記第2容量素子と前記第3容量素子の間の第2中間ノードに、前記被変換アナログ電圧信号を変換した後のデジタルデータの内、最上位ビットを含む連続した一部ビットの値を求める第1変換処理のための第1参照電圧を入力する第2入力回路と、
前記第3容量素子の入力端に、前記第1変換処理終了後に前記デジタルデータの未変換ビットの値を求める第2変換処理のための第2参照電圧を入力する第3入力回路と、
前記第1変換処理における前記電圧比較回路の出力変化時に、前記第3容量素子に前記第1参照電圧の電圧値を保持するための制御信号を生成する制御回路と、
少なくとも前記第1変換処理の実行期間に、電圧値が段階的に単調変化する第1ランプ電圧を生成し、前記第1参照電圧として出力する第1ランプ電圧生成回路と、
少なくとも前記第2変換処理の実行期間に、電圧値が段階的または連続的に単調変化する第2ランプ電圧を生成し、前記第2参照電圧として出力する第2ランプ電圧生成回路と、
前記第1ランプ電圧の電圧変化及び前記第2ランプ電圧の電圧変化に応じて計数したデジタル値を出力するカウンタ回路と、
前記デジタル値を前記電圧比較回路の出力変化時に記憶する記憶回路と、を備えることを特徴とするA/D変換回路。 - 前記第1入力回路が、前記被変換アナログ電圧信号の前記第1中間ノードへの入力可否を設定するための第1スイッチ回路を備え、前記第1変換処理における前記カウンタ回路の計数開始前の所定期間に、前記第1スイッチ回路をオン状態にし、
前記第2入力回路が、前記第1参照電圧の前記第2中間ノードへの入力可否を設定するための第2スイッチ回路を備え、前記第1変換処理時に前記第2スイッチ回路をオン状態にし、
前記第3入力回路が、前記第2参照電圧の前記第3容量素子への入力可否を設定するための第3スイッチ回路を備え、前記制御信号に基づいて、前記電圧比較回路の出力変化時から前記第2変換処理の開始時までの間、前記第3スイッチ回路をオフ状態にするように構成されていることを特徴とする請求項1に記載のA/D変換回路。 - 前記第1入力回路が、前記被変換アナログ電圧信号の前記第1中間ノードへの入力可否を設定するための第1スイッチ回路を備え、前記第1変換処理における前記カウンタ回路の計数開始前の所定期間に、前記第1スイッチ回路をオン状態にし、
前記第2入力回路が、前記第2容量素子と前記第3容量素子の間の電気的接続を制御するために、前記第2中間ノードを前記第2容量素子側の第1分割ノードと前記第3容量素子側の第2分割ノードに分割する第4スイッチ回路と、前記第1参照電圧の前記第1分割ノードへの入力可否を設定するための第2スイッチ回路と、前記第1参照電圧または前記第1参照電圧に相当する電圧を第3参照電圧とし、前記第3参照電圧の前記第2分割ノードへの入力可否を設定するための第5スイッチ回路と、を備え、
前記第1変換処理時に前記第2スイッチ回路をオン状態にし、更に、前記第1変換処理時に第4スイッチ回路をオフ状態に、前記制御信号に基づいて、前記第1変換処理における前記カウンタ回路の計数開始時から前記電圧比較回路の出力変化時までの間、前記第5スイッチ回路をオン状態に制御して、前記第3容量素子に前記電圧比較回路の出力変化時の前記第1参照電圧値の電圧値を保持するように構成され、
前記第3入力回路が、前記第2参照電圧を前記第3容量素子の入力端子に直接入力するように構成されていることを特徴とする請求項1に記載のA/D変換回路。 - 前記第2ランプ電圧生成回路が、前記第2変換処理時において、前記第1変換処理時における前記第1ランプ電圧の電圧変化方向とは逆の電圧変化方向を有する前記第2ランプ電圧を生成することを特徴とする請求項1〜3の何れか1項に記載のA/D変換回路。
- 前記電圧比較回路が、インバータ回路と、前記インバータ回路の入力端子と出力端子を短絡するための第6スイッチ回路を備え、前記第1入力回路による前記被変換アナログ電圧信号の前記第1中間ノードへの入力前に、前記第6スイッチ回路により所定の初期化期間、前記インバータ回路を短絡し初期化することを特徴とする請求項1〜4の何れか1項に記載のA/D変換回路。
- 前記制御回路が、前記第1変換処理において、前記第3容量素子に入力される前記第1ランプ電圧の電圧変化時から、前記第1ランプ電圧の電圧変化に応じて変化する前記第3容量素子の入力端及び出力端の電圧値が安定するまでの間に、前記制御信号によって制御される前記スイッチ回路の状態が切り替わらないように、前記制御信号の出力タイミングを制御することを特徴とする請求項1〜5の何れか1項に記載のA/D変換回路。
- 前記第1ランプ電圧が、前記デジタルデータのビット数に応じて予め設定された第1分解能に応じた分解数で前記被変換アナログ電圧信号の電圧幅を分割した第1変化量ずつ、段階的に単調変化するように構成されており、
前記第2ランプ電圧が、対応するビット数の値と前記第1分解能に対応するビット数の値の和が前記デジタルデータのビット数の値となるように規定された第2分解能に応じた分解数で前記第1変化量を分割した第2変化量ずつ、段階的に単調変化するように構成されていることを特徴とする請求項1〜6の何れか1項に記載のA/D変換回路。 - 前記第1ランプ電圧が、前記デジタルデータのビット数に応じて予め設定された第1分解能に応じた分解数で前記被変換アナログ電圧信号の電圧幅を分割した第1変化量ずつ、段階的に単調変化するように構成されており、
前記第2ランプ電圧が、連続的に単調変化するように構成されていることを特徴とする請求項1〜6の何れか1項に記載のA/D変換回路。 - 前記第2ランプ電圧生成回路が、前記第2変換処理の実行期間に加え、前記第2変換処理直前の一定期間及び前記第2変換処理直後の一定期間の何れか一方または両方を含む期間に、前記第2ランプ電圧を生成し出力するように構成されていることを特徴とする請求項1〜8の何れか1項に記載のA/D変換回路。
- 光信号を電気信号に変換する固体撮像素子の複数をマトリクス状に配設してなる固体撮像素子群と、
前記固体撮像素子群の列毎に各別に対応して設けられた、請求項1〜9の何れか1項に記載のA/D変換回路を構成する前記第1容量素子、前記第2容量素子、前記第3容量素子、前記電圧比較回路、前記第1入力回路、前記第2入力回路、前記第3入力回路、前記制御回路、及び、前記記憶回路の複数と、
前記固体撮像素子群に共通して設けられた、請求項1〜9の何れか1項に記載のA/D変換回路を構成する前記第1ランプ電圧生成回路、前記第2ランプ電圧生成回路、及び、カウンタ回路と、を同一チップ上に備えることを特徴とする固体撮像装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008027689A JP4774064B2 (ja) | 2008-02-07 | 2008-02-07 | A/d変換回路及び固体撮像装置 |
KR1020107013358A KR101161277B1 (ko) | 2008-02-07 | 2009-01-30 | A/d 변환 회로 및 고체 촬상 장치 |
US12/865,604 US8354630B2 (en) | 2008-02-07 | 2009-01-30 | A/D converter circuit and solid-state imaging device having series-connected capacitative elements with plural input circuits |
CN200980104454.0A CN101939917B (zh) | 2008-02-07 | 2009-01-30 | A/d转换电路及固体摄像装置 |
PCT/JP2009/051534 WO2009099003A1 (ja) | 2008-02-07 | 2009-01-30 | A/d変換回路及び固体撮像装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008027689A JP4774064B2 (ja) | 2008-02-07 | 2008-02-07 | A/d変換回路及び固体撮像装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009188815A JP2009188815A (ja) | 2009-08-20 |
JP4774064B2 true JP4774064B2 (ja) | 2011-09-14 |
Family
ID=40952078
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008027689A Active JP4774064B2 (ja) | 2008-02-07 | 2008-02-07 | A/d変換回路及び固体撮像装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8354630B2 (ja) |
JP (1) | JP4774064B2 (ja) |
KR (1) | KR101161277B1 (ja) |
CN (1) | CN101939917B (ja) |
WO (1) | WO2009099003A1 (ja) |
Families Citing this family (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7148831B2 (en) * | 2003-10-27 | 2006-12-12 | Micron Technology, Inc. | Variable quantization ADC for image sensors |
JP5332041B2 (ja) * | 2009-03-13 | 2013-11-06 | ルネサスエレクトロニクス株式会社 | 固体撮像装置 |
JP2010268080A (ja) * | 2009-05-12 | 2010-11-25 | Canon Inc | 固体撮像装置 |
CN102334293B (zh) * | 2009-09-11 | 2014-12-10 | 松下电器产业株式会社 | 模拟/数字变换器、图像传感器系统、照相机装置 |
JP2011114785A (ja) * | 2009-11-30 | 2011-06-09 | Renesas Electronics Corp | 固体撮像装置 |
JP5741978B2 (ja) * | 2010-09-30 | 2015-07-01 | アナロジック コーポレイション | 放射線撮影システム用のデータ取得器、取得する方法、ランプ信号生成器を補正する方法、補正を実行するためのコンピュータ読み取り可能な媒体 |
JP5808162B2 (ja) | 2011-06-23 | 2015-11-10 | キヤノン株式会社 | 撮像素子、撮像装置及び撮像素子の駆動方法 |
JP5734121B2 (ja) * | 2011-07-15 | 2015-06-10 | ルネサスエレクトロニクス株式会社 | 固体撮像装置 |
WO2013023141A2 (en) * | 2011-08-11 | 2013-02-14 | California Institute Of Technology | Mixed linear/square-root encoded single slope ramp provides a fast, low noise analog to digital converter with very high linearity for focal plane arrays |
JP5915105B2 (ja) * | 2011-11-14 | 2016-05-11 | 株式会社ソシオネクスト | データ転送システム、受信回路、及び受信方法 |
TWI530183B (zh) * | 2011-12-08 | 2016-04-11 | Sony Corp | An imaging element, a control method, and an imaging device |
JP5500660B2 (ja) * | 2012-01-23 | 2014-05-21 | 国立大学法人東北大学 | 固体撮像装置 |
JP2013179479A (ja) * | 2012-02-28 | 2013-09-09 | Nikon Corp | 固体撮像装置及びこれを用いた電子カメラ |
JP6151530B2 (ja) * | 2012-02-29 | 2017-06-21 | 株式会社半導体エネルギー研究所 | イメージセンサ、カメラ、及び監視システム |
US8830361B2 (en) | 2012-04-12 | 2014-09-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of reducing column fixed pattern noise |
JP6097574B2 (ja) * | 2013-01-25 | 2017-03-15 | キヤノン株式会社 | 撮像装置、その駆動方法、及び撮像システム |
JP6188451B2 (ja) * | 2013-06-27 | 2017-08-30 | オリンパス株式会社 | アナログデジタル変換器および固体撮像装置 |
KR102135684B1 (ko) | 2013-07-24 | 2020-07-20 | 삼성전자주식회사 | 카운터 회로, 이를 포함하는 아날로그-디지털 컨버터, 이미지 센서 및 이를 이용하는 상관 이중 샘플링 방법 |
TWI631854B (zh) * | 2013-08-05 | 2018-08-01 | 日商新力股份有限公司 | Conversion device, imaging device, electronic device, conversion method |
JP2015037206A (ja) * | 2013-08-12 | 2015-02-23 | キヤノン株式会社 | 撮像装置 |
JP2015100042A (ja) * | 2013-11-19 | 2015-05-28 | 株式会社東芝 | ノイズ除去装置、および撮像装置 |
JP6413235B2 (ja) * | 2013-12-06 | 2018-10-31 | 株式会社ニコン | 撮像素子および撮像装置 |
JP6362328B2 (ja) * | 2013-12-26 | 2018-07-25 | キヤノン株式会社 | 固体撮像装置及びその駆動方法 |
JP6545541B2 (ja) * | 2014-06-25 | 2019-07-17 | 株式会社半導体エネルギー研究所 | 撮像装置、監視装置、及び電子機器 |
US9247162B2 (en) * | 2014-06-27 | 2016-01-26 | Omnivision Technologies, Inc. | System and method for digital correlated double sampling in an image sensor |
KR102170619B1 (ko) | 2014-07-03 | 2020-10-28 | 삼성전자주식회사 | 이미지 센서와 이를 포함하는 장치 |
JP2016144151A (ja) * | 2015-02-04 | 2016-08-08 | キヤノン株式会社 | 固体撮像装置の駆動方法、固体撮像装置およびカメラ |
KR102332942B1 (ko) * | 2015-11-27 | 2021-12-01 | 에스케이하이닉스 주식회사 | 전력 소모 감소를 위한 카운팅 장치 및 그를 이용한 아날로그-디지털 변환 장치와 씨모스 이미지 센서 |
US9722824B2 (en) * | 2015-12-30 | 2017-08-01 | Texas Instruments Incorporated | Embedded clock in communication system |
KR102446723B1 (ko) * | 2016-01-29 | 2022-09-27 | 에스케이하이닉스 주식회사 | 이미지 센싱 장치 및 그의 구동 방법 |
CN108702156B (zh) * | 2016-03-25 | 2021-12-17 | 富士胶片株式会社 | 模拟/数字转换装置及其控制方法 |
KR102503213B1 (ko) | 2016-04-05 | 2023-02-23 | 삼성전자 주식회사 | 세틀링 타임을 감소시키는 cds 회로, 이를 포함하는 이미지 센서 |
US9774811B1 (en) * | 2016-09-27 | 2017-09-26 | Omnivision Technologies, Inc. | Ramp signal generator for double ramp analog to digital converter |
CN109150185A (zh) * | 2017-06-19 | 2019-01-04 | 比亚迪股份有限公司 | 模数转换电路和列并行模数转换器 |
JP6871815B2 (ja) * | 2017-06-30 | 2021-05-12 | キヤノン株式会社 | 撮像装置及びその駆動方法 |
KR102651380B1 (ko) * | 2018-03-08 | 2024-03-27 | 에스케이하이닉스 주식회사 | 이미지 센싱 장치 및 그 이미지 센싱 장치의 구동 방법 |
KR102570526B1 (ko) * | 2018-04-06 | 2023-08-28 | 에스케이하이닉스 주식회사 | 이미지 센싱 장치 |
KR20210042087A (ko) | 2018-08-07 | 2021-04-16 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 고체 촬상 소자, 촬상 장치 및 고체 촬상 소자의 제어 방법 |
CN109151293B (zh) * | 2018-11-02 | 2020-10-27 | 思特威(上海)电子科技有限公司 | 具有增益补偿的hdr图像传感器、读出电路及方法 |
KR102695388B1 (ko) | 2019-02-12 | 2024-08-19 | 삼성전자주식회사 | 디지털 픽셀을 포함하는 이미지 센서 |
JP7370767B2 (ja) * | 2019-08-28 | 2023-10-30 | キヤノン株式会社 | Ad変換回路、光電変換装置、光電変換システム、移動体 |
US11240458B2 (en) * | 2020-06-12 | 2022-02-01 | Omnivision Technologies, Inc. | Image sensor with capacitor randomization for column gain |
CN115499607B (zh) * | 2022-09-20 | 2024-07-23 | 西安理工大学 | 基于差动斜坡与tdc的两步式高速adc电路 |
CN117147955B (zh) * | 2023-10-31 | 2024-01-05 | 北京励芯泰思特测试技术有限公司 | 一种电压测量电路及方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5696527A (en) * | 1979-12-29 | 1981-08-04 | Advantest Corp | Analog-digital converter |
US5194865A (en) * | 1991-12-06 | 1993-03-16 | Interbold | Analog-to-digital converter circuit having automatic range control |
JP3141832B2 (ja) * | 1997-12-03 | 2001-03-07 | 日本電気株式会社 | A/d変換器及びこれを用いたa/d変換装置 |
JP3357858B2 (ja) | 1999-03-30 | 2002-12-16 | 株式会社東芝 | アナログデジタル変換器 |
JP3507800B2 (ja) * | 2001-02-02 | 2004-03-15 | 有限会社リニアセル・デザイン | アナログ−デジタル変換器及びこれを用いたイメージセンサ |
JP4928069B2 (ja) | 2004-06-07 | 2012-05-09 | キヤノン株式会社 | 撮像装置及び撮像システム |
KR100716736B1 (ko) * | 2005-05-18 | 2007-05-14 | 삼성전자주식회사 | 서브 샘플링 모드에서 고 프레임 레이트를 지원하는 칼럼아날로그-디지털 변환 장치 및 그 방법 |
-
2008
- 2008-02-07 JP JP2008027689A patent/JP4774064B2/ja active Active
-
2009
- 2009-01-30 CN CN200980104454.0A patent/CN101939917B/zh active Active
- 2009-01-30 WO PCT/JP2009/051534 patent/WO2009099003A1/ja active Application Filing
- 2009-01-30 US US12/865,604 patent/US8354630B2/en active Active
- 2009-01-30 KR KR1020107013358A patent/KR101161277B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
CN101939917B (zh) | 2013-07-31 |
KR101161277B1 (ko) | 2012-07-02 |
KR20100093568A (ko) | 2010-08-25 |
JP2009188815A (ja) | 2009-08-20 |
US20110001039A1 (en) | 2011-01-06 |
WO2009099003A1 (ja) | 2009-08-13 |
US8354630B2 (en) | 2013-01-15 |
CN101939917A (zh) | 2011-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4774064B2 (ja) | A/d変換回路及び固体撮像装置 | |
JP5449290B2 (ja) | ランプ信号出力回路、アナログデジタル変換回路、撮像装置、ランプ信号出力回路の駆動方法 | |
JP4325681B2 (ja) | 固体撮像装置、撮像装置 | |
JP4524652B2 (ja) | Ad変換装置並びに半導体装置 | |
JP4682750B2 (ja) | Da変換装置 | |
JP5332041B2 (ja) | 固体撮像装置 | |
JP6478467B2 (ja) | 撮像装置、撮像装置の駆動方法、撮像システム | |
US20150303937A1 (en) | Analog-digital converting device and method and image sensor including the same | |
US20150288904A1 (en) | Solid-state image pickup device with plurality of converters | |
US20110292261A1 (en) | Analog-to-digital converter and devices including the same | |
KR102086777B1 (ko) | 2-스텝 구조 및 차동 멀티 램핑 업/다운 신호를 적용하여 싱글 슬로프 기법으로 구현한 이미지 센서, 이의 동작 방법, 및 상기 이미지 센서를 포함하는 장치들 | |
US20130214127A1 (en) | Photoelectric conversion apparatus, method for driving the same, and photoelectric conversion system | |
JP2009200931A (ja) | 固体撮像装置、半導体集積回路装置、および信号処理方法 | |
KR101191054B1 (ko) | 오프셋 전압 보정 기능을 가지는 아날로그-디지털 변환기 | |
JP2010103913A (ja) | A/d変換器、及びそれを備えた固体撮像装置 | |
US8797410B2 (en) | Image pickup apparatus, image pickup system, and method for driving image pickup apparatus | |
KR20060042006A (ko) | 히스테리시스 회로를 설치한 비교기 및 ad 변환 회로 | |
US9848154B2 (en) | Comparator with correlated double sampling scheme and operating method thereof | |
US10728483B2 (en) | Comparator with correlated double sampling scheme, CMOS image sensor including the same, and operating method thereof | |
US9467159B1 (en) | Analog-to-digital converting device and related calibration method and calibration module | |
KR102431230B1 (ko) | 저잡음 싱글-슬롭 비교 장치 및 그에 따른 아날로그-디지털 변환 장치와 씨모스 이미지 센서 | |
JP5721489B2 (ja) | Ad変換回路、光電変換装置、撮像システム、およびad変換回路の駆動方法 | |
CN107613230A (zh) | 高分辨率大动态范围数字化读出装置及其读出方法 | |
JPWO2009131018A1 (ja) | イメージセンサー用a/d変換器 | |
JP6666043B2 (ja) | 撮像装置及び撮像システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110531 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110624 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140701 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4774064 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |