JP6362328B2 - 固体撮像装置及びその駆動方法 - Google Patents

固体撮像装置及びその駆動方法 Download PDF

Info

Publication number
JP6362328B2
JP6362328B2 JP2013269556A JP2013269556A JP6362328B2 JP 6362328 B2 JP6362328 B2 JP 6362328B2 JP 2013269556 A JP2013269556 A JP 2013269556A JP 2013269556 A JP2013269556 A JP 2013269556A JP 6362328 B2 JP6362328 B2 JP 6362328B2
Authority
JP
Japan
Prior art keywords
reference signal
signal
pixel
comparators
signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013269556A
Other languages
English (en)
Other versions
JP2015126382A (ja
JP2015126382A5 (ja
Inventor
愉喜男 荒岡
愉喜男 荒岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2013269556A priority Critical patent/JP6362328B2/ja
Priority to US14/556,476 priority patent/US9838631B2/en
Publication of JP2015126382A publication Critical patent/JP2015126382A/ja
Publication of JP2015126382A5 publication Critical patent/JP2015126382A5/ja
Application granted granted Critical
Publication of JP6362328B2 publication Critical patent/JP6362328B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75Circuitry for providing, modifying or processing image signals from the pixel array
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/34Analogue value compared with reference values

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、固体撮像装置及びその駆動方法に関する。
アナログ−デジタル変換手段を有する固体撮像装置が知られている(例えば、特許文献1参照)。画素アレイ部は、光電変換素子を含む単位画素が行列状に2次元配置されるとともに、単位画素の行列状配置に対して列毎に列信号線が配線されてなる。行走査手段は、画素アレイ部の各単位画素を行毎に選択制御する。アナログ−デジタル変換手段は、行走査手段によって選択制御された行の単位画素から列信号線を介して出力されるアナログ信号をデジタル信号に変換する。アナログ−デジタル変換手段は、第1比較手段と、第2比較手段と、計数手段とを有する。第1比較手段は、アナログ信号を互いに同じ傾きのスロープ状の複数の第1参照電圧のいずれか1つと比較する。第2比較手段は、第1参照電圧とはスロープの傾きが異なる第2参照電圧と第1比較手段で用いる複数の第1参照電圧のいずれか1つとを比較する。計数手段は、第1,第2比較手段の比較結果に応じたカウント量でカウント動作を行ってそのカウント値をデジタル信号とする。
特開2008−98722号公報
アナログ信号を参照電圧と比較することにより、アナログ信号をデジタル信号に変換する固体撮像装置では、変換の高速化及び高解像度化の両立が困難である。特許文献1では、高解像度化を行うため、速度が低下してしまう。
本発明の目的は、高速化及び高解像度化を両立させることができる固体撮像装置及びその駆動方法を提供することである。
本発明の固体撮像装置は、光電変換により画素信号を生成する画素回路と、時間に対してレベルが変化する参照信号を生成する参照信号生成回路と、前記参照信号生成回路により生成される参照信号にそれぞれ異なるオフセット電圧が付与された複数の参照信号と前記画素信号とを比較する、または、前記参照信号生成回路により生成される前記参照信号と、前記画素信号にそれぞれ異なるオフセット電圧が付与された複数の画素信号と、を比較する、複数の比較器と、前記複数の比較器に対応して設けられ、前記複数の比較器に入力される前記複数の参照信号また前記複数の画素信号を生成するための複数のスイッチ及び複数の容量とを有することを特徴とする。
複数の比較器が比較することにより、高速化及び高解像度化を両立させることができる。
本発明の第1の実施形態による固体撮像装置の構成例を示す図である。 図1の画素回路の構成例を示す回路図である。 図1の列アンプ回路の構成例を示す回路図である。 図1の固体撮像装置の駆動方法を示すタイミングチャートである。 本発明の第2の実施形態による固体撮像装置の構成例を示す図である。 スイッチ制御を示す図である。 本発明の第3の実施形態による駆動方法を示すタイミングチャートである。 本発明の第4の実施形態による固体撮像装置の構成例を示す図である。 本発明の第5の実施形態による固体撮像装置の構成例を示す図である。 図9の固体撮像装置に係るタイミングチャートである。 スイッチ制御を示す図である。
(第1の実施形態)
図1は、本発明の第1の実施形態による固体撮像装置の構成例を示す図である。画素アレイ101は、2次元行列状に配列された複数の画素回路102を有する。複数の画素回路102は、それぞれ、光電変換により画素信号を生成する。
図2は、図1の画素回路102の構成例を示す回路図である。画素回路102は、光電変換部PD、フローティングディフュージョン部FD、転送トランジスタ201、リセットトランジスタ202、増幅トランジスタ203、及び選択トランジスタ204を有し、光電変換により画素信号を生成する。光電変換部PDは、例えばフォトダイオードであり、光を電荷(電子)に変換して蓄積する。転送トランジスタ201は、信号TXがハイレベルになるとオンし、光電変換部PDに蓄積された電荷をフローティングディフュージョン部FDに転送する。フローティングディフュージョン部FDは、電荷を蓄積して電圧に変換する。増幅トランジスタ203は、ドレインが電源電圧VDDのノードに接続され、フローティングディフュージョン部FDの電圧を増幅して、ソースから出力する。選択トランジスタ204は、信号SELがハイレベルになるとオンし、増幅トランジスタ203のソースを垂直出力線103に出力する。リセットトランジスタ202は、信号RESがハイレベルになるとオンし、フローティングディフュージョン部FD及び/又は光電変換部PDの電圧を電源電圧VDDにリセットする。図1の行走査回路114は、タイミング生成回路117の制御により、同一行の画素回路102には同一の信号TX、RES及びSELを出力する。
図1において、各列の垂直出力線103は、それぞれ、各列の画素回路102に共通に接続される。各列の列処理回路104は、それぞれ、各列の垂直出力線103に接続される。列処理回路104は、列アンプ回路105、スイッチ106、容量107、複数の比較器108−1〜108−n、複数のカウンタ109−1〜109−n、及びメモリ回路110を有する。メモリ回路110は、Sメモリ111及びNメモリ112を有する。
図3は、図1の列アンプ回路105の構成例を示す回路図である。列アンプ回路105は、電流源302、スイッチSW1、入力容量Ci、帰還容量Cf、スイッチSW2及び差動増幅器301を有する。電流源302は、垂直出力線103及びグランド電位ノード間に接続され、図2の増幅トランジスタ203と共にソースフォロワを構成する。スイッチSW1及び入力容量Ciの直列接続回路は、垂直出力線103及び差動増幅器301の負入力端子間に接続される。差動増幅器301の正入力端子には、基準電圧が入力される。帰還容量Cf及びスイッチSW2の並列接続回路は、差動増幅器301の負入力端子及び出力端子間に接続される。差動増幅器301は、反転増幅を行い、信号PIXを出力する。スイッチSW1及びSW2のオン/オフは、タイミング生成回路117により制御される。
図1において、参照信号生成回路115は、バッファ116を有し、時間に対してレベルが変化する1個の参照信号(ランプ信号)Vref_1及び複数のオフセット電圧(定電圧)Vref_2〜Vref_nを生成する。その際、参照信号生成回路115は、タイミング生成回路117から入力される信号sig3を基に、参照信号Vref_1の生成を開始する。バッファ116は、参照信号Vref_1をバッファリングして参照信号R1を出力する。n−1個のスイッチ106は、それぞれ、n−1個のオフセット電圧Vref_2〜Vref_nのノード及びn−1個の比較器108−2〜108−nに負入力端子間に接続され、タイミング生成回路117から入力する信号sig1によりオン/オフ制御される。n−1個の容量107は、それぞれ、n個の比較器108−1〜108−nの負入力端子間に接続される。n個の比較器108−1〜108−nの負入力端子には、それぞれ、n個の参照信号R1〜Rnが入力される。n個の比較器108−1〜108−nの正入力端子には、信号PIXが入力される。比較器108−1〜108−nは、それぞれ、信号PIXが参照信号R1〜Rnより大きい場合にはハイレベルを出力し、信号PIXが参照信号R1〜Rnより小さい場合にはローレベルを出力する。
n個のカウンタ109−1〜109−nは、タイミング生成回路117から入力される信号sig2に応じて、タイミング生成回路117から入力されるクロック信号CLKに同期したカウントを開始する。そして、n個のカウンタ109−1〜109−nは、それぞれ、n個の比較器108−1〜108−nの出力信号がハイレベルからローレベルに変化すると、カウントを停止する。この際、n個の比較器108−1〜108−nの出力信号うちの1個のみがハイレベルからローレベルに変化する。n個のカウンタ109−1〜109−nのうちでカウントが停止した1個のカウンタのカウント値は、タイミング生成回路117から入力される信号sig4に応じて、Sメモリ111又はNメモリ112に書き込まれる。列走査回路118は、各列の列処理回路104内のSメモリ111又はNメモリ112に記憶されている値を、順次、水平出力線113に出力する。
図4は、図1の固体撮像装置の駆動方法を示すタイミングチャートである。時刻t1では、信号RESがハイレベルであるので、リセットトランジスタ202がオンであり、フローティングディフュージョン部FDが電源電圧VDDにリセットされている。また、信号SELがハイレベルであるので、選択トランジスタ204がオンであり、垂直出力線103には、画素回路102がリセットされたノイズ信号が出力される。また、スイッチSW1及びSW2がオンし、差動増幅器301の負入力端子及び出力端子が短絡される。これにより、列アンプ回路105は、リセットモードになり、リセット信号PIXを出力する。
また、信号sig1のローレベルにより、スイッチ106がオンし、参照信号生成回路115は、電圧Vref_1〜Vref_nの生成を開始する。電圧Vref_1〜Vref_nは、オフセット電圧である。これにより、参照信号R1〜Rnは、複数レベルのオフセット電圧になる。
次に、時刻t2では、信号sig2及びsig3がハイレベルパルスになる。これにより、参照信号生成回路115は、時間に対してレベルが変化する参照信号(ランプ信号)Vref_1の生成を開始する。すると、参照信号R1も、参照信号Vref_1と同様に、時間に対してレベル変化を開始する。また、比較器108−1〜108−nの比較動作及びカウンタ109−1〜109−nのカウント動作が開始する。第1の比較器108−1は、参照信号R1がリセット信号PIXより小さい期間t2〜t3ではハイレベルを出力し、参照信号R1がリセット信号PIXより大きい期間t3〜t4ではローレベルを出力する。なお、比較器108−2〜108−nは、それぞれ、参照信号R2〜Rnがリセット信号PIXより大きいので、ローレベルの出力を維持する。
時刻t3において、第1のカウンタ109−1は、第1の比較器108−1の出力がハイレベルからローレベルに変化すると、カウント動作を停止する。
次に、時刻t4では、参照信号生成回路115は、時間に対してレベル変化する参照信号Vref_1の生成を終了し、オフセット電圧の信号Vref_1を生成する。参照信号R1も、信号Vref_1と同様に、定電圧になる。また、スイッチSW1がオフする。また、信号RESがローレベルになり、リセットスイッチ202がオフする。
次に、時刻t5では、信号sig4がハイレベルになり、カウント動作を停止した第1のカウンタ109−1のカウント値がNメモリ112に書き込まれる。このカウント値は、リセット信号PIXをアナログからデジタルに変換した値に相当する。また、スイッチSW2がオフし、列アンプ回路105はゲインモードになる。その後、信号TXがハイレベルになり、転送トランジスタ201がオンする。すると、光電変換部PDで光電変換された電荷がフローティングディフュージョン部FDに転送され、垂直出力線103には画素信号が出力される。
次に、時刻t6では、信号sig1がハイレベルになり、スイッチ106がオフする。また、信号sig4がローレベルになり、Nメモリ112への書き込みが終了する。また、信号TXがローレベルになり、転送スイッチ201がオフする。
次に、時刻t7では、スイッチSW1がオンし、列アンプ回路105は、垂直出力線103の画素信号を反転増幅し、画素信号PIXを出力する。この増幅のゲインは、Ci/Cfである。
次に、時刻t8では、信号sig2及びsig3がハイレベルパルスになる。これにより、参照信号生成回路115は、時間に対してレベルが変化する参照信号(ランプ信号)Vref_1の生成を開始する。すると、容量107の結合により、参照信号R1〜Rnは、時間に対してレベル変化を開始し、それぞれ、レベル変化の範囲が異なる参照信号となる。なお、参照信号R1〜Rnは、ランプ信号に限定されず、時間に対して階段状にレベルが変化する参照信号でもよい。また、比較器108−1〜108−nの比較動作及びカウンタ109−1〜109−nのカウント動作が開始する。第3の比較器108−3は、参照信号R3が画素信号PIXより小さい期間t8〜t9ではハイレベルを出力し、参照信号R3が画素信号PIXより大きい期間t9以降ではローレベルを出力する。なお、比較器108−4〜108−nは、それぞれ、参照信号R4〜Rnが画素信号PIXより大きいので、ローレベルの出力を維持する。比較器108−1及び108−2は、それぞれ、参照信号R1及びR2が画素信号PIXより小さいので、ハイレベルの出力を維持する。
時刻t9において、第3のカウンタ109−3は、第3の比較器108−3の出力がハイレベルからローレベルに変化すると、カウント動作を停止する。
その後、参照信号生成回路115は、時間に対してレベル変化する参照信号Vref_1の生成を終了し、例えば0Vのオフセット電圧の信号Vref_1〜Vref_nを出力する。これにより、参照信号R1〜Rnは、例えば0Vの定電圧になる。
次に、時刻t10では、信号sig1がローレベルになり、スイッチ106がオンする。また、信号sig4がハイレベルになり、カウント動作を停止した第3のカウンタ109−3のカウント値がSメモリ111に書き込まれる。このカウント値は、画素信号PIXをアナログからデジタルに変換した値に相当する。また、信号RESがハイレベルになり、リセットスイッチ202がオンし、信号PIXはリセットの信号になる。また、スイッチSW1がオフする。その後、Nメモリ112のカウント値及びSメモリ111のカウント値は、列走査回路118により、列毎に順次、垂直出力線113に読み出され、差分処理が行われ、画素信号のノイズ成分が除去される。
参照信号R1〜Rnのオフセット電圧サンプリング期間T1は、時刻t1〜t6である。参照信号R1〜Rnのホールド期間T3は、時刻t6〜t10である。リセット信号読み出し期間T2は、時刻t2〜t4である。画素信号読み出し期間T4は、時刻t8〜t10である。上記の行単位の処理をすべての行について行い、2次元画像を得る。
以上のように、参照信号生成回路115は、時間に対してレベルが変化する1個の参照信号R1を生成する。複数の比較器108−1〜108−nは、参照信号生成回路115により生成される1個の参照信号R1を基に、複数のオフセット電圧Vref_2〜Vref_nが付与された複数の参照信号R1〜Rnと画素信号PIXとを比較する。オフセット部は、複数の比較器108−1〜108−nの負入力端子間に接続される複数の容量107を有する。そのオフセット部は、参照信号生成回路115により生成される1個の参照信号R1に対して複数のオフセット電圧Vref_2〜Vref_nを付与することにより複数の参照信号R1〜Rnを生成して複数の比較器108−1〜108−nに出力する。複数の容量107は、複数のオフセット電圧Vref_2〜Vref_nを記憶する。複数の比較器108−1〜108−nは、画素信号PIXに対して複数の参照信号R1〜Rnを比較する。
本実施形態では、複数の比較器108−1〜108−nが、それぞれ、複数のレベル範囲の参照信号R1〜Rnと画素信号PIXとを同時に比較することにより、アナログ/デジタル変換処理の高速化及び高解像度化を両立させることができる。
(第2の実施形態)
図5は、本発明の第2の実施形態による固体撮像装置の構成例を示す図である。本実施形態(図5)は、第1の実施形態(図1)に対して、スイッチ106及び容量107を削除し、スイッチSW3,SW4、インバータ501及び容量502を追加したものである。以下、本実施形態が第1の実施形態と異なる点を説明する。インバータ501は、図6(C)に示すように、信号sig1を論理反転し、スイッチSW4の制御信号を生成する。バッファ116は、信号Vref_1をバッファリングした信号R1を出力する。第1の比較器108−1は、正入力端子が信号PIXの線に接続され、負入力端子が参照信号R1の線に接続される。
図6(A)、(B)及び(C)は、本発明の第2の実施形態の比較器の回路動作例を示す図である。比較器108−2〜108−nの正入力端子は、それぞれスイッチSW3によって信号PIXかVref_2〜Vref_nに接続され、負入力端子は、スイッチSW4を介して比較器出力と、また容量502を介して信号R1と接続されている。スイッチSW3は、図6(C)の信号sig1がローレベルの期間T11では、図6(A)に示すように、比較器108−2〜108−nの正入力端子をそれぞれ信号Vref_2〜Vref_nの線に接続する。信号Vref_2〜Vref_nは、相互に異なるオフセット電圧である。スイッチSW4は、インバータ501の出力信号がハイレベルの期間T11ではオンし、比較器108−2〜108−nの負入力端子及び出力端子を短絡する。これにより、容量502には、参照信号R1に対する信号Vref_2〜Vref_nのオフセット電圧及び比較器108−2〜108−nのオフセット電圧が記憶される。期間T11は、オフセット電圧のサンプリング期間である。
また、スイッチSW3は、図6(C)の信号sig1がハイレベルの期間T12では、図6(B)に示すように、比較器108−2〜108−nの正入力端子をそれぞれ信号PIXの線に接続する。スイッチSW4は、インバータ501の出力信号がローレベルの期間T12ではオフする。期間T12は、図4の期間T3に対応し、参照信号R1は時間に対してレベル変化する。参照信号R2〜Rnは、それぞれ、比較器108−2〜108−nの負入力端子の信号である。容量502には、参照信号R1と信号Vref_2〜Vref_n間のオフセット電圧が記憶されているので、参照信号R2〜Rnは、参照信号R1に対して、それぞれ、信号Vref_2〜Vref_nのオフセット電圧が加算された信号になる。第1の比較器108−1は、信号PIXと参照信号R1とを比較する。比較器108−2〜108−nは、それぞれ、信号PIXと参照信号R2〜Rnとを比較する。
以上のように、オフセット部は、参照信号R1と複数の比較器108−2〜108−nの負入力端子との間に接続された複数の容量502を有する。そのオフセット部は、参照信号R1に対して複数のオフセット電圧Vref_2〜Vref_nを付与することにより複数の参照信号R2〜Rnを生成して複数の比較器108−2〜108−nに出力する。複数の容量502は、複数の比較器108−2〜108−nの出力端子及び負入力端子が短絡された状態で複数のオフセット電圧Vref_2〜Vref_nを記憶する。その後、複数の容量502は、複数の比較器108−2〜108−nの出力端子及び入力端子が切断された状態で参照信号R1を入力する。複数の比較器108−1〜108−nは、参照信号生成回路115により生成される複数の参照信号R1〜Rnに対して、画素信号PIXを比較する。
本実施形態では、第1の実施形態と同様に、複数の比較器108−1〜108−nは、1個の参照信号R1を基に、複数のオフセット電圧Vref_2〜Vref_nが付与された複数の参照信号R1〜Rnと画素信号PIXとを比較する。
本実施形態では、複数の比較器108−1〜108−nが、それぞれ、参照信号R1〜Rnと画素信号PIXとを同時に比較することにより、アナログ/デジタル変換処理の高速化及び高解像度化を両立させることができる。
(第3の実施形態)
図7は、本発明の第3の実施形態による固体撮像装置の駆動方法を示すタイミングチャートである。以下、本実施形態が第1の実施形態と異なる点を説明する。期間T4では、複数の参照信号R1〜Rnは、各々のレベル範囲が相互に重複している領域701を有する。製造ばらつき等により、参照信号R1〜Rnのレベル範囲はばらつく場合がある。その場合でも、本実施形態によれば、複数の比較器108−1〜108−nの出力のうちのいずれもハイレベルからローレベルに反転しないことを防止でき、確実にアナログ/デジタル変換を行うことができる。
(第4の実施形態)
図8は、本発明の第4の実施形態による固体撮像装置の構成例を示す図である。本実施形態(図8)は、第2の実施形態(図5)に対して、第1の比較器108−1及び第1のカウンタ109−1を削除したものである。すべての比較器108−2〜108−nは、容量502により、参照信号R1に対してオフセット電圧Vref_2〜Vref_nを加算した参照信号R2〜Rnを入力し、画素信号PIXと比較する。ただし、この場合は、リセット信号読み出し期間T2でも、図6(C)のサンプリング期間T11及びホールド期間T12の動作を行う必要がある。本実施形態は、第2の実施形態と同様に、アナログ/デジタル変換処理の高速化及び高解像度化を両立させることができる。
(第5の実施形態)
図9は、本発明の第5の実施形態による固体撮像装置の構成例を示す図である。本実施形態(図9)は、第2の実施形態(図5)に対して、第1の比較器108−1及び第1のカウンタ109−1を削除したものである。すべての比較器108−2〜108−nは、容量502により、画素信号PIXに対してオフセット電圧Vref_2〜Vref_nを加算した画素信号P2〜Pnを入力し、参照信号R1と比較する。ただし、この場合は、リセット信号読み出し期間T2でも、図6(C)のサンプリング期間T11及びホールド期間T12の動作を行う必要がある。
図10は、本実施形態に係るタイミングチャートである。図4に示した動作では、期間T3に参照信号R1〜R4と画素信号PIXを比較していたのに対して、本実施形態では、期間T3において、画素信号PIXに複数のオフセット電圧を付与した画素信号P1〜P4と参照信号R1とを比較している。
図11は、図6に倣ってスイッチ制御の様子を示す図である。動作は図6と同様なので説明は省略する。
本実施形態は、第2の実施形態と同様に、アナログ/デジタル変換処理の高速化及び高解像度化を両立させることができる。
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
102 画素回路、115 参照信号生成回路、108−1〜108−n 比較器

Claims (15)

  1. 光電変換により画素信号を生成する画素回路と、
    時間に対してレベルが変化する参照信号を生成する参照信号生成回路と、
    前記参照信号生成回路により生成される参照信号にそれぞれ異なるオフセット電圧が付与された複数の参照信号と前記画素信号とを比較する、または、前記参照信号生成回路により生成される前記参照信号と、前記画素信号にそれぞれ異なるオフセット電圧が付与された複数の画素信号と、を比較する、複数の比較器と、
    前記複数の比較器に対応して設けられ、前記複数の比較器に入力される前記複数の参照信号また前記複数の画素信号を生成するための複数のスイッチ及び複数の容量と
    を有することを特徴とする固体撮像装置。
  2. 前記参照信号生成回路は、時間に対してレベルが変化する1個の参照信号を生成し、
    前記複数の比較器は、前複数の参照信号と前記光電変換により生成される前記画素信号とを比較することを特徴とする請求項1記載の固体撮像装置。
  3. 前記複数の比較器は、前記光電変換により生成される前記画素信号前記複数の参照信号を比較することを特徴とする請求項1に記載の固体撮像装置。
  4. 前記複数の容量は、前記複数の比較器の入力端子間に接続され前記複数の容量は、前記複数のオフセット電圧を記憶することを特徴とする請求項3記載の固体撮像装置。
  5. 前記複数の参照信号は、各々のレベル範囲が相互に重複していることを特徴とする請求項3または4記載の固体撮像装置。
  6. 前記複数の比較器は、前記参照信号生成回路により生成される前記参照信号前記複数の画素信号を比較することを特徴とする請求項2記載の固体撮像装置。
  7. 前記複数の容量は、前記画素回路の出力端子と前記複数の比較器の入力端子との間に接続され
    前記複数の容量は、前記複数の比較器の出力端子及び入力端子が短絡された状態で前記複数のオフセット電圧を記憶し、その後、前記複数の比較器の出力端子及び入力端子が切断された状態で前記画素信号を入力することを特徴とする請求項6記載の固体撮像装置。
  8. 光電変換により画素信号を生成する画素回路と、
    時間に対してレベルが変化する参照信号を生成する参照信号生成回路と、
    前記参照信号生成回路により生成される参照信号にそれぞれ異なるオフセット電圧が付与された複数の参照信号と前記画素信号とを比較する、または、前記参照信号生成回路により生成される前記参照信号と、前記画素信号にそれぞれ異なるオフセット電圧が付与された複数の画素信号と、を比較する、複数の比較器と
    を有し、
    前記参照信号生成回路により生成される前記参照信号のレベルの変化の開始から終了までの期間に、前記複数の比較器の出力信号のうちの1個のみレベルが変化することを特徴とする固体撮像装置。
  9. 前記複数の参照信号は、前記参照信号生成回路で生成された前記参照信号と同じ傾きを有することを特徴とする請求項1乃至8のいずれか1項に記載の固体撮像装置。
  10. 光電変換により画素信号を生成する画素回路と、
    時間に対してレベルが変化する1個の参照信号を生成する参照信号生成回路とを有する固体撮像装置の駆動方法であって、
    複数の比較器により、前記参照信号生成回路により生成される1個の参照信号にそれぞれ異なるオフセット電圧が付与された複数の参照信号と前記画素信号とを比較する、または、前記参照信号生成回路により生成される前記参照信号と、前記画素信号にそれぞれ異なるオフセット電圧が付与された複数の画素信号と、を比較するステップと、
    前記複数の比較器に対応して設けられる複数のスイッチ及び複数の容量により、前記複数の比較器に入力される前記複数の参照信号また前記複数の画素信号を生成するステップと
    を有することを特徴とする固体撮像装置の駆動方法。
  11. 光電変換により画素信号を生成する画素回路と、
    時間に対してレベルが変化する1個の参照信号を生成する参照信号生成回路とを有する固体撮像装置の駆動方法であって、
    複数の比較器により、前記参照信号生成回路により生成される1個の参照信号にそれぞれ異なるオフセット電圧が付与された複数の参照信号と前記画素信号とを比較する、または、前記参照信号生成回路により生成される前記参照信号と、前記画素信号にそれぞれ異なるオフセット電圧が付与された複数の画素信号と、を比較することにより、前記参照信号のレベルの変化の開始から終了までの期間に、前記複数の比較器の出力信号のうちの1個のみレベルが変化することを特徴とする固体撮像装置の駆動方法。
  12. 光電変換により画素信号を生成する画素回路と、
    時間に対してレベルが変化する参照信号を生成する参照信号生成回路と、
    第1信号にそれぞれ異なるオフセット電圧を付与して複数の第2信号を生成するオフセット部と、それぞれ、前記複数の第2信号のうちの1つと第3信号とを比較する複数の比較器と、前記画素回路で生成された画素信号が入力される第1ノードと、前記参照信号生成回路で生成された参照信号が入力される第2ノードと、を有する列処理回路と、
    を有し、
    前記オフセット部には、前記画素信号または前記参照信号が入力されることを特徴とする固体撮像装置。
  13. 前記第1信号は、前記参照信号生成回路により生成される前記参照信号であり、
    前記第2信号は、前記画素回路で生成される前記画素信号であることを特徴とする請求項12に記載の固体撮像装置。
  14. 前記列処理回路は、複数のスイッチ及び複数の容量を有し、
    前記複数のスイッチ及び容量は、前記参照信号生成回路で生成された前記参照信号に互いに異なるオフセットが付与された、複数の参照信号を生成することを特徴とする請求項12または13に記載の固体撮像装置。
  15. 前記第1信号は、時間に対してレベルが変化する信号であり、
    前記第2信号は、時間に対してレベルが変化する信号であり、
    前記第2信号の時間に対するレベルの変化は、前記第1信号の時間に対するレベルの変化と同じであることを特徴とする請求項12乃至14のいずれか1項に記載の固体撮像装置。
JP2013269556A 2013-12-26 2013-12-26 固体撮像装置及びその駆動方法 Active JP6362328B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013269556A JP6362328B2 (ja) 2013-12-26 2013-12-26 固体撮像装置及びその駆動方法
US14/556,476 US9838631B2 (en) 2013-12-26 2014-12-01 Solid state imaging device and method of driving solid state imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013269556A JP6362328B2 (ja) 2013-12-26 2013-12-26 固体撮像装置及びその駆動方法

Publications (3)

Publication Number Publication Date
JP2015126382A JP2015126382A (ja) 2015-07-06
JP2015126382A5 JP2015126382A5 (ja) 2017-02-09
JP6362328B2 true JP6362328B2 (ja) 2018-07-25

Family

ID=53483388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013269556A Active JP6362328B2 (ja) 2013-12-26 2013-12-26 固体撮像装置及びその駆動方法

Country Status (2)

Country Link
US (1) US9838631B2 (ja)
JP (1) JP6362328B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6274904B2 (ja) 2014-02-25 2018-02-07 キヤノン株式会社 固体撮像装置及び撮像システム
WO2016098590A1 (ja) * 2014-12-15 2016-06-23 ソニー株式会社 固体撮像装置および制御方法、並びに電子機器
US9961292B1 (en) * 2017-01-31 2018-05-01 Omnivision Technologies, Inc. Imaging sensor with amplifier having variable bias and increased output signal range
JP7050130B2 (ja) * 2019-10-18 2022-04-07 シャープ株式会社 固体撮像素子

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9619088D0 (en) * 1996-09-12 1996-10-23 Vlsi Vision Ltd Ofset cancellation in array image sensors
JP4720310B2 (ja) * 2005-06-17 2011-07-13 ソニー株式会社 固体撮像装置、固体撮像装置におけるad変換方法および撮像装置
JP4882652B2 (ja) 2006-10-06 2012-02-22 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP4774064B2 (ja) * 2008-02-07 2011-09-14 シャープ株式会社 A/d変換回路及び固体撮像装置
JP5304410B2 (ja) 2009-04-17 2013-10-02 ソニー株式会社 Ad変換装置、固体撮像素子、およびカメラシステム
KR101754131B1 (ko) * 2010-12-01 2017-07-06 삼성전자주식회사 샘플링 회로와 광감지 장치
JP5791338B2 (ja) * 2011-04-07 2015-10-07 キヤノン株式会社 固体撮像装置及びその駆動方法
US8648913B2 (en) * 2011-04-15 2014-02-11 Omnivision Technologies, Inc. Missing code redistribution in pipeline analog to digital converter
JP5804780B2 (ja) 2011-06-03 2015-11-04 キヤノン株式会社 固体撮像装置
WO2013099723A1 (ja) * 2011-12-27 2013-07-04 ソニー株式会社 撮像素子、撮像装置、電子機器および撮像方法
KR101949980B1 (ko) * 2012-04-03 2019-02-19 에스케이하이닉스 주식회사 이미지 센싱 장치
JP5923061B2 (ja) 2013-06-20 2016-05-24 キヤノン株式会社 固体撮像装置
JP2015029259A (ja) 2013-07-03 2015-02-12 キヤノン株式会社 撮像装置、撮像システム、センサおよび撮像装置の動作方法
JP2015015596A (ja) 2013-07-04 2015-01-22 キヤノン株式会社 撮像装置及びその駆動方法
JP6274904B2 (ja) 2014-02-25 2018-02-07 キヤノン株式会社 固体撮像装置及び撮像システム

Also Published As

Publication number Publication date
JP2015126382A (ja) 2015-07-06
US20150189203A1 (en) 2015-07-02
US9838631B2 (en) 2017-12-05

Similar Documents

Publication Publication Date Title
US9288415B2 (en) Solid-state imaging apparatus and imaging system
JP5858695B2 (ja) 固体撮像装置及び固体撮像装置の駆動方法
JP6735582B2 (ja) 撮像素子およびその駆動方法、および撮像装置
TWI694726B (zh) 攝像元件
JP6041500B2 (ja) 撮像装置、撮像システム、撮像装置の駆動方法、撮像システムの駆動方法
US9602751B2 (en) Imaging apparatus, imaging system, and method for reducing a difference in resolutions
JP2013009087A (ja) 撮像装置及びその駆動方法
US10785430B2 (en) Solid-state imaging device and imaging apparatus
US9204069B2 (en) Method for driving imaging apparatus, method for driving imaging system, imaging apparatus, and imaging system
JP6362328B2 (ja) 固体撮像装置及びその駆動方法
US20180295307A1 (en) Image sensing apparatus and control method therefor
JP2017055382A (ja) 撮像装置及び撮像システム
US10834353B2 (en) Image sensor and control method therefor, and image capturing apparatus
JP2018061230A (ja) 撮像装置、その駆動方法および撮像システム
US9906750B2 (en) Image pickup device driving method, image pickup device, and image pickup system using reset cancellation
JP6075899B2 (ja) 撮像素子及び撮像装置
JP6320435B2 (ja) 撮像装置および撮像システム
JP5786762B2 (ja) A/d変換回路、及び固体撮像装置
JP6370413B2 (ja) 撮像装置、撮像システム及び撮像装置の駆動方法
US9288412B2 (en) Image pickup apparatus, method for driving image pickup apparatus, image pickup system
JP2013141144A (ja) A/d変換回路、撮像素子、および電子機器
JP2016178436A (ja) 撮像装置及び撮像装置の駆動方法
JP2017228948A (ja) 撮像装置及びその制御方法、プログラム、記憶媒体

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161221

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180529

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180626

R151 Written notification of patent or utility model registration

Ref document number: 6362328

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151