JP2015029259A - 撮像装置、撮像システム、センサおよび撮像装置の動作方法 - Google Patents

Abstract

【課題】読出時間の不足による行の位置に応じたシェーディングを低減する。
【解決手段】撮像装置１は、複数の行および複数の列を構成するように複数の画素が配列された画素アレイ１０と、画素アレイから信号を読み出す読出部２０と、読出部を制御する制御部３０とを備える。読出部２０は、画素アレイにおける行を選択するための行選択部２２と、画素アレイにおける列を選択するための列選択部２６と、行選択部によって選択された行のうち列選択部によって選択された列の画素の信号を出力する出力部２４とを含む。画素アレイ１０は、出力部からの距離が互いに異なる複数のブロックを含む。制御部３０は、出力部からの距離が遠いブロックほど長い読出時間で信号の読み出しがなされるように、読出部が複数のブロックの各々から信号を読み出すための読出時間を制御する。
【選択図】図１

Description

本発明は、撮像装置、撮像システム、センサおよび撮像装置の動作方法に関する。

撮像装置では、行選択回路によって画素アレイの行が選択され、その選択された行の複数の画素から複数の列信号線に信号が出力され、列選択回路によって複数の列信号線が順に選択されながら１行の画素の信号が出力される。この動作が選択行を変更しながら複数の行について順に行われる。従来の撮像装置では、画素アレイの複数の行のいずれを選択する場合においても、信号の読出時間が一定であった。

特表2009-528721公報

しかしながら、画素アレイと、画素アレイから複数の列信号線に出力された信号を順に選択して出力する水平出力回路とを有する撮像装置において、水平出力回路から遠い行ほど信号の読出時間が不足しうる。このような問題は、画素アレイのサイズが数十センチメートルのような大きな撮像装置において、より顕著になる。行の位置に応じた読出時間の不足は、シェーディングを生じさせうる。

本発明は、発明者による上記の課題認識を契機としてなされたものであり、読出時間の不足による行の位置に応じたシェーディングを低減するために有利な技術を提供することを目的とする。

本発明の１つの側面は、撮像装置に係り、該撮像装置は、複数の行および複数の列を構成するように複数の画素が配列された画素アレイと、前記画素アレイから信号を読み出す読出部と、前記読出部を制御する制御部と、を備え、前記読出部は、前記画素アレイにおける行を選択するための行選択部と、前記画素アレイにおける列を選択するための列選択部と、前記行選択部によって選択された行のうち前記列選択部によって選択された列の画素の信号を出力する出力部と、を含み、前記画素アレイは、前記出力部からの距離が互いに異なる複数のブロックを含み、前記制御部は、前記出力部からの距離が遠いブロックほど長い読出時間で信号の読み出しがなされるように、前記読出部が前記複数のブロックの各々から信号を読み出すための読出時間を制御する。

本発明によれば、読出時間の不足による行の位置に応じたシェーディングを低減するために有利な技術が提供される。

本発明の１つの実施形態の撮像装置の構成を示す図。 画素の構成例を示す図。 読出部の構成例を示す図。 制御部の構成例を示す図。 本発明の１つの実施形態の撮像装置の動作例を示すタイミングチャート。 本発明の１つの実施形態の撮像システムの構成例を示す図。 読出部の他の構成例を示す図。 本発明の１つの実施形態としてのマルチチップ型センサの構成を示す図。 本発明の他の実施形態としてのマルチチップ型センサの構成を示す図。

以下、添付図面を参照しながら本発明を例示的な実施形態を通して説明する。

図１には、本発明の１つの実施形態の撮像装置１の構成が示されている。撮像装置１は、複数の行および複数の列を構成するように複数の画素１２が配列された画素アレイ１０と、画素アレイ１０から信号を読み出す読出部２０と、読出部２０を制御する制御部３０とを備えている。読出部２０は、行選択部２２と、出力部２４と、列選択部２６とを含みうる。行選択部２２は、画素アレイ１０における行を選択する。列選択部２６は、画素アレイ１０における列を選択する。出力部２４は、行選択部２２によって選択された行のうち列選択部２６によって選択された列の画素１２の信号を出力する。撮像装置１を構成するすべての要素が１つの基板に配置されてもよいし、撮像装置１を構成する複数の要素のうち画素アレイ１０以外の要素の全部または一部は、画素アレイ１０が配置された基板とは異なる基板に配置されてもよい。

画素アレイ１０の各画素１２は、行選択部２２から供給される行制御信号群Ｖｉ（画素アレイ１０はｎ行で構成され、ｉは１〜ｎであるものとする。）によって制御される。行制御信号群Ｖｉは、後述するように、例えば、転送制御信号ＴＸ、リセット制御信号ＲＳＴ、選択信号ＳＥＬを含みうる。行選択部２２によって選択された列の画素１２の信号は、列信号線ＣＳＬｊ（画素アレイ１０はｍ行で構成され、ｊは１〜ｍであるものとする。）に出力される。列信号線ＣＳＬｊには、寄生抵抗ｒ１および寄生容量ｃ１が存在する。また、列信号線ＣＳＬｊには、電流源１４が接続されている。

行選択部２２は、例えば、垂直シフトクロックＶＣＬＫに従って垂直シフトパルスをシフトさせる垂直シフトレジスタ２３を含む。垂直シフトレジスタ２３は、例えば、それぞれ垂直シフトクロックＶＣＬＫに同期して前段からのパルスを取り込む複数のレジスタ（例えばフリップフロップ）２２１を直列接続して構成されうる。垂直シフトレジスタ２３は、垂直シフト開始信号ＶＳＴに応答して、垂直シフトクロックＶＣＬＫに従って垂直シフトパルスをシフトさせる。行選択部２２は、垂直シフトレジスタ２３における垂直シフトパルスの位置に対応する行を選択する。垂直シフトクロックＶＣＬＫの伝送経路には、寄生抵抗ｒ２などの寄生負荷が存在する。

列選択部２６は、水平シフト開始信号ＨＳＴに応答して、水平シフトクロックＨＣＬＫに従って水平シフトパルスをシフトさせる動作を開始する水平シフトレジスタを含み、該水平シフトパルスの位置に対応する列を選択する。列の選択は、該当する列選択信号Ｈｊをアクティブレベルにすることによってなされる。

制御部３０は、垂直シフトクロックＶＣＬＫおよび垂直シフト開始信号ＶＳＴを行選択部２２に供給し、水平シフトクロックＨＣＬＫおよび水平シフト開始信号ＨＳＴを列選択部２６に供給する。撮像装置１は、水平シフトクロックＨＣＬＫおよび水平シフト開始信号ＨＳＴをそれぞれ出力するパッドを備えうる。

図２には、１つの画素１２の構成が例示されている。画素１２は、例えば、光電変換部（例えばフォトダイオード）１２１、転送トランジスタ１２２、フローティングディフュージョン１２４、リセットトランジスタ１２３、増幅トランジスタ１２５、選択トランジスタ１２６を含みうる。撮像装置１は、放射線を検出する放射線撮像装置として構成されてもよく、この場合、画素アレイ１０は、放射線を光に変換するシンチレータを備えうる。あるいは、各光電変換部１２１が放射線を直接に電荷に変換するように構成されてもよい。

光電変換部１２１において光電変換によって発生する電荷は、光電変換部１２１の電荷蓄積領域に蓄積される。転送トランジスタ１２２は、転送制御信号ＴＸがアクティブレベルになると、光電変換部１２１の電荷蓄積領域に蓄積された電荷をフローティングディフュージョン１２４に転送する。増幅トランジスタ１２５は、列信号線ＣＳＬｊに接続された電流源１４とともにソースフォロアを構成し、フローティングディフュージョン１２４の電位に応じた信号を列信号線ＣＳＬｊに出力する。リセットトランジスタ１２３は、リセット制御信号ＲＳＴがアクティブレベルになると、フローティングディフュージョン１２４の電位をリセットする。選択トランジスタ１２６は、選択信号ＳＥＬがアクティブレベルになると、増幅トランジスタ１２５と列信号線ＣＳＬｊとを接続する。選択信号ＳＥＬがアクティブレベルになることは、選択信号ＳＥＬが供給される行の画素が選択状態になることを意味する。

図３には、出力部２４の構成が例示されている。出力部２４は、例えば、水平信号線２２８と、行選択部２２によって選択された行の画素１２のうち列選択部２６によって選択された列の画素１２の信号を水平信号線２２８に出力する複数のスイッチ２２４とを含む。出力部２４はまた、水平信号線２２８に出力された信号を増幅するアンプ２２９を有してもよい。出力部２４はまた、列信号線ＣＳＬｊに出力される信号を処理する処理回路２２５を有してもよい。処理回路２２５は、例えば、ソースフォロア回路、サンプルホールド回路、バッファ回路または差動増幅回路でありうる。図３には、処理回路２２５がソースフォロア回路である例が示されている。図３に示された例では、処理回路２２５は、トランジスタ２２６および電流源２２７で構成されている。

図７には、処理回路２２５がサンプルホールド回路である例が示されている。サンプルホールド回路は、列信号線ＣＳＬｊに出力される信号をサンプルホールドするための容量素子ＣＰと、列信号線ＣＳＬｊと容量素子ＣＰとの間に設けられたスイッチＳＷとを含む。スイッチＳＷがオン状態にされることによって列信号線ＣＳＬｊと容量素子ＣＰとが接続され、列信号線ＣＳＬｊの信号が容量素子ＣＰに書き込まれる。スイッチＳＷがオン状態からオフ状態に遷移すると、その遷移までに容量素子ＣＰに書き込まれた信号が保持（即ち、ホールド）される。

ここで、処理回路２２５に加えてメモリを備えてよい。メモリを容量素子で構成する場合には、該容量素子をスイッチ２２４によって水平信号線２２８に接続して信号を出力した後に、水平信号線２２８の電位をリセットする必要がある。

前述のように、行選択部２２を構成する垂直シフトレジスタ２３における垂直シフトクロックＶＣＬＫの伝送経路には、寄生抵抗ｒ２などの寄生負荷が存在する。そのために、垂直シフトレジスタ２３を構成する個々のレジスタ２２１に供給される垂直シフトクロックＶＣＬＫの波形は、垂直シフトクロックＶＣＬＫの供給源である制御部３０からの距離に応じてなまる。具体的には、該距離に応じて１つのシフト動作（１つのレジスタ２２１から次のレジスタ２２１にパルスをシフトさせる動作）に要する時間が長くなる。よって、該距離に応じて、垂直シフトクロックＶＣＬＫの供給源である制御部３０における垂直シフトクロックＶＣＬＫの遷移タイミングから行が選択されるタイミングまでの遅延時間が長くなる。つまり、該距離に応じて読出動作のために使用することができる時間（つまり読出時間）が短くなる。制御部３０は、垂直シフトレジスタ２３を構成する最終段のレジスタ２２１よりも垂直シフトレジスタ２３を構成する初段のレジスタ２２１に近い位置に配置されている。

列信号線ＣＳＬｊには、寄生抵抗ｒ１および寄生容量ｃ１が存在する。よって、選択された行から出力部２４までの距離に応じて、当該行の画素から出力部２４に信号を伝達するために要する時間が長くなる。以上のような問題は、画素アレイのサイズが数十センチメートルのような大きな撮像装置において、より顕著になる。行の位置に応じた読出時間の不足は、シェーディングを生じさせうる。

そこで、この実施形態では、画素アレイ１０を出力部２４からの距離が互いに異なる複数のブロックに分けて、複数のブロックに対して互いに異なる読出時間が割り当てられている。より具体的には、制御部３０は、出力部２４からの距離が遠いブロックほど長い読出時間で信号の読み出しがなされるように、読出部２０が複数のブロックの各々から信号を読み出すための読出時間を制御する。以下、１つの例として、画素アレイ１０を、出力部２４に近い順に、第１ブロック、第２ブロック、第３ブロックの３つに分割した例を説明する。なお、画素アレイを最も多くの数のブロックに分割した場合には、１つのブロックは１つの行で構成される。つまり、各ブロックは、少なくとも１つの行で構成される。

図４には、制御部３０の構成が例示されている。制御部３０は、例えば、ブロック識別部３１０と、垂直制御部３２０と、水平制御部３３０と、基本信号発生部３４０とを含む。基本信号発生部３４０は、垂直シフト開始信号ＶＳＴ、基本クロックｍＶＣＬＫ、水平シフトクロックＨＣＬＫを発生する。

ブロック識別部３１０は、垂直シフト開始信号ＶＳＴに応答して、垂直シフトクロックＶＣＬＫに従ってカウント動作を行い、カウント値に基づいて画素アレイ１０における選択行が複数のブロックのいずれに属するかを識別する。ここで、カウント値は、行選択部２２によって選択される行の番号と一致する。ブロック識別部３１０は、行選択部２２によって選択される行が第１ブロックに属する場合には第１ブロック信号Ａ１をアクティブレベルにする。同様に、ブロック識別部３１０は、行選択部２２によって選択される行が第２ブロックに属する場合には第２ブロック信号Ａ２をアクティブレベルにする。同様に、ブロック識別部３１０は、行選択部２２によって選択される行が第３ブロックに属する場合には第３ブロック信号Ａ３をアクティブレベルにする。

垂直制御部３２０は、画素アレイ１０の複数のブロック（第１ブロック、第２ブロック、第３ブロック）のうち対応するブロックに応じた周期のクロックを発生する複数のクロック発生器３２１、３２２、３２３を含む。複数のクロック発生器３２１、３２２、３２３がそれぞれ発生したクロックは、第１〜第３ブロック信号Ａ１〜Ａ３によってそれぞれ制御されるスイッチ３２５〜３２７によって選択され、垂直シフトクロックＶＣＬＫとして出力される。

ここで、第１ブロックに対応するクロック発生器３２１が発生するクロックの周期をＶＰ１とする。また、第２ブロックに対応するクロック発生器３２２が発生するクロックの周期をＶＰ２とする。また、第３ブロックに対応するクロック発生器３２３が発生するクロックの周期をＶＰ３とする。この実施形態では、出力部２４からの距離が遠いブロックほど行選択部２２による行の選択時間が長くなるように、ＶＰ１＜ＶＰ２＜ＶＰ３を満たすようにクロック発生器３２１、３２２、３２３がそれぞれ発生するクロックの周期が定められている。これにより、出力部２４からの距離が遠いブロックほど長い読出時間で信号の読み出しがなされる。一例において、ＶＰ１、ＶＰ２、ＶＰ３は、αを正の数として、ＶＰ２＝ＶＰ１＋α、ＶＰ３＝ＶＰ１＋２αを満たすように定められうる。αは、例えば、ナノ秒のオーダーでありうる。

クロック発生器３２１は、例えば、基本信号発生部３４０が発生する垂直シフト開始信号ＶＳＴに応答してクロックの発生を開始するように構成されうる。一方、クロック発生器３２２および３２３は、ブロック識別信号Ａ２、Ａ３とそれぞれ同期したクロック発生開始信号Ａ２＿ｓｔ、Ａ３＿ｓｔに応答してクロックの発生を開始するように構成されうる。また、クロック発生器３２１、３２２、３２３は、例えば、基本信号発生部３４０が発生する基本クロックｍＶＣＬＫを分周する分周回路によって構成されうる。

水平制御部３３０は、複数のブロック（第１ブロック、第２ブロック、第３ブロック）のうち対応するブロックに応じたタイミング信号を発生する複数のタイミング信号発生器３３１、３３２、３３３を含む。複数のタイミング信号発生器３３１、３３２、３３３が発生した信号は、第１〜第３ブロック信号Ａ１〜Ａ３によってそれぞれ制御されるスイッチ３３５〜３３７によって選択され、水平シフト開始信号ＨＳＴとして出力される。

ここで、第１ブロックに対応するタイミング信号発生器３３１が発生するタイミング信号の発生時刻をｔ１とする。また、第２ブロックに対応するタイミング信号発生器３３２が発生するタイミング信号の発生時刻をｔ２とする。また、第３ブロックに対応するタイミング信号発生器３３３が発生するタイミング信号の発生時刻をｔ３とする。この実施形態では、出力部２４からの距離が遠いブロックほど行選択部２２による行の選択から水平シフト開始信号ＨＳＴの発生までの時間が長くなるように、タイミング信号発生器３３１、３３２、３３３が構成される。換言すると、出力部２４からの距離が遠いブロックほど行選択部２２による行の選択から当該行の最初の画素の信号の出力を出力部２４が開始するまでの時間が長くなるように、タイミング信号発生器３３１、３３２、３３３が構成される。具体的には、ｔ２がｔ１より遅く、ｔ３がｔ２より遅くなるように、タイミング信号発生器３３１、３３２、３３３が構成されている。これにより、出力部２４からの距離が遠いブロックほど長い読出時間で信号の読み出しがなされる。一例において、ｔ１、ｔ２、ｔ３は、βを正の数として、ｔ２＝ｔ１＋β、ｔ３＝ｔ１＋２βを満たすように定められうる。

タイミング信号発生器３３１、３３２、３３３は、例えば、基本信号発生部３４０が発生する水平シフトクロックＨＣＬＫをカウントするカウンタによって構成されうる。該カウンタは、垂直制御部３２０が発生する垂直シフトクロックＶＣＬＫに応答してカウントを開始するように構成されうる。あるいは、タイミング信号発生器３３１、３３２、３３３は、遅延素子などの他の回路要素によって構成されうる。

図５には、撮像装置１の動作方法が模式的に示されている。”第１ブロックの１行”は、第１ブロックの１つの行からの信号の読み出し動作を示している。”第２ブロックの１行”は、第２ブロックの１つの行からの信号の読み出し動作を示している。”第３ブロックの１行”は、第３ブロックの１つの行からの信号の読み出し動作を示している。

第１ブロックの行から信号を読み出すときの垂直シフトクロックＶＣＬＫの周期はＶＰ１である。また、第２ブロックの行から信号を読み出すときの垂直シフトクロックＶＣＬＫの周期はＶＰ２である。また、第３ブロックの行から信号を読み出すときの垂直シフトクロックＶＣＬＫの周期はＶＰ３である。前述のとおり、出力部２４からの距離が遠いブロックほど長い読出時間で信号の読み出しがなされるように、ＶＰ１＜ＶＰ２＜ＶＰ３の関係が満たされている。

第１ブロックの行から信号を読み出すときの垂直シフトクロックＶＣＬＫの立ち上がりから水平シフト開始信号ＨＳＴの発生までの時間は、ａｃｃ１である。第２ブロックの行から信号を読み出すときの垂直シフトクロックＶＣＬＫの立ち上がりから水平シフト開始信号ＨＳＴの発生までの時間は、ａｃｃ２である。第３ブロックの行から信号を読み出すときの垂直シフトクロックＶＣＬＫの立ち上がりから水平シフト開始信号ＨＳＴの発生までの時間は、ａｃｃ３である。出力部２４からの距離が遠いブロックほど長い読出時間で信号の読み出しがなされるように、ａｃｃ１＜ａｃｃ２＜ａｃｃ３の関係が満たされている。

ここで、処理回路２２５が図３に示された構成を有する場合、ａｃｃ１は第１ブロックについての読出時間であり、ａｃｃ２は第２ブロックについての読出時間であり、ａｃｃ３は第３ブロックについての読出時間である。一方、処理回路２２５は図７に示された構成を有する場合、垂直シフトクロックＶＣＬＫの立ち上がりなどの所定時刻からサンプリングが完了する時刻（即ち、スイッチＳＷがオン状態からオフ状態に遷移する時刻）までの時間が読出時間である。スイッチＳＷは、例えば、水平シフト開始信号ＨＳＴの立ち上がりに同期してオン状態からオフ状態に遷移するように制御されうる。

以上のように、この実施形態によれば、制御部３０は、出力部２４からの距離が遠いブロックほど長い読出時間で信号の読み出しがなされるように、読出部２０が複数のブロックの各々から信号を読み出すための読出時間を制御する。これによって、出力部２４からの距離が遠いブロックにおける読出時間の不足の問題が解決され、シェーディングを低減することができる。

図６には、本発明の１つの実施形態の撮像システム８００の構成が示されている。撮像システム８００は、例えば、光学部８１０、撮像モジュール８２０、記録・通信部８４０、タイミングコントローラ８５０、システムコントローラ８６０、再生・表示部８７０を含む。撮像モジュール８２０は、前述の撮像装置１と、撮像装置１から出力された画像信号を処理する処理部８３０とを含みうる。処理部８３０は、撮像装置１からパッドを通して出力される水平シフトクロックＨＣＬＫおよび水平シフト開始信号ＨＳＴに従って画像信号を取り込む。

光学部８１０は、撮像装置１の撮像面に被写体の像を形成する。撮像装置１は、タイミングコントローラ８５０からのタイミング信号に従って動作し、撮像面に形成された像に応じた信号を出力する。撮像装置１から出力された信号は、処理部８３０に提供され、処理部８３０が、プログラム等によって定められた方法に従って信号処理を行う。処理部８３０における処理によって生成された信号は、画像データとして記録・通信部８４０に送られる。記録・通信部８４０は、画像を形成するための信号を再生・表示部８７０に送り、再生・表示部８７０に動画や静止画像を再生・表示させる。記録・通信部８４０はまた、処理部８３０からの信号を受けて、システムコントローラ８６０と通信を行うほか、不図示の記録媒体に、画像を形成するための信号を記録する動作も行う。

システムコントローラ８６０は、撮像システム８００の動作を統括的に制御するものであり、光学部８１０、タイミングコントローラ８５０、記録・通信部８４０および再生・表示部８７０を制御する。また、システムコントローラ８６０は、例えば記録媒体である不図示の記憶装置を備えうる。該記憶装置には、撮像システム８００の動作を制御するために必要なプログラム等が記録されうる。また、システムコントローラ８６０は、例えばユーザの操作に応じて駆動モードを切り替える信号を撮像システム８００内の該当する要素に供給する。具体的な例としては、読み出す行やリセットする行の変更、電子ズームに伴う画角の変更や、電子防振に伴う画角のずらし等である。タイミングコントローラ８５０は、システムコントローラ８６０による制御に基づいて撮像装置１および処理部８３０の駆動タイミングを制御する。

図８には、本発明の１つの実施形態としてのマルチチップ型センサＭＣＳの構成が示されている。マルチチップ型センサＭＣＳは、複数の撮像装置（チップ）１の配列によって構成される。例えば、マルチチップ型センサＭＣＳは、複数の撮像装置１の２次元配列によって構成されうる。図８に示された例では、２行×３列を構成するように複数の撮像装置１が配列されている。ここで、複数の撮像装置１の配列における行（配列を構成する行）の方向は、各撮像装置１の画素アレイ１０における行の方向に一致する。また、複数の撮像装置１の配列における列（配列を構成する列）の方向は、各撮像装置１の画素アレイ１０における列の方向に一致する。

図８に示された例では、更に、列選択部２６と列選択部２６とによって画素アレイ１０が挟まれるように複数の撮像装置１が配置されている。換言すると、複数の撮像装置１の配列における各列において、第１の撮像装置１の行方向に沿った２つの辺のうち列選択部２６から遠い方の辺と第２の撮像装置１の行方向に沿った２つの辺のうち列選択部２６から遠い方の辺とが近接している。これによって、複数の撮像装置１の配列における画素の欠落を低減することができる。

図９（ａ）には、本発明の他の実施形態としてのマルチチップ型センサＭＣＳの構成が示されている。マルチチップ型センサＭＣＳは、複数の撮像装置（チップ）１の配列によって構成される。図９（ｂ）には、図９（ａ）に示されたマルチチップ型センサＭＣＳを構成する撮像装置（チップ）１の構成例が示されている。各撮像装置１は、複数行および複数列の画素アレイを構成するように配列された画素１２を有する。図９（ａ）、（ｂ）に示された例では、行選択部２２および列選択部２６が画素アレイの中に配置されている。行選択部２２は、複数の構成要素ＶＳＲの集合によって構成されている。各構成要素ＶＳＲは、光電変換部１２１と光電変換部１２１との間に配置されている。また、列選択部２６は、複数の構成要素ＨＳＲの集合によって構成されている。各構成要素ＨＳＲは、画素１２の中に配置されている。

図８、図９に示された例では、撮像装置１の列方向の長さは、撮像装置１の行方向の長さより長い。一例において、撮像装置１の列方向の長さは１５ｃｍ、撮像装置１の行方向の長さは２ｃｍである。このように、撮像装置１の列方向の長さが撮像装置１の行方向の長さより長い構成では、上記の実施形態に示されているように、列選択部２６から遠い行については、列選択部２６から近い行よりも、読出時間を長くするべきである。

１０：画素アレイ、２０：読出部、３０：制御部、２２：行選択部、２４：出力部、２６：列選択部

Claims (18)

1. 複数の行および複数の列を構成するように複数の画素が配列された画素アレイと、
   前記画素アレイから信号を読み出す読出部と、
   前記読出部を制御する制御部と、を備え、
   前記読出部は、
   前記画素アレイにおける行を選択するための行選択部と、
   前記画素アレイにおける列を選択するための列選択部と、
   前記行選択部によって選択された行のうち前記列選択部によって選択された列の画素の信号を出力する出力部と、を含み、
   前記画素アレイは、前記出力部からの距離が互いに異なる複数のブロックを含み、
   前記制御部は、前記出力部からの距離が遠いブロックほど長い読出時間で信号の読み出しがなされるように、前記読出部が前記複数のブロックの各々から信号を読み出すための読出時間を制御する、
   ことを特徴とする撮像装置。
2. 前記出力部は、水平信号線と、前記行選択部によって選択された行の画素のうち前記列選択部によって選択された列の画素の信号を前記水平信号線に出力する複数のスイッチとを含む、
   ことを特徴とする請求項１に記載の撮像装置。
3. 前記制御部は、前記出力部からの距離が遠いブロックほど前記行選択部による行の選択時間が長くなるように前記行選択部を制御する、
   ことを特徴とする請求項１又は２に記載の撮像装置。
4. 前記行選択部は、垂直シフトクロックに従って垂直シフトパルスをシフトさせる垂直シフトレジスタを含み、前記垂直シフトパルスの位置に対応する行を選択し、
   前記制御部は、前記行選択部が前記出力部からの距離が遠いブロックの行を選択するときほど前記垂直シフトクロックの周期を長くする、
   ことを特徴とする請求項１乃至３のいずれか１項に記載の撮像装置。
5. 前記垂直シフトクロックの供給源は、前記垂直シフトレジスタを構成する最終段のレジスタよりも前記垂直シフトレジスタを構成する初段のレジスタに近い位置に配置されている、
   ことを特徴とする請求項４に記載の撮像装置。
6. 前記制御部は、前記出力部からの距離が遠いブロックほど、前記行選択部による行の選択から当該行の最初の画素の信号の出力を前記出力部が開始するまでの時間が長くなるように前記列選択部を制御する、
   ことを特徴とする請求項１乃至５のいずれか１項に記載の撮像装置。
7. 前記列選択部は、前記制御部が発生する水平シフト開始信号に応答して、水平シフトクロックに従って水平シフトパルスをシフトさせる動作を開始する水平シフトレジスタを含み、前記水平シフトパルスの位置に対応する列を選択し、
   前記制御部は、前記行選択部が前記出力部からの距離が遠いブロックの行を選択するときほど前記行選択部による行の選択から前記水平シフト開始信号の発生までの時間を長くする、
   ことを特徴とする請求項１乃至６のいずれか１項に記載の撮像装置。
8. 前記制御部は、垂直制御部と、水平制御部とを含み、
   前記垂直制御部は、前記複数のブロックのうち対応するブロックに応じた周期のクロックを発生する複数のクロック発生器を含み、前記複数のクロック発生器のうち前記行選択部によって選択された行が属するブロックに対応するクロック発生器が発生するクロックを垂直シフトクロックとして前記行選択部に供給し、
   前記水平制御部は、前記複数のブロックのうち対応するブロックに応じた信号を発生する複数のタイミング信号発生器を含み、前記複数のタイミング信号発生器のうち前記行選択部によって選択された行が属するブロックに対応するタイミング信号発生器が発生するタイミング信号を水平シフト開始信号として前記列選択部に供給し、
   前記行選択部は、前記垂直シフトクロックに従って垂直シフトパルスをシフトさせる垂直シフトレジスタを含み、前記垂直シフトパルスの位置に対応する行を選択し、
   前記列選択部は、前記水平シフト開始信号に応答して、水平シフトクロックに従って水平シフトパルスをシフトさせる動作を開始する水平シフトレジスタを含み、前記水平シフトパルスの位置に対応する列を選択する、
   ことを特徴とする請求項１乃至３のいずれか１項に記載の撮像装置。
9. 前記複数のクロック発生器の各々は、分周回路を含む、
   ことを特徴とする請求項８に記載の撮像装置。
10. 前記複数のタイミング信号発生器の各々は、前記垂直シフトクロックに応答してカウント動作を開始するカウンタを含む、
    ことを特徴とする請求項８又は９に記載の撮像装置。
11. 前記水平シフト開始信号および前記水平シフトクロックをそれぞれ出力するパッドを更に備えることを特徴とする請求項８乃至１０のいずれか１項に記載の撮像装置。
12. 前記複数のブロックの各々は、少なくとも１つの行を含む、
    ことを特徴とする請求項１乃至１１のいずれか１項に記載の撮像装置。
13. 前記出力部は、前記行選択部によって選択された行のうち前記列選択部によって選択された列の画素の信号をサンプルホールドするサンプルホールド回路を含み、前記読出時間は、所定時刻から前記サンプルホールド回路によるサンプリングが完了する時刻までの時間である、
    ことを特徴とする請求項１乃至１２のいずれか１項に記載の撮像装置。
14. 請求項１乃至１３のいずれか１項に記載の撮像装置と、
    前記撮像装置から出力される信号を処理する処理部と、
    を備えることを特徴とする撮像システム。
15. 請求項１乃至１４のいずれか１項に記載の複数の撮像装置の配列を含むことを特徴とするセンサ。
16. 前記複数の撮像装置の各々は、列方向の長さが行方向の長さより長い、
    ことを特徴とする請求項１５に記載のセンサ。
17. 複数の撮像装置の配列における各列において、第１の前記撮像装置の行方向に沿った２つの辺のうち第１の前記撮像装置の前記列選択部から遠い方の辺と第２の前記撮像装置の行方向に沿った２つの辺のうち第２の前記撮像装置の前記列選択部から遠い方の辺とが近接している、
    ことを特徴とする請求項１５又は１６に記載のセンサ。
18. 複数の行および複数の列を構成するように複数の画素が配列された画素アレイと、前記画素アレイから信号を読み出す読出部とを備える撮像装置の動作方法であって、
    前記読出部は、前記画素アレイにおける行を選択するための行選択部と、前記画素アレイにおける列を選択するための列選択部と、前記行選択部によって選択された行のうち前記列選択部によって選択された列の画素の信号を出力する出力部とを含み、前記画素アレイは、前記出力部からの距離が互いに異なる複数のブロックを含み、
    前記動作方法は、前記出力部からの距離が遠いブロックほど長い読出時間で信号の読み出しがなされるように前記読出部による前記複数のブロックからの信号の読み出しを制御する、
    ことを特徴とする撮像装置の動作方法。