KR20150004755A - 이미지 센서, 촬상 시스템, 센서 및 이미지 센서의 동작 방법 - Google Patents

이미지 센서, 촬상 시스템, 센서 및 이미지 센서의 동작 방법

Info

Publication number
KR20150004755A
KR20150004755A KR1020140082321A KR20140082321A KR20150004755A KR 20150004755 A KR20150004755 A KR 20150004755A KR 1020140082321 A KR1020140082321 A KR 1020140082321A KR 20140082321 A KR20140082321 A KR 20140082321A KR 20150004755 A KR20150004755 A KR 20150004755A
Authority
KR
South Korea
Prior art keywords
row
signal
column
unit
image sensor
Prior art date
Application number
KR1020140082321A
Other languages
English (en)
Inventor
유키오 아라오카
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR20150004755A publication Critical patent/KR20150004755A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H04N25/677—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction for reducing the column or line fixed pattern noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

이미지 센서는 화소 어레이와, 상기 화소 어레이로부터 신호를 판독하도록 구성되는 판독부와, 상기 판독부를 제어하는 제어부를 구비한다. 상기 판독부는, 상기 화소 어레이 내의 행을 선택하는 행 선택부와, 상기 화소 어레이 내의 열을 선택하는 열 선택부와, 상기 행 선택부에 의해 선택된 행의 화소 중 상기 열 선택부에 의해 선택된 열에 대응하는 화소로부터 신호를 출력하는 출력부를 포함한다. 상기 화소 어레이는 상기 출력부로부터 거리가 다른 블록을 포함하고, 상기 제어부는, 상기 출력부로부터의 거리가 멀어질수록 보다 긴 판독 기간에 블록으로부터 신호를 판독하도록, 상기 판독부에 의해 상기 블록으로부터 신호를 판독하는 데에 필요한 판독 기간을 제어한다.

Description

이미지 센서, 촬상 시스템, 센서 및 이미지 센서의 동작 방법{IMAGE SENSOR, IMAGING SYSTEM, SENSOR, AND OPERATION METHOD FOR IMAGE SENSOR}
본 발명은 이미지 센서, 촬상 시스템, 센서 및 이미지 센서의 동작 방법에 관한 것이다.
이미지 센서에서는, 행 선택 회로에 의해 화소 어레이의 행이 선택되고, 그 선택된 행의 복수의 화소로부터 복수의 열 신호선에 신호가 출력된다. 그 후에, 열 선택 회로에 의해 복수의 열 신호선이 순서대로 선택되면서 1행의 화소로부터 신호가 출력된다. 이미지 센서는 선택될 행을 변경하면서 복수의 행에 대해서 이러한 동작을 순서대로 행한다. 종래의 이미지 센서에서는, 화소 어레이의 복수의 행으로부터 어떠한 행이 선택되는지에 관계없이, 신호의 판독 기간이 일정했다.
그러나, 화소 어레이와, 화소 어레이로부터 복수의 열 신호선에 출력된 신호를 순서대로 선택해서 출력하는 수평 출력 회로를 포함하는 이미지 센서에서, 수평 출력 회로로부터 거리가 멀어질수록 판독 기간이 부족하게 될 수 있다. 이러한 문제는, 화소 어레이의 사이즈가 수십 cm와 같이 큰 이미지 센서에서 보다 현저해 진다. 행의 위치에 따른 판독 기간의 부족은 셰이딩(shading)을 발생시킬 수 있다.
본 발명은 행 위치에 따른 판독 기간의 부족에 기인하는 셰이딩을 감소시키는 데에 유리한 기술을 제공한다.
본 발명의 제1 측면은, 복수의 행 및 복수의 열을 구성하도록 복수의 화소가 배열된 화소 어레이와, 상기 화소 어레이로부터 신호를 판독하도록 구성되는 판독부와, 상기 판독부를 제어하도록 구성되는 제어부를 포함하고, 상기 판독부는, 상기 화소 어레이 내의 행을 선택하도록 구성되는 행 선택부와, 상기 화소 어레이 내의 열을 선택하도록 구성되는 열 선택부와, 상기 행 선택부에 의해 선택된 행의 화소 중 상기 열 선택부에 의해 선택된 열에 대응하는 화소로부터 신호를 출력하도록 구성되는 출력부를 포함하고, 상기 화소 어레이는 상기 출력부로부터 거리가 서로 다른 복수의 블록을 포함하고, 상기 제어부는, 상기 출력부로부터의 거리가 멀어질수록 보다 긴 판독 기간에 블록으로부터 신호를 판독하도록, 상기 판독부에 의해 상기 복수의 블록으로부터 신호를 판독하는 데에 필요한 판독 기간을 제어하는 이미지 센서를 제공한다.
본 발명의 제2 측면은, 본 발명의 상기 제1 측면에서 규정된 이미지 센서와, 상기 이미지 센서로부터 출력되는 신호를 처리하도록 구성되는 처리부를 포함하는 촬상 시스템을 제공한다.
본 발명의 제3 측면은, 본 발명의 상기 제1 측면에서 규정된 복수의 이미지 센서의 어레이를 포함하는 센서를 제공한다.
본 발명의 제4 측면은, 복수의 행 및 복수의 열을 구성하도록 복수의 화소가 배열된 화소 어레이와, 상기 화소 어레이로부터 신호를 판독하도록 구성되는 판독부를 포함하는 이미지 센서의 동작 방법이며, 상기 판독부는, 상기 화소 어레이 내의 행을 선택하도록 구성되는 행 선택부와, 상기 화소 어레이 내의 열을 선택하도록 구성되는 열 선택부와, 상기 행 선택부에 의해 선택된 행의 화소 중 상기 열 선택부에 의해 선택된 열에 대응하는 화소로부터 신호를 출력하도록 구성되는 출력부를 포함하고, 상기 화소 어레이는 상기 출력부로부터의 거리가 다른 복수의 블록을 포함하고, 상기 동작 방법은, 상기 출력부로부터의 거리가 멀어질수록 보다 긴 판독 기간에 블록으로부터 신호를 판독하도록, 상기 판독부에 의해 상기 복수의 블록으로부터 신호를 판독하는 데에 필요한 판독 기간을 제어하는 단계를 포함하는 이미지 센서의 동작 방법을 제공한다.
본 발명의 추가적인 특징은 첨부된 도면을 참조하여 아래의 예시적인 실시 형태의 설명으로부터 명확해질 것이다.
도 1은 본 발명의 일 실시 형태의 이미지 센서의 구성을 도시하는 회로도.
도 2는 화소의 구성예를 도시하는 회로도.
도 3은 판독부의 구성예를 도시하는 회로도.
도 4는 제어부의 구성예를 도시하는 블록도.
도 5는 본 발명의 일 실시 형태의 이미지 센서의 동작예를 나타내는 타이밍차트.
도 6은 본 발명의 일 실시 형태의 촬상 시스템의 구성예를 도시하는 블록도.
도 7은 판독부의 다른 구성예를 도시하는 회로도.
도 8은 본 발명의 일 실시 형태의 멀티 칩 센서의 구성을 도시하는 도면.
도 9a 및 도 9b는 본 발명의 다른 실시 형태의 멀티 칩 센서의 구성을 도시하는 도면.
이하, 첨부 도면을 참조하면서 본 발명의 예시적인 실시 형태를 설명한다.
도 1에는 본 발명의 일 실시 형태의 이미지 센서(1)의 구성이 나타나 있다. 이미지 센서(1)는 복수의 행 및 복수의 열을 구성하도록 복수의 화소(12)가 배열된 화소 어레이(10)와, 화소 어레이(10)로부터 신호를 판독하는 판독부(20)와, 판독부(20)를 제어하는 제어부(30)를 포함한다. 판독부(20)는 행 선택부(22)와, 출력부(24)와, 열 선택부(26)를 포함할 수 있다. 행 선택부(22)는 화소 어레이(10) 내의 행을 선택한다. 열 선택부(26)는 화소 어레이(10) 내의 열을 선택한다. 출력부(24)는 행 선택부(22)에 의해 선택된 행의 화소(12) 중 열 선택부(26)에 의해 선택된 열에 대응하는 화소(12)로부터의 신호를 출력한다. 이미지 센서(1)를 구성하는 모든 요소가 1개의 기판에 배치되어도 되고, 이미지 센서(1)를 구성하는 복수의 요소 중 화소 어레이(10) 이외의 요소의 전부 또는 일부가 화소 어레이(10)가 배치된 기판과는 다른 기판에 배치되어도 된다.
화소 어레이(10)의 각 화소(12)는 행 선택부(22)로부터 공급되는 행 제어 신호 군 Vi(화소 어레이(10)는 n행으로 구성되며, i는 1 내지 n인 것으로 한다)에 의해 제어된다. 행 제어 신호 군 Vi는, 후술하는 바와 같이, 예를 들면, 전송 제어 신호 TX, 리셋 제어 신호 RST, 선택 신호 SEL을 포함할 수 있다. 행 선택부(22)에 의해 선택된 열의 화소(12)로부터의 신호는, 열 신호선 CSLj(화소 어레이(10)는 m행으로 구성되며, j는 1 내지 m인 것으로 한다)에 출력된다. 열 신호선 CSLj는 기생 저항 r1 및 기생 용량 c1을 가진다. 열 신호선 CSLj에는 전류원(14)이 접속된다.
행 선택부(22)는, 예를 들면, 수직 시프트 클럭 VCLK에 따라서 수직 시프트 펄스를 시프트시키는 수직 시프트 레지스터(23)를 포함한다. 수직 시프트 레지스터(23)는 수직 시프트 클럭 VCLK에 동기화되어 전단으로부터의 펄스를 수신하는 복수의 레지스터(예를 들면, 플립 플롭)(221)를 직렬접속해서 구성될 수 있다. 수직 시프트 레지스터(23)는 수직 시프트 개시 신호 VST에 응답하여 수직 시프트 클럭 VCLK에 따라서 수직 시프트 펄스를 시프트시킨다. 행 선택부(22)는 수직 시프트 레지스터(23)에서의 수직 시프트 펄스의 위치에 대응하는 행을 선택한다. 수직 시프트 클럭 VCLK의 전송 경로에는 기생 저항 r2 등의 기생 부하가 존재한다.
열 선택부(26)는 수평 시프트 개시 신호 HST에 응답하여, 수평 시프트 클럭 HCLK에 따라서 수평 시프트 펄스를 시프트시키는 동작을 개시하는 수평 시프트 레지스터를 포함하고, 그 수평 시프트 펄스의 위치에 대응하는 열을 선택한다. 열 선택부(26)는 해당하는 열 선택 신호 Hj를 액티브 레벨로 설정함으로써 열을 선택한다.
제어부(30)는 수직 시프트 클럭 VCLK 및 수직 시프트 개시 신호 VST를 행 선택부(22)에 공급하고, 수평 시프트 클럭 HCLK 및 수평 시프트 개시 신호 HST를 열 선택부(26)에 공급한다. 이미지 센서(1)는 수평 시프트 클럭 HCLK 및 수평 시프트 개시 신호 HST를 각각 출력하는 패드를 포함할 수 있다.
도 2에는 1개의 화소(12)의 구성이 예시된다. 화소(12)는, 예를 들면, 광전 변환부(예를 들면, 포토다이오드)(121), 전송 트랜지스터(122), 플로팅 디퓨전(124), 리셋 트랜지스터(123), 증폭 트랜지스터(125), 선택 트랜지스터(126)를 포함할 수 있다. 이미지 센서(1)는 방사선을 검출하는 방사선 촬상 장치로서 구성되어도 된다. 이 경우, 화소 어레이(10)는 방사선을 광으로 변환하는 신틸레이터를 포함할 수 있다. 혹은, 각 광전 변환부(121)가 방사선을 직접 전하로 변환하도록 구성되어도 된다.
광전 변환부(121)에서 광전 변환에 의해 발생하는 전하는, 광전 변환부(121)의 전하 축적 영역에 축적된다. 전송 트랜지스터(122)는, 전송 제어 신호 TX가 액티브 레벨이 되면, 광전 변환부(121)의 전하 축적 영역에 축적된 전하를 플로팅 디퓨전(124)에 전송한다. 증폭 트랜지스터(125)는, 열 신호선 CSLj에 접속된 전류원(14)과 함께 소스 팔로워를 구성하고, 플로팅 디퓨전(124)의 전위에 따른 신호를 열 신호선 CSLj에 출력한다. 리셋 트랜지스터(123)는, 리셋 제어 신호 RST가 액티브 레벨이 되면, 플로팅 디퓨전(124)의 전위를 리셋한다. 선택 트랜지스터(126)는, 선택 신호 SEL이 액티브 레벨이 되면, 증폭 트랜지스터(125)와 열 신호선 CSLj를 접속한다. 선택 신호 SEL이 액티브 레벨이 되는 것은, 선택 신호 SEL이 공급되는 행의 화소가 선택 상태로 설정되는 것을 의미한다.
도 3에는 출력부(24)의 구성이 예시된다. 출력부(24)는, 예를 들면, 수평 신호선(228)과, 행 선택부(22)에 의해 선택된 행의 화소(12) 중 열 선택부(26)에 의해 선택된 열에 대응하는 화소(12)로부터의 신호를 각각 출력하는 복수의 스위치(224)를 포함한다. 또한, 출력부(24)는 수평 신호선(228)에 출력된 신호를 증폭하는 증폭기(229)를 포함해도 된다. 또한, 출력부(24)는 열 신호선 CSLj에 출력되는 신호를 처리하는 처리 회로(225)를 포함해도 된다.
처리 회로(225)는, 예를 들면, 소스 팔로워 회로, 샘플/홀드 회로, 버퍼 회로 또는 차동 증폭 회로일 수 있다. 도 3에는, 처리 회로(225)가 소스 팔로워 회로인 경우가 나타나 있다. 도 3에 나타난 예에서는, 처리 회로(225)는 트랜지스터(226) 및 전류원(227)을 포함한다.
도 7에는, 처리 회로(225)가 샘플/홀드 회로인 경우가 나타나 있다. 샘플/홀드 회로는 열 신호선 CSLj에 출력되는 신호를 샘플/홀드하기 위한 용량 소자 CP와, 열 신호선 CSLj와 용량 소자 CP 사이에 마련되어진 스위치 SW를 포함한다. 스위치 SW가 온 상태로 되면, 열 신호선 CSLj와 용량 소자 CP가 접속된다. 열 신호선 CSLj의 신호는 용량 소자 CP에 기입된다. 스위치 SW가 온 상태로부터 오프 상태로 천이하면, 그 천이가 이루어질 때까지 용량 소자 CP에 기입된 신호가 유지된다.
출력부(24)는 처리 회로(225) 이외에 메모리를 포함해도 된다. 메모리를 용량 소자로 구성할 경우에는, 그 용량 소자를 스위치(224)를 통해 수평 신호선(228)에 접속해서 신호를 출력한 후에, 수평 신호선(228)의 전위를 리셋할 필요가 있다.
전술한 바와 같이, 행 선택부(22)를 구성하는 수직 시프트 레지스터(23)에서의 수직 시프트 클럭 VCLK의 전송 경로에는, 기생 저항 r2 등의 기생 부하가 존재한다. 그 때문에, 수직 시프트 레지스터(23)를 구성하는 각각의 레지스터(221)에 공급되는 수직 시프트 클럭 VCLK의 파형은, 수직 시프트 클럭 VCLK의 공급원인 제어부(30)로부터의 거리에 따라서 둔해진다. 보다 구체적으로는, 그 거리에 따라서 1개의 시프트 동작(1개의 레지스터(221)로부터 다음 레지스터(221)까지 펄스를 시프트시키는 동작)에 필요로 하는 시간이 길어진다. 따라서, 그 거리에 따라서, 수직 시프트 클럭 VCLK의 공급원인 제어부(30)에서의 수직 시프트 클럭 VCLK의 천이 타이밍으로부터 행이 선택되는 타이밍까지의 지연 시간이 길어진다. 즉, 그 거리에 따라서 판독 동작에 사용할 수 있는 시간(즉, 판독 기간)이 짧아진다. 제어부(30)는 수직 시프트 레지스터(23)의 최종 단의 레지스터(221)보다 수직 시프트 레지스터(23)의 최초 단의 레지스터(221)에 가까운 위치에 배치된다.
열 신호선 CSLj에는 기생 저항 r1 및 기생 용량 c1이 존재한다. 따라서, 선택된 행으로부터 출력부(24)까지의 거리에 따라서, 해당 행의 화소로부터 출력부(24)에 신호를 전달하는 데에 필요한 시간이 길어진다. 이상과 같은 문제는, 화소 어레이의 사이즈가 수십 cm로 큰 이미지 센서에서 보다 현저해진다. 행의 위치에 따른 판독 기간의 부족은 셰이딩을 발생시킬 수 있다.
따라서, 이 실시 형태에서는, 화소 어레이(10)를 출력부(24)로부터의 거리가 서로 다른 복수의 블록으로 나누고, 복수의 블록에 대하여 서로 다른 판독 기간이 할당된다. 보다 구체적으로는, 제어부(30)는, 출력부(24)로부터의 거리가 멀어지면 보다 긴 판독 기간에 판독부(20)가 블록으로부터 신호를 판독하도록, 판독부(20)가 각각의 블록으로부터 신호를 판독하는 판독 기간을 제어한다. 이하, 화소 어레이(10)를 출력부(24)에 가까운 순서대로 3개의 블록, 즉, 제1 블록, 제2 블록, 제3 블록으로 분할한 예를 설명한다. 화소 어레이를 가장 많은 수의 블록으로 분할했을 경우에는, 각 블록은 1개의 행으로 구성된다. 즉, 각 블록은, 적어도 1개의 행으로 구성된다.
도 4에는 제어부(30)의 구성이 예시된다. 제어부(30)는, 예를 들면, 블록 식별부(310)와, 수직 제어부(320)와, 수평 제어부(330)와, 기본 신호 발생부(340)를 포함한다. 기본 신호 발생부(340)는 수직 시프트 개시 신호 VST, 기본 클럭 mVCLK, 수평 시프트 클럭 HCLK를 발생시킨다.
블록 식별부(310)는 수직 시프트 개시 신호 VST에 응답하여, 수직 시프트 클럭 VCLK에 따라 카운트 동작을 행하고, 그 카운트 값에 근거해서 화소 어레이(10) 내의 선택 행을 복수의 블록 중 특정한 하나에 속하는 행으로서 식별한다. 여기서, 카운트 값은 행 선택부(22)에 의해 선택되는 행의 번호와 일치한다. 블록 식별부(310)는, 행 선택부(22)에 의해 선택되는 행이 제1 블록에 속할 경우에는 제1 블록 신호 A1을 액티브 레벨로 설정한다. 마찬가지로, 블록 식별부(310)는, 행 선택부(22)에 의해 선택되는 행이 제2 블록에 속할 경우에는 제2 블록 신호 A2를 액티브 레벨로 설정한다. 마찬가지로, 블록 식별부(310)는, 행 선택부(22)에 의해 선택되는 행이 제3 블록에 속할 경우에는 제3 블록 신호 A3을 액티브 레벨로 설정한다.
수직 제어부(320)는, 화소 어레이(10)의 복수의 블록(제1 블록, 제2 블록, 제3 블록) 중 대응하는 블록에 따른 주기의 클럭을 발생시키는 복수의 클럭 발생기(321, 322, 323)를 포함한다. 각각의 클럭 발생기(321, 322, 323)에 의해 발생된 클럭은, 제1 내지 제3 블록 신호 A1 내지 A3에 의해 각각 제어되는 스위치(325 내지 327)에 의해 선택되고, 수직 시프트 클럭 VCLK로서 출력된다.
여기서, 제1 블록에 대응하는 클럭 발생기(321)에 의해 발생되는 클럭의 주기를 VP1이라고 한다. 또한, 제2 블록에 대응하는 클럭 발생기(322)에 의해 발생되는 클럭의 주기를 VP2라고 한다. 또한, 제3 블록에 대응하는 클럭 발생기(323)에 의해 발생되는 클럭의 주기를 VP3이라고 한다. 이 실시 형태에서는, 출력부(24)로부터의 거리가 먼 블록에 대하여 행 선택부(22)에 의해 요구되는 행의 선택 시간이 길어지게 하기 위해, VP1<VP2<VP3을 충족시키도록 클럭 발생기(321, 322, 323)에 의해 각각 발생되는 클럭의 주기가 정해져 있다. 이에 의해, 출력부(24)로부터의 거리가 먼 블록으로부터의 신호를 판독하는 데에 필요한 판독 기간이 길어진다. 예를 들면, VP1, VP2, VP3은, α가 양의 수일 경우, VP2=VP1+α, VP3=VP1+2α를 충족시키도록 설정할 수 있다. 예를 들면, α는 ns의 오더일 수 있다.
클럭 발생기(321)는, 예를 들면, 기본 신호 발생부(340)에 의해 발생되는 수직 시프트 개시 신호 VST에 응답해서 클럭의 발생을 개시하도록 구성될 수 있다. 한편, 클럭 발생기(322 및 323)는 블록 식별 신호 A2, A3과 각각 동기화된 클럭 발생 개시 신호 A2_st, A3_st에 응답해서 클럭의 발생을 개시하도록 구성될 수 있다. 또한, 클럭 발생기(321, 322, 323)는, 예를 들면, 기본 신호 발생부(340)에 의해 발생되는 기본 클럭 VCLK를 분주(frequency-divide)하는 분주 회로에 의해 구성될 수 있다.
수평 제어부(330)는, 복수의 블록(제1 블록, 제2 블록, 제3 블록) 중 대응하는 블록에 따른 타이밍 신호를 발생시키는 복수의 타이밍 신호 발생기(331, 332, 333)를 포함한다. 타이밍 신호 발생기(331, 332, 333)에 의해 발생된 신호는, 제1 내지 제3 블록 신호 A1 내지 A3에 의해 각각 제어되는 스위치(335 내지 337)에 의해 선택되고, 수평 시프트 개시 신호 HST로서 출력된다.
여기서, 제1 블록에 대응하는 타이밍 신호 발생기(331)에 의해 발생되는 타이밍 신호의 발생 시간을 t1이라고 하고, 제2 블록에 대응하는 타이밍 신호 발생기(332)에 의해 발생되는 타이밍 신호의 발생 시간을 t2라고 하고, 제3 블록에 대응하는 타이밍 신호 발생기(333)에 의해 발생되는 타이밍 신호의 발생 시간을 t3이라고 한다. 이 실시 형태에서는, 출력부(24)로부터의 거리가 먼 대응 블록에 대하여 행 선택부(22)에 의한 행의 선택으로부터 수평 시프트 개시 신호 HST의 발생까지의 시간이 길어지도록 타이밍 신호 발생기(331, 332, 333)가 구성된다. 환언하면, 출력부(24)로부터의 거리가 먼 대응 블록에 대하여, 행 선택부(22)에 의한 행의 선택 시로부터 해당 행의 최초의 화소로부터의 신호의 출력을 출력부(24)가 개시할 때까지의 시간이 길어지도록, 타이밍 신호 발생기(331, 332, 333)가 구성된다. 보다 구체적으로는, t2가 t1보다 늦게, t3가 t2보다 늦어지도록 타이밍 신호 발생기(331, 332, 333)가 구성된다. 이에 의해, 출력부(24)로부터의 거리가 멀어질수록, 판독부(20)가 보다 긴 판독 기간에 블록으로부터 신호를 판독하게 된다. 예를 들면, t1, t2, t3은, β가 양의 수일 경우, t2=t1+β, t3=t1+2β를 충족시키도록 설정될 수 있다.
타이밍 신호 발생기(331, 332, 333)는, 예를 들면, 기본 신호 발생부(340)에 의해 발생되는 수평 시프트 클럭 HCLK를 카운트하는 카운터로부터 구성될 수 있다. 이 카운터는, 수직 제어부(320)에 의해 발생되는 수직 시프트 클럭 VCLK에 응답해서 카운트를 개시하도록 구성될 수 있다. 혹은, 타이밍 신호 발생기(331, 332, 333)는 지연 소자 등의 다른 회로 요소로부터 구성될 수 있다.
도 5에는 이미지 센서(1)의 동작 방법이 나타나 있다. "제1 블록의 1행"은 제1 블록의 1개의 행으로부터의 신호의 판독 동작을 나타내고 있다. "제2 블록의 1행"은 제2 블록의 1개의 행으로부터의 신호의 판독 동작을 나타내고 있다. "제3 블록의 1행"은 제3 블록의 1개의 행으로부터의 신호의 판독 동작을 나타내고 있다.
제1 블록의 행으로부터 신호를 판독할 때의 수직 시프트 클럭 VCLK의 주기는 VP1이다. 제2 블록의 행으로부터 신호를 판독할 때의 수직 시프트 클럭 VCLK의 주기는 VP2이다. 제3 블록의 행으로부터 신호를 판독할 때의 수직 시프트 클럭 VCLK의 주기는 VP3이다. 전술한 바와 같이, 출력부(24)로부터의 거리가 멀어질수록 더 긴 판독 기간에 블록으로부터 신호를 판독하도록, VP1<VP2<VP3의 관계가 충족된다.
제1 블록의 행으로부터 신호를 판독할 때의 수직 시프트 클럭 VCLK의 상승 에지로부터 수평 시프트 개시 신호 HST의 발생까지의 시간을 acc1이라고 하고, 제2 블록의 행으로부터 신호를 판독할 때의 수직 시프트 클럭 VCLK의 상승 에지로부터 수평 시프트 개시 신호 HST의 발생까지의 시간을 acc2라고 하고, 제3 블록의 행으로부터 신호를 판독할 때의 수직 시프트 클럭 VCLK의 상승 에지로부터 수평 시프트 개시 신호 HST의 발생까지의 시간을 acc3이라고 한다. 출력부(24)로부터의 거리가 멀어질수록 보다 긴 판독 기간에 블록으로부터의 신호의 판독이 이루어지도록, acc1<acc2<acc3의 관계가 충족된다.
처리 회로(225)가 도 3에 나타난 구성을 가질 경우, acc1은 제1 블록에 관한 판독 기간이며, acc2는 제2 블록에 관한 판독 기간이며, acc3은 제3 블록에 관한 판독 기간이다. 한편, 처리 회로(225)가 도 7에 나타난 구성을 가질 경우, 수직 시프트 클럭 VCLK의 상승 에지에 대응하는 시간 등의 미리 정해진 시간으로부터 샘플링이 완료하는 시간(즉, 스위치 SW가 온 상태로부터 오프 상태로 천이하는 시간)까지의 시간이 판독 기간이다. 스위치 SW는, 예를 들면, 수평 시프트 개시 신호 HST의 상승 에지에 동기화해서 온 상태로부터 오프 상태로 천이하도록 제어될 수 있다.
이상과 같이, 이 실시 형태에 따르면, 제어부(30)는, 출력부(24)로부터의 거리가 멀어질수록 보다 긴 판독 기간에 블록으로부터의 신호의 판독이 이루어지도록, 판독부(20)가 복수의 블록으로부터 신호를 판독하는 데에 필요한 판독 기간을 제어한다. 이것에 의해, 출력부(24)로부터의 거리가 먼 블록에 대한 판독 기간의 부족의 문제가 해결되어, 셰이딩을 감소시킬 수 있다.
도 6에는, 본 발명의 일 실시 형태의 촬상 시스템(800)의 구성이 나타나 있다. 촬상 시스템(800)은, 예를 들면, 광학부(810), 촬상 모듈(820), 기록/통신부(840), 타이밍 컨트롤러(850), 시스템
재생/표시부(870)를 포함한다. 촬상 모듈(820)은 전술한 이미지 센서(1)와, 이미지 센서(1)로부터 출력된 화상 신호를 처리하는 처리부(830)를 포함할 수 있다. 처리부(830)는 이미지 센서(1)로부터 패드를 통해서 출력되는 수평 시프트 클럭 HCLK 및 수평 시프트 개시 신호 HST에 따라서 화상 신호를 수신한다.
광학부(810)는 이미지 센서(1)의 촬상면에 피사체의 상을 형성한다. 이미지 센서(1)는 타이밍 컨트롤러(850)로부터의 타이밍 신호에 따라서 동작하고, 촬상면에 형성된 상에 따른 신호를 출력한다. 이미지 센서(1)로부터 출력된 신호는 처리부(830)에 제공된다. 처리부(830)는 프로그램 등에 의해 정해진 방법에 따라서 신호 처리를 행한다. 처리부(830)에서의 처리에 의해 생성된 신호는 화상 데이터로서 기록/통신부(840)에 송신된다. 기록/통신부(840)는 화상을 형성하기 위한 신호를 재생/표시부(870)에 송신한다. 재생/표시부(870)는 동화상 및 정지 화상을 재생 및 표시한다. 또한, 기록/통신부(840)는 처리부(830)로부터의 신호를 수신하고, 시스템 컨트롤러(860)와 통신을 행하다. 또한, 기록/통신부(840)는 (도시되지 않은) 기록 매체에 화상을 형성하기 위한 신호를 기록한다.
시스템 컨트롤러(860)는 촬상 시스템(800)의 동작을 통괄적으로 제어하며, 광학부(810), 타이밍 컨트롤러(850), 기록/통신부(840) 및 재생/표시부(870)를 제어한다. 또한, 시스템 컨트롤러(860)는, 예를 들면 기록 매체로서 (도시되지 않은) 기억 장치를 포함할 수 있다. 그 기억 장치에는, 촬상 시스템(800)의 동작을 제어하기 위해서 필요한 프로그램 등이 기록될 수 있다. 또한, 시스템 컨트롤러(860)는, 예를 들면 유저에 의해 행해지는 조작에 따라서 구동 모드를 바꾸는 신호를 촬상 시스템(800) 내의 대응하는 요소에 공급한다. 보다 구체적으로, 이러한 조작은, 예를 들면, 판독 동작이 행해지는 행, 리셋되는 행의 변경, 및 전자 줌에 수반하는 화각의 변경, 전자 방진 동작에 수반하는 화각의 시프트를 포함한다. 타이밍 컨트롤러(850)는 시스템 컨트롤러(860)의 제어 하에 이미지 센서(1) 및 처리부(830)의 구동 타이밍을 제어한다.
도 8에는, 본 발명의 일 실시 형태의 멀티 칩 센서 MCS의 구성이 나타나 있다. 멀티 칩 센서 MCS는 복수의 이미지 센서(칩)(1)의 어레이에 의해 구성된다. 예를 들면, 멀티 칩 센서 MCS는, 복수의 이미지 센서(1)의 2차원 어레이로부터 구성될 수 있다. 도 8에 나타난 경우에서, 2행×3열을 구성하도록 복수의 이미지 센서(1)가 배열된다. 여기서, 복수의 이미지 센서(1)의 어레이의 행(어레이를 구성하는 행)의 방향은, 각 이미지 센서(1)의 화소 어레이(10)의 행의 방향과 일치한다. 또한, 복수의 이미지 센서(1)의 어레이의 열(어레이를 구성하는 열)의 방향은 각 이미지 센서(1)의 화소 어레이(10)의 열의 방향과 일치한다.
도 8에 나타난 경우에는, 또한, 열 선택부(26) 사이에 화소 어레이(10)가 개재되도록 복수의 이미지 센서(1)가 배치된다. 환언하면, 복수의 이미지 센서(1)의 어레이의 각 열에서, 제1 이미지 센서(1)의 행 방향에 따른 2개의 변 중 열 선택부(25)로부터 더 멀리 위치한 변과, 제2 이미지 센서(1)의 행 방향에 따른 2개의 변 중 열 선택부(25)로부터 더 멀리 위치한 변이 근접하고 있다. 이것에 의해, 복수의 이미지 센서(1)의 어레이의 화소의 누락의 수를 감소시킬 수 있다.
도 9a에는 본 발명의 다른 실시 형태로서의 멀티 칩 센서 MCS의 구성이 나타나 있다. 멀티 칩 센서 MCS는 복수의 이미지 센서(칩)(1)의 어레이로부터 구성된다. 도 9b에는, 도 9a에 도시된 멀티 칩 센서 MCS를 구성하는 이미지 센서(칩)(1)의 구성예가 나타나 있다. 각 이미지 센서(1)는 복수의 행 및 복수의 열의 화소 어레이를 구성하도록 배열된 화소(12)를 포함한다. 도 9a 및 도 9b에 나타난 경우에는, 행 선택부(22) 및 열 선택부(26)가 화소 어레이 내에 배치된다. 행 선택부(22)는 복수의 구성 요소 VSR의 집합으로부터 구성된다. 각 구성 요소 VSR은 광전 변환부(121) 사이에 배치된다. 또한, 열 선택부(26)는 복수의 구성 요소 HSR의 집합으로부터 구성된다. 각 구성 요소 HSR은 대응하는 화소(12) 내에 배치된다.
도 8 내지 도 9b에 나타난 경우에는, 이미지 센서(1)의 열 방향의 길이는 이미지 센서(1)의 행 방향의 길이보다 길다. 예를 들면, 이미지 센서(1)의 열 방향의 길이는 15cm이고, 이미지 센서(1)의 행 방향의 길이는 2cm이다. 이미지 센서(1)의 열 방향의 길이가 이미지 센서(1)의 행 방향의 길이보다 긴 이러한 구성에서는, 상기의 실시 형태에 도시되어 있는 바와 같이, 열 선택부(26)로부터 멀리 위치하는 행에 대해서는, 열 선택부(26) 근방에 위치하는 행보다 판독 기간을 더 길게 할당하여야 한다.
본 발명이 예시적인 실시 형태를 참조하여 설명되었지만, 본 발명이 개시된 예시적인 실시 형태에 한정되지 않음을 이해하여야 한다. 아래의 특허청구범위의 범위는 모든 변경과, 등가 구조 및 기능을 포함하도록 가장 넓은 해석과 일치하여야 한다.

Claims (18)

  1. 복수의 행 및 복수의 열을 구성하도록 복수의 화소가 배열된 화소 어레이와,
    상기 화소 어레이로부터 신호를 판독하도록 구성되는 판독부와,
    상기 판독부를 제어하도록 구성되는 제어부를 포함하고,
    상기 판독부는,
    상기 화소 어레이 내의 행을 선택하도록 구성되는 행 선택부와,
    상기 화소 어레이 내의 열을 선택하도록 구성되는 열 선택부와,
    상기 행 선택부에 의해 선택된 행의 화소 중 상기 열 선택부에 의해 선택된 열에 대응하는 화소로부터 신호를 출력하도록 구성되는 출력부를 포함하고,
    상기 화소 어레이는 상기 출력부로부터 거리가 다른 복수의 블록을 포함하고,
    상기 제어부는, 상기 출력부로부터의 거리가 멀어질수록 보다 긴 판독 기간에 블록으로부터 신호를 판독하도록, 상기 판독부에 의해 상기 복수의 블록으로부터 신호를 판독하는 데에 필요한 판독 기간을 제어하는 이미지 센서.
  2. 제1항에 있어서, 상기 출력부는 수평 신호선과, 상기 행 선택부에 의해 선택된 행의 화소 중 상기 열 선택부에 의해 선택된 열에 대응하는 화소로부터의 신호를 상기 수평 신호선에 출력하도록 구성되는 복수의 스위치를 포함하는 이미지 센서.
  3. 제1항에 있어서, 상기 제어부는, 상기 출력부로부터의 거리가 멀어지는 블록에 대하여, 상기 행 선택부에 의한 행 선택 시간이 길어지도록 상기 행 선택부를 제어하는 이미지 센서.
  4. 제1항에 있어서, 상기 행 선택부는, 수직 시프트 클럭에 따라서 수직 시프트 펄스를 시프트하도록 구성되는 수직 시프트 레지스터를 포함하고, 상기 수직 시프트 펄스의 위치에 대응하는 행을 선택하고,
    상기 제어부는, 상기 행 선택부가 상기 출력부로부터의 거리가 멀어지는 블록의 행을 선택할 때에 상기 수직 시프트 클럭의 주기를 길게 하는 이미지 센서.
  5. 제4항에 있어서, 상기 수직 시프트 클럭의 공급원은, 상기 수직 시프트 레지스터의 최종 단의 레지스터보다 상기 수직 시프트 레지스터의 최초 단의 레지스터에 더 가까이 배치되는 이미지 센서.
  6. 제1항에 있어서, 상기 제어부는, 상기 출력부로부터의 거리가 멀어지는 블록에 대하여, 상기 행 선택부에 의한 행의 선택으로부터 상기 행의 최초의 화소로부터의 출력부에 의한 출력의 개시까지의 시간이 길어지도록 상기 열 선택부를 제어하는 이미지 센서.
  7. 제1항에 있어서, 상기 열 선택부는, 상기 제어부에 의해 발생되는 수평 시프트 개시 신호에 응답하여, 수평 시프트 클럭에 따라서 수평 시프트 펄스를 시프트시키는 동작을 개시하도록 구성되는 수평 시프트 레지스터를 포함하고, 상기 수평 시프트 펄스의 위치에 대응하는 열을 선택하고,
    상기 제어부는, 상기 행 선택부가 상기 출력부로부터의 거리가 멀어지는 블록의 행을 선택할 때에 상기 행 선택부에 의한 행의 선택으로부터 상기 수평 시프트 개시 신호의 발생까지의 시간을 길어지게 하는 이미지 센서.
  8. 제1항에 있어서, 상기 제어부는 수직 제어부 및 수평 제어부를 포함하고,
    상기 수직 제어부는, 상기 복수의 블록의 대응하는 블록에 따른 주기의 클럭을 발생시키도록 구성되는 복수의 클럭 발생기를 포함하고, 상기 복수의 클럭 발생기 중 상기 행 선택부에 의해 선택된 행에 속하는 블록에 대응하는 클럭 발생기에 의해 발생되는 클럭을 수직 시프트 클럭으로서 상기 행 선택부에 공급하고,
    상기 수평 제어부는, 상기 복수의 블록의 대응하는 블록에 따른 신호를 발생시키도록 구성되는 복수의 타이밍 신호 발생기를 포함하고, 상기 복수의 타이밍 신호 발생기 중 상기 행 선택부에 의해 선택된 행에 속하는 블록에 대응하는 타이밍 신호 발생기에 의해 발생되는 타이밍 신호를 수평 시프트 개시 신호로서 상기 열 선택부에 공급하고,
    상기 행 선택부는, 상기 수직 시프트 클럭에 따라서 수직 시프트 펄스를 시프트하도록 구성되는 수직 시프트 레지스터를 포함하고, 상기 수직 시프트 펄스의 위치에 대응하는 행을 선택하고,
    상기 열 선택부는, 상기 수평 시프트 개시 신호에 응답하여 수평 시프트 클럭에 따라서 수평 시프트 펄스를 시프트시키는 동작을 개시하도록 구성되는 수평 시프트 레지스터를 포함하고, 상기 수평 시프트 펄스의 위치에 대응하는 열을 선택하는 이미지 센서.
  9. 제8항에 있어서, 상기 복수의 클럭 발생기 각각은 분주 회로(frequency dividing circuit)를 포함하는 이미지 센서.
  10. 제8항에 있어서, 상기 복수의 타이밍 신호 발생기 각각은 상기 수직 시프트 클럭에 응답해서 카운트 동작을 개시하도록 구성되는 카운터를 포함하는 이미지 센서.
  11. 제8항에 있어서, 상기 수평 시프트 개시 신호 및 상기 수평 시프트 클럭을 각각 출력하도록 구성되는 패드를 더 포함하는 이미지 센서.
  12. 제1항에 있어서, 상기 복수의 블록 각각은 하나 이상의 행을 포함하는 이미지 센서.
  13. 제1항에 있어서, 상기 출력부는, 상기 행 선택부에 의해 선택된 행의 화소 중 상기 열 선택부에 의해 선택된 열에 포함되는 화소로부터의 신호를 샘플/홀드하도록 구성되는 샘플/홀드 회로를 포함하고, 상기 판독 기간은 미리 정해진 시간으로부터 상기 샘플/홀드 회로에 의한 샘플링이 완료하는 시간까지의 기간인 이미지 센서.
  14. 제1항 내지 제13항 중 어느 한 항에 기재된 이미지 센서와,
    상기 이미지 센서로부터 출력되는 신호를 처리하도록 구성되는 처리부를 포함하는 촬상 시스템.
  15. 제1항 내지 제13항 중 어느 한 항에 기재된 복수의 이미지 센서의 어레이를 포함하는 센서.
  16. 제15항에 있어서, 상기 복수의 이미지 센서 각각은 열 방향의 길이가 행 방향의 길이보다 더 긴 센서.
  17. 제15항에 있어서, 복수의 이미지 센서의 어레이의 각 열에서, 제1 이미지 센서의 행 방향에 따른 2개의 변 중 상기 제1 이미지 센서의 열 선택부로부터 먼 변과, 제2 이미지 센서의 행 방향에 따른 2개의 변 중 상기 제2 이미지 센서의 열 선택부로부터 먼 변이 근접하는 센서.
  18. 복수의 행 및 복수의 열을 구성하도록 복수의 화소가 배열된 화소 어레이와, 상기 화소 어레이로부터 신호를 판독하도록 구성되는 판독부를 포함하는 이미지 센서의 동작 방법이며,
    상기 판독부는, 상기 화소 어레이 내의 행을 선택하도록 구성되는 행 선택부와, 상기 화소 어레이 내의 열을 선택하도록 구성되는 열 선택부와, 상기 행 선택부에 의해 선택된 행의 화소 중 상기 열 선택부에 의해 선택된 열에 대응하는 화소로부터 신호를 출력하도록 구성되는 출력부를 포함하고, 상기 화소 어레이는 상기 출력부로부터의 거리가 다른 복수의 블록을 포함하고,
    상기 동작 방법은, 상기 출력부로부터의 거리가 멀어질수록 보다 긴 판독 기간에 블록으로부터 신호를 판독하도록, 상기 판독부에 의해 상기 복수의 블록으로부터 신호를 판독하는 데에 필요한 판독 기간을 제어하는 단계를 포함하는 이미지 센서의 동작 방법.
KR1020140082321A 2013-07-03 2014-07-02 이미지 센서, 촬상 시스템, 센서 및 이미지 센서의 동작 방법 KR20150004755A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2013-140196 2013-07-03
JP2013140196 2013-07-03
JP2014102732A JP2015029259A (ja) 2013-07-03 2014-05-16 撮像装置、撮像システム、センサおよび撮像装置の動作方法
JPJP-P-2014-102732 2014-05-16

Publications (1)

Publication Number Publication Date
KR20150004755A true KR20150004755A (ko) 2015-01-13

Family

ID=50943143

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140082321A KR20150004755A (ko) 2013-07-03 2014-07-02 이미지 센서, 촬상 시스템, 센서 및 이미지 센서의 동작 방법

Country Status (7)

Country Link
US (1) US9154719B2 (ko)
EP (1) EP2822269A1 (ko)
JP (1) JP2015029259A (ko)
KR (1) KR20150004755A (ko)
CN (1) CN104284109A (ko)
PH (1) PH12014000183A1 (ko)
RU (1) RU2014127122A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170141661A (ko) * 2015-04-24 2017-12-26 소니 주식회사 고체 촬상 소자, 반도체 장치, 및, 전자 기기

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6362328B2 (ja) 2013-12-26 2018-07-25 キヤノン株式会社 固体撮像装置及びその駆動方法
JP6274904B2 (ja) 2014-02-25 2018-02-07 キヤノン株式会社 固体撮像装置及び撮像システム
US9999039B2 (en) * 2015-07-23 2018-06-12 Qualcomm Incorporated Semi-persistent scheduling for enhanced machine type communications
US11012653B2 (en) * 2019-10-14 2021-05-18 Pixart Imaging Inc. Image sensor apparatus and method capable of rapidly reading out and processing pixel voltages of pixel array

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050007460A1 (en) * 2003-07-08 2005-01-13 Stavely Donald J. Systems and methods for counteracting lens vignetting
JP4974596B2 (ja) * 2005-07-22 2012-07-11 キヤノン株式会社 撮像装置及びその制御方法
US7593050B2 (en) 2006-02-27 2009-09-22 Eastman Kodak Company Delay management circuit for reading out large S/H arrays
JP4847202B2 (ja) * 2006-04-27 2011-12-28 キヤノン株式会社 撮像装置及び放射線撮像システム
JP4986771B2 (ja) * 2006-08-31 2012-07-25 キヤノン株式会社 撮像装置、その駆動方法及び放射線撮像システム
JP5188080B2 (ja) * 2007-03-06 2013-04-24 キヤノン株式会社 撮像装置、撮像装置の駆動方法、及び読み出し装置
JP4367963B2 (ja) * 2007-10-24 2009-11-18 キヤノン株式会社 撮像装置、撮像システム、及び撮像装置の駆動方法
JP2010062965A (ja) * 2008-09-05 2010-03-18 Sony Corp 固体撮像装置及びカメラ
JP5010655B2 (ja) * 2009-09-07 2012-08-29 株式会社東芝 固体撮像装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170141661A (ko) * 2015-04-24 2017-12-26 소니 주식회사 고체 촬상 소자, 반도체 장치, 및, 전자 기기
US11889218B2 (en) 2015-04-24 2024-01-30 Sony Corporation Stacked substrate solid state image sensor

Also Published As

Publication number Publication date
CN104284109A (zh) 2015-01-14
US9154719B2 (en) 2015-10-06
EP2822269A1 (en) 2015-01-07
RU2014127122A (ru) 2016-01-27
US20150009371A1 (en) 2015-01-08
JP2015029259A (ja) 2015-02-12
PH12014000183A1 (en) 2016-01-11

Similar Documents

Publication Publication Date Title
US8159573B2 (en) Photoelectric conversion device and imaging system
CN101841664B (zh) 固态图像捕获装置、其驱动方法及电子装置
CN102057671B (zh) 固体摄像元件及其驱动方法
CN101257563B (zh) 成像设备和成像系统
CN101485194B (zh) 固态摄像装置、数据传输方法以及摄像装置
CN102065250B (zh) 光电转换装置以及使用该装置的图像拾取系统
CN101257564B (zh) 光电转换装置和使用其的图像拾取系统
US11454711B2 (en) Imaging device and image sensor
CN101715040B (zh) 固态成像装置的驱动方法
KR20150004755A (ko) 이미지 센서, 촬상 시스템, 센서 및 이미지 센서의 동작 방법
JP2012034346A (ja) 固体撮像装置および撮像システム
US9270913B2 (en) Photoelectric conversion apparatus and imaging system
CN101795354A (zh) 摄像装置和摄像方法
CN101543059A (zh) 图像拾取装置和显示装置
JP5926529B2 (ja) 撮像素子及び撮像装置
CN103002227A (zh) 固态摄像元件、其驱动方法以及摄像设备
CN103312992A (zh) 信号传输系统、光电转换设备和图像拾取系统
CN103634538A (zh) 图像感测装置
JP5400428B2 (ja) 撮像装置、撮像素子およびその駆動方法
JP5822547B2 (ja) 撮像装置および撮像システム
US7474346B2 (en) Image processing device and method for reading image signal from a matrix type solid state image-pickup element
JP2006093816A (ja) 固体撮像装置
US8836831B2 (en) Image sensor
US7324146B2 (en) Image processing device, image processing method and solid-state image-pickup device
US7080785B2 (en) Image-processing device, image-processing method and solid-state image-pickup device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right