KR101754131B1 - 샘플링 회로와 광감지 장치 - Google Patents

Abstract

본 발명에 따른 샘플링 회로 및 광감지 장치는 단위 픽셀로부터 측정된 오프셋 정보를 기준 신호에 보상하고 이를 기초로 데이터 신호와 비교함으로써 이득의 증가에 따른 오프셋 영향을 최소화할 수 있다.

Description

샘플링 회로와 광감지 장치{SAMPLING CIRCUIT, SAMPLING METHOD, AND PHOTO DETECTING APPARATUS}

본 발명은 샘플링 회로, 샘플링 방법, 및 광감지 장치와 그의 오프셋보상 방법에 관한 것으로, 더욱 구체적으로는 기준 신호에서 오프셋을 직접 제거할 수 있는 샘플링 회로, 샘플링 방법, 및 광감지 장치에 관한 것이다.

빛의 세기, 온도, 질량, 시간 등과 같은 유효한 물리 량을 감지하여 전기 신호를 출력하는 단위 셀 어레이를 포함하는 센서 장치에서는, 공정, 전압, 온도 변화 등의 환경 조건 차이로 인하여 단위 셀들 사이에 오프셋이 존재할 수 있다. 이러한 오프셋으로 인하여 감지 장치가 정밀하게 감지할 수 없는 문제가 있다.

특히, 단위 셀들에서 출력되는 신호가 미약하여 신호에 대한 증폭이 필요하거나, 아울러 신호를 감지 또는 축적하는 기간이 긴 경우에는 오프셋에 의한 영향이 더욱 증가한다.

본 발명의 목적은 상기한 종래의 문제점을 극복할 수 있는 샘플링 회로 및 샘플링 방법을 제공하는 데 있다.

본 발명의 다른 목적은 저조도에서 오프셋의 영향을 최소화할 수 있는 샘플링 회로와 이를 포함하는 광감지 장치를 제공하는 데 있다.

본 발명의 또 다른 목적은 기준 신호에서 오프셋을 차감함으로써 오프셋에 의한 영향을 최소화할 수 있는 광감지 장치를 제공하는 데 있다.

본 발명의 실시 예에 따른 샘플링 회로는 오프셋 값을 포함하는 제1신호를 입력받고, 기준 신호에 대해 상기 오프셋 값을 보상하여 오프셋 보상된 기준 전압을 생성하는 오프셋 보상 기준 전압 생성기와, 아날로그 디지털 변환부(Analog to digital converter(ADC))를 포함하고, 상기 ADC는, 입력 신호를 수신하고, 상기 오프셋 보상된 기준 전압과 상기 입력 신호를 비교하는 비교기와, 상기 비교기의 출력을 변환하여 피드백 신호를 출력하는 디지털 아날로그 변환기(Digital to Analog Converter(DAC))와, 데이터 값에 상응하는 제2신호와 상기 피드백 신호의 차이를 상기 비교기에 의해 수신되는 상기 입력 신호로써 출력하는 스위치드 커패시터를 포함한다.

상기 제1신호와 상기 제2신호 각각은 실질적으로 동일한 구조를 갖는 제1그룹의 단위 픽셀과 제2그룹의 단위 픽셀 각각으로부터 출력되며, 상기 제1신호는 입력이 없는 상태에서의 출력을 포함하고, 상기 제2신호는 상기 입력이 있는 상태에서의 출력을 포함한다.

상기 제1그룹의 단위 픽셀과 상기 제2그룹의 단위 픽셀은 상기 ADC가 서로 분리된다.

상기 샘플링 회로는 상기 비교기의 출력을 양자화하여 디지털 신호를 출력하는 양자화기를 더 포함한다.

삭제

본 발명의 실시 예에 따른 광감지 장치는 오프셋 값을 포함하는 제1신호와, 데이터 값에 상응하는 제2신호를 출력하는 픽셀 어레이와, 상기 제1신호에 기초하여 기준 신호에 대해 상기 오프셋 값을 보상한 오프셋 보상된 기준 전압을 생성하는 오프셋 보상 기준 전압 생성기와, 아날로그 디지털 변환부(Analog to digital converter(ADC))를 포함하고, 상기 ADC는, 입력 신호를 수신하고, 상기 오프셋 보상된 기준 신호와 상기 입력 신호를 비교하는 비교기와, 상기 비교기의 출력을 변환하여 피드백 신호를 출력하는 디지털 아날로그 변환기(Digital to Analog Converter(DAC))와, 상기 제2신호와 상기 피드백 신호의 차이를 상기 비교기에 의해 수신되는 상기 입력 신호로써 출력하는 스위치드 커패시터를 포함한다.

상기 제1신호와 상기 제2신호 각각은 실질적으로 동일한 구조를 갖는 제1그룹의 단위 픽셀과 제2그룹의 단위 픽셀 각각으로부터 출력되며, 상기 제1신호는 입력광이 없는 상태에서의 출력을 포함하고, 상기 제2신호는 상기 입력광이 있는 상태에서의 출력을 포함한다.

본 발명의 실시 예에 따른 샘플링 방법은 오프셋 정보를 포함하는 제1신호를 출력하는 단계와, 상기 제1신호를 이용하여 기준 신호에 대해 상기 오프셋 정보를 보상하여 오프셋 보상된 기준 신호를 생성하는 단계와, 데이터 정보를 포함하는 제2신호를 출력하는 단계와, 상기 오프셋 보상된 기준 신호와 상기 제2신호를 비교하는 단계를 포함한다.

본 발명의 실시 예에 따른 광감지 장치는 광 감지 신호를 출력하는 액티브 픽셀과 기준 전압에 대한 오프셋 보상을 위해 다크 오프셋 신호를 출력하는 기준 전압 오프셋용 다크 픽셀을 포함하는 픽셀 어레이와, 기준 신호에 대해 상기 다크 오프셋 신호에 기초한 오프셋을 보상한 오프셋 보상된 기준 전압을 생성하는 오프셋 보상 기준 전압 생성기와, 아날로그 디지털 변환부(Analog to digital converter(ADC))를 포함하고, 상기 ADC는, 상기 오프셋 보상된 기준 전압과 입력 신호를 비교하는 비교기와, 상기 비교기의 출력을 변환하여 피드백 신호를 출력하는 디지털 아날로그 변환기(Digital to Analog Converter(DAC))와, 상기 광 감지 신호와 상기 피드백 신호의 차이를 상기 비교기에 의해 수신되는 상기 입력 신호로써 출력하는 스위치드 커패시터를 포함한다.

본 발명의 실시 예에 따른 광감지 장치의 오프셋 보상 방법은 오프셋 정보를 포함하는 제1다크 오프셋 신호를 출력하는 단계와, 상기 제1다크 오프셋 신호에 기초하여 기준 신호에 상기 오프셋 정보를 보상한 오프셋 보상된 기준 신호를 생성하는 단계와, 광감지 신호 및 제2다크 오프셋 신호를 출력하는 단계와, 상기 오프셋 보상된 기준 신호와 상기 광감지 신호 및 상기 제2다크 오프셋 신호를 각각 비교 및 카운팅하여 각각에 해당하는 제1데이터 신호와 제2데이터 신호를 출력하는 단계와, 상기 제2다크 오프셋 신호에 상응하는 상기 제2데이터 신호를 기초하여 상기 제1 데이터 신호에 대해 오프셋을 보상하는 단계를 포함한다.

본 발명의 실시예에 따른 광감지 장치는 단위 셀들로부터 제공되는 신호가 미약한 경우 오프셋에 의한 영향을 최소화할 수 있고, 상기 단위 셀들의 출력 신호에서 데이터 성분만을 추출하여 디지털 신호들로 변환할 수 있다.

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 본 발명의 일 실시예에 따른 샘플링 회로를 포함하는 감지 장치를 나타내는 블록도이다.
도 2는 본 발명의 다른 실시예에 따른 샘플링 회로를 포함하는 감지 장치를 나타내는 블록도이다.
도 3은 기준전압 보상을 통한 광감지 장치 예컨대, CMOS 이미지센서에서의 ADC 과정을 설명하기 위한 타이밍도이다.
도 4는 램프신호 생성기의 예를 개략적으로 도시한 도면이다.
도 5는 본 발명의 일 실시예에 따른 램프신호 생성기를 개략적으로 나타내는 도면이다.
도 6은 본 발명의 또 다른 실시예에 따른 샘플링 회로를 포함하는 감지 장치를 나타내는 블록도이다.
도 7은 본 발명의 또 다른 실시예에 따른 샘플링 회로를 포함하는 감지 장치를 나타내는 회로도이다.
도 8은 본 발명의 일 실시예에 따른 셀 어레이를 도시한 도면이다.
도 9는 본 발명의 일 실시예에 따른 ADLC 과정을 도식화한 플로우 챠트이다.
도 10은 오프셋 보상된 기준 신호를 ADC 변환 시 사용하는 광감지 장치의 일 예를 도시한 블록도이다.
도 11은 본 발명의 다른 실시예에 따른 광감지 장치의 예를 나타내는 블록도이다.
도 12는 도 1에 도시된 감지 장치가 4T 구조의 CMOS 이미지센서에 적용되는 실시예를 도시한 회로도이다.
도 13은 L-OB를 액티브 픽셀 어레이에 포함하는 CMOS 이미지센서의 응용 예를 개략적으로 도시한 블록도이다.
도 14 및 도 15는 도 13의 구조에 대한 동작을 설명하기 위한 타이밍도이다.
도 16은 기준 전압에 대한 오프셋 보상을 설명하기 위한 CMOS 이미지센서의 일부 블록을 도시한 도면이다.
도 17a 내지 도 17d는 도 1, 도 2, 도 6, 도 7 등의 광감지 장치에 포함된 단위 픽셀의 예들을 나타내는 회로도들이다.
도 18a 및 도 18b는 본 발명의 다른 실시예에 따른 광감지 장치에 포함된 공유 단위 픽셀을 나타내는 회로도이다.
도 19는 본 발명의 광감지 장치 예컨대, 이미지센서를 디지털 카메라에 응용한 예를 나타내는 블록도이다.
도 20은 본 발명의 광감지 장치 예컨대, 이미지 센서를 컴퓨팅 시스템에 응용한 예를 나타내는 블록도이다.
도 21은 도 20의 컴퓨팅 시스템에서 사용되는 인터페이스의 일 예를 나타내는 블록도이다.

본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니된다.

본 발명의 개념에 따른 실시 예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정 실시 예들을 도면에 예시하고 본 명세서에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.

본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다.

도 1은 본 발명의 일실시예에 따른 샘플링 회로를 포함하는 감지 장치를 나타내는 블록도이다.

도 1을 참조하면, 감지 장치는 단위 셀(10, Unit Cell)과 샘플링 회로를 포함한다. 샘플링 회로는 오프셋 보상 기준 전압 생성부(30a)와 아날로그 디지털 변환부(20, Analog to Digital Converter; 이하 ADC라 함)를 포함한다.

단위 셀(10)은 셀 출력 전압(SIG)으로서 초기값에 상응하는 리셋 전압 및 데이터 값에 상응하는 데이터 전압을 출력할 수 있다. 예를 들어, 단위 셀(10)은 빛의 세기, 음향의 세기, 온도, 질량, 시간 등과 같은 물리량을 감지하여 전기 신호를 출력하는 감지 장치의 구성 요소를 포함한다. 단위 셀(10)은 전술한 리셋 전압과 데이터 값 이외에 오프셋 보상을 위한 오프셋 생성용 셀을 포함하고, 이를 통해 오프셋 값들을 출력할 수 있다.

예를 들어, 광감지 장치의 경우 오프셋 값들에는 프레임 옵티컬 블랙(Frame Optical Black; 이하 F-OB라 함)과 라인 옵티컬 블랙(Line Optical Black; 이하 L-OB라 함), 자동 노출 옵티컬 블랙(Auto Exposure Optical Black; 이하 AE-OB라 함) 및 기준 전압 옵티컬 블랙(Reference voltage Optical Black; 이하 R-OB라 함) 등의 단위 셀들로부터 제공되는 오프셋 값들을 포함할 수 있다. 전술한 오프셋 값들은 각각의 해당 항목 예컨대, F-OB의 경우 프레임 내에서 전체 단위 셀에 분포하고 있는 단위 셀 간의 오프셋을 보상하기 위한 것이며, L-OB는 라인 즉, 컬럼(Column) 간에 존재하는 오프셋을 보상하기 위한 것이다.

R-OB는 단위 셀 간의 차이로 인한 오프셋을 통해 기준 전압을 보상하기 위한 것이다. 각 오프셋 값들은 실질적으로 유사할 수 있으며, L-OB의 경우는 내부에 광 감지 소자 예컨대, 포토다이오드가 없는 구조일 수 있다.

오프셋 보상 기준전압 생성부(30a)는 오프셋 검출기(31)와 기준 전압 생성기 (32)를 포함한다. 오프셋 검출기(31)는 예컨대, R-OB를 통해 제공되는 오프셋 값을 검출하며, 그 검출 결과를 기초로 하여 기준전압 생성기(32)를 제어한다. 그 결과 기준전압 생성기(32)는 오프셋이 보상된 기준전압(Ref_offset)을 생성할 수 있다.

여기서, 오프셋 검출기(31)로부터 검출된 오프셋 값을 기초로 하여 기준 전압 생성기(32)가 능동적으로 기준 전압을 보상할 수 있을 것이다. 또한, 오프셋 검출기(31)의 결과가 임의의 제어기로 제공되고, 상기 임의의 제어기를 통해 기준 신호 생성기(32)가 제어될 수 있을 것이다.

샘플링 회로의 일 예로서, 오프셋 보상 기준 전압 생성부(30a)와 ADC(20)를 예시하였으나, 오프셋 보상 기준 전압 생성부(30a)와 그 출력인 보상된 기준 전압 (Ref_offset)을 기준으로 단위 셀(10)로부터 제공된 데이터 전압을 비교하는 어떠한 종류의 회로도 가능할 것이다.

ADC(20)는 비교기(21)와 카운터(22)를 포함한다. 비교기(21)는 단위 셀(10)로부터 데이터 전압(SIG)을 수신하고, 오프셋 보상 기준전압 생성부(30a)로부터 보상된 기준전압(Ref_offset)을 수신한다.

여기서, 단위 셀(10)은 컬럼과 로우(Row)의 매트릭스 배열을 이루는 어레이 (Array) 형태일 수 있다. 이 경우, ADC(20)는 어레이의 각 컬럼마다 배치되고, 복수의 ADC(20)들이 동일한 보상된 기준전압 생성부(30a)로부터 생성된 보상된 기준전압(Ref_offset)을 공유할 수 있다.

또 다른 예로, 비교기(21)가 각 컬럼마다 배치되고, 하나의 카운터(22)가 공유될 수 있다. 이 경우, ADC(20)는 각 컬럼마다 배치된 래치(Latch, 도시하지 않음)를 포함하고, 상기 래치가 상기 공유된 카운터(22)로부터 출력되는 카운팅 신호를 저장할 수 있다. 예를 들어, 각 컬럼마다 배치되는 ADC(20)는, 데이터 전압(SIG)에 상응하는 카운팅 신호를 저장하는 제1래치(도시하지 않음) 만을 포함하거나, 상기 제1래치와 함께 보상된 기준전압(Ref_offset)에 상응하는 카운팅 신호를 저장하는 제2래치(도시하지 않음)를 포함할 수 있다.

비교기(21)는 단위 셀(10)로부터 제공되는 데이터 전압(SIG)과 보상된 기준전압(Ref_offset)을 비교하고, 비교 결과를 카운터(22)에 제공한다. 카운터(22)는 데이터 전압(SIG)과 보상된 기준전압(Ref_offset)을 비교한다. 예를 들어, 기준전압이 램프 기울기를 갖는 램프 전압일 경우에는 기준전압인 보상된 램프 전압이 데이터 전압(SIG)에 도달할 때까지의 시간 또는 클럭 수를 계수하여 디지털 출력 신호(OUT)를 출력한다.

단위 셀(10) 간의 차이로 인한 오프셋 보상을 위해 예컨대, 광감지 장치의 경우 상호 연관된 이중 샘플링(Correlated Double Sampling; 이하 CDS라 함) 방식으로 채용한다. 이는 단위 셀(10)들로부터 리셋 전압을 읽은 후 다시 감지된 전압을 읽고 두 값의 차이를 계산하는 방식이다.

이를 아날로그 도메인(Analog domain)에서 진행 경우 아날로그 CDS라 하며, 도 1의 경우 단위 셀(10)과 비교기(21) 사이에 CDS를 위한 회로가 추가될 수 있으며, 비교기(21)의 입력단에 스위치와 커패시터가 추가되어 CDS 동작을 수행할 수도 있다.

전술한 CDS를 디지털 도메인(Digital domain)에서 수행할 수 있는바, 리셋 전압과 감지된 전압 각각을 ADC(20)를 통해 변환한 후 디지털 적으로 그 차를 계산할 수 있다.

또한, 아날로그 및 디지털 도메인에서 각각 진행하는 듀얼 CDS(Dual CDS) 방식을 채용할 수 있다.

도 2는 본 발명의 다른 실시예에 따른 샘플링 회로를 포함하는 감지 장치를 나타내는 블록도이다.

여기서, 도 1과 동일한 구성요소에 대해서는 동일한 도면부호를 사용하였으며, 그 구체적인 설명은 생략한다.

도 1과의 차이점은 오프셋 보상된 기준전압 생성부(30b)에서 가산기(33)가 추가된 것이다. 가산기(33)는 기준전압 생성기(34)로부터 제공된 기준전압(Ref)에 오프셋 검출기(31)로부터 제공된 오프셋을 가산한다. 이러한 가산 동작은 아날로그적인 신호의 가산이거나 혹은 기준전압(Ref)를 디지털적으로 제어하는 동작 또한 포함할 수 있다.

도 3은 기준전압 보상을 통한 광감지 장치 예컨대, CMOS 이미지센서에서의 ADC 과정을 설명하기 위한 타이밍도이다. 도 1과 도 2 및 도 3을 참조하여 전술한 ADC 과정을 살펴본다.

도 3에 도시된 ADC는 듀얼 CDS(Dual CDS)를 적용하는 단일 경사 ADC(Single Slope ADC)이다. 이는 아날로그 및 디지털 도메인에서 각각 CDS를 진행하고, 기준전압으로 단일 경사를 갖는 램프 신호를 채용하는 방식을 의미한다.

도시된 'A'는 단위 픽셀로부터 리셋 전압을 수신하고 컬럼 오프셋을 ADC하는 구간을 나타내며, 'B'는 단위 픽셀로부터 감지 전압을 수신하여 아날로그 도메인에서 전술한 리셋 전압과 감지 전압의 CDS를 수행한 후 그 결과를 ADC하는 구간을 나타낸다. 이때, 기준전압으로 사용된 오프셋 보상 램프 전압(RMP)은 'B'구간에서 검출된 기준전압 오프셋(Ramp offset) 만큼 보상된 지점에서 시작하는 경사를 갖는 것을 확인할 수 있다.

이하 전술한 동작을 구체적으로 살펴본다. 여기서, 전술한 바와 같이, 도 1과 도 2의 비교기(21)와 단위 셀(10) 사이에는 아날로그 CDS를 위한 커패시터를 포함한 CDS 회로가 구비될 수 있다.

먼저, 오프셋 보상된 램프 전압(RMP)을 얻기 위해서 기준 전압 오프셋 값을 검출한다. 예컨대, 픽셀 어레이 주변에 위치한 R-OB에 대해 다크(Dark) 상태에서의 출력 전압을 감지하고, 이를 아날로그 게인 '1'로 하여 ADC 변환을 실시한다. 이 때, F-OB의 경우도 픽셀 별로 오프셋이 존재할 수 있으므로 복수의 R-OB에 대해 값을 구한 후 평균을 취해 구할 수 있을 것이다.

이어서, 단위 픽셀들로부터 리셋 전압을 감지하고, 램프 신호를 통해 ADC를 수행한다. ADC 수행된 결과는 별도의 메모리나 래치 혹은 버퍼를 통해 저장된다. 이때, 리셋 전압은 상기 CDS 회로를 이루는 커패시터에 저장되며, CDS를 위한 증폭기(또는 도 1과 도 2의 비교기(21)의 변형된 형태)는 오토 제로잉(Auto-zeroing)을 통해 입력단으로 제공되는 리셋 전압에 대해서는 출력하지 않는다. 따라서, 이때 출력되는 결과는 각 컬럼 별로 존재하는 컬럼 오프셋을 포함하게 된다.

이어서, 단위 픽셀로부터 감지 전압이 출력됨에 따라 상기 커패시터에는 스위칭 동작을 통해 먼저 저장된 리셋 전압의 차가 저장된다. 즉, CDS가 수행된다. CDS가 수행된 값은 B 구간 동안 전술한 검출된 기준 신호 오프셋이 보상된 램프 신호(RMP)와 비교된다. 오프셋 보상된 램프 신호(RMP)가 CDS 출력(Photo signal)과 만나는 지점을 찾으며, 카운터(22)는 이때의 클럭 등을 카운팅하여 디지털 값으로 출력한다. 디지털 출력된 CDS 값 또한 각 컬럼 별 오프셋을 포함하고 있다. 따라서, 'A'구간에서 저장된 값과 'B'구간에서 출력된 값을 디지털 도메인에서 감산 즉, CDS를 수행함으로써 컬럼 별 오프셋이 제거된 디지털 CDS 결과를 얻을 수 있다.

전술한 바와 같이, 기준 전압에 대한 오프셋(Ramp offset)이 이루어지지 않을 경우, 이와 실질적으로 그 값이 동일한 다크 오프셋(Dark offset)으로 인해 비교기(21)의 게인을 '1'이 아닌 '2' 또는 그 이상으로 할 경우에는 다크 오프셋으로 인해 실제 픽셀로부터 제공되는 유효 신호를 감지할 수 없을 것이다.

하지만, 전술한 바와 같이 기준 전압에 대한 오프셋(Ramp offset)을 'B'구간에서 실시함으로써, 비교기(21)의 게인을 '4'로 하여도 픽셀의 유효 신호를 감지할 수 있음을 실시예를 통해 알아보았다.

전술한 다크 오프셋에 의한 영향은 예컨대, 디지털 스틸 카메라(Digital Still Camera) 또는 DSLR(Digital Single-Lens Reflex) 등에서 지원하는 벌브 (Bulb) 모드에서 크게 나타날 수 있다. 벌브 모드는 사용자가 원하는 시간만큼 셔터(Shutter)를 열어 긴 노출 시간을 제공하기 위한 것으로, 저조도 환경에서의 이미지 및 시간에 따라 변하는 하늘의 별과 자동차의 헤드라이트 궤적 이미지 등을 촬영하는데 사용될 수 있다.

도 4는 램프 신호 생성기의 예를 개략적으로 도시한 도면이다.

전술한 도 3에서 기준 전압으로서 램프 신호를 그 예로 하였는바, 도 4에서는 PMOS과 NMOS 타입의 기준전압 생성기의 예를 나타낸다.

램프 신호 생성기는 시간에 따라 전류 방식의 디지털 아날로그 변환기 (Digital to Analog Converter; 이하 DAC라 함)에 의해서 흐르는 전류가 바뀌면서 램프 출력의 전압 레벨이 달라지는 것을 이용할 수 있다.

도 4의 (a)는 PMOS 타입 램프 신호 생성기를 나타내고, 도 4의 (b)는 NMOS 타입의 램프 신호 생성기를 나타낸다. 도 4의 (c)는 PMOS 타입 램프 신호 생성기의 상세 회로를 나타낸다.

도 4의 (c)를 참조하면, 램프 신호 생성기는 전압-전류 변환기(또는 V-I 변환기, 43)와 비교기(41)와 스위칭 PMOS 트랜지스터(P1)와 외장 커패시터(CL)를 갖는 패드(45)를 포함한다. 램프 신호 생성기는 전술한 구성을 통해 기준 신호(ref)에 기초하여 주기적인 램프 신호(Vramp)를 생성한다.

전압-전류 변환기(43)는 출력 노드(ND1)와 접지 전압(VSS) 사이에 접속되는 분배기와 전류원(Ib)를 포함한다. 분배기는 출력 노드(ND1)와 제1노드(ND2)에 접속되는 제1저항(R1)과, 상기 제1노드(ND2)와 접지 전압(VSS) 사이에 접속되는 제2저항(R2)을 포함한다. 분배기는 출력 노드(ND1)의 전압을 분배하고, 분배된 전압을 제1노드(ND2)에서 피드백 신호로서 출력한다. 분배된 전압은 제1저항(R1)과 제2저항(R2)의 저항값에 기초하여 결정되며, 비교기(41)의 비반전 입력단자에 제공된다.

또한, 전류원(Ib)은 출력 노드(ND1)로부터 제3저항(R3)을 통해 연결되고, 출력 노드(ND1)의 전압을 기초하여 램프 신호(Vramp)를 출력한다. 비교기(41)는 반전 입력 단자를 통해 입력된 기준 신호(ref)와 비반전 입력 단자를 통해 입력된 피드백 신호를 비교하여 비교 결과를 출력한다. 스위칭 소자(P1)는 전원 전압(VDD)과 출력 노드(ND1) 사이에 접속되며, 비교기(41)로부터 출력되는 비교 결과에 따라 턴-온되어 전원 전압(VDD)으로부터 접지 전압(VSS) 사이의 전류 패스를 형성한다.

전술한 바와 같이, 도 4의 (b)는 상기 스위칭 소자(P1)가 NMOS 트랜지스터로 구현될 수 있다. 예컨대, 스위칭 소자(P1)가 PMOS 트랜지스터일 경우에는 '로직 로우'을 갖는 비교 신호에 응답하여 턴-온 상태를 유지한다. 반면, NMOS 트랜지스터로 구현될 경우에는 로직 하이'를 갖는 비교 신호에 응답하여 턴-온 상태를 유지할 것이다.

도 5는 본 발명의 일 실시예에 따른 램프신호 생성기를 개략적으로 나타내는 도면이다.

도 5의 (a)는 PMOS 타입 램프 신호 생성기를 나타내고, 도 5의 (b)는 NMOS 타입의 램프 신호 생성기를 나타낸다. 여기서, 램프 신호 생성기는 도 1의 기준 전압 생성기(32) 또는 도 2의 기준 전압 생성기(32)와 가산기(33)가 결합된 구조에 대응한다.

한편, 램프 신호 생성기는 도 5의 구성이 아닌 도 4의 (c)에서 기준 신호 (ref)에 오프셋 검출기(31)가 제어 신호로서 추가되는 구성으로 구현될 수 있다.

도 4 및 도 5에서는 PMOS 및 NMOS 트랜지스터를 스위칭 소자로 사용하는 경우를 그 예로 하였는바, 램프 신호의 전압 레벨보다는 그 기울기가 중요하므로 어느 타입을 사용하더라도 무방할 것이다.

도 6은 본 발명의 또 다른 실시예에 따른 샘플링 회로를 포함하는 감지 장치를 나타내는 블록도이다.

도 6을 참조하면, 도 1의 구성에 스위치들(61과 63) 및 커패시터(62)가 추가된 구성을 갖는바, 동일한 구성 요소에 대해서는 동일한 도면 부호를 사용하고 그 설명을 생략한다.

비교기(21)는, 제1 스위칭 신호(S61) 또는 제2 스위칭 신호(S62)가 로직 하이 레벨을 가지는 동안, 오프셋 보상 기준 전압 생성부(30a)로부터 오프셋 보상된 기준 전압(Ref_offset)을 수신하고, 단위 셀(10)로부터 출력된 신호에 대해 커패시터(62)를 이용한 CDS 동작과, CDS 결과를 입력으로 하여 오프셋 보상된 기준 전압(Ref_offset)과 비교하는 비교 동작을 수행한다.

따라서, ADC(20)는 비교기(21)와 그 출력을 카운팅(계수)하는 카운터(22)를 포함하여 디지털 신호(OUT)를 출력한다.

이하, 도 6을 참조하여 샘플링 동작을 보다 상세히 살펴본다.

제2스위칭 신호(S62)가 로직 하이 레벨을 가지는 동안, 비교기(21)는 상기 오프셋 보상된 기준 전압(Ref_offset)을 수신하고, 커패시터(62)는 비교기(21)의 오프셋에 상응하는 전하를 저장한다. 이러한 동작은 단위 셀(10)로부터 리셋 전압이 출력되기 전 또는 후에 수행될 수 있다.

단위 셀(10)의 출력 전압으로서 리셋 전압이 출력되는 동안, 제1스위칭 신호 (S61)는 소정의 시간 동안 로직 하이 레벨을 갖는다. 제1스위칭 신호(S61)가 로직 하이 레벨을 가지는 동안, 커패시터(62)는 비교기(21)의 오프셋과 상기 리셋 전압의 전압 차에 상응하는 전하를 저장할 수 있다. 일 실시예에서, 커패시터(62)가 상기 전압 차에 상응하는 전하를 저장한 후, 제1스위칭 신호(S61)가 로직 로우 레벨을 가지고, 제2스위칭 신호(S62)가 로직 하이 레벨을 가지며, 비교기(21)는 오프셋 보상된 기준 전압(Ref_offset)을 수신한다.

아울러, 비교기(21)는 오토 제로잉을 통해 커패시터(62) 저장된 전하에 상응하는 전압을 비교기(21)로 제공하지 않는다. 따라서, 비교기(21)는 오프셋에 해당하는 성분을 입력으로 하여 ADC 변환을 수행한다.

단위 셀(10)로부터 데이터 전압이 출력되는 동안, 제1스위칭 신호(S61)는 로직 하이 레벨을 유지하고, 비교기(21)는 오프셋 보상된 기준 전압(Ref_offset)을 수신할 수 있다. 비교기(21)는 반전 입력 단자에서 커패시터(62)를 통하여 CDS가 이루어진 즉, 리셋 전압과 데이터 전압의 차 및 오프셋이 추가되어 아날로그적으로 계산된 유효 신호 전압(SIG)을 수신할 수 있다. 이어서, 유효 신호 전압(SIG)는 ADC 변환된다.

전술한 두 번의 ADC 동작을 통해 출력된 값은 디지털 도메인에서 다시 서로 차감되며, 이에 따라 비교기(21)의 오프셋은 상쇄된다. 이를 듀얼 CDS를 이용한 단일 경사 ADC라 칭하기도 한다.

뿐만 아니라, 유효 신호 전압(SIG)에 대한 비교 및 ADC 동작이 이루어질 때에는 기준 전압에 대한 오프셋 보상이 이루어진 결과가 반영된다. 즉, 단위 셀(10)에 위치하는 오프셋 검출용 셀을 통해 출력된 신호는 오프셋 검출기(31)를 통해 오프셋으로 검출되고 이 출력은 유효 신호 전압(SIG)에 대한 CDS 과정에서 반영되는 것을 확인할 수 있다.

따라서, 비교기(21)의 게인(gain)을 증가시키더라도(기준 전압의 기울기를 감소시키더라도) 기준 전압 자체에 오프셋이 반영되어 있으므로 오프셋에 상관없이 원하는 신호 전압을 얻을 수 있을 것이다.

도 7은 본 발명의 또 다른 실시예에 따른 샘플링 회로를 포함하는 감지 장치를 나타내는 회로도이다.

도 7을 참조하면, 도 1의 구성에 스위치들(71, 73, 75, 75, 및 76) 및 커패시터들(72과 77)이 추가된 구성을 갖는바, 동일한 구성 요소에 대해서는 동일한 도면부호를 사용하고 그 설명을 생략한다.

ADC는 적분기(70, 76, 77, 78), 양자화기(80), 디지털-아날로그 변환기(79, Digital to Analog Converter; 이하 DAC라 함) 및 디지털 필터(81)를 포함한다.

ADC는 아날로그-디지털 변환 동작을 수행할 때, 오버샘플링(oversampling) 및/또는 노이즈 형상화(noise shaping)을 통하여 양자화 노이즈를 높은 주파수로 이동시킴으로써 노이즈를 최소화할 수 있다.

적분기(70, 76, 77, 78)는 단위 셀(10)의 출력 전압과 피드백 신호인 DAC (79)의 출력 신호의 차를 적분한다. 적분기(70, 76, 77, 78)는 비교기(또는 증폭기, 78)와 제1 커패시터(77), 리셋 스위치(76) 및 스위치드 커패시터(70, Switched capacitor)를 포함한다. 비교기(78)는 스위치드 커패시터(70)를 통하여 단위 셀 (10)의 출력 전압(VOUT)과 DAC(79)의 상기 출력 신호의 차를 수신하는 반전 입력 단자, 및 오프셋 보상된 기준 전압(Ref_offset)을 수신하는 비반전 입력 단자를 포함한다.

제1커패시터(77) 및 리셋 스위치(76)는 비교기(78)의 상기 반전 입력 단자와 증폭기(78)의 출력 단자 사이에 병렬로 연결된다. 제1커패시터(76)는 단위 셀(10)의 출력 전압과 상기 출력 신호의 차에 기초하여 전하를 저장하고, 리셋 스위치 (76)는 리셋 신호(RST)에 응답하여 제1커패시터(77)에 충전된 전하를 방전시킨다.

스위치드 커패시터(70)는 제2커패시터(72), 제1스위치(71), 제2스위치(73), 제3스위치(74), 및 제4스위치(75)를 포함한다. 제1스위치(71)는 제1위상 스위칭 신호(S71)에 응답하여 단위 셀(10)과 제2커패시터(72)의 연결을 제어하고, 제2스위치 (73)는 제2위상 스위칭 신호(S72)에 응답하여 제2커패시터(72)와 비교기(78)의 연결을 제어하며, 제3스위치(74)는 제2위상 스위칭 신호(S72)에 응답하여 DAC(79)의 출력 단자와 제2커패시터(72)의 연결을 제어하고, 제4스위치(75)는 제1위상 스위칭 신호(S71)에 응답하여 제2커패시터(72)와 제2전원 전압(예를 들어, 접지 전압)의 연결을 제어할 수 있다.

제1위상 스위칭 신호(S71) 및 제2위상 스위칭 신호(S72)는, ADC가 기준 변환 동작 또는 신호 변환 동작을 수행하는 동안, 서로 반대 위상을 가지며 로직 하이 레벨 또는 로직 로우 레벨로 주기적으로 천이할 수 있다.

이에 따라, 제1스위치(71)와 제4스위치(75)의 턴-온과 제2스위치(73)와 제3 스위치(74)의 턴-오프, 또는 제1스위치(71)와 제4스위치(75)의 턴-오프와 제2스위치(73)와 제3스위치(74)의 턴-온이 주기적으로 반복될 수 있다. 이와 같이 동작하는 스위치드 커패시터(70)는 저항과 유사한 동작을 할 수 있다. 실시예에 따라, 적분기(70, 76, 77, 78)를 이루는 스위치드 커패시터(70)는 저항으로 대체될 수 있다.

양자화기(80)는 적분기(70, 76, 77, 78)의 출력 신호를 양자화하여 디지털 신호를 출력한다. 실시예에 따라, 양자화기(80)의 출력 신호인 상기 디지털 신호는 단일 비트 또는 다중 비트의 신호일 수 있다. DAC(79)는 상기 디지털 신호를 아날로그 신호로 변환하여 상기 피드백 신호를 생성한다. DAC(79)는 적분기(70, 76, 77, 78)가 단위 셀(10)의 출력 전압과 상기 피드백 신호의 차를 적분하도록 적분기(70, 76, 77, 78) 에 상기 피드백 신호를 제공한다.

디지털 필터(81)는 양자화기(80)의 출력 신호인 상기 디지털 신호에 기초하여 디지털 출력 신호(OUT)를 생성한다. 디지털 필터(81)는 직렬 비트 스트림인 상기 디지털 신호의 평균값을 계산하여 디지털 출력 신호(OUT)를 생성할 수 있다. 또한, 디지털 필터(81)는 대역 외의 양자화 노이즈를 제거하고, 신호의 주파수를 낮출 수 있다.

일 실시예에서, ADC는 도 6에서 설명한 듀얼 CDS 방식의 단일 기울기 ADC를 수행할 수 있다.

전술한 구성을 갖는 샘플링 회로의 동작을 살펴본다.

단위 셀(10)의 출력 전압으로서 리셋 전압이 출력된 후, ADC는 리셋 전압을 수신하고, 제2커패시터(72)에 저장된 비교기(78)에 저장된 오프셋 신호를 제1디지털 출력 신호(OUT)로 변환하는 제1변환 동작을 수행한다. 리셋 신호(RST)가 소정의 시간 동안 로직 하이 레벨을 가짐으로써, 제1커패시터(77)에 충전된 전하가 방전되고, 제1위상 스위칭 신호(S71) 및 제2위상 스위칭 신호(S72)가 서로 반대 위상을 가지며 로직 하이 레벨 또는 로직 로우 레벨로 주기적으로 천이함으로써, 제1변환 동작이 가능하다. 이때, 비교기(78)는 오토 제로잉을 통해 리셋 전압에 대해서는 비교하지 않고 자체의 오프셋에 대한 비교 동작만을 수행한다.

단위 셀(10)의 출력 전압(VC)으로서 데이터 전압이 출력되면, ADC는 제2커패시터(72)에 리셋 전압과 데이터 전압의 차 및 비교기(78)의 차를 저장 즉 CDS 값을 저장하고, 저장된 CDS 값을 비교 및 카운팅하여 제2 디지털 출력 신호(OUT)로 변환하는 제2 변환 동작을 수행한다.

전술한 구성을 갖는 샘플링 회로를 포함하는 감지 장치는 상기 제2디지털 출력 신호와 상기 제1디지털 출력 신호의 차에 기초하여 유효 신호 성분에 상응하는 디지털 값을 구할 수 있다.

이와 같이, 샘플링 회로는 제1변환 동작 및/또는 제2변환 동작을 수행함으로써 듀얼 CDS를 수행할 수 있다.

도 8은 본 발명의 일 실시예에 따른 셀 어레이를 도시한 도면이다.

도 8을 참조하면, 단위 셀은 광감지 장치의 픽셀 어레이를 그 예로 하였는바, 도 1의 설명해서 상세히 설명은 특성을 반영하도록 하는 구조를 갖는다.

예컨대, 중앙에 실제 광신호에 대한 광전 변환 동작을 통해 전기 신호를 생성하는 액티브 픽셀 어레이(82)가 배치된다. 액티브 픽셀 어레이(82)의 하단에는 AE-OB(85)가 배치되고, 그 하단과 액티브 픽셀 어레이의 상단에는 F-OB(86a, 86b)가 배치된다.

각 F-OB(86a, 86b)의 외곽의 상단 및 하단에는 전술한 본 발명의 실시예들에서 살펴본 기준 전압의 오프셋 보상을 위해 오프셋을 검출하는 R-OB(87a, 87b)가 배치된다. 액티브 픽셀 어레이(82)의 양 측면에는 L-OB(83, 84)가 배치된다. 여기서, L-OB(83, 84)는 광감지 장치 예컨대, 포토다이오드가 있는 L-OB(83)와 포토다이오드가 없는 L-OB(84)를 포함할 수 있다.

포토다이오드가 있는 L-OB(83)와 포토다이오드가 없는 L-OB(84)는 동시에 배치되거나 선택된 하나만 배치될 수 있으며, 포토다이오드가 있는 L-OB(83)는 DSP(Digital Signal Processing) 과정에서 별도의 용도로 사용이 가능할 것이다.

AE-OB(85)는 자동으로 아날로그 게인을 설정할 수 있는 휘도(Luminance)를 구하기 위해 사용 가능하다.

전술한 모든 OB가 액티브 픽셀 어레이(82)의 주변에 배치될 수도 있지만, 필요한 용도에 따라 유무가 결정될 수 있을 것이며, R-OB(87a, 87b)는 필수적으로 사용된다.

도 9는 본 발명의 일실시예에 따른 ADLC 과정을 도식화한 플로우 챠트로서, 이를 참조하여 광감지 장치에서의 ADLC 과정의 예를 살펴본다.

ADLC(Auto Dark Level Compensation)는 단위 셀들 각각 및 어레이 구조에서의 컬럼 및/또는 로우 간의 신호 전달 특성 등의 차이로 인해 야기되는 오프셋을 보상하기 위한 것이다. 광감지 장치의 경우는 빛이 없는 다크(Dark) 혹은 암흑 상태에서의 신호 특성을 감지하고 이를 보상하는 것을 의미할 수 있다.

먼저, S91 내지 S93의 단계를 통해 오프셋 보상된 기준 전압 예컨대, 램프 전압을 얻기 위해서 기준전압 오프셋 값을 검출한다. 즉, R-OB에 대해 다크 상태에서의 출력 전압을 감지한다(S91). 이어서, 아날로그 게인 '1'이고 램프 전압의 오프셋이 '0'인 램프 신호 생성기로부터 제공된 램프 신호를 이용하여 감지된 F-OB에 대해 ADC를 실시한다(S92).

이때, F-OB의 경우도 픽셀 별로 차이가 있을 수 있으므로 복수의 R-OB에 대해 ADC 값을 구한 후 평균을 취함으로써 그 가능성을 더 줄일 수 있다. 디지털 신호로 변환된 데이터는 ISP(Image Signal Processing)를 통해 적절한 램프 신호의 오프셋으로 가공된다.

상기한 바와 같이 생성된 램프 오프셋을 램프 신호 생성기로 피드백 제어함으로써, 오프셋 보상된 기준 신호 구체적으로, 오프셋 보상된 램프 신호가 제공된다.

액티브 픽셀 어레이에 대한 감지 후 ADC 과정에서 산출된 오프셋 보상된 램프 신호를 이용하여 ADC를 진행함으로써, 게인 증가에 따라 오프셋으로 인한 데이터 신호의 왜곡(예컨대, 픽셀 데이터 신호의 측정 불가)이 방지될 수 있다.

한편, 전술한 S93 단계까지만을 ADLC로 진행한 후, 측정된 오프셋이 보상된 기준 신호를 이용하여 액티브 픽셀 어레이에 대한 감지 및 ADC 과정을 진행할 수도 있으며, 전술한 과정을 코어스(Coarse) ADLC로 진행하고 전술한 과정에서 액티브 픽셀 어레이에 대한 감지 및 ADC 과정에서 F-OB에 대한 오프셋을 측정하고 이를 디지털 도메인에서 보상하는 과정을 파인(Fine) ADLC로 추가로 진행할 수 있다. 이는 도 9에서의 S99의 단계와 같이 추가될 수 있다.

전술한 바와 같이, OB의 경우도 L-OB와 F-OB 및 AE-OB 등이 포함될 수 있다. F-OB와 AE-OB는 광감지 소자 예컨대, 포토다이오드를 포함하나, L-OB의 경우는 컬럼 오프셋 제거를 위해 포토다이오드가 없는 경우도 있다. 포토다이오드가 있는 L-OB의 경우는 F-OB나 AE-OB 등과 같이 액티브 픽셀 어레이에 대한 감지 및 ADC 과정에서 동일하게 진행할 수 있으나, 포토다이오드가 없는 L-OB의 경우는 포토다이오드가 있는 다른 픽셀들과는 그 과정이 분리 진행되어야 한다.

따라서, 포토다이오드가 있는 픽셀에 대한 감지 및 ADC와 포토다이오드가 없는 픽셀에 대한 감지 및 ADC 중 어느 것을 먼저 진행할 것인가에 대한 우선 순위를 정하는 단계(S94)가 필요하다.

우선 순위가 정해지면, S95와 S97의 L-OB에 대한 선 진행과 이를 제외한 다른 픽셀에 대한 후 진행을 하거나, 또는 S96과 S98의 L-OB를 제외한 픽셀에 대한 선 진행과 L-OB에 대한 후 진행을 할 수 있다. 여기서 L-OB는 포토다이오드가 없는 것을 예로 하였으며, 포토다이오드가 있는 경우에는 S94 내지 S98의 단계가 필요치 않을 것이다.

이는 포토다이오드가 없는 L-OB의 경우 기준 전압에 대한 오프셋 보상이 불필요하기 때문이다.

도 10은 전술한 오프셋 보상된 기준 신호를 ADC 변환 시 사용하는 광감지 장치 예컨대, CMOS 이미지센서의 일 예를 도시한 블록도이다.

도 10을 참조하면, 광감지 장치(100)는 픽셀 어레이(110), 기준 신호의 오프셋 보상을 위한 오프셋 검출기(120), ADC(130), 컬럼 주사 회로(140), 로우 주사 회로(150), 타이밍 제어 회로(160) 및 기준 신호 생성기(170)를 포함한다.

여기서, 오프셋 검출기(120)와 제어 신호 생성기(170)는 도 1 및 도 2에 도시된 오프셋 보상 제어 신호 생성부(30a, 30b)에 상응하는 구조일 수 있다. 아울러, 픽셀 어레이(110)는 액티브 픽셀 어레이(111)와 F-OB(112)와 L-OB(113) 및 R-OB(114)를 포함한다. 전술한 바와 같이, L-OB(113)는 포토다이오드가 있는 것과 없는 것이 각각 또는 동시에 배치될 수 있으며, 또한 도시되지는 않았지만 AE-OB도 추가로 배치될 수 있다.

광감지 장치(100)는 픽셀 어레이(110)에 연결되는 컬럼 라인들의 수만큼 ADC 어레이(130) 내에 비교기(131)와 카운터(132)로 구성된 복수의 ADC를 포함한다. 픽셀 어레이(110)에 연결된 컬럼 라인들은 각각 복수의 ADC와 연결되는바, 이 경우 광감지 장치(100)는 컬럼 ADC 방식을 채용하고 있다고 할 수 있다.

액티브 픽셀 어레이(111)를 포함하는 픽셀 어레이(110)는 복수의 단위 픽셀들을 포함한다. 이러한 단위 픽셀들은 복수의 로우들 및 복수의 컬럼들을 가지는 매트릭스(Matrix) 형태로 배열될 수 있으며, 각각 광감지 소자(또는 광전 변환 소자)와 신호 생성 회로(예컨대, 복수의 트랜지스터로 이루어진 회로)를 포함할 수 있다.

이때, 단위 픽셀들은 신호 생성 회로에 포함되는 트랜지스터들의 개수에 따라 3-트랜지스터 구조, 4-트랜지스터 구조, 5-트랜지스터 구조, 6-트랜지스터 구조 등으로 구분될 수 있다. 픽셀 어레이(110)에는 로우(Row)마다 로우 라인(Row line)이 배선되고, 컬럼(Column)마다 컬럼 라인(Column line)이 배선될 수 있다. 예를 들어, 픽셀 어레이(110)가 M*N 개(M, N은 2 이상의 정수)의 단위 픽셀들을 포함하는 경우, 픽셀 어레이(710)에는 M개의 로우 라인들 및 N개의 컬럼 라인들이 배선될 것이다.

픽셀 어레이(110)의 로우 어드레스(Row address) 및 로우 주사(Row scan)는 로우 주사 회로(150)에 의하여 로우 라인들을 통해 제어되고, 픽셀 어레이(10)의 컬럼 어드레스(Column address) 및 컬럼 주사(Column scan)는 컬럼 주사 회로(140)에 의하여 컬럼 라인들을 통해 제어될 수 있다.

일 실시예에서, 광감지 장치(100)가 베이어 패턴(Bayer pattern) 기술을 채용하는 경우, 액티브 픽셀 어레이(110) 내의 단위 픽셀들은 각각 적색(R)광, 녹색 (G)광 및 청색(B)광을 수광하도록 배치될 수 있다. 다른 실시예에서, 상기 단위 픽셀들은, 마젠타(Mg)광, 옐로우(Y)광, 사이언(Cy)광 및/또는 화이트(W)광을 수광하도록 배치될 수 있다.

오프셋 검출기(120)는 상기 컬럼 라인들에 각각 연결된 복수의 오프셋 제거 회로들로 이루어지거나, 도시된 바와 같이 하나로 구성될 수 있다. 도면에서는 R-OB로부터 오프셋 검출기(120)로 신호가 제공되는 것으로 도시었지만, 실제로는 R-OB(1140로부터 출력된 오프셋에 상응하는 신호는 ADC(130)와 그 후단의 ISP를 거쳐 오프셋 검출기(120)로 제공될 수 있을 것이다.

전술한 바와 같이, 기준 신호 생성기(170)는 오프셋 검출기(170)와 분리되거나 또는 하나로 합체가 가능하며, 도시된 'X'와 같이 오프셋 검출기(120)의 검출 결과를 통해 직접 기준 신호 생성기(170)가 제어되어 오프셋 보상된 기준 신호가 생성될 수 있다. 또한, 도시된 'Y'와 같이 오프셋 검출기(120)의 검출 결과가 타이밍 제어 회로(160)에 피드백되고, 타이밍 제어 회로가 피드백된 정보를 통해 기준 신호 생성기(170)를 제어할 수도 있을 것이다.

ADC(130)는 상기 컬럼 라인들 각각에 연결된 복수의 단위 ADC들 각각을 포함할 수 있다. 일 실시예에서, ADC(130)는 한 번의 CDS와 ADC를 수행하거나 듀얼 CDS와 ADC를 수행할 수 있다. ADC(130)는 타이밍 제어 회로(160)에 의해 제어되며, 이러한 ADC의 동작은 로우 주사 회로(150)가 픽셀 어레이(110)의 로우 라인들을 선택하는 주기 즉, 로우 스캔 주기마다 이루어질 수 있다.

로우 주사 회로(150)는 타이밍 제어 회로(160)로부터 제어 신호들을 수신하여 픽셀 어레이(110)의 로우 어드레스와 로우 주사를 제어할 수 있다. 이때, 로우 주사 회로(150)는 로우 라인들 중에서 해당 로우 라인을 선택하기 위하여 해당 로우 라인을 활성화시키는 신호를 픽셀 어레이(110)로 인가한다. 일 실시예에서, 로우 주사 회로(150)는 픽셀 어레이(110) 내의 로우 라인을 선택하는 로우 디코더와, 선택된 로우 라인을 활성화시키는 신호를 공급하는 로우 드라이버를 포함할 수 있다.

컬럼 주사 회로(140)는 타이밍 제어 회로(160)로부터 제어 신호들을 수신하여 픽셀 어레이(110)의 컬럼 어드레스 및 컬럼 주사를 제어할 수 있다. 이때, 컬럼 주사 회로(140)는 ADC(130)에서 출력되는 디지털 출력 신호를 디지털 신호 프로세싱 회로(Digital Signal Processing Circuit; DSP), 이미지 신호 프로세싱 회로 (Image Signal Processing Circuit; ISP), 또는 외부의 호스트로 출력할 수 있다.

예를 들어, 컬럼 주사 회로(140)는 수평 주사 제어 신호를 ADC(130)로 출력함으로써, ADC(130) 내의 복수의 단위 ADC들을 순차적으로 선택할 수 있다. 일 실시예에서, 컬럼 주사 회로(140)는 복수의 단위 ADC들 중 하나를 선택하는 컬럼 디코더와, 선택된 단위 ADC의 출력을 수평 전송선으로 유도하는 컬럼 드라이버를 포함할 수 있다. 한편, 상기 수평 전송선은 상기 디지털 출력 신호를 출력하기 위한 비트 폭을 가질 수 있다.

타이밍 제어 회로(160)는 오프셋 검출기(120), ADC(130), 컬럼 주사 회로 (140), 및 로우 주사 회로(150)를 제어하며, 이들의 동작에 요구되는 클럭 신호 (Clock signal), 타이밍 컨트롤 신호(Timing control signal) 등과 같은 제어 신호들(Control signals)을 공급할 수 있다. 일 실시예에서, 타이밍 제어 회로(160)는 로직 제어 회로(Logic control circuit), 위상 고정 루프(Phase Lock Loop; PLL) 회로, 타이밍 제어 회로(Timing control circuit), 및 통신 인터페이스 회로 (Communication interface circuit) 등을 포함할 수 있다.

도 11은 본 발명의 다른 실시예에 따른 광감지 장치의 예를 나타내는 블록도이다. 여기서, 도 10과 동일한 구성 요소에 대해서는 동일한 도면 부호를 사용하였으며, 그 구체적인 설명은 생략한다.

도 11을 참조하면, 광감지 장치(100)는 픽셀 어레이(110), 오프셋 검출기 (120), 컬럼 주사 회로(140), 로우 주사 회로(150), 타이밍 제어 회로(160), CDS/멀티플렉서(180), 및 ADC(130')를 포함한다. 도 11의 광감지 장치(100)는 CDS/멀티플렉서(180), 및 ADC(130')의 구성을 제외하고는 도 10의 광감지 장치(100)와 실질적으로 동일한 구성을 갖는다.

CDS/멀티플렉서(180)는 컬럼 라인들을 통하여 전달된 유효한 신호 성분에 상응하는 아날로그 전압들을 순차적으로 출력할 수 있다. 이때, CDS 동작을 병행할 수 있는바, 이러한 CDS 기능은 후단의 ADC(130')에서 진행될 수도 있을 것이다.

ADC(130')는 CDS/멀티플렉서(180)로부터 순차적으로 출력되는 상기 아날로그 전압들을 디지털 출력 신호들로 변환하며, 전술한 도 10의 컬럼 마다 배치되는 것과는 달리 모든 컬럼의 아날로그 출력들이 하나의 ADC(130')을 공유하고 있다. 따라서, 도 11의 광감지 장치(100)는 하나의 ADC에 의한 단일 ADC 방식을 채용하고 있다고 칭할 수 있다. 광감지 장치(100)는 하나의 ADC를 채용하여 복수의 컬럼 라인들을 통한 출력 신호를 변환함으로써, 회로 면적을 감소시킬 수 있다. 이 경우에는 ADC(130')의 동작 속도 즉, 클럭 속도가 도 10의 ADC(130)에 비해 빨라야 할 필요가 있다.

도 12는 도 1에 도시된 감지 장치가 4T(transistor) 구조의 CMOS 이미지센서에 적용되는 실시예를 도시한 회로도이다.

도 12를 참조하면, 단위 셀(10)은 포토다이오드(PD), 포토다이오드(PD)에 집적된 광전 변환 신호를 전송하기 위해 트랜스퍼 게이트 제어 신호(TG)에 따라 제어되는 게이트를 포함하는 트랜스퍼 트랜지스터(transfer transistor; TX), 플로팅 접합에 의한 기생 용량을 통해 트랜스퍼 트랜지스터(TX)를 통해 전달된 광전 변환 신호 또는 리셋 신호를 저장하는 플로팅 확산 노드(floating diffusion node; FD), 소스 팔로워(source follower) 구조를 통해 플로팅 확산 노드(FD)의 전압을 소스를 통해 출력하는 드라이브 트랜지스터(DX), 및 단위 셀(10)로부터 생성된 신호를 컬럼 선택 신호(SEL)에 따라 출력하기 위해 해당 타이밍에 맞춰 턴-온되는 셀렉트 트랜지스터(SX)를 포함한다.

또한, 단위 셀(10)로부터 제공되는 신호가 전달되는 해당 컬럼의 구동 능력을 향상시키기 위한 부하 전류원(L)이 추가된다.

비교기(21)의 반전 입력 단자(-)에는 CDS 동작을 위한 커패시터(C120)가 접속되고, 비교기(21)의 비반전 입력 단자(+)에는 오프셋 보상 기준 전압 생성부(30a)로부터 제공되는 오프셋 보상된 기준 신호(Ref_offset)가 입력된다. 비교기(21)의 반전 입력 단자(-)와 비교기(21)의 출력단자 사이에 형성된 피드백 루프에 스위칭(S121)가 접속된다.

비교기(21)의 출력 단자는 OTA(operational trans-conductance amplifier(OTA); 121)의 비반전 단자(+)와 접속된다. 비교기(21)는 OTA(121)와 동일한 동작 특성을 가질 수 있다. OTA(121)의 반전 입력 단자(-)와 출력 단자 사이에 형성된 피드백 루프에 스위칭(S122)가 배치된다.

또한, OTA(121)의 반전 입력 단자(-)와 접지 사이에는 커패시터(C121)와 MOS커패시터(M121)가 배치된다. OTA(121)는 상술한 구조를 통해 비교기(21)에 의하여 발생될 수 있는 오프셋을 제거하기 위해 사용된다. OTA(121)의 출력은 카운터(미도시)로 제공된다. 상기 카운터는 예컨대, 다수의 플립-플롭들(flip-flops)이 연결된 구조를 포함할 수 있다.

도 12의 구성에 대해서는 앞선 듀얼 CDS 동작을 통해 설명하였으므로 생략한다.

한편, 도 9의 ADLC 동작에 대한 설명과, 도 10의 구조에서 언급한 L-OB의 포토다이오드(photo diode)의 유무에 따른 동작의 상이함을 이하에서 상세하게 살펴본다.

도 13은 L-OB를 액티브 픽셀 어레이에 포함하는 CMOS 이미지 센서의 응용 예를 개략적으로 도시한 블록도이며, 도 14와 도 15는 도 13에 도시된 CMOS 이미지 센소의 구조에 대한 동작을 설명하기 위한 타이밍도이다.

도 13을 참조하면, 액티브 픽셀 어레이(111)가 배치되고 로우(row) 방향으로 포토다이오드가 있는 L-OB(113b)와 포토다이오드가 없는 L-OB(113a)가 배치된다.

한편, L-OB의 포토다이오드 유무에 대해서는 해당 CMOS 이미지 센서의 활용도에 따라 동시에 적용되거나 혹은 선택된 하나만 적용될 수 있다. 여기서는 모두(113a와 113b)를 포함하는 구조에 대해서 살펴본다. 또한, 여기서는 픽셀 어레이 (110)에 F-OB와 AE-OB를 도시하지 않았으며, 이들은 선택적으로 배치되거나 생략될 수 있다.

픽셀 어레이(110)로부터 출력된 신호(또는 신호 전압)는 컬럼 별로 배치된 비교기(131)의 비반전 혹은 반전 입력 단자로 입력되고, 비교기(131)의 다른 입력 단자로는 오프셋 보상 기준 신호 생성부(170)로부터 제공된 오프셋 보상된 기준 신호(Ref_offset)가 제공된다. 제1카운트 인에이블 신호(CNT_EN)는 포토다이오드를 포함하는 L-OB(113b)와 액티브 픽셀 어레이(111)로부터 출력되는 신호에 대한 카운트 여부를 제어하기 위해 사용된다. 제2카운트 인에이블 신호(CNT_EN_LOB)는 포토다이오드가 없는 L-OB(113a)로부터 출력되는 신호에 대한 카운트 여부를 제어하기 위해 사용된다.

AND게이트(133)는 각 컬럼 별로 픽셀 어레이(110)로부터 출력되는 신호와, 제1제1카운트 인에이블 신호(CNT_EN)와 제2카운트 인에이블 신호(CNT_EN_LOB) 중에서 어느 하나를 수신한다.

여기서는, AND게이트를 하나의 예로 하였으나, 제1 및 제2 카운트 인에이블 신호(CNT_EN, CNT_EN_LOB)에 따라 픽셀 어레이(110)로부터 출력되는 신호의 카운트 여부를 제어할 수 있는 어떠한 로직 회로로도 치환 및 변경이 가능할 것이다.

전술한 바와 같이, 포토다이오드가 있는 L-OB(113b)는 액티브 픽셀 어레이 (111)와 동시에 감지가능하지만, 포토다이오드가 없는 L-OB(113a)는 액티브 픽셀 어레이(111)와 동시에 감지가 불가능하다. 이는 포토다이오드의 없는 경우의 신호가 약하기 때문에, 오프셋 보상된 기준 신호(예컨대, 오프셋 보상된 램프 신호)를 구분하여 사용하여야 하기 때문이다.

도 14는 포토다이오드가 없는 L-OB(113a)에 대한 ADC를 먼저 실시하는 예에 해당하는 타이밍도이고, 도 15는 포토다이오드가 있는 L-OB(113b)와 액티브 픽셀 어레이(111)에 대한 ADC를 먼저 실시하는 예에 해당하는 타이밍도이다. 여기서, 동작은 전술한 도 3 및 도 9에서 설명되었으므로 차이점에 대해서만 간략히 설명한다.

즉, 듀얼 CDS의 단일 경사 ADC를 설명하기 위한 14와 도 15에서 'A'와 'B'의 동작은 도 3과 동일하다. 다만, 포토다이오드가 없는 L-OB(113a)의 경우는 'B'와 같이 픽셀로부터 출력되는 데이터 전압 레벨이 'T'와 같이 낮으므로, 기준 신호, 예컨대, 램프 신호에 오프셋을 가하지 않는다. 따라서, B와 B'구간은 서로 분리되어 진행되어야 한다.

도 16은 기준 전압에 대한 오프셋 보상을 설명하기 위한 CMOS 이미지센서의 일부 블록을 도시한 도면이다.

도 16의 (a)에는 R-OB(114)로부터 디지털 출력 전압(OUT1)을 출력하는 과정이 도시되고, 도 16의 (b)에서는 ISP(161)를 통해 디지털 출력 전압(OUT1)이 가공되고, 이를 통해 램프 보상된 기준 전압(Ref_offset)이 피드백 제어 및 생성되는 과정을 도시한다.

도 10 및 도 11과 동일한 구성 요소에 대해서는 동일한 도면 부호를 사용하였으며, 그 구체적인 설명은 생략한다. 여기서는 아날로그 CDS를 고려하여 R-OB (114)의 출력이 컬럼 별로 배치되는 아날로그 CDS 블록(162)을 통해 CDS되고, CDS된 출력이 ADC(163)로 입력되는 것을 그 예를 하였다. 그러나, 이러한 예는 도 10 및 도 11과 같은 구조를 적용하여도 무방하며, 아울러 이들이 혼합된 구조로의 적용도 가능하다. 예컨대, 컬럼 별로 CDS 블록(162)이 배치되고, 하나의 ADC(163)를 채용할 수 있을 것이다.

디지털 출력 신호(OUT1)는 ISP(161)로 제공되고, ISP(161)는 이를 가공하여 오프셋 보상 제어 신호(OUT_offset)를 출력한다. 오프셋 보상 제어 신호 (OUT_offset)를 통해 오프셋 보상 기준 신호 생성부(170)가 제어된다. ISP(161)는 오프셋 보상 제어 신호(OUT_offset) 이외에 정상적인 동작 시 가공된 디지털 출력 신호(OUT2)를 출력할 수 있다.

도 17a 내지 도 17d는 도 1, 도 2, 도 6, 또는 도 7 등에 도시된 광감지 장치에 포함된 단위 픽셀의 예들을 나타내는 회로도들이다.

도 17a를 참조하면, 본 발명의 일 실시예에 따른 단위 픽셀(170a)은 광 감지기(photo sensitive device(PD)), 트랜스퍼 트랜지스터(TX), 플로팅 확산 노드 (FD), 리셋 트랜지스터(RX), 드라이브 트랜지스터(DX), 및 선택 트랜지스터(SX)를 포함한다.

각 구성 요소(PD, TX, FD, RX, DX, 및 SX)의 연결 관계와 동작은 도 12에 도시된 4T(transistor) 구조의 단위 셀(10)에서 설명하였으므로 생략한다.

여기서, 광 감지기(PD)는 포토다이오드(photo diode), 포토트랜지스터(photo transistor), 포토게이트(photo gate), 핀드 포토다이오드(pinned photo diode(PPD)), 및 이들의 조합 중 적어도 하나를 포함할 수 있다.

도 17a에서는 하나의 광 감지기(PD)와 4개의 MOS트랜지스터들(TX, RX, DX, 및 SX)을 구비하는 4T 구조의 단위 픽셀을 예시하고 있지만, 본 발명에 따른 실시예가 이에 한정되는 것은 아니며, 드라이브 트랜지스터(DX)와 선택 트랜지스터(SX)를 포함하는 적어도 3개의 트랜지스터들과 광 감지기(PD)를 포함하는 모든 회로들에 본 발명에 따른 실시예가 적용될 수 있다. 단위 픽셀의 다른 실시예가 도 17b 내지 도 17d에 도시된다.

도 17b에 도시된 단위 픽셀(170b)은 3-트랜지스터(3T) 구조의 광 감지 소자로서, 광 감지기(PD), 리셋 트랜지스터(RX), 드라이브 트랜지스터(또는, 소스 팔로워 트랜지스터, DX), 및 선택 트랜지스터(SX)를 포함한다.

도 17c에 도시된 단위 픽셀(170c)은 5-트랜지스터(5T) 구조의 광 감지 소자로서, 광 감지기(PD), 리셋 트랜지스터(RX), 드라이브 트랜지스터(또는, 소스 팔로워 트랜지스터, DX), 및 선택 트랜지스터(SX) 이외에 하나의 트랜지스터(GX)를 더 포함한다.

도 17d에 도시된 단위 픽셀(170d)은 5-트랜지스터 광 감지 소자로서, 광 감지기(PD), 리셋 트랜지스터(RX), 드라이브 트랜지스터(또는, 소스 팔로워 트랜지스터, DX), 선택 트랜지스터(SX) 외에 두 개의 트랜지스터(TX와 PX)를 더 포함한다.

한편, 도 17a 내지 도 17d에 도시된 바와 같은 다양한 형태의 단위 픽셀은 전술한 바와 같이 각 픽셀이 독립적인 구조를 가질 수도 있고, 적어도 하나의 구성 요소를 서로 공유할 수 있다. 예컨대, 도 17a의 구성에서 2개 또는 4개의 픽셀이 광 감지기(PD)와 트랜스퍼 트랜지스터(TX)만을 독립적으로 구성하고, 나머지 부분은 서로 공유한 상태에서 타이밍 컨트롤을 통해 독립된 동작을 할 수 있다.

도 18a 및 도 18b는 본 발명의 다른 실시예에 따른 광감지 장치에 포함된 공유 단위 픽셀을 나타내는 회로도이다.

도 18a를 참조하면, 광감지 장치는 두 개의 단위 픽셀들이 리셋 트랜지스터 (RX), 드라이브 트랜지스터(DX), 및 선택 트랜지스터(SX)를 공유하는 공유 단위 픽셀(180a)을 포함한다. 두 개의 단위 픽셀들이 트랜지스터들(RX, DX, 및 SX)을 공유함으로써, 광 감지기(PD)가 차지하는 면적의 비율이 증가하여 상기 광감지 장치의 필 팩터(fill factor)가 증가할 수 있다.

공유 단위 픽셀(180a)은 서로 다른 로우에 배치된 두 개의 단위 픽셀들이 회로의 일부를 서로 공유하므로 서로 공유하는 두 로우들은 동시에 동작하지 않고 순차적으로 또는 서로 시간적으로 분리되어 동작할 수 있다.

도 18b를 참조하면, 광감지 장치는 네 개의 단위 픽셀들이 리셋 트랜지스터 (RX), 드라이브 트랜지스터(DX), 및 선택 트랜지스터(SX)를 공유하는 공유 단위 픽셀(180b)을 포함한다. 네 개의 단위 픽셀들이 트랜지스터들(RX, DX, 및 SX)을 공유함으로써, 광 감지기(PD)가 차지하는 면적의 비율이 증가하여 상기 광감지 장치의 필 팩터(fill factor)가 증가할 수 있다. 네 개의 단위 픽셀들이 트랜지스터들(RX, DX, 및 SX)을 공유하더라도, 타이밍 컨트롤을 통해 독립된 동작을 할 수 있다.

도 18a 및 도 18b에는 두 개의 단위 픽셀들과 네 개의 단위 픽셀들이 트랜지스터들(RX, DX, 및 SX)을 공유하는 예들이 각각 도시되어 있으나, 실시예에 따라 세 개 또는 다섯 개 이상의 단위 픽셀들이 적어도 하나의 트랜지스터를 공유할 수 있다.

도 19는 본 발명의 광감지 장치 예컨대, 이미지 센서를 디지털 카메라에 응용한 예를 나타내는 블록도이다.

도 19를 참조하면, 디지털 카메라(800)는 렌즈(810), 이미지 센서(820), 모터부(830), 및 엔진부(840)를 포함할 수 있다. 이미지 센서(820)는 전술한 오프셋 보상된 기준 전압을 ADC 변환 시 기준 전압으로 사용하는 이미지 센서를 포함한다.

렌즈(810)는 이미지 센서(820)의 수광 영역으로 입사광을 집광시킨다. 이미지 센서(820)는 렌즈(810)를 통하여 입사된 광에 기초하여 베이어 패턴(Bayer pattern)의 RGB 데이터(RGB)를 생성할 수 있다. 이미지 센서(820)는 클럭 신호 (CLK)에 기초하여 RGB 데이터(RGB)를 제공할 수 있다.

실시 예에 따라, 이미지 센서(820)는 MIPI(Mobile Industry Processor Interface) 및/또는 CSI(Camera Serial Interface)를 통하여 엔진부(840)와 인터페이싱할 수 있다.

모터부(830)는 엔진부(840)로부터 수신된 제어 신호(CTRL)에 응답하여 렌즈 (810)의 포커스를 조절하거나, 셔터링(Shuttering)을 수행할 수 있다. 엔진부(840)는 이미지 센서(820) 및 모터부(830)를 제어한다. 또한, 엔진부(840)는 이미지 센서(820)로부터 수신된 RGB 데이터(RGB)에 기초하여 휘도 성분, 상기 휘도 성분과 청색 성분의 차, 및 상기 휘도 성분과 적색 성분의 차를 포함하는 YUV 데이터(YUV)를 생성하거나, 압축 데이터, 예를 들어 JPEG(Joint Photography Experts Group) 데이터를 생성할 수 있다.

엔진부(840)는 호스트/어플리케이션(850)에 연결될 수 있으며, 엔진부(840)는 마스터 클럭(MCLK)에 기초하여 YUV 데이터(YUV) 또는 JPEG 데이터를 호스트/어플리케이션(850)에 제공할 수 있다. 또한, 엔진부(840)는 SPI(Serial Peripheral Interface) 및/또는 I2C(Inter Integrated Circuit)를 통하여 호스트/어플리케이션(850)과 인터페이싱할 수 있다.

도 20은 본 발명의 광감지 장치 예컨대, 이미지 센서를 컴퓨팅 시스템에 응용한 예를 나타내는 블록도이다.

도 20을 참조하면, 컴퓨팅 시스템(1000)은 프로세서(1010), 메모리 장치 (1020), 저장 장치(1030), 입출력 장치(1040), 파워 서플라이(1050), 및 이미지 센서(1060)를 포함한다.

이미지 센서(1060)는 전술한 오프셋 보상된 기준 전압을 ADC 변환 시 기준 전압으로 사용하는 이미지 센서를 포함한다. 한편, 도 20에는 도시되지 않았지만, 컴퓨팅 시스템(1000)은 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 전자 기기들과 통신할 수 있는 포트(port)들을 더 포함할 수 있다.

프로세서(1010)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 프로세서(1010)는 마이크로프로세서(micro-processor), 중앙 처리 장치(Central Processing Unit; CPU)일 수 있다.

프로세서(1010)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus)를 통하여 메모리 장치(1020), 저장 장치(1030) 및 입출력 장치(1040)와 통신을 수행할 수 있다.

실시예에 따라, 프로세서(1010)는 주변 구성요소 상호 연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다. 메모리 장치(1020)는 컴퓨팅 시스템(1000)의 동작에 필요한 데이터를 저장할 수 있다.

예를 들어, 메모리 장치(1020)는 DRAM, 모바일 DRAM, SRAM, PRAM, FRAM, RRAM 및/또는 MRAM으로 구현될 수 있다. 저장 장치(1030)는 솔리드 스테이트 드라이브(Solid State Drive(SSD)), 하드 디스크 드라이브(Hard Disk Drive(HDD)), CD-ROM 등을 포함할 수 있다.

입출력 장치(1040)는 키보드, 키패드, 마우스 등과 같은 입력 수단, 및 프린터와 디스플레이 등과 같은 출력 수단을 포함할 수 있다. 파워 서플라이(1050)는 전자 기기(1000)의 동작에 필요한 동작 전압을 공급할 수 있다.

이미지 센서(1060)는 버스들 또는 다른 통신 링크를 통해서 프로세서(1010)와 연결되어 통신을 수행할 수 있다. 상술한 바와 같이, 이미지 센서(1060)는 기준 전압에 대해 오프셋을 보상함으로써 정밀한 이미지 데이터를 생성할 수 있다. 이미지 센서(1060)는 프로세서(1010)와 함께 하나의 칩에 집적될 수도 있고, 서로 다른 칩에 각각 집적될 수도 있다.

한편, 컴퓨팅 시스템(1000)은 이미지 센서를 이용하는 모든 컴퓨팅 시스템으로 해석되어야 할 것이다. 예를 들어, 컴퓨팅 시스템(1000)은 디지털 카메라, 이동 전화기, PDA(Personal Digital Assistants), PMP(Portable Multimedia Player), 스마트폰(Smart Phone), 태블릿 PC 등을 포함할 수 있다.

도 21은 도 20의 컴퓨팅 시스템에서 사용되는 인터페이스의 일 예를 나타내는 블록도이다.

도 21을 참조하면, 컴퓨팅 시스템(1100)은 MIPI 인터페이스를 사용 또는 지원할 수 있는 데이터 처리 장치로 구현될 수 있고, 어플리케이션 프로세서(1110), 이미지 센서(1140) 및 디스플레이(1150) 등을 포함할 수 있다.

어플리케이션 프로세서(1110)의 CSI 호스트(1112)는 카메라 시리얼 인터페이스(Camera Serial Interface; CSI)를 통하여 이미지 센서(1140)의 CSI 장치(1141)와 시리얼 통신을 수행할 수 있다.

일 실시예에서, CSI 호스트(1112)는 디시리얼라이저(DES)를 포함할 수 있고, CSI 장치(1141)는 시리얼라이저(SER)를 포함할 수 있다. 어플리케이션 프로세서 (1110)의 DSI 호스트(1111)는 디스플레이 시리얼 인터페이스(Display Serial Interface; DSI)를 통하여 디스플레이(1150)의 DSI 장치(1151)와 시리얼 통신을 수행할 수 있다.

일 실시예에서, DSI 호스트(1111)는 시리얼라이저(SER)를 포함할 수 있고, DSI 장치(1151)는 디시리얼라이저(DES)를 포함할 수 있다. 나아가, 컴퓨팅 시스템 (1100)은 어플리케이션 프로세서(1110)와 통신을 수행할 수 있는 알에프(Radio Frequency; RF) 칩(1160)을 더 포함할 수 있다. 컴퓨팅 시스템(1100)의 PHY(1113)와 RF 칩(1160)의 PHY(1161)는 MIPI(Mobile Industry Processor Interface) DigRF에 따라 데이터 송수신을 수행할 수 있다.

또한, 어플리케이션 프로세서(1110)는 PHY(1161)의 MIPI DigRF에 따른 데이터 송수신을 제어하는 DigRF MASTER(1114)를 더 포함할 수 있다. 한편, 컴퓨팅 시스템(1100)은 지피에스(Global Positioning System; GPS)(1120), 스토리지(1170), 마이크(1180), 디램(Dynamic Random Access Memory; DRAM)(1185) 및 스피커(1190)를 포함할 수 있다. 또한, 컴퓨팅 시스템(1100)은 초광대역(Ultra WideBand; UWB)(1210), 무선 랜(Wireless Local Area Network; WLAN)(1220) 및 와이맥스(Worldwide Interoperability for Microwave Access; WIMAX)(1230) 등을 이용하여 통신을 수행할 수 있다. 다만, 컴퓨팅 시스템(1100)의 구조 및 인터페이스는 하나의 예시로서 이에 한정되는 것이 아니다.

본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

10: 단위 셀
20: ADC
21: 비교기
22: 카운터
30a: 오프셋 보상 기준전압 생성부
31: 오프셋 검출기
32: 기준 전압 생성기

Claims (20)

1. 오프셋 값을 포함하는 제1신호를 입력받고, 기준 신호에 대해 상기 오프셋 값을 보상하여 오프셋 보상된 기준 전압을 생성하는 오프셋 보상 기준 전압 생성기; 및
   아날로그 디지털 변환부(Analog to digital converter(ADC))를 포함하고,
   상기 ADC는,
   입력 신호를 수신하고, 상기 오프셋 보상된 기준 전압과 상기 입력 신호를 비교하는 비교기;
   상기 비교기의 출력을 변환하여 피드백 신호를 출력하는 디지털 아날로그 변환기(Digital to Analog Converter(DAC)); 및
   데이터 값에 상응하는 제2신호와 상기 피드백 신호의 차이를 상기 비교기에 의해 수신되는 상기 입력 신호로써 출력하는 스위치드 커패시터를 포함하는 샘플링 회로.
2. 제1항에 있어서,
   상기 제1신호와 상기 제2신호 각각은 실질적으로 동일한 구조를 갖는 제1그룹의 단위 픽셀과 제2그룹의 단위 픽셀 각각으로부터 출력되며,
   상기 제1신호는 입력이 없는 상태에서의 출력을 포함하고,
   상기 제2신호는 상기 입력이 있는 상태에서의 출력을 포함하는 샘플링 회로.
3. 제2항에 있어서,
   상기 제1그룹의 단위 픽셀과 상기 제2그룹의 단위 픽셀은 상기 ADC가 서로 분리된 샘플링 회로.
4. 삭제
5. 제1항에 있어서,
   상기 비교기의 출력을 양자화하여 디지털 신호를 출력하는 양자화기를 더 포함하는 샘플링 회로.
6. 오프셋 값을 포함하는 제1신호와, 데이터 값에 상응하는 제2신호를 출력하는 픽셀 어레이;
   상기 제1신호에 기초하여 기준 신호에 대해 상기 오프셋 값을 보상한 오프셋 보상된 기준 전압을 생성하는 오프셋 보상 기준 전압 생성기; 및
   아날로그 디지털 변환부(Analog to digital converter(ADC))를 포함하고,
   상기 ADC는,
   입력 신호를 수신하고, 상기 오프셋 보상된 기준 신호와 상기 입력 신호를 비교하는 비교기;
   상기 비교기의 출력을 변환하여 피드백 신호를 출력하는 디지털 아날로그 변환기(Digital to Analog Converter(DAC)); 및
   상기 제2신호와 상기 피드백 신호의 차이를 상기 비교기에 의해 수신되는 상기 입력 신호로써 출력하는 스위치드 커패시터를 포함하는 광감지 장치.
7. 제6항에 있어서,
   상기 제1신호와 상기 제2신호 각각은 실질적으로 동일한 구조를 갖는 제1그룹의 단위 픽셀과 제2그룹의 단위 픽셀 각각으로부터 출력되며, 상기 제1신호는 입력광이 없는 상태에서의 출력을 포함하고, 상기 제2신호는 상기 입력광이 있는 상태에서의 출력을 포함하는 광감지 장치.
8. 광 감지 신호를 출력하는 액티브 픽셀과 기준 전압에 대한 오프셋 보상을 위해 다크 오프셋 신호를 출력하는 기준 전압 오프셋용 다크 픽셀을 포함하는 픽셀 어레이;
   기준 신호에 대해 상기 다크 오프셋 신호에 기초한 오프셋을 보상한 오프셋 보상된 기준 전압을 생성하는 오프셋 보상 기준 전압 생성기; 및
   아날로그 디지털 변환부(Analog to digital converter(ADC))를 포함하고,
   상기 ADC는,
   상기 오프셋 보상된 기준 전압과 입력 신호를 비교하는 비교기;
   상기 비교기의 출력을 변환하여 피드백 신호를 출력하는 디지털 아날로그 변환기(Digital to Analog Converter(DAC)); 및
   상기 광 감지 신호와 상기 피드백 신호의 차이를 상기 비교기에 의해 수신되는 상기 입력 신호로써 출력하는 스위치드 커패시터를 포함하는 광감지 장치.
9. 제8항에 있어서,
   상기 액티브 픽셀과 상기 다크 픽셀은 상기 ADC가 서로 분리된 광감지 장치.
10. 제8항에 있어서,
    상기 비교기의 출력을 양자화하여 디지털 신호를 출력하는 양자화기를 더 포함하는 광감지 장치.
11. 삭제
12. 삭제
13. 삭제
14. 삭제
15. 삭제
16. 삭제
17. 삭제
18. 삭제
19. 삭제
20. 삭제

Images