TWI672952B - 影像擷取器件、控制方法及影像擷取裝置 - Google Patents

影像擷取器件、控制方法及影像擷取裝置 Download PDF

Info

Publication number
TWI672952B
TWI672952B TW104104440A TW104104440A TWI672952B TW I672952 B TWI672952 B TW I672952B TW 104104440 A TW104104440 A TW 104104440A TW 104104440 A TW104104440 A TW 104104440A TW I672952 B TWI672952 B TW I672952B
Authority
TW
Taiwan
Prior art keywords
pixel
signal
row
unit
read
Prior art date
Application number
TW104104440A
Other languages
English (en)
Other versions
TW201536054A (zh
Inventor
河津直樹
鈴木敦史
庄司貴史
赤松正志
嶋村延幸
若林準人
山形優輝
二改教廣
木川田亘
岡巧
貝沼世樹
Original Assignee
日商新力股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商新力股份有限公司 filed Critical 日商新力股份有限公司
Publication of TW201536054A publication Critical patent/TW201536054A/zh
Application granted granted Critical
Publication of TWI672952B publication Critical patent/TWI672952B/zh

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H04N25/445Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array by skipping some contiguous pixels within the read portion of the array
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75Circuitry for providing, modifying or processing image signals from the pixel array
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767Horizontal readout lines, multiplexers or registers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/134Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on three different wavelength filter elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本發明目的為以一更簡單方式輸出更多種類型資料。
根據本發明技術之一項態樣,針對一像素陣列之各行,將在該像素陣列中傳送從像素讀出之像素信號所憑藉的複數條信號線分配至各行,像素信號之彼此不同的讀出模式分別被分配至該各行之該複數條信號線,且對應於該等模式的像素分別被連接至該複數條信號線,在像素信號之讀出模式中,從經連接至對應於該模式之信號線的像素讀出該像素信號,且透過該信號線傳送該讀取之像素信號。舉例而言,本發明技術可應用於一影像擷取器件或一影像擷取裝置。

Description

影像擷取器件、控制方法及影像擷取裝置 相關申請案之交叉參考
本申請案主張2014年3月6日申請之日本優先權專利申請案JP 2014-044036之權利,該案之全部內容以引用的方式併入本文中。
本發明係關於一種影像擷取器件、一種控制方法及一種影像擷取裝置,且更特定言之,係關於可以一更簡單方式輸出更多種類型資料之一種影像擷取器件、一種控制方法及一種影像擷取裝置。
在相關技術中,存在一種影像擷取器件,諸如一CMOS(互補金屬氧化物半導體)影像感測器,在該影像擷取器件中複數個A/D轉換器(ADC(類比轉數位轉換器))分別連接至針對各行像素所連接之輸出線,且藉由使用該複數個ADC實現高速資料讀取(例如,參見PTL 1)。
此外,存在一種影像擷取器件,其中複數個比較器及計數器係安裝至各輸出線上,使一D/A轉換器(DAC(數位轉類比轉換器))之一電壓偏移一任意值,且在高速下讀出高位元精確度之一信號(例如,參見PTL 2)。
此外,存在一種影像擷取器件,其中降低雜訊且藉由對一讀出信號兩次執行A/D轉換來改良動態範圍(例如,參見PTL 3及PTL 4)。
[引用清單] [專利文獻] [PTL 1]
JP 2005-347932 A
[PTL 2]
JP 2010-252140 A
[PTL 3]
JP 2009-296423 A
[PTL 4]
JP 2008-012482 A
然而,在PTL 1中描述之方法的情況下,僅一高速讀出係可行的,且舉例而言,難以擴展動態範圍、降低雜訊及發展高功能性。
此外,在PTL 2中描述之方法的情況下,儘管提供複數個ADC,然該等ADC之一組態僅用於改良解析度,且舉例而言,難以降低雜訊及電力消耗。
此外,在PTL 3及PTL 4中描述之方法的情況下,處理時間增加且難以執行一高速讀出。
近年來,隨著資訊處理技術改良,影像處理及影像擷取裝置之功能亦愈加增加及提高。因此,使自一影像擷取器件輸出之影像資料所需之輸出格式進一步多樣化。然而,在如上所述之相關技術之方法中,難以處置多種資料輸出格式。
鑒於以上問題進行本發明,且期望以一更簡單方式輸出更多種類型資料。
本發明技術之一項態樣係一種影像擷取器件,其包含:一像素陣列,其中傳送從像素讀出之像素信號所憑藉之複數條信號線分配至各行,像素信號之彼此不同之讀出模式分別分配至各行之該複數條信號線,且對應於該等模式之像素分別連接至該複數條信號線;及一控制器,其經組態以進行控制使得針對該像素陣列之該各行,在像素信號之讀出模式中從連接至對應於該模式之信號線之像素讀出該像素信號,且透過該信號線傳送該讀取之像素信號。
該控制器可進行控制以容許依對應於像素之模式之一圖框率執行從該像素讀出像素信號。
該控制器可進一步控制以容許依該模式之該圖框率執行各行之一主快門操作及一預快門操作。
不同數目個像素可分配至各行中之信號線之各者。
該影像擷取器件可進一步包含:一選擇單元,其經組態以從各行中之複數條信號線選擇對應於像素信號之讀出模式的一信號線,其中該控制器可針對各行進行控制以容許該選擇單元選擇該等信號線之任一者,容許在該模式中從連接至藉由該選擇單元選擇之該信號線之像素讀出像素信號,且容許透過藉由該選擇單元選擇之該信號線傳送該讀取之像素信號。該控制器可進行控制以容許該選擇單元循序切換待選擇之該信號線且容許分時執行多個模式中的像素信號之讀出。
對應於與信號線對應之模式之一虛設像素可進一步連接至像素陣列中之各行之複數條信號線之各者,且控制器可針對該像素陣列之該各行進行控制以容許在像素信號之讀出模式中從連接至對應於該模式之信號線之該虛設像素讀出該像素信號。
控制器可進一步控制以容許在該模式中執行該虛設像素之一快門操作。影像擷取器件可進一步包含:一A/D轉換器,其經組態以對透過像素陣列之各行中之信號線傳送的像素信號執行A/D轉換。
影像擷取器件可進一步包含:一選擇單元,其經組態以從像素陣列之各行中之複數條信號線選擇對應於像素信號之讀出模式的一信號線,其中該A/D轉換器對從連接至藉由該選擇單元選擇之該信號線之像素讀出的像素信號執行A/D轉換。
影像擷取器件可進一步包含:相對於像素陣列之各行之複數個A/D轉換器,其中選擇單元可進一步選擇待用於像素信號之A/D轉換中之A/D轉換器。
控制器可針對像素陣列之各行進行控制以容許選擇單元選擇複數條信號線及複數個A/D轉換器,且針對像素陣列之各行進行控制以容許在模式之信號線之間,使像素信號從連接至藉由選擇單元選擇之信號線之各者的像素彼此平行讀出。
可針對對應於各像素所連接之信號線之各模式設定該像素之曝光時間。
此外,本發明技術之一項態樣係一種控制方法,其包含:針對一像素陣列之各行,在該像素陣列中傳送從像素讀出之像素信號所憑藉之複數條信號線分配至各行,像素信號之彼此不同之讀出模式分別分配至各行之該複數條信號線,且對應於該等模式之像素分別連接至該複數條信號線,在像素信號之讀出模式中從連接至對應於該模式之信號線之像素讀出該像素信號;及透過該信號線傳送該讀取之像素信號。
此外,本發明技術之一項態樣係一種影像擷取裝置,其包含:一影像擷取單元,其經組態以擷取一物件之一影像;及一影像處理單元,其經組態以對藉由使用影像擷取單元擷取影像而獲得之影像資料執行影像處理,其中該影像擷取單元包含:一像素陣列,其中傳送從像素讀出之像素信號所憑藉之複數條信號線分配至各行,像素信號之彼此不同之讀出模式分別分配至各行之該複數條信號線,且對應於該 等模式之像素分別連接至該複數條信號線;及一控制器,其經組態以進行控制使得針對該像素陣列之該各行,在像素信號之讀出模式中從連接至對應於該模式之信號線之像素讀出該像素信號,且透過該信號線傳送該讀取之像素信號。
本發明技術之另一態樣係一種影像擷取器件,其包含:一像素陣列,其中傳送從像素讀出之像素信號所憑藉之複數條信號線分配至各行,且各行之像素連接至經分配至該行之該複數條信號線之任一者;複數個A/D轉換器,其等經組態以對透過該像素陣列中之各行之不同信號線傳送的該等像素信號執行A/D轉換;複數個壓縮單元,其等經組態以壓縮經歷藉由彼此不同之A/D轉換器之A/D轉換之該等像素信號;及一控制器,其經組態以進行控制使得從分配至像素陣列中之各行之不同信號線之多條線之像素平行讀出像素信號;分別使用對應於像素之信號線平行傳送從該多條線之像素讀出之多條線之像素信號;使用該複數條信號線傳送之該多條線之像素信號經歷使用複數個A/D轉換器之平行A/D轉換;及使用複數個壓縮單元平行壓縮經歷藉由彼此不同之A/D轉換器之A/D轉換的不同線之像素信號。
該複數個壓縮單元可壓縮針對各線之一像素信號,使得在壓縮針對多個線之像素信號之後的一資料大小等於或小於可在一單位週期內傳送之一大小。
控制器可容許藉由兩條線讀出像素信號,且複數個壓縮單元可壓縮針對各線之像素信號,使得資料大小減半。
壓縮單元可以一預定位元率壓縮像素信號。
影像擷取器件可進一步包含:複數個信號處理單元,其等經組態以對經歷藉由不同A/D轉換器之A/D轉換的不同線之像素信號平行執行預定信號處理,其中複數個壓縮單元平行壓縮經歷藉由不同信號處理單元之信號處理的該等不同線之像素信號。
此外,本發明技術之另一態樣係一種控制方法,其包含:從分配至一像素陣列中之各行之不同信號線的多條線之像素平行讀出像素信號,在該像素陣列中傳送從像素讀出之像素信號所憑藉之複數條信號線分配至各行,且各行之像素連接至經分配至該行之該複數條信號線之任一者;分別使用對應於像素之信號線平行傳送從針對多條線之該等像素讀出之針對多條線之像素信號;對使用複數條信號線傳送之針對多條線之像素信號平行執行A/D轉換;及平行壓縮經歷A/D轉換之不同線的像素信號。
此外,本發明技術之另一態樣係一種影像擷取裝置,其包含:一影像擷取單元,其經組態以擷取一物件之一影像;及一影像處理單元,其經組態以對藉由使用影像擷取單元擷取影像而獲得之影像資料執行影像處理,其中該影像擷取單元包含:一像素陣列,其中傳送從像素讀出之像素信號所憑藉之複數條信號線分配至各行,且各行之像素連接至經分配至該行之該複數條信號線之任一者;複數個A/D轉換器,其等經組態以對透過該像素陣列中之各行之不同信號線傳送的該等像素信號執行A/D轉換;複數個壓縮單元,其等經組態以壓縮經歷藉由彼此不同之A/D轉換器之A/D轉換之該等像素信號;及一控制器,其經組態以進行控制使得從分配至像素陣列中之各行之不同信號線之多條線之像素平行讀出像素信號;分別使用對應於像素之信號線平行傳送從該多條線之像素之讀出之多條線之像素信號;使用該複數條信號線傳送之該多條線之像素信號經歷使用複數個A/D轉換器之平行A/D轉換;及使用複數個壓縮單元平行壓縮經歷藉由彼此不同之A/D轉換器之A/D轉換的不同線之像素信號。
此外,本發明技術之另一態樣係一種影像擷取器件,其包含:一像素陣列;複數個A/D轉換器,其等分別分配至該像素陣列之各行且經組態以對從該行之一像素讀出之像素信號執行A/D轉換;複數個 鎖存器,其等分別分配至該等A/D轉換器之各者且經組態以儲存經歷藉由該等A/D轉換器之A/D轉換之像素信號;及一控制器,其經組態以在像素陣列之各行中進行控制,使得從待處理之針對若干線之像素讀出像素信號,從像素讀出之該等像素信號經歷使用分配至該行之A/D轉換器之A/D轉換,取決於該等像素信號之一讀出模式而將經歷使用A/D轉換器之A/D轉換之該等像素信號儲存於對應於該等A/D轉換器之複數個鎖存器之任一者或所有者中,且取決於該模式而讀出儲存於該複數個鎖存器之任一者或所有者中的該等像素信號。
影像擷取器件可進一步包含:一運算單元,其經組態以使從複數個鎖存器讀出之像素信號彼此相加或相減,其中控制器進行控制以容許使用該運算單元取決於模式使從該複數個鎖存器讀出之該等像素信號彼此相加或相減。
本發明技術之又另一態樣係一種控制方法,其包含:從一像素陣列之各行中之待處理之針對若干線之像素讀出像素信號;對從該等像素讀出之該等像素信號執行A/D轉換;取決於該等像素信號之一讀出模式將經歷該A/D轉換之該等像素信號儲存於複數個鎖存器之任一者或所有者中;及取決於該模式讀出儲存於該複數個鎖存器之任一者或所有者中的該等像素信號。
本發明技術之又另一態樣係一種影像擷取裝置,其包含:一影像擷取單元,其經組態以擷取一物件之一影像;及一影像處理單元,其經組態以對藉由使用影像擷取單元擷取影像而獲得之影像資料執行影像處理,其中該影像擷取單元包含:一像素陣列;複數個A/D轉換器,其等分別分配至該像素陣列之各行且經組態以對從該行之一像素讀出之像素信號執行A/D轉換;複數個鎖存器,其等分別分配至該等A/D轉換器之各者且經組態以儲存經歷藉由該等A/D轉換器之A/D轉換之像素信號;及一控制器,其經組態以在像素陣列之各行中進行控制 使得從待處理之針對若干線之像素讀出像素信號,從像素讀出之該等像素信號經歷使用分配至該行之A/D轉換器之A/D轉換,取決於該等像素信號之一讀出模式而將經歷使用A/D轉換器之A/D轉換之該等像素信號儲存於對應於該等A/D轉換器之複數個鎖存器之任一者或所有者中,且取決於該模式而讀出儲存於該複數個鎖存器之任一者或所有者中的該等像素信號。
本發明技術之另一態樣係一種影像擷取器件,其包含:一像素陣列;複數個A/D轉換器,其等分別分配至該像素陣列之各行且經組態以使用彼此不同之斜坡信號對從該行之一像素讀出之像素信號執行A/D轉換;及一控制器,其經組態以進行控制使得將各A/D轉換器之該等斜坡信號之位移設定為彼此不同之值,從像素陣列之各行中之待處理之針對若干線之像素讀出像素信號,且從像素讀出之該等像素信號使用分配至該行之複數個A/D轉換器經歷A/D轉換。
控制器可取決於各A/D轉換器之斜坡信號的一斜率之一量值來設定該斜坡信號之位移。
控制器可進行設定使得在各A/D轉換器之斜坡信號之斜率為大時該斜坡信號之一位移差為小,且進行設定使得在各A/D轉換器之斜坡信號之斜率為小時該斜坡信號之一位移差為大。
本發明技術之另一態樣係一種控制方法,其包含:將A/D轉換器之斜坡信號之位移分別設定為彼此不同之值,該等A/D轉換器經分配至一像素陣列之各行且經組態以使用彼此不同之斜坡信號對從該行之一像素讀出之像素信號執行A/D轉換;從該像素陣列之各行中之待處理之針對若干線的像素讀出像素信號;及使用分配至該行之複數個A/D轉換器對從像素讀出之該等像素信號執行A/D轉換。
此外,本發明技術之另一態樣係一種影像擷取裝置,其包含:一影像擷取單元,其經組態以擷取一物件之一影像;及一影像處理單 元,其經組態以對藉由使用影像擷取單元擷取影像而獲得之影像資料執行影像處理,其中該影像擷取單元包含:一像素陣列;複數個A/D轉換器,其等分別分配至該像素陣列之各行且經組態以使用彼此不同之斜坡信號對從該行之一像素讀出之像素信號執行A/D轉換;及一控制器,其經組態以進行控制使得將各A/D轉換器之該等斜坡信號之位移設定為彼此不同之值,從像素陣列之各行中之待處理之針對若干線之像素讀出像素信號,且從像素讀出之該等像素信號使用分配至該行之複數個A/D轉換器經歷A/D轉換。
根據本發明技術之一項態樣,針對像素陣列之各行,在該像素陣列中傳送從像素讀出之像素信號所憑藉之複數條信號線分配至各行,像素信號之彼此不同之讀出模式分別分配至各行之該複數條信號線,且對應於該等模式之像素分別連接至該複數條信號線,在像素信號之讀出模式中從連接至對應於該模式之信號線之像素讀出該影像信號,且透過該信號線傳送該讀取之像素信號。
根據本發明技術之另一態樣,在其中傳送從像素讀出之像素信號所憑藉之複數條信號線分配至各行,且各行之像素連接至經分配至該行之該複數條信號線之任一者的像素陣列中,從分配至該像素陣列中之各行之不同信號線的多條線之像素平行讀出像素信號;分別使用對應於像素之信號線平行傳送從該多條線之像素讀出之多條線之像素信號;使用該複數條信號線傳送之該多條線之像素信號經歷平行A/D轉換;及平行壓縮經歷該A/D轉換的不同線之像素信號。
根據本發明技術之進一步另一態樣,針對像素陣列之各行,從該行中之待處理之針對若干線的像素讀出像素信號,從像素讀出的該等像素信號經歷A/D轉換,取決於該等像素信號之讀出模式而將經歷該A/D轉換之該等像素信號儲存於複數個鎖存器之任一者或所有者中,且取決於該模式讀出儲存於該複數個鎖存器之任一者或所有者中 的該等像素信號。
根據本發明之進一步另一態樣,將複數個A/D轉換器之斜坡信號的位移分別設定為彼此不同之值,該複數個A/D轉換器經分配至像素陣列之各行且經組態以對從該行之像素讀出之像素信號執行A/D轉換,使用彼此不同之斜坡信號,從該像素陣列之各行中之待處理之針對若干線的像素讀出像素信號,且從像素讀出之該等像素信號在分配至該行之複數個A/D轉換器中經歷A/D轉換。
根據本發明技術之一項實施例,可擷取一物件之一影像。特定言之,可以一更簡單方式輸出更多種類型資料。
100‧‧‧互補金屬氧化物半導體(CMOS)影像感測器
111‧‧‧像素陣列單元
112‧‧‧讀出單元
112A‧‧‧讀出單元
112B‧‧‧讀出單元
113‧‧‧數位轉類比(D/A)轉換器
113-0‧‧‧數位轉類比(D/A)轉換器
113-1‧‧‧數位轉類比(D/A)轉換器
121‧‧‧行像素單元
122‧‧‧選擇單元
122A‧‧‧選擇單元
122B‧‧‧選擇單元
123‧‧‧行類比轉數位(A/D)轉換器
123A‧‧‧行類比轉數位(A/D)轉換器
123B‧‧‧行類比轉數位(A/D)轉換器
124‧‧‧水平傳送單元
124A‧‧‧水平傳送單元
124B‧‧‧水平傳送單元
123A-0-1至123A-0-P‧‧‧行類比轉數位(A/D)轉換器
123B-0-1至123B-0-P‧‧‧行類比轉數位(A/D)轉換器
123A-1-1至123A-1-P‧‧‧行類比轉數位(A/D)轉換器
123B-1-1至123B-1-P‧‧‧行類比轉數位(A/D)轉換器
124A-0‧‧‧水平傳送單元
124A-1‧‧‧水平傳送單元
124B-0‧‧‧水平傳送單元
124B-1‧‧‧水平傳送單元
131‧‧‧感測器控制器
132‧‧‧垂直掃描單元
133‧‧‧水平掃描單元
141‧‧‧位址解碼器
142‧‧‧像素驅動單元
151‧‧‧單元像素
151A‧‧‧單元像素
151B‧‧‧單元像素
151C‧‧‧單元像素
151D‧‧‧單元像素
161‧‧‧光電二極體
161-0‧‧‧光電二極體
161-1‧‧‧光電二極體
161-2‧‧‧光電二極體
161-3‧‧‧光電二極體
162‧‧‧讀出電晶體
162-0‧‧‧讀出電晶體
162-1‧‧‧讀出電晶體
162-2‧‧‧讀出電晶體
162-3‧‧‧讀出電晶體
163‧‧‧重設電晶體
164‧‧‧放大電晶體
165‧‧‧選擇電晶體
181‧‧‧電流源
181-0‧‧‧電流源
181-1‧‧‧電流源
182‧‧‧比較器
182-0‧‧‧比較器
182-1‧‧‧比較器
183‧‧‧計數器
183-0‧‧‧計數器
183-1‧‧‧計數器
200‧‧‧互補金屬氧化物半導體(CMOS)影像感測器
221‧‧‧水平處理單元
221A‧‧‧水平處理單元
221B‧‧‧水平處理單元
222‧‧‧壓縮單元
222A‧‧‧壓縮單元
222B‧‧‧壓縮單元
223‧‧‧輸出單元
231‧‧‧區段
232‧‧‧區段
241A‧‧‧介面
241B‧‧‧介面
242A‧‧‧水平重新配置單元
242B‧‧‧水平重新配置單元
243A‧‧‧箝位量計算單元
243B‧‧‧箝位量計算單元
244A‧‧‧數位箝位
244B‧‧‧數位箝位
245A‧‧‧水平相加單元
245B‧‧‧水平相加單元
246A‧‧‧增益調整單元
246B‧‧‧增益調整單元
247A‧‧‧黑階校正單元
247B‧‧‧黑階校正單元
251‧‧‧先進先出(FIFO)緩衝器
252‧‧‧差分輸出介面(I/F)
300‧‧‧互補金屬氧化物半導體(CMOS)影像感測器
311‧‧‧像素陣列單元
312‧‧‧類比轉數位(A/D)轉換器
313‧‧‧水平傳送路徑
314‧‧‧放大單元
315‧‧‧運算單元
316‧‧‧影像處理單元
321‧‧‧單元像素
331‧‧‧控制器
332‧‧‧垂直掃描單元
333‧‧‧水平掃描單元
351‧‧‧數位轉類比(D/A)轉換器
352‧‧‧比較器
352-0‧‧‧比較器
352-1‧‧‧比較器
353‧‧‧計數器
353-0‧‧‧計數器
353-1‧‧‧計數器
354‧‧‧選擇器
354-0‧‧‧選擇器
354-1‧‧‧選擇器
355‧‧‧資料鎖存器
355A‧‧‧資料鎖存器
355A-0‧‧‧資料鎖存器
355A-1‧‧‧資料鎖存器
355B‧‧‧資料鎖存器
355B-0‧‧‧資料鎖存器
355B-1‧‧‧資料鎖存器
401‧‧‧虛線
402‧‧‧實線
500‧‧‧互補金屬氧化物半導體(CMOS)影像感測器
501‧‧‧像素晶片
502‧‧‧電路晶片
511‧‧‧像素區域
512‧‧‧周邊電路區域
513‧‧‧通孔區域(VIA)
514‧‧‧通孔區域(VIA)
600‧‧‧影像擷取裝置
611‧‧‧光學單元
612‧‧‧互補金屬氧化物半導體(CMOS)影像感測器
613‧‧‧影像處理單元
614‧‧‧顯示單元
615‧‧‧解編碼器處理單元
616‧‧‧儲存單元
617‧‧‧輸出單元
618‧‧‧通信單元
620‧‧‧虛線
621‧‧‧控制器
622‧‧‧操作單元
623‧‧‧磁碟機
631‧‧‧可抽換式媒體
A‧‧‧單元像素
ADD_X‧‧‧位址
ADD‧‧‧位址
B‧‧‧單元像素
C‧‧‧單元像素
D‧‧‧單元像素
E‧‧‧單元像素
F‧‧‧單元像素
FD‧‧‧浮動擴散
G‧‧‧單元像素
H‧‧‧單元像素
RST‧‧‧控制信號
RLRST‧‧‧讀出鎖存重設
RLSET_X‧‧‧讀出鎖存設定
RLQ‧‧‧讀出鎖存輸出脈衝
RTR‧‧‧讀取傳送脈衝
RRST‧‧‧讀取重設脈衝
RSEL‧‧‧讀取選擇脈衝
RLSET‧‧‧讀出鎖存設定
S101‧‧‧步驟
S102‧‧‧步驟
S301‧‧‧步驟
S302‧‧‧步驟
S303‧‧‧步驟
S304‧‧‧步驟
S305‧‧‧步驟
S306‧‧‧步驟
S307‧‧‧步驟
S308‧‧‧步驟
S401‧‧‧步驟
S402‧‧‧步驟
SEL‧‧‧控制信號
SLRST‧‧‧電子快門鎖存重設
SLSET_X‧‧‧電子快門鎖存設定
SLQ‧‧‧電子快門鎖存
STR‧‧‧電子快門傳送脈衝
SRST‧‧‧電子快門重設脈衝
SLSET‧‧‧電子快門鎖存設定
TRG‧‧‧控制信號
TR0‧‧‧控制信號
TR1‧‧‧控制信號
TR2‧‧‧控制信號
TR3‧‧‧控制信號
VSL0‧‧‧垂直信號線
VSL1‧‧‧垂直信號線
VSL2‧‧‧垂直信號線
VSL3‧‧‧垂直信號線
VSLA0‧‧‧垂直信號線
VSLA1‧‧‧垂直信號線
VSLB0‧‧‧垂直信號線
VSLB1‧‧‧垂直信號線
XSLQ‧‧‧NOT_electronic快門鎖存
XRLQ‧‧‧NOT_readout鎖存
XVS‧‧‧單元
XHS‧‧‧單元
圖1係繪示應用本發明技術之一影像感測器之一主要組態實例的一方塊圖。
圖2係繪示一行像素單元之一主要組態實例的一圖式。
圖3係繪示一單元像素之一主要組態實例的一圖式。
圖4係繪示該單元像素之另一組態實例的一圖式。
圖5A及圖5B係繪示一選擇單元之一主要組態實例的圖式。
圖6係繪示一行A/D轉換器之一主要組態實例的一圖式。
圖7係繪示一位址解碼器之一主要組態實例的一圖式。
圖8係繪示一像素驅動單元之一主要組態實例的一圖式。
圖9係描述像素讀出之一狀態之一實例的一時序圖表。
圖10係描述位址解碼器之一驅動狀態之一實例的一時序圖表。
圖11係描述控制單元像素之一操作之一狀態之一實例的一時序圖表。
圖12係描述A/D轉換器之一驅動狀態之一實例的一時序圖表。
圖13係繪示雙串流讀出之一狀態之一實例的一圖式。
圖14係描述讀出處理之一流程之一實例的一流程圖。
圖15係繪示一雙串流存取之一狀態之一實例的一圖式。
圖16係繪示該雙串流存取之該狀態之另一實例的一圖式。
圖17係繪示該雙串流存取之該狀態之進一步另一實例的一圖式。
圖18係繪示該雙串流存取之該狀態之進一步另一實例的一圖式。
圖19係繪示該雙串流存取之該狀態之進一步另一實例的一圖式。
圖20係繪示該雙串流存取之該狀態之進一步另一實例的一圖式。
圖21係繪示該雙串流存取之該狀態之進一步另一實例的一圖式。
圖22係繪示一時分之雙串流存取之一狀態之一實例的一圖式。
圖23係繪示應用一虛設位址之一實例的一圖式。
圖24係繪示應用該虛設位址之一實例的一圖式。
圖25係繪示雙倍速讀出之一實例的一圖式。
圖26係該雙倍速讀出之另一實例的一圖式。
圖27係繪示雙倍速讀出之一實例的一圖式。
圖28係繪示高S/N讀出之一實例的一圖式。
圖29係繪示應用本發明技術之影像感測器之另一組態實例的一方塊圖。
圖30係繪示一壓縮狀態之一實例的一圖式。
圖31係繪示一水平處理單元之一實例的一圖式。
圖32係一壓縮單元之一實例的一圖式。
圖33係繪示應用本發明技術之影像感測器之另一組態實例的一 方塊圖。
圖34係繪示一A/D轉換器之一主要組態實例的一方塊圖。
圖35係一讀出處理之一流程之一實例的一流程圖。
圖36A及圖36B係繪示像素信號讀出之一組態之一實例的圖式。
圖37A及圖37B係繪示像素信號讀出之組態之另一實例的圖式。
圖38A及圖38B係繪示像素信號讀出之組態之進一步另一實例的圖式。
圖39係繪示其中保護一斜坡信號之一位移之一偏移量之另一實例的一圖式。
圖40A及圖40B係繪示其中保護位移之偏移量之一實例的圖式。
圖41係繪示其中保護位移之偏移量之另一實例的一圖式。
圖42係描述一斜坡信號控制處理之一流程之一實例的一流程圖。
圖43係繪示一影像擷取器件之一主要組態實例的一圖式。
圖44係繪示一影像擷取裝置之一主要組態實例的一圖式。
在下文將描述用於執行本發明之模式(在下文中稱為「實施例」)。該描述將按以下順序進行。
1.第一實施例(CMOS影像感測器)
2.第二實施例(CMOS影像感測器)
3.第三實施例(CMOS影像感測器)
4.第四實施例(CMOS影像感測器)
5.第五實施例(CMOS影像感測器)
6.第六實施例(影像擷取裝置)
<1.第一實施例> <CMOS影像感測器>
圖1係繪示根據應用本發明技術之一影像擷取器件之一實施例的一互補金屬氧化物半導體(CMOS)影像感測器之一部分組態實例的一方塊圖。圖1中所繪示之一CMOS影像感測器100係擷取一物件之一影像且獲得一經擷取影像之數位資料的一影像擷取器件。在此描述中,該CMOS影像感測器係描述為一實例,但除該CMOS影像感測器以外,舉例而言,本發明技術可應用於諸如一電荷耦合器件(CCD)影像感測器之一影像擷取器件。
如圖1中所繪示,CMOS影像感測器100包含一像素陣列單元111、讀出單元112A及112B以及一D/A轉換器113。
該像素陣列單元111係其中以一平坦形式或一彎曲形式配置具有諸如一光電二極體之一光電轉換器件之一像素組態(單元像素)的一像素區域。像素陣列單元111之各單元像素從物件接收光,執行該入射光之一光電轉換以累積電荷,且依一預定時序輸出該等電荷作為一像素信號。在像素陣列單元111中,舉例而言,以一矩陣(陣列)形式配置單元像素。在各單元像素中,用於傳送像素信號之信號線(垂直信號線)分配至該單元像素之每一行。此外,針對該單元像素之各線(列)控制該等像素信號之一讀出操作。
只要像素陣列具有其中可將各單元像素分類(分組)成彼此不同之兩個方向之一組態,即可為任何組態且可能並非為在彼此正交之兩個線性方向上配置之一典型(N×M)矩陣組態。即,舉例而言,單元像素之線(列)或行可能並非為線性的,如在一蜂巢式結構中。即,具有各線或各行之單元像素可能並不以一線性形式配置且該單元像素之該等線及行可能並不彼此正交。
即,像素陣列單元111具有行像素單元121,行像素單元121係單元像素之一行部分之一組態,且其數目與像素陣列之行數目相同。圖1僅繪示一行部分之一組態,但舉例而言,當像素陣列單元111具有P (P係一自然數)行之一單元像素時,該像素陣列單元111具有P個行像素單元121。將在下文描述該行像素單元121之細節,但該行像素單元121具有用於傳送從對應行之單元像素讀出之像素信號的複數條信號線(垂直信號線)(例如,N條信號線(N係2或2以上之一自然數))。即,可從行像素單元121平行讀出複數個像素信號(例如,N個像素信號)。
讀出單元112A從像素陣列單元111讀出像素信號,對該等讀出信號執行諸如一A/D轉換之信號處理,且輸出該等經處理信號。讀出單元112A包含相對於像素陣列單元111之各行(各行像素單元121)之一選擇單元122A及一行A/D轉換器123A。即,圖1僅繪示一行部分之一組態,但舉例而言,當像素陣列單元111具有P行之一單元像素時,讀出單元112A具有P個選擇單元122A及P個行A/D轉換器123A。
選擇單元122A從對應於該選擇單元自身之行像素單元121之複數條垂直信號線(例如,N條垂直信號線)選擇一信號線,該信號線將像素信號供應至行A/D轉換器123A。即,選擇單元122A控制行像素單元121之垂直信號線(連接至該垂直信號線之單元像素)與行A/D轉換器123A之間的一連接。
行A/D轉換器123A執行從行像素單元121通過對應於該A/D轉換器自身之選擇單元122A傳送之像素信號(類比資料)之一A/D轉換。行A/D轉換器123A具有複數個A/D轉換器(例如,M數目個A/D轉換器(M係2或2以上之一自然數,但MN)),且可以一平行方式執行傳送通過選擇單元122A之複數個像素信號(例如,M個像素信號)之A/D轉換。即,舉例而言,選擇單元122A從N個垂直信號線選擇M個垂直信號線且可容許該等選定垂直線連接至行A/D轉換器123A。
行A/D轉換器123A使用從D/A轉換器113供應之一斜坡信號執行像素信號之A/D轉換。將在下文描述細節。
讀出單元112A進一步包含一水平傳送單元124A。該水平傳送單 元124A循序輸出從各行A/D轉換器123A輸出之像素信號(數位資料),即,像素陣列單元111之各行之像素信號。例如,當像素陣列單元111具有P行之單元像素且各行A/D轉換器123A具有M個A/D轉換器時,以一平行方式將(P×M)個像素信號供應至水平傳送單元124A。水平傳送單元124A循序傳送該(P×M)個像素信號。將從水平傳送單元124A輸出之該等像素信號供應至(例如)一後續階段處理單元(並未繪示),諸如一信號處理單元。提供於後續階段之該處理單元可提供於CMOS影像感測器100內部或外部。
讀出單元112B係類似於讀出單元112A之一處理單元,具有與讀出單元112A相同的組態,且執行與讀出單元112A中相同的處理。即,讀出單元112B包含針對像素陣列單元111之單元像素之各行之一選擇單元122B及一行A/D轉換器123B,且進一步包含一水平傳送單元124B。該選擇單元122B係類似於選擇單元122A之一處理單元,具有與選擇單元122A相同的組態且執行與選擇單元122A中相同的處理。行A/D轉換器123B係類似於行A/D轉換器123A之一處理單元,具有與行A/D轉換器123A相同的組態,且執行與行A/D轉換器123A中相同的處理。水平傳送單元124B係類似於水平傳送單元124A之一處理單元,具有與水平傳送單元124A相同的組態,且執行與水平傳送單元124A中相同的處理。
在以下描述中,當讀出單元112A及讀出單元112B不需要描述為彼此區分時,其等將簡稱為一讀出單元112。類似地,當選擇單元122A及選擇單元122B不需要描述為彼此區分時,其等將簡稱為一選擇單元122。類似地,當行A/D轉換器123A及行A/D轉換器123B不需要描述為彼此區分時,其等將簡稱為一行A/D轉換器123。類似地,當水平傳送單元124A及水平傳送單元124B不需要描述為彼此區分時,其等將簡稱為一水平傳送單元124。
D/A轉換器113將一預定斜坡信號供應至各行A/D轉換器123。
如上所述,在圖1之一實例的情況中,CMOS影像感測器100具有其中從像素陣列單元111讀出像素信號之兩種類型路徑。即,在圖1之該實例的情況中,由讀出單元112A及讀出單元112B之兩個組態形成讀出單元112。然而,此等路徑之數目係任意的且可為一種類型或三種或三種以上類型。即,讀出單元112A及讀出單元112B可經組態為一讀出單元112,舉例而言,該讀出單元112可具有三個或三個以上組態,諸如讀出單元112A、讀出單元112B及一讀出單元112C(並未繪示)。
CMOS影像感測器100進一步包含一感測器控制器131、一垂直掃描單元132及一水平掃描單元133。
該感測器控制器131控制CMOS影像感測器100中之各處理單元之一操作。例如,該感測器控制器131控制垂直掃描單元132或水平掃描單元133且因此控制從像素陣列單元111讀出像素信號。
垂直掃描單元132係藉由感測器控制器131加以控制,以針對各線驅動像素陣列單元111之各行之各單元像素且讀出像素信號。垂直掃描單元132包含一位址解碼器141及一像素驅動單元142。該位址解碼器141解碼從感測器控制器131供應之位址指定資訊,且接著將一控制信號供應至對應於像素驅動單元142之一指定位址的一組態。像素驅動單元142係藉由感測器控制器131加以控制,且接著將用於驅動之一控制信號供應至像素陣列單元111之各單元像素。像素驅動單元142具有用於針對像素陣列之各線供應控制信號之一組態。像素驅動單元142使用藉由位址解碼器141指定之組態將對應於經指定之一控制內容之一控制信號從感測器控制器131供應至像素陣列單元111(即,藉由感測器控制器131指定之線之各單元像素)。
水平掃描單元133控制讀出單元112之一操作且將從像素陣列單元 111供應之各行之像素信號循序傳送至後續階段。
<行像素單元>
圖2中繪示行像素單元121之主要組態的一實例。如上所述,複數條垂直信號線(例如,N條垂直信號線(N係2或2以上之一自然數))分配至行像素單元121。行像素單元121之各單元像素(即,像素陣列中之對應行的各單元像素)連接至該複數條垂直信號線之任一者。此外,包含於行像素單元121中之單元像素之數目係任意的。
在圖2之一實例的情況中,分配四個垂直信號線(VSL0、VLS1、VSL2及VSL3)且繪示四個單元像素(單元像素151A、單元像素151B、單元像素151C及單元像素151D)。此處,該單元像素151A連接至該垂直信號線VSL0,該單元像素151B連接至該垂直信號線VSL1,該單元像素151C連接至該垂直信號線VSL2,且該單元像素151D連接至該垂直信號線VSL3。當行像素單元121具有五個或五個以上單元像素時,除上文所描述之四個單元像素以外之單元像素亦連接至四個垂直信號線(VSL0、VLS1、VSL2及VSL3)之任一者。
在以下描述中,當單元像素不需要描述為彼此區分時,其等將簡稱為一單元像素151。此外,當垂直信號線不需要描述為彼此區分時,其等將簡稱為一垂直信號線VSL。
<單元像素>
圖3中繪示單元像素151之主要組態的一實例。如圖3中所繪示,單元像素151包含一光電二極體161、一讀出電晶體162、一重設電晶體163、一放大電晶體164及一選擇電晶體165。該光電二極體(PD)161執行一光電轉換以將經接收光轉換成具有取決於經接收光量之電荷量的光電荷(此處,光電子),且累積該光電荷。光電二極體161之一陽極電極連接至像素區域之一接地(像素接地)且一陰極電極透過讀出電晶體162連接至一浮動擴散(FD)。該讀出電晶體162控制從光電二 極體161讀出光電荷。在讀出電晶體162中,一汲極電極連接至該浮動擴散且一源極電極連接至光電二極體161之陰極電極。此外,從像素驅動單元142供應一控制信號TRG至讀出電晶體162之閘極電極。當該控制信號TRG(即,讀出電晶體162之一閘極電位)處於一關閉狀態時,並不執行從光電二極體161讀出光電荷(該等光電荷累積於該光電二極體161中)。當控制信號TRG(即,讀出電晶體162之閘極電位)處於一開啟狀態時,累積於光電二極體161中之光電荷被讀出且被供應至浮動擴散(FD)。
重設電晶體163重設浮動擴散(FD)之電位。在該重設電晶體163中,一汲極電極連接至一電源電位且一源極電極連接至浮動擴散(FD)。此外,從像素驅動單元142供應一控制信號RST至重設電晶體163之一閘極電極。當該控制信號RST(即,重設電晶體163之閘極電位)處於一關閉狀態時,自電源電位斷開浮動擴散(FD)。當控制信號RST(即,重設電晶體163之閘極電位)處於一開啟狀態時,浮動擴散(FD)之電荷被放電至電源電位且重設浮動擴散(FD)。
放大電晶體164放大浮動擴散(FD)之一電位變化且輸出其作為一電信號(類比信號)。在該放大電晶體164中,一閘極電極連接至浮動擴散(FD),一汲極電極連接至電源電位且一源極電極連接至選擇電晶體165之一汲極電極。例如,放大電晶體164輸出藉由重設電晶體163重設之浮動擴散(FD)之電位至選擇電晶體165作為一重設信號(重設位準)。此外,放大電晶體164輸出浮動擴散(FD)之電位至選擇電晶體165作為一光累積信號(信號位準),藉由讀出電晶體162傳送光電荷至該浮動擴散(FD)。
選擇電晶體165控制從放大電晶體164供應之電信號至垂直信號線VSL之一輸出。在該選擇電晶體165中,一汲極電極連接至放大電晶體164之源極電極且一源極電極連接至垂直信號線VSL。此外,從 像素驅動單元142供應一控制信號SEL至選擇電晶體165之一閘極電極。當該控制信號SEL(即,選擇電晶體165之一閘極電位)處於一關閉狀態時,放大電晶體164及垂直信號線VSL彼此電斷開。因此,在此狀態中,並未從單元像素輸出像素信號。當控制信號SEL(即,選擇電晶體165之閘極電位)處於一開啟狀態時,單元像素變為一選擇狀態。即,放大電晶體164及垂直信號線VSL彼此電連接且自放大電晶體164輸出之一信號被供應至該等垂直信號線VSL作為單元像素之一像素信號。即,從單元像素讀出該像素信號。
<單元像素之其他實例>
單元像素151之一組態係任意的且並不限於圖3之實例。此外,可省略讀出電晶體162。此外,每單元像素之像素數目係任意的,可為如在圖3之實例中之一個像素且可為複數個像素。
圖4繪示在具有複數個像素之情況下的單元像素之一組態實例。在圖4中所繪示之該實例的情況下,單元像素151具有四個光電二極體161(光電二極體161-0、光電二極體161-1、光電二極體161-2及光電二極體161-3)。即,在此情況中,單元像素151由四個像素予以組態。光電二極體161之各者可具有彼此相等之相同特性或可具有不同特性。例如,此等光電二極體161之一些或全部可光電轉換彼此不同之具有一波長帶之入射光。例如,光電二極體161-0至161-3可依兩列乘兩行進行配置,使得左上部光電二極體161-0可主要光電轉換一紅色(R)頻帶,右上部光電二極體161-1可主要光電轉換一綠色(GR)頻帶,左下部光電二極體161-2可主要光電轉換一綠色(GB)頻帶且右下部光電二極體161-3可主要光電轉換一藍色(B)頻帶。因此,單元像素151可經組態為拜耳(Bayer)陣列之一單元。
此外,在圖4中所繪示之實例的情況下,單元像素151具有四個讀出電晶體162(讀出電晶體162-0、讀出電晶體162-1、讀出電晶體 162-2及讀出電晶體162-3)。該讀出電晶體162-0基於從像素驅動單元142供應之一控制信號TRG(TR0)控制從光電二極體161-0讀出光電荷。該讀出電晶體162-1基於從像素驅動單元142供應之一控制信號TRG(TR1)控制從光電二極體161-1讀出光電荷。該讀出電晶體162-2基於從像素驅動單元142供應之一控制信號TRG(TR2)控制從光電二極體161-2讀出光電荷。該讀出電晶體162-3基於從像素驅動單元142供應之一控制信號TRG(TR3)控制從光電二極體161-3讀出光電荷。
在圖4中所繪示之實例的情況下,在單元像素中共用浮動擴散(FD)、重設電晶體163、放大電晶體164、選擇電晶體165及類似者之組態。接著,透過相同垂直信號線VSL傳送像素(光電二極體161-0、光電二極體161-1、光電二極體161-2及光電二極體161-3)之各者之像素信號。
下文將使用圖4中所繪示之實例來描述單元像素151之組態。
<選擇單元>
圖5係繪示選擇單元122之一主要組態實例的一圖式。圖5A中繪示選擇單元122A之一組態實例。圖5B中繪示選擇單元122B之一組態實例。選擇單元122係針對各行像素單元121而提供且控制該行像素單元121之N條垂直信號線與行A/D轉換器123中之M個通道之一A/D轉換器(M條垂直信號線)之間的一連接。在圖5A中所繪示之實例的情況下,選擇單元122A選擇對應於該選擇單元自身之行像素單元121之四條垂直信號線(VSL0至VSL3)之任兩者,且該等選定垂直信號線連接至行A/D轉換器123A之兩條垂直信號線(VSLA0及VSLA1)。
選擇單元122B具有與選擇單元122A基本上相同的組態。即,在圖5B中所繪示之實例的情況下,選擇單元122B選擇對應於該選擇單元自身之行像素單元121之四條垂直信號線(VSL0至VSL3)之任兩者,且該等選定垂直信號線連接至行A/D轉換器123B之兩條垂直信號線 (VSLB0及VSLB1)。
即,選擇單元122從分配至各行之垂直信號線VSL選擇對應於該行中之像素信號之讀出模式的一垂直信號線VSL。此時,感測器控制器131控制操作,使得選擇單元122選擇各行中之若干垂直信號線VSL,在讀出模式中從連接至藉由選擇單元122選擇之垂直信號線VSL的像素讀出像素信號,且透過藉由選擇單元122選擇之信號線傳送該讀取之像素信號。此外,可省略選擇單元122。例如,當行A/D轉換器123具有N個通道之平行操作之一A/D轉換器時,並不提供選擇單元122。
<行A/D轉換器>
圖6繪示行A/D轉換器123B之一主要組態實例。如上所述,行A/D轉換器123具有M個通道之A/D轉換器。在圖6中所繪示之實例的情況下,行A/D轉換器具有兩個通道(VSLB0及VSLB1)之一A/D轉換器。接著,行A/D轉換器123B包含一電流源181-0、一比較器182-0及一計數器183-0,如垂直信號線VSLB0通道之A/D轉換器。該電流源181-0表示經連接至垂直信號線VSLB0之一周邊電路之一負載。該電流源181-0係連接至垂直信號線VSLB0及一接地。
D/A轉換器113供應斜坡信號至行A/D轉換器123B之各通道。在圖6中所繪示之實例的情況下,D/A轉換器113包含供應斜坡信號至垂直信號線VSLB0通道之A/D轉換器之一D/A轉換器113-0及供應斜坡信號至垂直信號線VSLB1通道之A/D轉換器之一D/A轉換器113-1。
比較器182-0比較從像素陣列單元111之單元像素151傳送通過垂直信號線VSL、選擇單元122B及垂直信號線VSLB0的像素信號與從D/A轉換器113-0供應的斜坡信號,且將一比較結果(指示兩個信號中哪一者具有一較大值的資訊)供應至計數器183-0。
計數器183-0計數從一計數開始直至比較結果之值改變之一週 期,且在該比較結果之該值已改變的時間點將該計數值輸出至水平傳送單元124B,作為像素信號的數位資料。行A/D轉換器123B包含一電流源181-1、一比較器182-1及一計數器183-1,如垂直信號線VSLB1通道之A/D轉換器。該電流源181-1具有與電流源電流源181-0相同的組態。即,該電流源181-1表示經連接至垂直信號線VSLB1之一周邊電路之一負載。該電流源181-1係連接至垂直信號線VSLB1及一接地。
比較器182-1具有與比較器182-0相同的組態,且執行與在比較器182-0中相同的處理。即,比較器182-1比較從像素陣列單元111之單元像素151傳送通過垂直信號線VSL、選擇單元122B及垂直信號線VSLB1的像素信號與從D/A轉換器113-1供應的斜坡信號,且將一比較結果(指示兩個信號中哪一者具有一較大值的資訊)供應至計數器183-1。
計數器183-1具有與計數器183-0相同的組態且執行相同處理。即,計數器183-1計數從一計數開始直至比較結果之值改變之一週期,且在該比較結果之該值已改變的時間點,將該計數值輸出至水平傳送單元124B,作為像素信號的數位資料。
行A/D轉換器123A亦具有與行A/D轉換器123B相同的組態且執行相同處理。即,即使在組態任何數目個行A/D轉換器123時,各行A/D轉換器123亦具有與圖6中所繪示之實例相同的組態且執行相同處理。
此外,具有行A/D轉換器123之A/D轉換器的通道數目係任意的,可為一個通道及三個或三個以上通道。即使在存在任何數目個通道時,D/A轉換器113亦獨立供應斜坡信號至各通道。即,舉例而言,當行A/D轉換器123具有M個通道之A/D轉換器時,D/A轉換器113可具有彼此獨立之M數目個D/A轉換器。
<位址解碼器>
圖7繪示位址解碼器141之一主要組態實例。該位址解碼器141具 有如圖7中所繪示之組態之相對於像素陣列之各線的邏輯電路。接著,從感測器控制器131輸入用於指定一位址(諸如用於選擇像素之一位址(ADD_X))、一讀出鎖存重設(RLRST)、一讀出鎖存設定(RLSET_X)、一電子快門鎖存重設(SLRST)及一電子快門鎖存設定(SLSET_X)之控制信號至位址解碼器141。該位址解碼器141在藉由感測器控制器131指定之線的邏輯電路中基於此等輸入信號將作為一讀出鎖存(RLQ)或一電子快門鎖存(SLQ)之一值「H(高)」輸出至像素驅動單元142。一NOT_readout latch(XRLQ)或一NOT_electronic shutter latch(XSLQ)係使用此等控制信號作為一負邏輯而獲得之一脈衝。
<像素驅動單元>
圖8繪示像素驅動單元142之一主要組態實例。該像素驅動單元142具有圖8中所繪示之一組態之相對於像素陣列之各線之邏輯電路。
圖8繪示一像素驅動時序驅動電路之一等效電路圖及一時序圖表。根據各種控制信號(諸如從位址解碼器141供應之一讀出鎖存輸出脈衝RLQ或一電子快門鎖存SLQ及從感測器控制器131供應之一讀取傳送脈衝RTR、一電子快門傳送脈衝STR、一電子快門重設脈衝SRST、一讀取重設脈衝RRST及一讀取選擇脈衝RSEL)之值而供應一控制信號TRG、一控制信號SEL及一控制信號RST至針對對應線之各單元像素151之各電晶體。
<時序圖表>
圖9繪示用於驅動此一CMOS影像感測器100之各種控制信號之一時序圖表的一實例。如圖9中所繪示,感測器控制器131經組態以輸入位址解碼器141之控制信號(諸如用於選擇一像素之位址(ADD)、讀出鎖存重設(RLRST)、讀出鎖存設定(RLSET)、電子快門鎖存重設(SLRST)及電子快門鎖存設定(RLSET)至該位址解碼器141且因此可驅動一任意位址。
此外,感測器控制器131經組態以輸入控制信號(諸如讀取傳送脈衝(RTR)、讀取重設脈衝(RRST)、讀取選擇脈衝(RSEL)、電子快門傳送脈衝(STR)及電子快門重設脈衝(SRST))至像素驅動單元142,且因此可驅動在位址解碼器141中設定之任意位址僅持續一任意週期。
關於此等控制信號,圖10中繪示藉由位址解碼器141輸出之各種控制信號之時序圖表之一實例。此外,圖11中繪示藉由像素驅動單元142輸出之各種控制信號之時序圖表之一實例。
基於此等控制信號,從像素陣列之各單元像素讀出像素信號。如在圖12中所繪示之一時序圖表中,該等讀出之像素信號在各行A/D轉換器123中經歷A/D轉換。
<垂直信號線之讀出模式及分散>
在上述CMOS影像感測器100之情況中,可藉由各種讀出方法(讀出模式)使用各行之複數條垂直信號線或複數個A/D轉換器讀出像素信號。例如,此實現方式可為,藉由用於同時輸出兩種類型資料之雙串流讀出,或其中使用總縱向行以改良一動態範圍之一較高速度及諸如多重取樣之一讀出模式讀出信號之一平行讀出。
然而,當垂直信號線之各者不規則地連接至單元像素時,存在像素信號之一讀出控制變得複雜之一關注問題。例如,無論何時(針對每個水平同步化)切換待驅動之單元像素之線時,垂直信號線應指定為用於像素信號。特定言之,在使用彼此結合之複數個讀出模式之情況下,有必要改變針對各模式指定之垂直信號線且因此控制變得更複雜。
因此,取決於讀出模式而使單元像素及垂直信號線VSL彼此連接。即,進行控制使得傳送從像素讀出之像素信號所憑藉之複數條信號線分配至各行,且像素信號之一預定讀出模式可分配至各行之複數條信號線之各者,使得對應於像素陣列中之該行之模式的像素連接該 複數條信號線之各者;且針對像素陣列中之各行,在像素信號之讀出模式中從連接至對應於該模式之信號線之像素讀出像素信號,且透過該信號線傳送該讀取之像素信號。
換言之,垂直信號線VSL之一者分配至各讀出模式,且用於在讀出模式中讀出像素信號之單元像素連接至垂直信號線VSL。分配至該讀出模式之該等垂直信號線VSL之數目係任意的且可為單個或複數個。此外,可在讀出模式之間重複分配垂直信號線。例如,一垂直信號線VSL可分配至複數個讀出模式。
因此,例如,當選定一特定讀出模式時,首先(每個垂直同步化),可藉由僅回應於讀出模式來選擇垂直信號線,而從對應於該讀出模式之全部單元像素讀出像素信號。在各水平同步化中,因此,可藉由僅選擇待驅動之線而易於實現一所要讀出模式。即使在使用彼此結合之複數個讀出模式時,各水平同步化之控制亦可僅選擇對應於讀出模式之線,如在垂直同步化中切換之後藉由僅選擇對應於一模式之垂直信號線的任何模式。
圖13繪示上文所描述之一實例。在圖13之該實例的情況中,在一讀出模式1中從一單元像素A、一單元像素C、一單元像素E及一單元像素G讀出像素信號,且在讀出模式2中從一單元像素B、一單元像素D、一單元像素F及一單元像素H讀出像素信號。接著,如圖13中所繪示,該等單元像素A、單元像素C、單元像素E及單元像素G連接至不同於該等單元像素B、單元像素D、單元像素F及單元像素H所連接之垂直信號線的垂直信號線。
因此,當在讀出模式1中讀出像素信號時,選擇單元122可選擇單元像素A、單元像素C、單元像素E及單元像素G在垂直同步化開始時所連接之垂直信號線。相反地,當在讀出模式2中讀出像素信號時,選擇單元122可選擇單元像素B、單元像素D、單元像素F及單元 像素H在垂直同步化開始時所連接之垂直信號線。不必要針對各水平同步化切換垂直信號線。即,可以一更簡單方式實現更多種讀出模式。
參考圖14之一流程圖,將描述藉由感測器控制器131執行之讀出處理之一流程作為一實例。
當開始讀出處理時,感測器控制器131在步驟S101中透過水平掃描單元133控制各行之選擇單元122且相對於各行回應於讀出模式而選擇垂直信號線。感測器控制器131在開始讀出或切換讀出模式時之垂直同步化之開始時執行此處理。
在步驟S102中,感測器控制器131在對應於選定垂直信號線之讀出模式中從對應於該垂直信號線之單元像素讀出像素信號。即,感測器控制器131控制垂直掃描單元132之位址解碼器141或像素驅動單元142,以選擇對應於各行之讀出模式之單元像素且在該讀出模式中從該單元像素讀出像素信號。感測器控制器131對於各水平同步化執行此處理。
如上所述,當執行讀出處理時,感測器控制器131可實現更多種讀出模式之一操作。即,CMOS影像感測器100可以一更簡單方式輸出更多種類型資料。
<讀出模式之實例>
下文將描述可藉由上述CMOS影像感測器100實現之讀出模式的實例。
圖15繪示一雙串流存取之一實例(XVS單元)。在圖15中所繪示之實例中,在模式1及模式2之兩個讀出模式中讀出像素信號。例如,當模式1係一監測模式時依30fps操作讀出,且當模式2係一AF模式時依240fps操作讀出。以此方式,可控制從一像素讀出像素信號以依對應於該像素之一模式之一圖框率執行。
此時,垂直信號線VSL1及垂直信號線VSL3分配至模式1,且垂直信號線VSL0及垂直信號線VSL2分配至模式2。因此,即使在如上所述具有不同圖框率之兩個讀出模式中讀出像素信號的情況下,因為於各讀出模式中分散垂直信號線VSL,所以在各讀出模式中讀出像素信號時,像素或垂直信號線VSL仍並不彼此衝突。因此,CMOS影像感測器100可更易於實現在兩個讀出模式中之讀出,而不影響影像品質。
此外,可控制各行之一主快門操作及一預快門操作以依對應模式之一圖框率執行。圖16繪示一雙串流存取之一實例(XHS單元)。甚至在圖16之該實例的情況下,在模式1及模式2之兩個讀出模式中讀出像素信號。如在圖15之情況中,模式1係依30fps之監測模式,且模式2係依240fps之AF模式。如在圖15之實例的情況下,垂直信號線VSL1及垂直信號線VSL3分配至模式1,且垂直信號線VSL0及垂直信號線VSL2分配至模式2。
在此情況中,如在圖16之實例中,當依一主快門及一讀取兩者及一預快門來執行垂直信號線VSL之分散時,可在各讀出模式中讀出像素信號時抑制像素或垂直信號線VSL之間的一衝突。因此,可在兩個通道中獲得等效於現有CMOS影像感測器中之良好影像品質的良好影像品質。
圖17繪示「一2/8精簡化加法運算+一2/8精簡化加法運算」之一實例。甚至在圖17之實例的情況下,在模式1及模式2之兩個讀出模式中讀出像素信號。如在圖15之情況中,模式1係依30fps之監測模式,且模式2係依240fps之AF模式。如在圖15之實例的情況下,垂直信號線VSL1及垂直信號線VSL3分配至模式1,且垂直信號線VSL0及垂直信號線VSL2分配至模式2。
然而,在圖17之實例的情況下,在模式1(監測模式)中執行其中 針對各八條像素線讀出兩條線且使其等相加之2/8精簡化加法運算。即,在模式1(監測模式)中,在「依30fps之一2/8精簡化加法運算」之一模式中執行讀出。此外,亦在模式2(AF模式)中執行該2/8精簡化加法運算。即,在模式2(AF模式)中,在「依240fps之一2/8精簡化加法運算」之一模式中執行讀出。
在相加模式之情況中,舉例而言,針對每兩條線讀出八條像素線之兩條線(即,其中對準一R像素及一GR像素之一線(R/GR)及其中對準一GB像素及一B像素之一線(GB/B))且使該兩條線(在R/GR線之間及在GB/B線之間)相加。此使得有可能獲得一高敏感度影像(經相加之影像)。像素信號之一相加方法係任意的。例如,考量諸如一計數器相加、一比較器之一容量相加及一邏輯上相加之方法。
甚至在此兩個模式中之讀出的情況下,因為CMOS影像感測器100執行在各讀出模式中分散垂直信號線VSL,所以在各讀出模式中讀出像素信號時亦可抑制像素或垂直信號線VSL之間的衝突。
圖18繪示「一4/16精簡化運算+一4/16精簡化運算」之一實例。甚至在圖18之實例的情況下,在模式1及模式2之兩個讀出模式中讀出像素信號。如在圖15之情況中,模式1係依30fps之監測模式,且模式2係依240fps之AF模式。如在圖15之實例的情況下,垂直信號線VSL1及垂直信號線VSL3分配至模式1,且垂直信號線VSL0及垂直信號線VSL2分配至模式2。
然而,在圖18之實例的情況下,如在模式1(監測模式)中執行其中針對各十六條像素線讀出四條線之4/16精簡化運算。即,在模式1(監測模式)中,在「依30fps之一4/16精簡化運算」之一模式中執行讀出。此外,亦在模式2(AF模式)中執行該4/16精簡化運算。即,在模式2(AF模式)中,在「依240fps之一4/16精簡化運算」之一模式中執行讀出。
在4/16精簡化運算之情況中,如圖17及圖18中所繪示,線之一讀出型樣不同於2/8精簡化運算中之線的讀出型樣。此外,在圖18之實例的情況中並不在線之間執行相加運算。
甚至在此兩個模式中之讀出的情況下,因為CMOS影像感測器100執行在各讀出模式中分散垂直信號線VSL,所以在各讀出模式中讀出像素信號時亦可抑制像素或垂直信號線VSL之間的衝突。
圖19繪示「一4/8精簡化運算+一4/8精簡化運算」之一實例。甚至在圖19之實例的情況下,在模式1及模式2之兩個讀出模式中讀出像素信號。模式1係依30fps之監測模式,且模式2係依120fps之AF模式。如在圖15之實例的情況下,垂直信號線VSL1及垂直信號線VSL3分配至模式1,且垂直信號線VSL0及垂直信號線VSL2分配至模式2。
然而,在圖19之實例的情況下,如在模式1(監測模式)中執行其中針對各八條像素線讀出四條線之4/8精簡化運算。即,在模式1(監測模式)中,在「依30fps之一4/8精簡化運算」之一模式中執行讀出。此外,亦在模式2(AF模式)中執行該4/8精簡化運算。即,在模式2(AF模式)中,在「依120fps之一4/8精簡化運算」之一模式中執行讀出。在圖19之實例的情況中並不在線之間執行相加運算。
甚至在此兩個模式中之讀出的情況下,因為CMOS影像感測器100執行在各讀出模式中分散垂直信號線VSL,所以在各讀出模式中讀出像素信號時亦可抑制像素或垂直信號線VSL之間的衝突。
圖20繪示「一8/16精簡化運算+一8/16精簡化運算」之一實例。 甚至在圖20之實例的情況下,在模式1及模式2之兩個讀出模式中讀出像素信號。如在圖19之實例中,模式1係依30fps之監測模式,且模式2係依120fps之AF模式。如在圖15之實例中,垂直信號線VSL1及垂直信號線VSL3分配至模式1,且垂直信號線VSL0及垂直信號線VSL2分配至模式2。
然而,在圖20之實例的情況下,如在模式1(監測模式)中執行其中針對各十六條像素線讀出八條線之8/16精簡化運算。即,在模式1(監測模式)中,在「依30fps之一8/16精簡化運算」之一模式中執行讀出。此外,亦在模式2(AF模式)中執行該8/16精簡化運算。即,在模式2(AF模式)中,在「依120fps之一8/16精簡化運算」之一模式中執行讀出。在圖20之實例的情況中並不在線之間執行相加運算。
甚至在此兩個模式中之讀出的情況下,因為CMOS影像感測器100執行在各讀出模式中分散垂直信號線VSL,所以在各讀出模式中讀出像素信號時亦可抑制像素或垂直信號線VSL之間的衝突。
在各模式中可依一不同比率讀出像素線。即,在各行中,分配至各信號線的像素數目可不同。例如,模式1中之精簡化比率可不同於模式2中之精簡化比率。此外,分配至各模式的垂直信號線VSL之數目可不同。例如,分配至模式1之垂直信號線VSL之數目可不同於分配至模式2之垂直信號線VSL之數目。
圖21繪示「一4/16精簡化運算+一12/16精簡化運算」之一實例。 甚至在圖21之實例的情況下,在模式1及模式2之兩個讀出模式中讀出像素信號。如在圖15之實例中,模式1係依30fps之監測模式,且模式2係依90fps之AF模式。垂直信號線VSL3分配至模式1,且垂直信號線VSL0、垂直信號線VSL1及垂直信號線VSL2分配至模式2。
在圖21之實例的情況下,如在模式1(監測模式)中執行其中針對各十六條像素線讀出四條線之4/16精簡化運算。即,在模式1(監測模式)中,在「依30fps之一4/16精簡化運算之一模式」中執行讀出。此外,如在模式2(AF模式)中執行其中針對各十六條像素線讀出十二條線之12/16精簡化運算。即,在模式2(AF模式)中,在「依90fps之一12/16精簡化運算之一模式」中執行讀出。此外,在圖21之實例的情況中並不在線之間執行相加運算。
甚至在具有像素信號之不同讀出量之此兩個模式中之讀出的情況下,因為CMOS影像感測器100執行在各讀出模式中分散垂直信號線VSL,所以在各讀出模式中讀出像素信號時亦可抑制像素或垂直信號線VSL之間的衝突。
如上所述,CMOS影像感測器100可以一更簡單方式輸出更多種類型資料。自然地,讀出模式係任意的且並不限於上述實例。此外,彼此結合使用之讀出模式之數目或組合型樣亦係任意的且並不限於上述實例。例如,即使在使一非相加模式及一相加模式(諸如2/8精簡化加法運算之模式及4/16精簡化運算之模式)彼此混合時亦可進行控制。此外,精簡化率可任意設定,只要為垂直信號線VSL之數目的2N倍。
<其他讀出模式之實例>
讀出模式之組合可藉由行A/D轉換器123中之A/D轉換器之通道數目來執行,但可藉由分時來實現,如在圖22中所繪示之一實例中。
例如,當在如圖22之一型樣2中之各讀出模式中讀出像素信號時,可使用行A/D轉換器123之雙通道A/D轉換器實現兩個讀出模式。相比而言,當如在一型樣1中偏移各模式之讀出時序時,可藉由對單通道A/D轉換器執行分時而用於兩個讀出模式。即,可實現讀出模式之數目大於行A/D轉換器123中之A/D轉換器的通道數目。在此情況下,舉例而言,感測器控制器131控制操作,使得循序切換藉由選擇單元122選擇之信號線且以分時方式讀出多個模式之像素信號。
即,即使在每行提供一A/D轉換器時,亦可實現上述多個讀出模式。此外,共用A/D轉換器之讀出模式之數目係任意的。例如,三個或三個以上讀出模式可相互使用相同A/D轉換器。
甚至在執行此控制之情況中,當執行在各讀出模式中分散垂直信號線VSL時,CMOS影像感測器100可以一更簡單方式輸出更多種類 型資料。
此外,可不僅對有效像素而且對虛設像素執行垂直信號線VSL在讀出模式中的分散。即,虛設像素可連接至對應於讀出模式之垂直信號線VSL。
圖23繪示在各讀出模式中之一虛設位址或一虛設快門之一狀態的一實例。此外,圖24繪示該虛設位址之一配置實例。
CMOS影像感測器100執行一讀取或快門操作以甚至在一非有效週期、一消隱週期或類似者中等化負載。在此情況中所使用之像素係虛設像素。例如,在上述雙串流之情況中,存在其中模式2之消隱週期及模式1之一有效週期彼此重疊之一時間帶。此時,當虛設位址之垂直信號線VSL互相衝突時,在模式1中可能發生影像品質退化,諸如一水平條紋。
因此,為改良雙串流之影像品質,虛設位址亦藉由垂直信號線VSL之分散以與有效位址相同的方式加以控制。即,相對於像素陣列單元111之各行,感測器控制器131控制操作,使得在像素信號之讀出模式中從連接至對應於該讀出模式之垂直信號線VSL之虛設像素讀出像素信號。為此原因,CMOS影像感測器100可甚至在與模式1或2之消隱週期重疊之一週期內獲得一良好影像品質。即,CMOS影像感測器100可以一更簡單方式輸出更多種類型資料。
自然地,感測器控制器131可進一步進行控制使得在該模式中執行虛設像素之快門操作。
此外,本發明技術可應用於以高於一正常讀出速度之一速度讀出像素信號之讀出模式。圖25繪示正常速度讀出之一V存取影像。在該讀出模式之情況中,在一水平同步化(1XHS)中藉由兩個像素執行讀出。
圖26繪示雙倍速讀出之一V存取影像。當針對四條VSL持續執行 A/D轉換時,相較於上述正常速度讀出模式之情況可達成兩倍的圖框率。此外,當一預快門之一速度亦變的比正常讀出速度快兩倍時,亦可使雙倍速讀出模式之情況獲得與在該正常讀出速度中相同的良好影像品質。
圖27繪示四倍速讀出之一V存取影像。CMOS影像感測器100係通常在一矽(Si)基板中製備且一近紅外線(例如,1微米或更小之波長範圍)亦可從其之一帶隙光電轉換。此外,當移除一紅外(IR)截止濾光器時,基於R像素在1微米附近具有最高敏感度之事實以四倍速僅讀出R像素,且因此可達成對應於近紅外線之CMOS影像感測器100。此外,每行提供複數個A/D轉換器,且因此CMOS影像感測器100相較於正常讀出速度之情況可達成兩倍的圖框率。
圖28繪示高S/N讀出之一控制方法。可藉由上述雙串流之一控制方法易於達成至今已提出之該高S/N讀出。如圖28中所繪示,將快門之一系統劃分成一長期累積及一短期累積,且因此可藉由與雙串流之控制方法相同的控制方法達成每兩列之長期累積及短期累積。不存在關於讀出的問題,此係因為如在相關技術之CMOS影像感測器中每水平同步化(1XHS)讀出兩個像素。即,可針對對應於各像素所連接之信號線的各模式設定該像素之曝光時間。
如上所述,CMOS影像感測器100可以一更簡單方式輸出更多種類型資料。
<2.第二實施例> <在高速讀出模式中傳送像素信號>
在一普通CMOS影像感測器之一情況中,針對各行安裝一A/D轉換器。在逐行循序掃描像素時執行A/D轉換。此稱為一捲動快門方法。在出於此掃描方法之目的而執行A/D轉換時之一時序針對各線而偏離。因此,當擷取一移動主體之一影像時發生失真。此稱為一捲動 快門失真。因為一A/D轉換速度取決於一D/A轉換器之一穩定時間,所以難以極大程度提高速度。為此原因,難以降低捲動快門失真。
因此,如第一實施例中所描述,可藉由對各行提供兩個或兩個以上A/D轉換器且平行執行兩條線之A/D轉換來降低捲動快門失真。
然而,運用此一組態,繼而發生一傳送頻帶之一問題。在後續階段提供之一相機信號處理LSI之傳送頻帶存在一限制。因此,存在一關注問題,即,不能在單位時間內傳送同時經歷兩條線之A/D轉換之影像擷取資料。因此,有必要在影像感測器側部上安裝較大數目個線記憶體作為一緩衝器,且因此存在晶片大小或電力消耗之一增加的一關注問題。
因此,如上所述,對各行提供複數個A/D轉換器,使得可對多條線之像素信號平行執行A/D轉換,藉此降低捲動快門失真。此外,壓縮兩條線之經歷平行A/D轉換之像素信號以便降低該傳送所需之一頻帶。因此,可在一小時內傳送資料。因此,可能並不需要一大容量緩衝器且因此可抑制成本或電力消耗之增加。
<CMOS影像感測器>
圖29係繪示作為應用本發明技術之一影像擷取器件之一實例的一CMOS(互補金屬氧化物半導體)影像感測器之一部分組態組態實例的一方塊圖。圖29中所繪示之一CMOS影像感測器200係如在CMOS影像感測器100中擷取一物件之一影像且獲得該經擷取影像之數位資料的一影像擷取器件。在此描述中,CMOS影像感測器係描述為一實例。然而,甚至在此實施例之情況中,除第一實施例中之CMOS影像感測器以外,舉例而言,本發明技術可應用於諸如一電荷耦合器件(CCD)影像感測器之一影像擷取器件。
如圖29中所繪示,CMOS影像感測器200具有與CMOS影像感測器100相同的組態。該CMOS影像感測器200包含一行A/D轉換器123A-0 (行A/D轉換器123A-0-1至行A/D轉換器123A-0-P)、一行A/D轉換器123B-0(行A/D轉換器123B-0-1至行A/D轉換器123B-0-P)、一行A/D轉換器123A-1(行A/D轉換器123A-1-1至行A/D轉換器123A-1-P)及一行A/D轉換器123B-1(行A/D轉換器123B-1-1至行A/D轉換器123B-1-P)。
從一像素陣列單元111讀出之像素信號經歷藉由此等行A/D轉換器123之A/D轉換。在此等行A/D轉換器123中,經歷A/D轉換之該等像素信號(數位資料)被供應至一水平傳送單元124。
CMOS影像感測器200包含一水平傳送單元124A-0、一水平傳送單元124B-0、一水平傳送單元124A-1及一水平傳送單元124B-1。在行A/D轉換器123A-0(行A/D轉換器123A-0-1至行A/D轉換器123A-0-P)中,經歷A/D轉換之像素信號被供應至水平傳送單元124A-0。在行A/D轉換器123B-0(行A/D轉換器123B-0-1至行A/D轉換器123B-0-P)中,經歷A/D轉換之像素信號被供應至水平傳送單元124B-0。在行A/D轉換器123A-1(行A/D轉換器123A-1-1至行A/D轉換器123A-1-P)中,經歷A/D轉換之像素信號被供應至水平傳送單元124A-1。在行A/D轉換器123B-1(行A/D轉換器123B-1-1至行A/D轉換器123B-1-P)中,經歷A/D轉換之像素信號被供應至水平傳送單元124B-1。
此外,CMOS影像感測器200包含一水平處理單元221A及一水平處理單元221B。當水平處理單元221A及水平處理單元221B不需要描述為彼此區分時,將簡稱為一水平處理單元221。水平傳送單元124A-0及水平傳送單元124B-0供應像素信號至水平處理單元221A。水平傳送單元124A-1及水平傳送單元124B-1供應像素信號至水平處理單元221B。
即,水平傳送單元124透過兩個通道將像素信號平行輸出至水平處理單元221。水平處理單元221A及水平處理單元221B對各通道之像素信號執行預定信號處理。水平處理單元221可經組態為對各通道之 像素信號獨立執行信號處理之一處理單元。此外,該水平處理單元221可不存在。
此外,CMOS影像感測器200進一步包含一壓縮單元222A及一壓縮單元222B。當該壓縮單元222A及該壓縮單元222B不需要描述為彼此區分時,其等將簡稱為一壓縮單元222。
水平處理單元221A將經歷信號處理之像素信號供應至壓縮單元222A。水平處理單元221B將經歷信號處理之像素信號供應至壓縮單元222B。該等壓縮單元222A及壓縮單元222B壓縮各通道之像素信號。此時,該等壓縮單元222A及壓縮單元222B壓縮該等像素信號直至能夠在一預定單位週期(例如,一水平同步化)內傳送全部通道之像素信號的資料大小之程度。
CMOS影像感測器200進一步包含一輸出單元223。壓縮單元222A及壓縮單元222B將經壓縮像素信號供應至該輸出單元223。該輸出單元223輸出全部通道之經壓縮像素信號,從壓縮單元供應該等經壓縮像素信號至CMOS影像感測器200之外部。
此外,壓縮單元222可經組態為對各通道之像素信號獨立執行壓縮處理之一處理單元。
因此,CMOS影像感測器200可在不增加傳送頻帶的情況下輸出多個通道之像素信號。在圖29中,其中透過兩個通道讀出像素信號之情況,但讀出通道之數目係任意的,只要為複數。無論通道數目為多少,可針對該通道數目準備壓縮單元222。然而,當通道數目增加時,有必要成比例地提高壓縮比率。例如,當透過N個通道執行讀出時,準備N個壓縮單元222且可在各壓縮單元中壓縮像素信號之資料大小直至其變為1/N或更小。下文將描述其中透過兩個通道讀出像素信號之一情況。
<時序圖表>
圖30係用於描述CMOS影像感測器200之一資料輸出之一狀態的一時序圖表。在如圖30中所繪示之一區段231中執行像素信號之讀出的情況下,可在一通道中每單位時間輸出一條線之像素信號。相比而言,當如在圖29中所繪示之實例中壓縮及輸出各通道之像素信號時,如在一區段232中,可在一通道中每單位時間輸出兩條線之像素信號。因此,CMOS影像感測器200可在不超過輸出介面之頻寬的情況下輸出小焦平面失真之一影像。
<水平處理單元>
圖31係繪示水平處理單元221A及水平處理單元221B之主要組態之一實例的一圖式。
在圖31之實例的情況中,水平處理單元221A包含一介面(I/F)241A、一水平重新配置單元242A、一箝位量計算單元243A、一數位箝位244A、一水平相加單元245A、一增益調整單元246A及一黑階校正單元247A。
類似地,水平處理單元221B包含一介面(I/F)241B、一水平重新配置單元242B、一箝位量計算單元243B、一數位箝位244B、一水平相加單元245B、一增益調整單元246B及一黑階校正單元247B。
當該等介面(I/F)241A及介面(I/F)241B不需要描述為彼此區分時,其等將簡稱為一介面(I/F)241。當該等水平重新配置單元242A及水平重新配置單元242B不需要描述為彼此區分時,其等將簡稱為一水平重新配置單元242。當該等箝位量計算單元243A及箝位量計算單元243B不需要描述為彼此區分時,其等將簡稱為一箝位量計算單元243。當該等數位箝位244A及數位箝位244B不需要描述為彼此區分時,其等將簡稱為一數位箝位244。當該等水平相加單元245A及水平相加單元245B不需要描述為彼此區分時,其等將簡稱為一水平相加單元245。當該等增益調整單元246A及增益調整單元246B不需要描述 為彼此區分時,其等將簡稱為一增益調整單元246。當該等黑階校正單元247A及黑階校正單元247B不需要描述為彼此區分時,其等將簡稱為一黑階校正單元247。
藉由水平處理單元221執行之信號處理係任意的。因此,該水平處理單元221之組態並不限於圖31之實例。
此外,如圖31中所繪示,輸出單元223包含一先進先出(FIFO)緩衝器251及一差分輸出介面(I/F)252。如上所述,當壓縮單元222充分壓縮像素信號時,可抑制在該FIFO緩衝器251中發生溢位且在單位時間內透過一通道輸出多條線之像素信號。此外,輸出單元223之組態係任意的且並不限於圖31之實例。
<壓縮單元>
使用壓縮單元222壓縮像素信號之一方法係任意的。然而,為抑制該壓縮方法之一處理時間的增加,該壓縮方法或一控制方法較佳係一簡單方法。例如,可採用一恆定位元率(CBR)壓縮方法。圖32係繪示在此一情況中之壓縮單元222之一主要組態實例的一圖式。自然地,該壓縮單元222之組態係任意的,且並不限於圖32之實例。
如上所述,CMOS影像感測器200可在不增加傳送頻帶的情況下輸出多個通道之像素信號,且因此可以一更簡單方式輸出更多種類型資料。
<3.第三實施例> <資料鎖存器>
在其中可針對像素陣列之各行分配一單斜率類型A/D轉換器之一影像感測器的一情況下,在一A/D轉換器中提供一資料鎖存器以儲存藉由該A/D轉換器計數之一計數值(在A/D轉換之後之像素信號(數位資料))。當將該計數值儲存於該資料鎖存器中時,可在執行一隨後列之讀出及A/D轉換時將該計數值傳送至一邏輯單元。
在其中在此一A/D轉換器中提供一資料鎖存器之組態的情況下,需要一線記憶體以在輸出關於另一列之相加或差分資料時儲存另一列之資料。當安裝此一線記憶體時,存在電路面積(即製造成本)或電力消耗之一增加的一關注問題。
因此,在一單斜率類型之A/D轉換器中提供複數個資料鎖存器以儲存藉由A/D轉換器計數之計數值(在A/D轉換之後之像素信號(數位資料)),使得可(在一單位時間內)平行傳送複數個像素信號(多條線之像素信號)。
可進一步提供一運算單元以如上所述般使從複數個資料鎖存器讀出之像素信號相加或相減。
相較於其中影像處理單元具有線記憶體之情況,以此一方式可抑制電路規模(製造成本)或電力消耗的增加。
<CMOS影像感測器>
圖33係繪示在此情況中之一CMOS影像感測器之一主要組態實例的一圖式。圖33中所繪示之一CMOS影像感測器300係如在CMOS影像感測器100或CMOS影像感測器200中擷取一物件之一影像且獲得一經擷取影像之數位資料的一影像擷取器件。在此描述中,CMOS影像感測器係描述為一實例,但除CMOS影像感測器以外,舉例而言,本發明技術可應用於諸如一CCD影像感測器之一影像擷取器件。
如圖33中所繪示,CMOS影像感測器300包含一像素陣列單元311、一A/D轉換器312、一水平傳送路徑313、一放大單元314、一運算單元315及一影像處理單元316。此外,CMOS影像感測器300包含一控制器331、一垂直掃描單元332及一水平掃描單元333。
該像素陣列單元311係其中以一平坦形式或一彎曲形式配置具有諸如一光電二極體之一光電轉換元件之一像素組態(單元像素)321的一像素區域。像素陣列單元311之各單元像素321係藉由垂直掃描單元 332加以控制以從物件接收光,執行該入射光之一光電轉換以累積電荷,且依一預定時序輸出該等電荷作為一像素信號。
透過分配至各行之垂直信號線VSL(例如,VSL0或VSL1)將從各單元像素321輸出之像素信號傳送至該行之A/D轉換器312。
A/D轉換器312具有針對各行之一行A/D轉換器,使得該行之像素信號經歷A/D轉換。該A/D轉換器312係藉由水平掃描單元333加以控制以使用各行A/D轉換器對像素陣列之各行之像素信號執行A/D轉換。經歷藉由A/D轉換器312之A/D轉換之該像素信號(數位資料)係透過水平傳送路徑313供應至放大單元314,藉由該放大單元314放大且被供應至運算單元315。
視需要,該運算單元315在控制器331之控制下對多條線之所供應之像素信號執行一預定運算(例如,該多條線之像素信號之相加或相減)。該運算單元315將該等經供應之像素信號或運算結果供應至影像處理單元316。
該影像處理單元316使用從運算單元315供應之像素信號執行預定影像處理、信號處理或類似者。
控制器331控制CMOS影像感測300之該等處理單元之各者。例如,控制器331控制垂直掃描單元332以控制驅動單元像素321。此外,舉例而言,控制器331控制A/D轉換器312以控制從像素陣列單元311讀出之像素信號之A/D轉換(更明確言之,經歷A/D轉換之像素信號之鎖存)。此外,舉例而言,控制器331控制水平掃描單元333以控制經歷來自各行之A/D轉換器312(更明確言之,資料鎖存器)之A/D轉換之像素信號的讀出或傳送。此外,舉例而言,控制器331控制運算單元315以控制使用像素信號之運算處理。
垂直掃描單元332係藉由控制器331加以控制且控制驅動像素陣列單元311之各單元像素321,藉此執行從該單元像素321讀出像素信 號。水平掃描單元333係藉由控制器331加以控制且控制A/D轉換器312,藉此執行從像素陣列單元311讀出之像素信號的A/D轉換或傳送經歷該A/D轉換之像素信號。
可省略放大單元314、運算單元315及影像處理單元316。
<A/D轉換器>
圖34係繪示A/D轉換器312之一主要組態實例的一圖式。如上所述,該A/D轉換器312具有針對各行之行A/D轉換器。如圖34中所繪示,A/D轉換器312具有供應斜坡信號至各行A/D轉換器之一D/A轉換器351。
此外,如圖34中所繪示,對透過垂直信號線VSL0供應之像素信號執行A/D轉換之行A/D轉換器包含一比較器352-0、一計數器353-0、一選擇器354-0、一資料鎖存器355A-0及一資料鎖存器355B-0。類似地,對透過垂直信號線VSL1供應之像素信號執行A/D轉換之行A/D轉換器包含一比較器352-1、一計數器353-1、一選擇器354-1、一資料鎖存器355A-1及一資料鎖存器355B-1。
即,各行A/D轉換器包含一比較器352、一計數器353、一選擇器354、一資料鎖存器355A及一資料鎖存器355B。在以下描述中,當各行之組態並不需要描述為彼此區分時,其等將簡稱為如上所述之比較器352、計數器353、選擇器354、資料鎖存器355A及資料鎖存器355B。如上所述,當該等行不需要為描述為彼此區分時,一行X之一行A/D轉換器之組態將指稱一比較器352-X、一計數器353-X、一選擇器354-X、一資料鎖存器355A-X及一資料鎖存器355B-X。此外,當資料鎖存器355A及資料鎖存器355B不需要描述為彼此區分時,其等將稱為一資料鎖存器355。
比較器352比較透過行之垂直信號線VSL供應之像素信號的量值與從D/A轉換器351供應之斜坡信號的量值且將該比較結果供應至計 數器353。
計數器353計數從比較器352之比較開始直至比較結果改變之一週期且將該計數值輸出至選擇器354。
選擇器354根據控制器331之控制將從計數器353供應之計數值(像素信號之數位資料)供應至資料鎖存器355A或資料鎖存器355B之至少任一者。
資料鎖存器355鎖存從選擇器354供應之像素信號(數位資料)。該資料鎖存器355根據水平掃描單元333之控制將該鎖存之像素信號(數位資料)供應至水平傳送路徑313以便傳送至放大單元314。
以此方式,A/D轉換器312具有針對像素陣列之各行之行A/D轉換器且各行A/D轉換器具有兩個資料鎖存器355。
因此,A/D轉換器312可鎖存兩條線之像素信號(數位資料)。因此,水平掃描單元333在一單位時間(例如,一水平同步化週期)中任意選擇該兩條線之像素信號之任一者或兩者以進行傳送。
為此原因,CMOS影像感測器300可實現線之間的像素信號之運算同時抑制製造成本或電力消耗之增加。此外,因為水平掃描單元333可選擇任意一條線之像素以進行傳送,所以CMOS影像感測器300可在更多種模式中輸出像素信號。
<讀出處理之流程>
將參考圖35之一流程圖來描述一讀出處理之一流程實例。當開始讀出處理時,控制器331透過垂直掃描單元332來控制像素陣列單元311的各單元像素321,使得在步驟S301中,從作為一處理目標之一當前列(當前線)的單元像素321讀出像素信號。
在步驟S302中,控制器331控制A/D轉換器312,使得從待經歷A/D轉換的單元像素讀出像素信號。
在步驟S303中,控制器331控制A/D轉換器312(更明確言之,選 擇器354),以依據一操作模式(讀出模式)來選擇資料鎖存器355(在該資料鎖存器355中,儲存經歷A/D轉換之當前列的像素資料(像素信號的數位資料))。
在步驟S304中,控制器331控制A/D轉換器312,使得將像素資料儲存於在步驟S303中選定的資料鎖存器355中。
在步驟S305中,控制器331控制水平掃描單元333,使得取決於一操作模式,從一所要資料鎖存器355讀出像素資料。
在步驟S306中,控制器331控制運算單元315,使得取決於一操作模式,運算線之間的像素資料。當該運算並無必要時,可省略此步驟之處理。
在步驟S307中,控制器331控制影像處理單元316,使得將經歷影像處理之像素資料輸出至CMOS影像感測器300之外部。
在步驟S308中,控制器331判定是否讀出其他線(列)之像素信號。當存在未經處理之線且經判定讀出其他線(列)之像素信號時,該程序返回至步驟S301,且重複步驟S301及繼其之後之步驟中的程序。 此外,在步驟S308中,當判定並不讀出其他線之像素信號時,終止讀出處理。
藉由以此方式之控制,CMOS影像感測器300可實現線之間之像素信號的運算,同時視需要抑制製造成本或電力消耗。此外,CMOS影像感測器300可在更多種模式中輸出像素信號。
<讀出模式之實例>
例如,如圖36中所繪示,CMOS影像感測器300可讀出像素信號。在圖36之實例中,可輸出藉由使先前及隨後列相加而獲得的資料。針對各行,可如在圖36A中所繪示之一實例中般組態各處理單元,且可如在圖36B中所繪示之一時序圖表實例中般讀出、鎖存及傳送像素信號。例如,第N列資料係儲存於資料鎖存器355A及資料鎖存 器355B兩者中,且隨後的第(N+1)列資料係僅儲存於資料鎖存器355B中。此時,資料鎖存器355A係處於儲存第N列資料之狀態中。使用運算單元315使此兩種類型資料相加,且因此可輸出經相加之資料。
此外,可藉由讀出資料鎖存器355B之資料而輸出相加前資料。 此外,舉例而言,可同時輸出上述經相加資料及相加前資料。例如,運算單元315經組態以使儲存於資料鎖存器355A中之資料與儲存於資料鎖存器355B中之資料相加,且在一移動影像模式之一情況中在一單位時間間隔內輸出相加結果(A+B),且經組態以在一靜止影像模式之一情況中,在各單位時間內輸出儲存於資料鎖存器355B中之資料(B)。因此,可以更多種方式輸出像素信號。
此外,舉例而言,如圖37中所繪示,CMOS影像感測器300可讀出像素信號。在圖37之實例中,可輸出藉由使先前列及隨後列相減而獲得之資料(差分資料)。針對各行,可如在圖37A中所繪示之一實例中般組態各處理單元,且可如在圖37B中所繪示之一時序圖表實例中般讀出、鎖存及傳送像素信號。例如,第N列資料僅儲存於資料鎖存器355A中且隨後的第(N+1)列資料僅儲存於資料鎖存器355B中。 即,針對各列切換經組態以容許鎖存資料之資料鎖存器355。因此,連續列之兩種類型資料儲存於資料鎖存器355A及資料鎖存器355B中。可藉由使用運算單元315使兩種類型資料相減而輸出差分資料。
此外,交替讀出儲存於資料鎖存器355A中之資料及儲存於資料鎖存器355B中之資料,且因此可輸出相減前資料。而且,舉例而言,可同時輸出上述相減之資料及相減前資料。例如,運算單元315經組態以使儲存於資料鎖存器355A中之資料與儲存於資料鎖存器355B中之資料相減,且在(例如)用於改良一對比自動對焦(AF)功能之精確度之一AF模式之一情況中,在各單位時間內輸出相減結果(A-B或B-A),且經組態以在靜止影像模式之一情況中,在各單位時間內 交替輸出儲存於資料鎖存器355A中之資料(A)及儲存於資料鎖存器355B中之資料(B)。因此,可在更多種模式中輸出像素信號。
此外,舉例而言,如圖38A中所繪示,可輸出藉由使先前列及隨後列相加而獲得之資料,如在與圖38A相同的組態中之圖36之實例中(相減之情況)。在此情況中,可如在圖38B中所繪示之一時序圖表實例中讀出、鎖存及傳送像素信號。
例如,第N列資料僅儲存於資料鎖存器355A中且隨後的第(N+1)列資料僅儲存於資料鎖存器355B中。即,針對各列切換經組態以容許鎖存資料之資料鎖存器355。因此,連續列之兩種類型資料儲存於資料鎖存器355A及資料鎖存器355B中。可藉由使用運算單元315使兩種類型資料相加而輸出經相加資料。
此外,交替讀出儲存於資料鎖存器355A中之資料及儲存於資料鎖存器355B中之資料,且因此可輸出相加前資料。而且,舉例而言,可同時輸出上述經相加資料及相加前資料。例如,運算單元315經組態以使儲存於資料鎖存器355A中之資料與儲存於資料鎖存器355B中之資料相加,且在移動影像模式之情況中,在一單位時間間隔內輸出相加結果(A+B),且經組態以在靜止影像模式之一情況中,在各單位時間內交替輸出儲存於資料鎖存器355A中之資料(A)及儲存於資料鎖存器355B中之資料(B)。因此,可在更多種模式中輸出像素信號。
為在運算(加法或減法)之後使資料之平均值平衡,可將各預定權數乘以儲存於各資料鎖存器中之資料,藉此執行運算(加法或減法)。
藉此方式,可同時輸出多種類型資料。此外,因為運算係在鎖存資料之後執行,所以可使用複數列之像素資料執行運算(加法或減法)。此外,根據上文組態,並不需要線記憶體,且因此可抑制電路規模(製造成本)或電力消耗之增加。
在以上描述中,對各行(各行A/D轉換器)提供兩個資料鎖存器355,但各行之資料鎖存器355之數目係任意的。例如,可對各行提供三個或三個以上資料鎖存器355。因此,可儲存更多線之像素資料且在該等線之間執行更多種運算。即,可以更多種方式輸出像素信號。
<4.第四實施例> <歸因於多重取樣之雜訊降低>
如以上實施例之各者中所描述,當相對於各行透過多個通道執行A/D轉換時,可使用彼此獨立之多個通道降低輸出資料之一雜訊。
在此情況中,在透過各通道之A/D轉換中P相位及D相位之取樣時序彼此偏移,且因此可計算各均值。
例如,各通道之DAC波形彼此偏移。因為通過各通道之行ADC獨立操作,所以可易於實現此控制。因此,因為取樣次數增加兩次,所以若相互雜訊之間無相關性,則可藉由輸出憑藉兩次取樣獲得之信號之均值來改良一SN比率。即,可降低輸出資料之雜訊。
然而,在此方法中,存在一關注問題,即,針對各行之A/D轉換處理時間變長。
因此,當一參考信號(斜坡信號)之一位移相對偏移時,可在不改變複數個A/D轉換之時序控制的情況下偏移取樣時序。例如,如藉由圖39之實例中之一虛線401及一實線402所繪示,可將取樣時序劃分成P相位及D相位之複數個取樣時序以獲得各輸出之均值。
例如,如圖40A中所繪示,當針對各通道之斜坡信號之位移並未偏移(即,對各通道施加斜坡信號之相同位移)時,各別通道之取樣時序係相同的,藉此引起輸出資料中之實質上相同的雜訊。因此,即使獲得對於各通道之輸出資料之均值,改良A/D轉換器之SN比率,但仍難以改良像素信號之SN比率。
另一方面,如在圖39之實例中,當針對各通道之斜坡信號之位 移相對偏移(即,對各通道之斜坡信號施加不同位移)時,且因此,如圖40B中所繪示,各通道之取樣時序變為彼此不同之時序。假使輸出資料中引起之雜訊假定為隨機雜訊,則藉由使用各通道之輸出資料之均值作為一輸出資料,亦可與A/D轉換器協作而改良像素信號之SN比率。換言之,可進一步降低輸出資料中之雜訊。
此外,在此方法中,因為在全部通道中斜坡信號之供應時序相同,所以與在如上所述偏移對各通道供應斜坡信號之時序相比控制更簡單。此外,在用於偏移各通道之斜坡信號之位移的此方法中,可在短於偏移各通道之斜坡信號之供應時序的情況之一時間中執行A/D轉換。即,可抑制A/D轉換處理時間的增加。即,可更快地執行A/D轉換程序。
<變黑現象校正及多重取樣之相容>
此外,在影像擷取裝置中,當用非常強的光輻照光電轉換單元(光電二極體)時,引起變黑現象是可能的。作為校正該變黑現象之一方法,當比較單元在P相位讀出週期中之輸出並未反轉時,存在輸出一固定值作為A/D轉換結果之一方法。以此方式,若斜坡信號之位移太小,則比較單元之輸出係在P相位讀出週期中反轉,且因此用於如上所述輸出一固定值的一控制方法並不有效起作用,藉此可能難以抑制變黑現象的發生。
例如,在圖41之情況中,根據藉由虛線401繪示之斜坡信號1與像素信號(VSL信號)之間的比較結果,在P相位讀出週期中並未反轉輸出,但根據藉由實線402繪示之斜坡信號2與像素信號(VSL信號)之間的比較結果,在P相位讀出週期中反轉輸出。因此,當過度增加斜坡信號1與斜坡信號2之間的位移差時,即,當增加程度太大以致無法降低施加至斜坡信號之位移時,易於逆轉斜坡信號與像素信號之比較結果,無法有效執行對於歸因於如上所述一固定值之輸出而發生變黑現 象的抑制控制。
因此,可根據斜坡信號之斜率改變該斜坡信號之位移之偏移量。例如,若A/D轉換器之斜坡信號之斜率為大,則可將該斜坡信號之位移之間的差設定為小,且若A/D轉換器之斜坡信號之斜率為小,則可將該斜坡信號之位移之間的差設定為大。
可使用一預定臨限值來判定斜坡信號斜率是否為大。換言之,當斜坡信號之斜率大於一預定臨限值(或等於或大於一預定臨限值)時,可判定斜坡信號之斜率為大,使得可將A/D轉換器之斜坡信號之位移之間的差設定為經降低,且當斜坡信號之斜率等於或小於一預定臨限值(或少於一預定臨限值)時,判定斜坡信號之斜率為小,使得可將A/D轉換器之斜坡信號之位移之間的差設定為大。此臨限值係任意的,且可為一預定固定值,或其可基於一些資訊來判定。又,在不使用一臨限值的情況下,可將針對若干通道之斜坡信號之位移之間的差設定為對應於該斜坡信號之斜率之量值的一值。
藉由以此方式進行控制,即使在用一非常強的光輻照光電轉換單元時,亦可正常地校正變黑現象,且可根據多重取樣獲得一雜訊降低效果。
此外,當藉由使用多個通道輸出來輸出從輸出信號之一者校正變黑現象之固定值時,亦可在不執行一求均值程序的情況下選擇及輸出該固定值。
即使在此情況中,每行之A/D轉換器之通道數目係選用的。應注意,在此控制中,影像感測器可為其中每行提供複數個通道之A/D轉換器之任何影像感測器。例如,影像感測器可用作上述各項實施例中所描述之CMOS影像感測器。在下文中,圖1之CMOS影像感測器100將描述為一實例。
<斜坡信號之控制處理流程>
將參考圖42之一流程圖描述用於控制上述斜坡信號之位移量的一斜坡信號之一控制處理流程的一實例。
當開始斜坡信號之控制處理時,在步驟S401中,感測器控制器131判定待藉由D/A轉換器113輸出之一斜坡信號之一斜率。該D/A轉換器113根據感測器控制器131之控制而產生斜坡信號且輸出該經產生之斜坡信號。即,感測器控制器131基於控制資訊判定該斜坡信號之斜率。自然地,感測器控制器131分析D/A轉換器113之一輸出波形(斜坡信號之波形)且因此可判定斜率。
在步驟S402中,感測器控制器131控制D/A轉換器113且取決於如上所述在步驟S401中判定之斜坡信號的斜率之量值來控制該斜坡信號之偏移量(位移差)。當斜坡信號之偏移量受控時,終止斜坡信號之控制處理。
藉由上述控制,CMOS影像感測器100可歸因於多重取樣而獲得一雜訊降低效果且抑制變黑現象的發生。即,可以更多種方式輸出像素信號。
<5.第五實施例> <CMOS影像感測器>
應用本發明技術之一影像擷取器件可具有彼此重疊之複數個半導體基板。
圖43係繪示作為一實例之應用本發明技術之影像擷取器件之一主要組態實例的一圖式。圖43中所繪示之一CMOS影像感測器500係如上文各項實施例中所描述之CMOS影像感測器之各者中擷取一物件之一影像且獲得該經擷取影像之數位資料的一影像擷取器件。如圖43中所描述,該CMOS影像感測器500具有兩個半導體基板(積層晶片(像素晶片501及電路晶片502))。該等半導體基板(積層晶片)之數目(積層數目)可為複數且舉例而言可為三層或三層以上。
像素晶片501係用其中配置包含用於光電轉換入射光之一光電轉換元件之複數個單元像素的一像素區域511形成。此外,電路晶片502係用其中形成一周邊電路以處理從該像素區域511讀出之像素信號的一周邊電路區域512形成。
如上所述,像素晶片501及電路晶片502彼此重疊且形成一多層結構(積層結構)。形成於像素晶片501中之像素區域511之各像素透過形成於通孔區域(VIA)513及一通孔區域(VIA)514中之一穿透通孔(VIA)電連接至形成於電路晶片502中之周邊電路區域512之周邊電路。
甚至在其中形成此一積層結構之情況中,CMOS影像感測器500可具有各項實施例中所描述之各CMOS影像感測器之組態。即,本發明技術亦可應用於具有此一積層結構之CMOS影像感測器500。
<6.第六實施例> <影像擷取裝置>
本發明技術可應用於除影像擷取器件以外之該等影像擷取裝置。例如,本發明技術可應用於一裝置(電子設備或類似者),諸如具有影像擷取器件之一影像擷取裝置。圖44係繪示作為應用本發明技術之電子設備之一實例的影像擷取裝置之一主要組態實例的一方塊圖。圖44中所繪示之一影像擷取裝置600係擷取一物件之一影像且輸出該物件之該影像作為一電信號之一裝置。
如圖44中所繪示,該影像擷取裝置600包含一光學單元611、一CMOS影像感測器612、一影像處理單元613、一顯示單元614、一編碼解碼器處理單元615、一儲存單元616、一輸出單元617、一通信單元618、一控制器621、一操作單元622及一磁碟機623。
該光學單元611包含調整對物件之一焦點及從一聚焦位置收集光之一透鏡、調整一曝光之一光闌及控制一影像擷取時序之一快門。該 光學單元611傳輸來自物件之光(入射光)且將該光供應至CMOS影像感測器612。
CMOS影像感測器612藉由光電轉換入射光而對各像素之一信號(像素信號)執行A/D轉換,對經歷該A/D轉換之信號執行諸如一CDS之信號處理且將該處理之經擷取影像資料供應至影像處理單元613。
影像處理單元613對藉由CMOS影像感測器612獲得之經擷取影像資料執行影像處理。更明確言之,影像處理單元613對從CMOS影像感測器612供應之經擷取影像資料執行各種影像處理操作,舉例而言,諸如色彩混合校正、黑階校正、白平衡調整、解馬賽克處理、矩陣處理、加瑪校正及YC轉換。影像處理單元613將經歷影像處理之該經擷取影像資料供應至顯示單元614。
舉例而言,顯示單元614係形成為一液晶顯示器,且顯示從影像處理單元613供應之經擷取影像資料之一影像(例如,物件之一影像)。
此外,影像處理單元613視需要將經歷信號處理之經擷取影像資料供應至編碼解碼器處理單元615。
編碼解碼器615對從影像處理單元613供應之經擷取影像資料執行一預定方法之編碼處理且將藉由該編碼處理獲得之經編碼資料供應至儲存單元616。此外,編碼解碼器處理單元615讀出及解碼記錄於儲存單元616中之經編碼資料,產生經解碼之影像資料且將該經解碼之影像資料供應至影像處理單元613。
影像處理單元613對從編碼解碼器處理單元615供應之經解碼之影像資料執行預定影像處理。影像處理單元613將經歷該影像處理之經解碼之影像資料供應至顯示單元614。舉例而言,該顯示單元614係形成為一液晶顯示器且顯示從影像處理單元613供應之經解碼之影像資料之影像。
此外,編碼解碼器處理單元615可經組態以將藉由編碼從影像處理單元613供應之經擷取影像資料而獲得之經編碼資料或從儲存單元616讀出之經擷取影像資料之經編碼資料供應至輸出單元617,藉此輸出該所供應之資料至影像擷取裝置600之外部。
此外,編碼解碼器處理單元615可經組態以將在編碼之前的經擷取影像資料或藉由解碼從儲存單元616讀出之經編碼資料而獲得之經解碼影像資料供應至輸出單元617,藉此輸出該所供應之資料至影像擷取裝置600之外部。
此外,編碼解碼器處理單元615可經組態以透過通信單元618將經擷取影像資料、該經擷取影像資料之經編碼資料或經解碼影像資料傳送至另一裝置。此外,編碼解碼器處理單元615可經組態以透過通信單元618獲取經擷取影像資料或影像資料之經編碼資料。編碼解碼器處理單元615對透過通信單元618獲取之該經擷取影像資料或影像資料之該經編碼資料適當執行編碼處理、解碼處理或類似者。如上所述,編碼解碼器處理單元615可經組態以將所獲得之影像資料或經編碼資料供應至影像處理單元613,藉此輸出資料至儲存單元616、輸出單元617及通信單元618。
儲存單元616儲存從編碼解碼器處理單元615供應之經編碼資料或類似者。儲存於儲存單元616中之經編碼資料係視需要藉由編碼解碼器處理單元615讀出以進行解碼。將藉由解碼處理獲得之經擷取影像資料供應至顯示單元614且在該顯示單元上顯示對應於該經擷取影像資料之經擷取影像。
輸出單元617具有一外部輸出介面(諸如一外部輸出終端)且透過該外部輸出介面將透過編碼解碼器處理單元615供應之多種類型資料輸出至影像擷取裝置600之外部。
通信單元618將各種類型資訊(諸如從編碼解碼器處理單元615供 應之影像資料或經編碼資料)供應至作為一預定通信(有線通信或無線通信)之一通信合作夥伴的另一裝置。此外,通信單元618從作為該預定通信(有線通信或無線通信)之該通信合作夥伴的另一裝置獲取各種類型資訊(諸如影像資料或經編碼資料)且將該經獲取資訊供應至編碼解碼器處理單元615。
控制器621控制影像擷取裝置600之各處理單元(以一虛線620指示之各處理單元、操作單元622及磁碟機623)之一操作。
操作單元622係藉由(例如)一Jog dial(商標)、一按鍵、一按鈕或一觸控面板之任意輸入器件組態,藉由(例如)一使用者接收一操作輸入且將對應於該操作輸入之一信號供應至控制器621。
磁碟機623讀出儲存於一可抽換式媒體631(舉例而言,諸如一磁碟、一光學磁碟、一磁光碟或安裝於磁碟機自身中之一半導體記憶體)中之資訊。磁碟機623讀出各種類型資訊(諸如來自可抽換式媒體631之程式或資料)且將該經讀取資訊供應至控制器621。此外,當能夠寫入之可抽換式媒體631安裝於磁碟機自身中時,磁碟機623容許將(例如)透過控制器621供應之影像資料、經編碼資料或類似者之各種類型資訊儲存於該可抽換式媒體631中。
如上文所描述之影像擷取裝置600之CMOS影像感測器612,於各項實施例中應用上述本發明技術。即,根據上文所描述之各項實施例之CMOS影像感測器(例如,CMOS影像感測器100、CMOS影像感測器200或CMOS影像感測器300)係用作CMOS影像感測器612。因此,CMOS影像感測器612可以一更簡單方式輸出更多種類型資料。因此,影像擷取裝置600擷取物件之影像且因此可以一更簡單方式輸出更多種類型資料。
應用本發明技術之影像擷取裝置可具有其他組態而不限於上述組態。例如,除了一數位靜止相機或一視訊攝影機之外,影像擷取裝 置亦可為具有一影像擷取功能之一資訊處理裝置,諸如一行動電話、一智慧型電話、一平板電腦器件或一個人電腦。此外,影像擷取裝置可為藉由安裝(替代性地,經安裝為一嵌入式器件)於其他資訊處理裝置上而使用之一相機模組。
上述處理操作序列可藉由軟體以及硬體執行。當藉由軟體執行上述處理操作序列時,從一網路或一記錄媒體安裝構成該軟體之程式。
例如,如圖44中所繪示,記錄媒體係藉由可抽換式媒體631組態,該可抽換式媒體631經散佈以獨立於裝置主體而遞送程式至使用者且具有記錄於其上之程式。可抽換式媒體631包含一磁碟(包含一可撓性磁碟)或一光學磁碟(包含一CD-ROM或一DVD)。此外,可抽換式媒體包含一磁光碟(包含一MD(迷你光碟))、一半導體記憶體或類似者。
在此情況中,可藉由將可抽換式媒體631安裝於磁碟機623上而將程式安裝於儲存單元616中。
亦可經由有線或無線傳送媒體(諸如一區域網路、網際網路及數位衛星廣播)提供程式。在此情況中,可藉由通信單元18接收程式且將該程式安裝於儲存單元616中。
此外,可將程式預先安裝於儲存單元616或控制器621中之一ROM(唯讀記憶體)或類似者中。
此外,藉由電腦執行之程式可為以本文中所描述之一時間系列方式循序處理之一程式,或可為其中依一平行方式或依必要時序(諸如在發出一呼叫時)執行之一處理操作的一程式。
此處,在此說明書中,用於描述記錄於記錄媒體中之程式之步驟包含平行或彼此獨立地執行(若不必以時間系列方式執行)之處理操作,以及根據本文中所描述之序列以時間系列方式執行之處理操作。
此外,可藉由上述各器件或除上述各器件以外之任意器件執行上述各步驟之處理操作。在此情況中,用於執行該處理操作之器件係足以具有執行上述處理操作所需要之一功能(例如,功能區塊)。此外,足以將處理操作所需之資訊適當地傳送至器件。
此外,在此說明書中,一系統意謂複數個組件元件(器件、模組(組件)及類似者)之一集合,且全部組件元件不需要配置於相同外殼中。因此,容納於不同外殼中且透過一網路互連之複數個器件係一系統;且其中在一單一外殼中容納複數個模組之一器件亦係一系統。
此外,在上述實例中,可將描述為一器件(或一處理單元)之任何結構劃分成複數個器件(或處理單元)。相反地,描述為複數個器件(或處理單元)之任何結構可經組合以形成一器件(或一處理單元)。此外,自然可增加除上述結構以外之一結構至各器件(或各處理單元)之結構。此外,只要整個系統之結構及功能保持相同,一器件(或一處理單元)之結構之一部分即可併入至另一器件(或另一處理單元)中。
上文已參考附圖描述本發明之較佳實施例,然而本發明之技術範疇並不限於上文實例。熟習本發明技術者可發現在隨附申請專利範圍之範疇內之各種替代及修改,且應理解,其等將自然歸於本發明之技術範疇。
例如,本發明技術可經組態為其中藉由複數個器件經由網路共同地及以一分散式方式處理一功能之一雲端運算系統。
此外,使用上述流程圖描述之各步驟可藉由一器件執行或藉由複數個器件以一分散式方式執行。
此外,若一步驟包含複數個處理操作,則包含於該一步驟中之該複數個處理操作可不僅藉由一器件執行,而且可藉由複數個器件以一分散式方式執行。
此外,本發明技術並不限於此,但可實施為安裝於此等器件或 構成系統之器件上之全部組態,例如,諸如一系統LSI(大型積體電路)之一處理器、使用複數個處理器或類似者之一模組、使用複數個模組或類似者之一單元及藉由進一步增加其他功能至該單元而提供之一組(即,器件之組態之一部分)。
本發明技術亦可採取以下組態。
(1)一種影像擷取器件,其包含:一像素陣列,其中傳送從像素讀出之像素信號所憑藉之複數條信號線分配至各行,該像素信號之彼此不同之讀出模式分別分配至該各行之該複數條信號線,且對應於該等模式之像素分別連接至該複數條信號線;及一控制器,其經組態以進行控制使得針對該像素陣列之該各行,在該像素信號之該讀出模式中從連接至對應於該模式之該信號線之該像素讀出該像素信號,且透過該信號線傳送該讀取之像素信號。
(2)如(1)及(3)至(13)中任一項之影像擷取器件,其中該控制器進行控制以容許依對應於該像素之該模式之一圖框率執行來自該像素之該像素信號之該讀出。
(3)如(1)、(2)及(4)至(13)中任一項之影像擷取器件,其中該控制器進一步控制以容許依該模式之該圖框率執行該各行之一主快門操作及一預快門操作。
(4)如(1)至(3)及(5)至(13)中任一項之影像擷取器件,其中不同數目個像素分配至該各行中之該等信號線之各者。
(5)如(1)至(4)及(6)至(13)中任一項之影像擷取器件,其進一步包含:一選擇單元,其經組態以從該各行中之該複數條信號線選擇對應於該像素信號之該讀出模式的一信號線,其中該控制器針對該各行進行控制以容許該選擇單元選擇該等信號線之任一者,容許在該模式中從連接至藉由該選擇單元選擇之該 信號線之該像素讀出該像素信號,且容許透過藉由該選擇單元選擇之該信號線傳送該讀取之像素信號。
(6)如(1)至(5)及(7)至(13)中任一項之影像擷取器件,其中該控制器進行控制以容許該選擇單元循序切換待選擇之該信號線且容許分時執行多個模式中的該像素信號之該讀出。
(7)如(1)至(6)及(8)至(13)中任一項之影像擷取器件,其中對應於與該信號線對應之該模式之一虛設像素進一步連接至該像素陣列中之該各行之該複數條信號線之各者,且該控制器針對該像素陣列之該各行進行控制以容許在該像素信號之該讀出模式中從連接至對應於該模式之該信號線之該虛設像素讀出該像素信號。
(8)如(1)至(7)及(9)至(13)中任一項之影像擷取器件,其中該控制器進一步控制以容許在該模式中執行該虛設像素之一快門操作。
(9)如(1)至(8)及(10)至(13)中任一項之影像擷取器件,其進一步包含:一A/D轉換器,其經組態以對透過該像素陣列之該各行中之該信號線傳送的該像素信號執行A/D轉換。
(10)如(1)至(9)及(11)至(13)中任一項之影像擷取器件,其進一步包含:一選擇單元,其經組態以從該像素陣列之該各行中之該複數條信號線選擇對應於該像素信號之該讀出模式的一信號線,其中該A/D轉換器對從連接至藉由該選擇單元選擇之該信號線之該像素讀出的該像素信號執行A/D轉換。
(11)如(1)至(10)、(12)及(13)中任一項之影像擷取器件,其進一步包含:相對於該像素陣列之該各行之複數個A/D轉換器,其中該選擇單元進一步選擇待用於該像素信號之該A/D轉換中之該A/D轉換器。
(12)如(1)至(11)及(13)中任一項之影像擷取器件,其中該控制器 針對該像素陣列之該各行進行控制以容許該選擇單元選擇複數條信號線及複數個A/D轉換器,且針對該像素陣列之該各行進行控制以容許在該模式之該等信號線之間,使該等像素信號從連接至藉由該選擇單元選擇之該等信號線之各者的該像素彼此平行讀出。
(13)如(1)至(12)中任一項之影像擷取器件,其中針對對應於各像素所連接之該信號線之各模式設定該像素之曝光時間。
(14)一種控制方法,其包含:針對一像素陣列之各行,在該像素陣列中傳送從像素讀出之像素信號所憑藉之複數條信號線分配至各行,該像素信號之彼此不同之讀出模式分別分配至該各行之該複數條信號線,且對應於該等模式之像素分別連接至該複數條信號線,在該像素信號之該讀出模式中從連接至對應於該模式之該信號線之該像素讀出該像素信號;及透過該信號線傳送該讀取之像素信號。
(15)一種影像擷取裝置,其包含:一影像擷取單元,其經組態以擷取一物件之一影像;及一影像處理單元,其經組態以對藉由使用影像擷取單元擷取該影像而獲得之影像資料執行影像處理,其中該影像擷取單元包含:一像素陣列,其中傳送從像素讀出之像素信號所憑藉之複數條信號線分配至各行,該像素信號之彼此不同之讀出模式分別分配至該各行之該複數條信號線,且對應於該等模式之像素分別連接至該複數條信號線;及一控制器,其經組態以進行控制使得針對該像素陣列之該各行,在該像素信號之該讀出模式中從連接至對應於該模式之該信號線之該像素讀出該像素信號,且透過該信號線傳送該讀取之像素信號。
(16)一種影像擷取器件,其包含: 一像素陣列,其中傳送從像素讀出之像素信號所憑藉之複數條信號線分配至各行,且各行之該像素連接至經分配至該行之該複數條信號線之任一者;複數個A/D轉換器,其等經組態以對透過該像素陣列中之各行之不同信號線傳送的該等像素信號執行A/D轉換;複數個壓縮單元,其等經組態以壓縮經歷藉由彼此不同之該等A/D轉換器之該A/D轉換之該等像素信號;及一控制器,其經組態以進行控制使得從分配至該像素陣列中之各行之該等不同信號線之多條線之像素平行讀出該等像素信號;分別使用對應於該等像素之該等信號線平行傳送從該多條線之像素讀出之多條線之像素信號;使用該複數條信號線傳送之該多條線之像素信號經歷使用該複數個A/D轉換器之平行之該A/D轉換;及使用該複數個壓縮單元平行壓縮經歷藉由彼此不同之該等A/D轉換器之該A/D轉換的不同線之像素信號。
(17)如(16)及(18)至(20)中任一項之影像擷取器件,其中該複數個壓縮單元壓縮針對各線之一像素信號,使得在壓縮針對該多條線之該像素信號之後的一資料大小等於或小於可在一單位週期內傳送之一大小。
(18)如(16)、(17)、(19)及(20)中任一項之影像擷取器件,其中該控制器容許藉由兩條線讀出該像素信號,且該複數個壓縮單元壓縮針對各線之該像素信號,使得該資料大小減半。
(19)如(16)至(18)及(20)中任一項之影像擷取器件,其中壓縮單元以一預定位元率壓縮該像素信號。
(20)如(16)至(19)中任一項之影像擷取器件,其進一步包含:複數個信號處理單元,其等經組態以對經歷藉由該等不同A/D轉換器之 該A/D轉換的不同線之像素信號平行執行預定信號處理,其中該複數個壓縮單元平行壓縮經歷藉由該等不同信號處理單元之該信號處理的該等不同線之像素信號。
(21)一種控制方法,其包含:從分配至一像素陣列中之各行之不同信號線的多條線之像素平行讀出像素信號,在該像素陣列中傳送從該等像素讀出之該等像素信號所憑藉之該複數條信號線分配至各行,且各行之該像素連接至經分配至該行之該複數條信號線之任一者;分別使用對應於該等像素之該等信號線平行傳送從針對該多條線之該等像素讀出之針對該多條線之該等像素信號;對使用該複數條信號線傳送之針對該多條線之該等像素信號平行執行A/D轉換;及平行壓縮經歷該A/D轉換之該等不同線之像素信號。
(22)一種影像擷取裝置,其包含:一影像擷取單元,其經組態以擷取一物件之一影像;及一影像處理單元,其經組態以對藉由使用影像擷取單元擷取該影像而獲得之影像資料執行影像處理,其中該影像擷取單元包含:一像素陣列,其中傳送從像素讀出之像素信號所憑藉之複數條信號線分配至各行,且各行之該像素連接至經分配至該行之該複數條信號線之任一者;複數個A/D轉換器,其等經組態以對透過該像素陣列中之各行之不同信號線傳送的該等像素信號執行A/D轉換;複數個壓縮單元,其等經組態以壓縮經歷藉由彼此不同之該等A/D轉換器之該A/D轉換之該等像素信號;及一控制器,其經組態以進行控制使得從分配至該像素陣列中之 各行之該等不同信號線之多條線之像素平行讀出該等像素信號;分別使用對應於該等像素之該等信號線平行傳送從該多條線之像素之讀出之多條線之像素信號;使用該複數條信號線傳送之該多條線之像素信號經歷使用該複數個A/D轉換器之平行之該A/D轉換;及使用該複數個壓縮單元平行壓縮經歷藉由彼此不同之該等A/D轉換器之該A/D轉換的不同線之像素信號。
(23)一種影像擷取器件,其包含:一像素陣列;複數個A/D轉換器,其等分別分配至該像素陣列之各行且經組態以對從該行之一像素讀出之像素信號執行A/D轉換;複數個鎖存器,其等分別分配至該等A/D轉換器之各者且經組態以儲存經歷藉由該等A/D轉換器之該A/D轉換之該等像素信號;及一控制器,其經組態以在該像素陣列之各行中進行控制,使得從待處理之針對若干線之該等像素讀出該等像素信號,從該等像素讀出之該等像素信號經歷使用分配至該行之該等A/D轉換器之該A/D轉換,取決於該等像素信號之一讀出模式而將經歷使用該等A/D轉換器之該A/D轉換之該等像素信號儲存於對應於該等A/D轉換器之該複數個鎖存器之任一者或所有者中,且取決於該模式而讀出儲存於該複數個鎖存器之任一者或所有者中的該等像素信號。
(24)如(23)之影像擷取器件,其進一步包含:一運算單元,其經組態以使從該複數個鎖存器讀出之該等像素信號彼此相加或相減,其中該控制器進行控制以容許使用該運算單元取決於該模式使從該複數個鎖存器讀出之該等像素信號彼此相加或相減。
(25)一種控制方法,其包含:從一像素陣列之各行中之待處理之針對若干線之像素讀出像素信號; 對從該等像素讀出之該等像素信號執行A/D轉換;取決於該等像素信號之一讀出模式將經歷該A/D轉換之該等像素信號儲存於複數個鎖存器之任一者或所有者中;及取決於該模式讀出儲存於該複數個鎖存器之任一者或所有者中的該等像素信號。
(26)一種影像擷取裝置,其包含:一影像擷取單元,其經組態以擷取一物件之一影像;及一影像處理單元,其經組態以對藉由使用影像擷取單元擷取該影像而獲得之影像資料執行影像處理,其中該影像擷取單元包含:一像素陣列;複數個A/D轉換器,其等分別分配至該像素陣列之各行且經組態以對從該行之一像素讀出之像素信號執行A/D轉換;複數個鎖存器,其等分別分配至該等A/D轉換器之各者且經組態以儲存經歷藉由該等A/D轉換器之該A/D轉換之該等像素信號;及一控制器,其經組態以在該像素陣列之各行中進行控制,使得從待處理之針對若干線之該等像素讀出該等像素信號,從該等像素讀出之該等像素信號經歷使用分配至該行之該等A/D轉換器之該A/D轉換,取決於該等像素信號之一讀出模式而將經歷使用該等A/D轉換器之該A/D轉換之該等像素信號儲存於對應於該等A/D轉換器之該複數個鎖存器之任一者或所有者中,且取決於該模式而讀出儲存於該複數個鎖存器之任一者或所有者中的該等像素信號。
(27)一種影像擷取裝器件,其包含:一像素陣列;複數個A/D轉換器,其等分別分配至該像素陣列之各行且經組態以使用彼此不同之斜坡信號對從該行之一像素讀出之像素信號執行 A/D轉換;及一控制器,其經組態以進行控制使得將各A/D轉換器之該等斜坡信號之位移設定為彼此不同之值,從該像素陣列之該各行中之待處理之針對若干線之該等像素讀出該等像素信號,且從該等像素讀出之該等像素信號經歷使用分配至該行之該複數個A/D轉換器之該A/D轉換。
(28)如(27)或(29)之影像擷取器件,其中該控制器取決於各A/D轉換器之該斜坡信號的一斜率之一量值來設定該斜坡信號之該位移。
(29)如(27)或(28)之影像擷取器件,其中該控制器進行設定使得在各A/D轉換器之該斜坡信號之該斜率為大時該斜坡信號之該位移之一差為小,且進行設定使得在各A/D轉換器之該斜坡信號之該斜率為小時該斜坡信號之該位移之一差為大。
(30)一種控制方法,其包含:將A/D轉換器之該等斜坡信號之位移分別設定為彼此不同之值,該等A/D轉換器經分配至一像素陣列之各行且經組態以使用彼此不同之斜坡信號對從該行之一像素讀出之像素信號執行A/D轉換;從該像素陣列之該各行中之待處理之針對若干線的像素讀出該等像素信號;及使用分配至該行之該複數個A/D轉換器對從該等像素讀出之該等像素信號執行A/D轉換。
(31)一種影像擷取裝置,其包含:一影像擷取單元,其經組態以擷取一物件之一影像;及一影像處理單元,其經組態以對藉由使用影像擷取單元擷取該影像而獲得之影像資料執行影像處理,其中該影像擷取單元包含:一像素陣列; 複數個A/D轉換器,其等分別分配至該像素陣列之各行且經組態以使用彼此不同之斜坡信號對從該行之一像素讀出之像素信號執行A/D轉換;及一控制器,其經組態以進行控制使得將各A/D轉換器之該等斜坡信號之位移設定為彼此不同之值,從該像素陣列之該各行中之待處理之針對若干線之該等像素讀出該等像素信號,且從該等像素讀出之該等像素信號經歷使用分配至該行之該複數個A/D轉換器之該A/D轉換。

Claims (31)

  1. 一種影像擷取器件,其包括:一像素陣列,其中將傳送從像素讀出之像素信號所憑藉之複數條信號線分配至各行,該像素信號之彼此不同的讀出模式分別經分配至該各行的該複數條信號線,且對應於該等模式之像素分別經連接至該複數條信號線;及一控制器,其經組態以進行控制,使得針對該像素陣列之該各行,在該像素信號之該讀出模式中,從經連接至對應於該模式之該信號線之該像素讀出該像素信號,且透過該信號線傳送該讀取之像素信號。
  2. 如請求項1之影像擷取器件,其中該控制器進行控制以容許依對應於該像素之該模式之一圖框率來執行自該像素之該像素信號的該讀出。
  3. 如請求項2之影像擷取器件,其中該控制器進一步控制以容許依該模式之該圖框率來執行該各行之一主快門操作及一預快門操作。
  4. 如請求項1之影像擷取器件,其中不同數目個像素經分配至該各行中之該等信號線的各者。
  5. 如請求項1之影像擷取器件,進一步包括:一選擇單元,其經組態以從該各行中之該複數條信號線選擇對應於該像素信號之該讀出模式之一信號線,其中該控制器針對該各行進行控制,以容許該選擇單元選擇該等信號線之任一者,容許在該模式中,從經連接至由該選擇單元選擇之該信號線之該像素讀出該像素信號,且容許透過由該選擇單元選擇之該信號線傳送該讀取的像素信號。
  6. 如請求項5之影像擷取器件,其中該控制器進行控制以容許該選擇單元循序切換待選擇之該信號線,且容許分時執行多個模式中之該像素信號之該讀出。
  7. 如請求項1之影像擷取器件,其中對應於與該信號線對應之該模式之一虛設像素進一步經連接至該像素陣列中之該各行之該複數條信號線之各者,且該控制器針對該像素陣列之該各行進行控制,以容許在該像素信號之該讀出模式中,從經連接至對應於該模式之該信號線之該虛設像素讀出該像素信號。
  8. 如請求項7之影像擷取器件,其中該控制器進一步控制以容許在該模式中執行該虛設像素之一快門操作。
  9. 如請求項1之影像擷取器件,進一步包括:一類比轉數位(A/D)轉換器,其經組態以對透過該像素陣列之該各行中之該信號線傳送的該像素信號執行A/D轉換。
  10. 如請求項9之影像擷取器件,進一步包括:一選擇單元,其經組態以從該像素陣列之該各行中之該複數條信號線選擇對應於該像素信號之該讀出模式之一信號線,其中該A/D轉換器對從經連接至由該選擇單元選擇之該信號線之該像素讀出的該像素信號執行A/D轉換。
  11. 如請求項10之影像擷取器件,進一步包括:相對於該像素陣列之該各行之複數個A/D轉換器,其中該選擇單元進一步選擇待用於該像素信號之該A/D轉換中之該A/D轉換器。
  12. 如請求項11之影像擷取器件,其中該控制器針對該像素陣列之該各行進行控制,以容許該選擇單元選擇複數條信號線及複數個A/D轉換器,且針對該像素陣列之該各行進行控制,以容許在該模式之該等信號線之間,使該等像素信號從經連接至由該選擇單元選擇之該等信號線之各者的該像素彼此平行讀出。
  13. 如請求項1之影像擷取器件,其中針對對應於各像素所連接之該信號線的各模式設定該像素的曝光時間。
  14. 一種控制方法,其包括:針對一像素陣列之各行,經在該像素陣列中傳送從像素讀出之像素信號所憑藉的複數條信號線分配至各行,該像素信號之彼此不同的讀出模式分別經分配至該各行的該複數條信號線,且對應於該等模式的像素分別經連接至該複數條信號線,在該像素信號之該讀出模式中,從經連接至對應於該模式之該信號線之該像素讀出該像素信號;及透過該信號線傳送該讀取之像素信號。
  15. 一種影像擷取裝置,其包括:一影像擷取單元,其經組態以擷取一物件之一影像;及一影像處理單元,其經組態以對藉由使用影像擷取單元擷取該影像而獲得的影像資料執行影像處理,其中該影像擷取單元包含:一像素陣列,其中將傳送從像素讀出之像素信號所憑藉的複數條信號線分配至各行,該像素信號之彼此不同的讀出模式分別經分配至該各行的該複數條信號線,且對應於該等模式的像素分別經連接至該複數條信號線;及一控制器,其經組態以進行控制,使得針對該像素陣列之該各行,在該像素信號之該讀出模式中,從經連接至對應於該模式之該信號線的該像素讀出該像素信號,且透過該信號線傳送該讀取的像素信號。
  16. 一種影像擷取器件,其包括:一像素陣列,其中經傳送從像素讀出之像素信號所憑藉的複數條信號線分配至各行,該像素信號之彼此不同之多個讀出模式分別被分配至該各行之該複數條信號線,且各行之該像素經連接至經分配至該行之該複數條信號線之任一者;複數個A/D轉換器,其等經組態以對透過該像素陣列中之各行之不同信號線傳送的該等像素信號執行A/D轉換;複數個壓縮單元,其等經組態以壓縮經歷由彼此不同之該等A/D轉換器之該A/D轉換的該等像素信號;及一控制器,其經組態以進行控制,使得從經分配至該像素陣列中之各行之該等不同信號線之多條線的像素平行讀出該等像素信號;分別使用對應於該等像素之該等信號線來平行傳送從該多條線之像素讀出之多條線的像素信號;使用該複數條信號線傳送之該多條線的像素信號經歷使用該複數個A/D轉換器之平行的該A/D轉換;及使用該複數個壓縮單元來平行壓縮經歷藉由彼此不同之該等A/D轉換器之該A/D轉換之不同線的像素信號。
  17. 如請求項16之影像擷取器件,其中該複數個壓縮單元壓縮針對各線之一像素信號,使得在壓縮針對該多條線之該像素信號之後之一資料大小等於或小於可在一單位週期內傳送之一大小。
  18. 如請求項17之影像擷取器件,其中該控制器容許由兩條線來讀出該像素信號,且該複數個壓縮單元壓縮針對各線之該像素信號,使得該資料大小減半。
  19. 如請求項16之影像擷取器件,其中壓縮單元以一預定位元率壓縮該像素信號。
  20. 如請求項16之影像擷取器件,進一步包括:複數個信號處理單元,其等經組態以對經歷藉由該等不同A/D轉換器之該A/D轉換之不同線的像素信號平行執行預定信號處理,其中該複數個壓縮單元平行壓縮經歷藉由該等不同信號處理單元之該信號處理之該等不同線的像素信號。
  21. 一種控制方法,其包括:從經分配至一像素陣列中之各行之不同信號線之多條線的像素平行讀出像素信號,將在該像素陣列中傳送從該等像素讀出之該等像素信號所憑藉之該複數條信號線分配至各行,該等像素信號之彼此不同之多個讀出模式分別被分配至該各行之該複數條信號線,且各行之該像素經連接至經分配至該行之該複數條信號線的任一者;分別使用對應於該等像素的該等信號線來平行傳送從針對該多條線之該等像素讀出之針對該多條線的該等像素信號;對使用該複數條信號線傳送之針對該多條線的該等像素信號平行執行A/D轉換;及平行壓縮經歷該A/D轉換之該等不同線的像素信號。
  22. 一種影像擷取裝置,其包括:一影像擷取單元,其經組態以擷取一物件之一影像;及一影像處理單元,其經組態以對藉由使用影像擷取單元擷取該影像而獲得的影像資料執行影像處理,其中該影像擷取單元包含:一像素陣列,其中將傳送從像素讀出之像素信號所憑藉的複數條信號線分配至各行,該等像素信號之彼此不同之多個讀出模式分別被分配至該各行之該複數條信號線,且各行之該像素經連接至經分配至該行之該複數條信號線的任一者;複數個A/D轉換器,其等經組態以對透過該像素陣列中之各行之不同信號線傳送的該等像素信號執行A/D轉換;複數個壓縮單元,其等經組態以壓縮經歷藉由彼此不同之該等A/D轉換器之該A/D轉換的該等像素信號;及一控制器,其經組態以進行控制,使得從經分配至該像素陣列中之各行之該等不同信號線之多條線的像素平行讀出該等像素信號;分別使用對應於該等像素之該等信號線來平行傳送從該多條線之像素之讀出之多條線的像素信號;使用該複數條信號線傳送之該多條線的像素信號經歷使用該複數個A/D轉換器之平行的該A/D轉換;及使用該複數個壓縮單元來平行壓縮經歷藉由彼此不同之該等A/D轉換器之該A/D轉換之不同線的像素信號。
  23. 一種影像擷取器件,其包括:一像素陣列,其中將傳送從像素讀出之像素信號所憑藉的複數條信號線分配至各行,且該等像素信號之彼此不同之多個讀出模式分別被分配至該各行之該複數條信號線;複數個A/D轉換器,其等分別經分配至該像素陣列之各行,且經組態以對從該行之一像素讀出的像素信號執行A/D轉換;複數個鎖存器,其等分別經分配至該等A/D轉換器之各者,且經組態以儲存經歷藉由該等A/D轉換器之該A/D轉換的該等像素信號;及一控制器,其經組態以在該像素陣列之各行中進行控制,使得從待處理之針對若干信號線的該等像素讀出該等像素信號,從該等像素讀出之該等像素信號經歷使用經分配至該行之該等A/D轉換器之該A/D轉換,取決於該等像素信號之一讀出模式而將經歷使用該等A/D轉換器之該A/D轉換之該等像素信號儲存於對應於該等A/D轉換器之該複數個鎖存器的任一者或所有者中,且取決於該模式而讀出儲存於該複數個鎖存器之任一者或所有者中的該等像素信號。
  24. 如請求項23之影像擷取器件,進一步包括:一運算單元,其經組態以使從該複數個鎖存器讀出之該等像素信號彼此相加或相減,其中該控制器進行控制以容許使用該運算單元來取決於該模式使從該複數個鎖存器讀出之該等像素信號彼此相加或相減。
  25. 一種控制方法,其包括:從一像素陣列之各行中之待處理之針對若干信號線的像素讀出多個像素信號,其中將傳送從像素讀出之像素信號所憑藉的複數條信號線分配至各行,且該等像素信號之彼此不同之多個讀出模式分別被分配至該各行之該複數條信號線;對從該等像素讀出之該等像素信號執行A/D轉換;取決於該等像素信號之一讀出模式,將經歷該A/D轉換之該等像素信號儲存於複數個鎖存器之任一者或所有者中;及取決於該模式,讀出儲存於該複數個鎖存器之任一者或所有者中的該等像素信號。
  26. 一種影像擷取裝置,其包括:一影像擷取單元,其經組態以擷取一物件之一影像;及一影像處理單元,其經組態以對藉由使用影像擷取單元擷取該影像而獲得的影像資料執行影像處理,其中該影像擷取單元包含:一像素陣列,其中將傳送從像素讀出之像素信號所憑藉的複數條信號線分配至各行,且該等像素信號之彼此不同之多個讀出模式分別被分配至該各行之該複數條信號線;複數個A/D轉換器,其等分別經分配至該像素陣列之各行,且經組態以對從該行之一像素讀出的該等像素信號執行A/D轉換;複數個鎖存器,其等分別經分配至該等A/D轉換器之各者,且經組態以儲存經歷藉由該等A/D轉換器之該A/D轉換的該等像素信號;及一控制器,其經組態以在該像素陣列之各行中進行控制,使得從待處理之針對該複數條信號線的該等像素讀出該等像素信號,從該等像素讀出之該等像素信號經歷使用經分配至該行之該等A/D轉換器的該A/D轉換,取決於該等像素信號之一讀出模式而將經歷使用該等A/D轉換器之該A/D轉換的該等像素信號儲存於對應於該等A/D轉換器之該複數個鎖存器的任一者或所有者中,且取決於該模式而讀出儲存於該複數個鎖存器之任一者或所有者中的該等像素信號。
  27. 一種影像擷取裝器件,其包括:一像素陣列,其中將傳送從像素讀出之像素信號所憑藉的複數條信號線分配至各行,且該等像素信號之彼此不同之多個讀出模式分別被分配至該各行之該複數條信號線;複數個A/D轉換器,其等分別經分配至該像素陣列之各行,且經組態以使用彼此不同的斜坡信號,對從該行之一像素讀出的該等像素信號執行A/D轉換;及一控制器,其經組態以進行控制,使得將各A/D轉換器之該等斜坡信號之位移經設定為彼此不同的值,從該像素陣列之該各行中之待處理之針對該複數條信號線的該等像素讀出該等像素信號,且從該等像素讀出之該等像素信號經歷使用經分配至該行之該複數個A/D轉換器的該A/D轉換。
  28. 如請求項27之影像擷取器件,其中該控制器依據各A/D轉換器之該斜坡信號之一斜率之一量值來設定該斜坡信號之該位移。
  29. 如請求項28之影像擷取器件,其中該控制器進行設定使得在各A/D轉換器之該斜坡信號之該斜率為大時該斜坡信號之該位移之一差為小,且進行設定使得在各A/D轉換器之該斜坡信號之該斜率為小時該斜坡信號之該位移之一差為大。
  30. 一種控制方法,其包括:將A/D轉換器之該等斜坡信號之位移分別經設定為彼此不同的值,該等A/D轉換器經分配至一像素陣列之各行,且經組態以使用彼此不同之斜坡信號對從該行之一像素讀出之像素信號執行A/D轉換,其中在該像素陣列中,將傳送從像素讀出之像素信號所憑藉的複數條信號線分配至各行,且該等像素信號之彼此不同之多個讀出模式分別被分配至該各行之該複數條信號線;從該像素陣列之該各行中之待處理之針對該複數條信號線的像素讀出該等像素信號;及使用經分配至該行之該複數個A/D轉換器,對從該等像素讀出之該等像素信號執行A/D轉換。
  31. 一種影像擷取裝置,其包括:一影像擷取單元,其經組態以擷取一物件之一影像;及一影像處理單元,其經組態以對藉由使用影像擷取單元擷取該影像而獲得的影像資料執行影像處理,其中該影像擷取單元包含:一像素陣列,其中將傳送從像素讀出之像素信號所憑藉的複數條信號線分配至各行,且該等像素信號之彼此不同之多個讀出模式分別被分配至該各行之該複數條信號線;複數個A/D轉換器,其等分別經分配至該像素陣列之各行,且經組態以使用彼此不同之斜坡信號,對從該行之一像素讀出的該等像素信號執行A/D轉換;及一控制器,其經組態以進行控制,使得將各A/D轉換器之該等斜坡信號之位移經設定為彼此不同的值,從該像素陣列之該各行中之待處理之針對該複數條信號線的該等像素讀出該等像素信號,且從該等像素讀出的該等像素信號經歷使用經分配至該行之該複數個A/D轉換器的該A/D轉換。
TW104104440A 2014-03-06 2015-02-10 影像擷取器件、控制方法及影像擷取裝置 TWI672952B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014044036 2014-03-06
JP2014-044036 2014-03-06

Publications (2)

Publication Number Publication Date
TW201536054A TW201536054A (zh) 2015-09-16
TWI672952B true TWI672952B (zh) 2019-09-21

Family

ID=54055132

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104104440A TWI672952B (zh) 2014-03-06 2015-02-10 影像擷取器件、控制方法及影像擷取裝置

Country Status (7)

Country Link
US (2) US10484634B2 (zh)
EP (1) EP3116217B1 (zh)
JP (2) JPWO2015133323A1 (zh)
KR (1) KR102277599B1 (zh)
CN (2) CN110312087B (zh)
TW (1) TWI672952B (zh)
WO (1) WO2015133323A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI672952B (zh) 2014-03-06 2019-09-21 日商新力股份有限公司 影像擷取器件、控制方法及影像擷取裝置
WO2017057382A1 (ja) * 2015-09-30 2017-04-06 株式会社ニコン 撮像素子および撮像装置
EP3358830B1 (en) * 2015-09-30 2020-11-25 Nikon Corporation Imaging element, imaging device, and electronic apparatus
KR102502955B1 (ko) * 2016-04-12 2023-02-27 에스케이하이닉스 주식회사 단위 픽셀 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서
JP6765859B2 (ja) * 2016-05-31 2020-10-07 キヤノン株式会社 撮像装置、およびその制御方法
JP2018011141A (ja) * 2016-07-12 2018-01-18 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
KR20180024604A (ko) * 2016-08-30 2018-03-08 삼성전자주식회사 이미지 센서 및 그 구동 방법
JP6903417B2 (ja) * 2016-11-07 2021-07-14 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および制御方法、並びに電子機器
US10375338B2 (en) * 2017-02-01 2019-08-06 Omnivision Technologies, Inc. Two stage amplifier readout circuit in pixel level hybrid bond image sensors
JP6953274B2 (ja) * 2017-02-01 2021-10-27 ソニーセミコンダクタソリューションズ株式会社 撮像システム及び撮像装置
US10873714B2 (en) * 2017-11-09 2020-12-22 Semiconductor Components Industries, Llc Image sensor with multiple pixel access settings
JP2019193085A (ja) * 2018-04-24 2019-10-31 キヤノン株式会社 撮像素子及びその制御方法、及び撮像装置
US11470269B2 (en) 2018-05-25 2022-10-11 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic device equipped with solid-state imaging device
CN110933341B (zh) * 2018-09-20 2022-08-16 西安中兴新软件有限责任公司 图像传感器及其控制方法、终端、计算机可读存储介质
JP2020078020A (ja) * 2018-11-09 2020-05-21 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
KR102697341B1 (ko) 2019-02-12 2024-08-21 삼성전자주식회사 이미지 센서의 구동 방법 및 이를 수행하는 이미지 센서
JP2020170947A (ja) * 2019-04-03 2020-10-15 キヤノン株式会社 撮像装置及びその制御方法、プログラム、記憶媒体
CN110149489A (zh) * 2019-05-23 2019-08-20 Oppo广东移动通信有限公司 采样方法、装置以及计算机存储介质和图像传感器
JP7357477B2 (ja) * 2019-07-08 2023-10-06 キヤノン株式会社 撮像装置及びその製造方法
WO2021199658A1 (ja) * 2020-03-31 2021-10-07 ソニーセミコンダクタソリューションズ株式会社 撮像装置およびその制御方法
CN113242344B (zh) * 2021-06-18 2024-03-22 Oppo广东移动通信有限公司 图像传感器、摄像头组件和移动终端
KR20230055696A (ko) * 2021-10-19 2023-04-26 에스케이하이닉스 주식회사 이미지 센싱 장치와 그의 동작방법
JP2023090117A (ja) 2021-12-17 2023-06-29 キヤノン株式会社 光電変換装置及び撮像システム
JP7408620B2 (ja) 2021-12-24 2024-01-05 キヤノン株式会社 光電変換装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003234967A (ja) * 2002-02-12 2003-08-22 Photron Ltd 高速撮像装置
US20080284884A1 (en) * 2007-05-17 2008-11-20 Sony Corporation Image sensor, electronic apparatus, and driving method of electronic apparatus
US20110102622A1 (en) * 2009-11-02 2011-05-05 Sony Corporation Solid-state imaging element and camera system
US20120307120A1 (en) * 2011-06-03 2012-12-06 Sony Corporation Solid-state imaging device and camera system

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3951946B2 (ja) * 2003-03-24 2007-08-01 ブラザー工業株式会社 イメージセンサ、読取装置、及び解像度設定方法
JP4423112B2 (ja) 2004-06-01 2010-03-03 キヤノン株式会社 固体撮像装置および撮像システム
JP2007150643A (ja) * 2005-11-28 2007-06-14 Sony Corp 固体撮像素子、固体撮像素子の駆動方法および撮像装置
JP2008012482A (ja) 2006-07-07 2008-01-24 Max Co Ltd 蓋体
JP2008134390A (ja) * 2006-11-28 2008-06-12 Sony Corp 撮像装置
US7920191B2 (en) * 2006-12-08 2011-04-05 Casio Computer Co., Ltd. Image capturing apparatus in which pixel charge signals are divided and output in a different order than an arrangement of pixels on an image capturing element and then rearranged and stored in a same order as the arrangement of the pixels on the image capturing element, and method thereof
JP4952301B2 (ja) * 2007-03-01 2012-06-13 ソニー株式会社 撮像装置およびカメラ
JP5106092B2 (ja) * 2007-12-26 2012-12-26 パナソニック株式会社 固体撮像装置およびカメラ
JP5347341B2 (ja) 2008-06-06 2013-11-20 ソニー株式会社 固体撮像装置、撮像装置、電子機器、ad変換装置、ad変換方法
JP5292939B2 (ja) * 2008-06-20 2013-09-18 ソニー株式会社 画像処理装置および方法、製造装置
JP2010147614A (ja) * 2008-12-16 2010-07-01 Panasonic Corp 固体撮像装置およびその駆動方法、撮像装置
JP5495551B2 (ja) * 2008-12-26 2014-05-21 オリンパス株式会社 固体撮像装置
JP5304410B2 (ja) 2009-04-17 2013-10-02 ソニー株式会社 Ad変換装置、固体撮像素子、およびカメラシステム
JP5233828B2 (ja) * 2009-05-11 2013-07-10 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および電子機器
JP2011259407A (ja) 2010-05-13 2011-12-22 Sony Corp 信号処理回路、固体撮像素子およびカメラシステム
DE102010051438B4 (de) 2010-11-15 2024-03-14 Arnold & Richter Cine Technik Gmbh & Co. Betriebs Kg Bildsensor
KR101754131B1 (ko) * 2010-12-01 2017-07-06 삼성전자주식회사 샘플링 회로와 광감지 장치
JP5739653B2 (ja) * 2010-12-03 2015-06-24 キヤノン株式会社 撮像装置
KR20120119279A (ko) * 2011-04-21 2012-10-31 삼성전자주식회사 픽셀 어레이 및 이를 포함하는 3차원 이미지 센서
JP5814050B2 (ja) * 2011-09-02 2015-11-17 ルネサスエレクトロニクス株式会社 固体撮像装置
JP5862126B2 (ja) * 2011-09-06 2016-02-16 ソニー株式会社 撮像素子および方法、並びに、撮像装置
US9053993B2 (en) * 2011-10-07 2015-06-09 Semiconductor Components Industries, Llc Imaging systems with selectable column power control
JP5853594B2 (ja) * 2011-10-31 2016-02-09 ソニー株式会社 情報処理装置、情報処理方法およびプログラム
JP5988744B2 (ja) 2012-07-18 2016-09-07 キヤノン株式会社 撮像装置、その制御方法、および制御プログラム
JP5904899B2 (ja) * 2012-08-06 2016-04-20 オリンパス株式会社 撮像装置
CN103595410A (zh) * 2012-08-17 2014-02-19 联咏科技股份有限公司 图像传感器及其列模数转换器
KR101999341B1 (ko) * 2012-11-27 2019-10-01 삼성전자주식회사 이미지 센서, 및 이를 포함하는 시스템
JP6097574B2 (ja) * 2013-01-25 2017-03-15 キヤノン株式会社 撮像装置、その駆動方法、及び撮像システム
CN103402063B (zh) * 2013-08-16 2019-04-23 上海集成电路研发中心有限公司 Cmos图像传感器及其图像数据的传输方法
JP6214353B2 (ja) * 2013-11-20 2017-10-18 キヤノン株式会社 放射線撮像装置及び放射線撮像システム
TWI672952B (zh) 2014-03-06 2019-09-21 日商新力股份有限公司 影像擷取器件、控制方法及影像擷取裝置
WO2016098404A1 (ja) * 2014-12-19 2016-06-23 オリンパス株式会社 内視鏡および内視鏡システム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003234967A (ja) * 2002-02-12 2003-08-22 Photron Ltd 高速撮像装置
US20080284884A1 (en) * 2007-05-17 2008-11-20 Sony Corporation Image sensor, electronic apparatus, and driving method of electronic apparatus
US20110102622A1 (en) * 2009-11-02 2011-05-05 Sony Corporation Solid-state imaging element and camera system
US20120307120A1 (en) * 2011-06-03 2012-12-06 Sony Corporation Solid-state imaging device and camera system

Also Published As

Publication number Publication date
US20200014874A1 (en) 2020-01-09
CN106031162A (zh) 2016-10-12
TW201536054A (zh) 2015-09-16
US20170195603A1 (en) 2017-07-06
CN110312087B (zh) 2021-05-14
EP3116217A1 (en) 2017-01-11
US12003877B2 (en) 2024-06-04
KR102277599B1 (ko) 2021-07-15
EP3116217B1 (en) 2020-11-18
WO2015133323A1 (ja) 2015-09-11
CN106031162B (zh) 2020-03-20
JP7028274B2 (ja) 2022-03-02
JPWO2015133323A1 (ja) 2017-04-06
US10484634B2 (en) 2019-11-19
CN110312087A (zh) 2019-10-08
JP2020141405A (ja) 2020-09-03
KR20160129844A (ko) 2016-11-09
EP3116217A4 (en) 2018-03-14

Similar Documents

Publication Publication Date Title
TWI672952B (zh) 影像擷取器件、控制方法及影像擷取裝置
US9866771B2 (en) Solid-state imaging device, signal processing method of solid-state imaging device, and electronic apparatus
US8031241B2 (en) Solid-state imaging device and imaging apparatus
US7978240B2 (en) Enhancing image quality imaging unit and image sensor
US9674469B2 (en) Solid-state imaging device, method of driving the same, and electronic apparatus
US8508641B2 (en) Solid-state image sensor and imaging apparatus
JP5895525B2 (ja) 撮像素子
JP6411795B2 (ja) 信号処理装置および方法、撮像素子、並びに、撮像装置
JP5966357B2 (ja) 撮像素子および撮像装置
JP6688854B2 (ja) 撮像装置
US20160344966A1 (en) Solid-state imaging device and imaging system
US11122228B2 (en) Imaging apparatus, method for controlling the same, and storage medium
JP5629568B2 (ja) 撮像装置及びその画素加算方法
KR20160097937A (ko) 이미지 센싱 장치