JP2020170947A - 撮像装置及びその制御方法、プログラム、記憶媒体 - Google Patents

Abstract

【課題】撮像素子の出力信号におけるランダムノイズを抑制しつつ、電源変動や外来ノイズに起因するパターンノイズも抑制することができる撮像装置を提供する。【解決手段】複数の画素が行列状に配置された画素部と、画素部のそれぞれの画素列について複数本ずつ配置された垂直出力線であって、１つの画素列に配置された複数本の垂直出力線のそれぞれが１つの画素列内の異なる行の画素に接続されている垂直出力線と、１つの画素列内の複数行の画素の信号を、１つの画素列内に配置された複数本の垂直出力線により同時に読み出す場合に、複数行の画素のうちの少なくとも１つの行の画素について、同じ信号を複数回連続して読み出す読み出し部とを備える。【選択図】 図５

Description

本発明は、撮像装置におけるノイズ低減技術に関するものである。

従来より、ＣＭＯＳ型の撮像素子において、信号を読み出す際に、ＡＤ変換を複数回行い、加算または加算平均化することにより、信号に対するランダムノイズを抑制する手法が知られている。

例えば、特許文献１では、画素の出力信号を複数回連続でＡＤ変換し、ＡＤ変換結果を加算することにより、読み出した信号に含まれるランダムノイズを抑制している。

特許第５５３１７９７号公報

しかし、このような手法によりランダムノイズを低減できる反面、ランダムノイズを抑制したことにより、従来では目立たなかった電源変動や外来ノイズなどの他の要素に起因するパターンノイズが目立つようになってきている。

本発明は上述した課題に鑑みてなされたものであり、その目的は、撮像素子の出力信号におけるランダムノイズを抑制しつつ、電源変動や外来ノイズに起因するパターンノイズも抑制することができる撮像装置を提供することである。

本発明に係わる撮像装置は、複数の画素が行列状に配置された画素部と、前記画素部のそれぞれの画素列について複数本ずつ配置された垂直出力線であって、１つの画素列に配置された複数本の垂直出力線のそれぞれが前記１つの画素列内の異なる行の画素に接続されている垂直出力線と、前記１つの画素列内の複数行の画素の信号を、前記１つの画素列内に配置された前記複数本の垂直出力線により同時に読み出す場合に、前記複数行の画素のうちの少なくとも１つの行の画素について、同じ信号を複数回連続して読み出す読み出し手段と、を備えることを特徴とする。

本発明によれば、撮像素子の出力信号におけるランダムノイズを抑制しつつ、電源変動や外来ノイズに起因するパターンノイズも抑制することができる撮像装置を提供することが可能となる。

本発明の撮像装置の第１の実施形態であるデジタルカメラの構成を示す図。 第１の実施形態における撮像素子の画素回路の構成を示す図。 第１の実施形態における撮像素子の回路構成を示す図。 第１の実施形態における信号読み出し動作を示すタイミングチャート。 第１の実施形態における補正値の取得タイミングを示す図。 第１の実施形態における補正動作を説明する図。 第２の実施形態における画素回路の構成を示す図。 第２の実施形態における信号読み出し動作を示すタイミングチャート。 第２の実施形態における補正値の取得タイミングを示す図。 第３の実施形態における撮像素子の回路構成を示す図。 第３の実施形態における補正値の取得タイミングを示す図。 第４の実施形態における撮像素子の回路構成を示す図。 第４の実施形態における補正値の取得タイミングを示す図。 第５の実施形態における撮像素子の回路構成を示す図。 第５の実施形態における補正値の取得タイミングを示す図。

以下、添付図面を参照して実施形態を詳しく説明する。尚、以下の実施形態は特許請求の範囲に係る発明を限定するものではない。実施形態には複数の特徴が記載されているが、これらの複数の特徴の全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わせられてもよい。さらに、添付図面においては、同一若しくは同様の構成に同一の参照番号を付し、重複した説明は省略する。

（第１の実施形態）
図１は、本発明の撮像装置の第１の実施形態であるデジタルカメラ１０００の構成を示す図である。

図１において、レンズ部１００２は被写体の光学像を撮像素子１００１に結像させる。また、レンズ駆動装置１００３によってズーム制御、フォーカス制御、絞り制御、手振れ補正制御などが行われる。撮像信号処理回路１００４は、撮像素子１００１から出力される画像信号に各種の補正処理やデータ圧縮処理等を行う。撮影素子駆動回路１００５は撮像素子１００１に各種電源や撮影モードの指示信号、各種タイミング信号を出力する。

ここで、本実施形態で用いられる撮像素子１００１は、詳しくは後述するが、電源変動による変動ノイズを抑制することが可能である。そのため、電源回路の簡素化や軽量化が可能である。また、撮像素子１００１は、これも後述するが、外来ノイズによる変動ノイズを抑制することが可能である。そのため、撮像素子１００１の近傍に、手振れ補正を目的としたコイル等のアクチュエータを設置することが可能である。

メモリ部１００６は、画像データを一時的に記憶するためのメモリとして機能し、全体制御演算部１００７は各種演算とカメラシステム全体の制御を行う。記録媒体制御Ｉ／Ｆ部１００８は記録媒体へのデータの記録または記録媒体からのデータの読み出しを行うためのインターフェースである。記録媒体１００９は、画像データの記録または読み出しを行うための着脱可能な半導体メモリである。さらに、表示部１０１０は、各種情報や撮影画像を表示する液晶表示装置などの表示デバイスである。

図２は、本実施形態で用いられる撮像素子１００１の画素回路の構成を示す図である。

図２において、単位画素１０１は、フォトダイオード(以下ＰＤ)１１、転送スイッチ１２、フローティングディフュージョン（以下ＦＤ）１３、増幅トランジスタ１４、行選択スイッチ１５、リセットスイッチ１６を備えて構成されている。

ＰＤ１１は、光学系を通して入射する光に応じた電荷を発生する。転送スイッチ１２は、そのゲート端子に入力される転送パルスＰＴＸによって駆動され、ＰＤ１１で発生した電荷をＦＤ１３に転送する。ＦＤ１３は、電荷を一時的に蓄積するとともに、蓄積した信号電荷を信号電圧に変換する電荷電圧変換部として機能する。増幅トランジスタ１４は、定電流回路２２と合わせてソースフォロアとして機能し、そのゲートにはＦＤ１３で電荷電圧変換された信号が入力される。行選択スイッチ１５は、そのゲートに入力される行選択パルスＰＳＥＬによって駆動され、そのドレインが増幅トランジスタ１４に接続され、そのソースが垂直出力線２１に接続されている。
行選択パルスＰＳＥＬがＨｉレベルとなった行選択スイッチ１５は、導通状態になり、対応する増幅トランジスタ１４のソースが垂直出力線２１に接続される。垂直出力線２１には、定電流回路２２が接続されており、行選択スイッチ１５を介して接続された増幅トランジスタ１４と合わせてソースフォロワとして機能する。この時、ＦＤ１３の信号電位が垂直出力線２１の電位に反映される。また、垂直出力線２１には、列方向に配列された複数の単位画素１０１が接続される。

リセットスイッチ１６は、そのドレインが電源ＶＤＤに接続され、そのゲートに入力されるリセットパルスＰＲＥＳによって駆動されて、ＦＤ１３に蓄積されている電荷を除去する。

ここで、増幅トランジスタ１４は、リセットパルスＰＲＥＳによってＦＤ１３がリセットされた状態の場合には、リセット信号を垂直出力線２１に出力する。また、転送パルスＰＴＸによって、ＰＤ１１で発生した電荷の転送が行われた場合には、ＰＤ１１の光電変換信号を含む転送信号を垂直出力線２１に出力する。

なお、ＦＤ１３は、接続される転送スイッチ１２、増幅トランジスタ１４、リセットスイッチ１６との寄生容量や、配線間の寄生容量で構成される。そのため、容量が微小であり、上記の信号の出力時に、電源ＶＤＤや各種制御パルスの揺れなど、電源変動や外来ノイズに影響されやすい。

図３は、本実施形態における撮像素子１００１の回路構成を示す図である。

図３において、画素アレイ（画素部）１００には、単位画素１０１が行列状に配列され、画素列ごとに垂直出力線２１を有している。ここで、本実施形態における画素アレイ１００では、単位画素の１列について２本（複数本）の垂直出力線２１ａ，２１ｂが配置されている。そして、画素列内の奇数行に属する単位画素１０１ａが垂直出力線２１ａに接続され、偶数行に属する単位画素１０１ｂが垂直出力線２１ｂに接続されている。

これにより、奇数行の単位画素１０１ａと偶数行の単位画素１０１ｂの２行（複数行）を同時に読み出すことが可能である。しかしその一方で、電源や各種制御パルスの変動などの外来ノイズの影響も同時に受けることとなり、その結果、パターン状のノイズが画像に現れる原因となる。

信号増幅部２００は、各垂直出力線２１ａ，２１ｂに対応して設けられた複数の信号増幅回路２１０を有する。信号増幅回路２１０は、垂直出力線２１ａ，２１ｂの信号にゲインをかけるアンプであり、ゲイン設定信号Ｇａｉｎによりゲイン設定を変更することが可能である。なお、信号増幅部２００は低ノイズ化の観点から、設けられていることが望ましいが、必ずしも必要ではなく無くてもよい。

サンプルホールド部３００は、制御信号ＰＳＨに応じて、信号増幅部２００から出力される電圧信号のサンプリングとホールドを行い、後段のＡＤ変換部４００に出力する。ＡＤ変換部４００は、複数のＡＤ変換回路４１０を備えて構成され、ＡＤ変換回路４１０は、比較器４１とカウンタ４２を備える。

比較器４１には、一方の入力端子にサンプルホールド部３００から出力された信号が入力され、他方の入力端子に漸次変化する参照信号Ｖｒａｍｐが入力され、これらの比較結果が出力される。

カウンタ４２には、基準クロックＣＬＫ、カウント制御パルスＣＮＴｅｎが入力され、カウント制御パルスＣＮＴｅｎがＨｉレベルになると、基準クロックＣＬＫに基づいてカウントを開始し、アップカウントまたはダウンカウントを行う。また、カウンタ４２は比較器４１から出力される比較結果ＣＭＰに応じてカウントを停止し、これらの動作によってＡＤ変換を行う。

なお、本実施形態に用いられるＡＤ変換方式は、上記のようなスロープ型ＡＤ変換方式に限定されるものではなく、他のＡＤ変換方式でも適応可能である。

デジタル信号処理部５００は、ＡＤ変換部４００から入力されるデジタル信号に各種信号処理を施し、得られた画像データを撮像素子１００１の外部に出力する。読み出し制御部６００は、単位画素１０１に入力される電源ＶＤＤ、各種パルスＰＴＸ、ＰＳＥＬ、ＰＲＥＳ、ＡＤ変換回路４１０に入力される参照信号Ｖｒａｍｐ、基準クロックＣＬＫ、カウント制御パルスＣＮＴｅｎを生成し、各部に供給する。

図４は、本実施形態における信号読み出し動作を示すタイミングチャートである。

本実施形態における画素アレイ１００では、１列あたり２本の垂直出力線２１ａ，２１ｂが配置されていることを利用して、２行を同時に読み出す。ここで、読み出し動作において、奇数行と偶数行で動作を異ならせる、または異なる場合には、区別のため転送パルスＰＴＸａ、転送パルスＰＴＸｂのようにａ，ｂの英字を付して表記し、奇数行と偶数行の動作を区別する（ａが奇数行、ｂが偶数行）。

読み出し期間である時刻ｔｒ１〜ｔｒ４では、読み出し対象行のＰＳＥＬが“Ｈ”となり、読み出し対象行の単位画素１０１ａ，１０１ｂの信号は、各々対応する垂直出力線２１ａ，２１ｂに出力される。

時刻ｔｒ１では、ＰＲＥＳが“Ｈ”の状態であり、ＦＤ１３の不要電荷を排出し、ＦＤ１３の電位をリセットする。その後にＰＲＥＳは“Ｌ”となる。この時、単位画素１０１ａ，１０１ｂは、リセット信号を垂直出力線２１ａ，２１ｂに出力する。リセット信号は、静定時間をかけて垂直出力線２１ａ，２１ｂに反映され、信号増幅部２００を経てサンプルホールド部３００に入力される。また時刻ｔｒ１において、制御信号ＰＳＨは“Ｈ”の状態となり、サンプルホールド部３００は、信号増幅部２００が出力する信号のサンプリングを行う。

その後、垂直出力線２１ａ，２１ｂに出力されたリセット信号の静定が終了した時刻ｓｈ１において、制御信号ＰＳＨが“Ｌ”となり、サンプルホールド部３００は、信号増幅部２００から出力されたリセット信号をホールドしてＡＤ変換部４００に出力する。その後、ＡＤ変換部４００では、サンプルホールド部３００から入力された信号のＡＤ変換が行われる。

時刻ｔｃ１において、読み出し制御部６００は漸次変化する参照信号Ｖｒａｍｐを比較器４１に出力する。また同時刻に、カウント制御パルスＣＮＴｅｎが“Ｈ”となり、基準クロックＣＬＫがカウンタ４２に入力されることによりカウンタ４２はカウントを開始し、これによりＡＤ変換が開始される。その後、参照信号Ｖｒａｍｐがリセット信号を下回る時刻になると、比較器４１は出力ＣＭＰａ，ＣＭＰｂを反転させる。ここで、垂直出力線２１ａに対応する比較器４１の反転時刻をｓａ１、垂直出力線２１ｂに対応する比較器４１の反転時刻をｓｂ１と表記する。カウンタ４２は比較器４１の出力ＣＭＰａ，ＣＭＰｂが反転するとカウント動作を停止する。

時刻ｔｃ２において、参照信号Ｖｒａｍｐが所定の電位になると、参照信号Ｖｒａｍｐは初期値にリセットされ、基準クロックＣＬＫが停止する。

時刻ｔｃ３では、ＣＮＴｅｎが“Ｌ”となり、カウンタ４２はデジタル信号処理部５００にリセット信号のＡＤ変換結果であるカウント値を出力したのち、カウント値をリセットする。

その後、時刻ｔｒ２では、転送パルスＰＴＸａが“Ｈ”となり、単位画素１０１ａの有するＰＤ１１に露光により蓄積された電荷がＦＤ１３に転送される。その後、転送パルスＰＴＸａが“Ｌ”となり、単位画素１０１ａは転送信号を垂直出力線２１ａに出力する。転送信号は静定時間をかけて垂直出力線２１ａに反映され、信号増幅部２００を経てサンプルホールド部３００に入力される。一方、単位画素１０１ｂは、リセット信号を出力した状態を維持する。

また時刻ｔｒ２では、制御信号ＰＳＨが“Ｈ”の状態となり、サンプルホールド部３００は、信号増幅部２００が出力する信号をサンプリングする。その後、垂直出力線２１ａに出力された転送信号の静定が終了した時刻ｓｈ２において、制御信号ＰＳＨが“Ｌ”となり、サンプルホールド部３００は、信号増幅部２００から出力された単位画素１０１ｂのリセット信号及び単位画素１０１ａの転送信号をホールドして、ＡＤ変換部４００に出力する。

なお、時刻ｔｒ２の動作は、時刻ｓｈ１でのサンプリング動作が終了した時点でＡＤ変換部４００と信号増幅部２００が切り離されるため、時刻ｔｃ１の動作を待つことなく開始してもよい。

その後、時刻ｔｃ４〜ｔｃ６において、ＡＤ変換部４００ではサンプルホールド回路３００によりホールドされた信号のＡＤ変換が行われる。なお、時刻ｔｃ４，ｔｃ５，ｔｃ６における読み出し動作は時刻ｔｃ１，ｔｃ２，ｔｃ３における読み出し動作とほぼ同等であるが、転送信号の取りうる信号範囲がリセット信号よりも広いため、ＡＤ変換の終了タイミングである参照信号Ｖｒａｍｐの到達電位が異なる。

ここで、単位画素１０１ａは転送信号を、単位画素１０１ｂはリセット信号を出力しており、デジタル信号処理部５００に各信号のＡＤ変換結果が出力される。その後の時刻ｔｒ３では、転送パルスＰＴＸｂが“Ｈ”となり、単位画素１０１ｂの有するＰＤ１１に蓄積された電荷がＦＤ１３に転送される。その後、転送パルスＰＴＸｂが“Ｌ”となり、単位画素１０１ｂは転送信号を垂直出力線２１ｂに出力する。転送信号は静定時間をかけて垂直出力線２１ｂに反映され、信号増幅部２００を経てサンプルホールド部３００に入力される。

一方、単位画素１０１ａは、転送信号を出力した状態を維持する。また時刻ｔｒ３では、制御信号ＰＳＨが“Ｈ”の状態となり、サンプルホールド部３００は、信号増幅部２００が出力する信号をサンプリングする。

その後、垂直出力線２１ｂに出力された転送信号の静定が終了した時刻ｓｈ３において、制御信号ＰＳＨが“Ｌ”となり、サンプルホールド部３００は、信号増幅部２００から出力された転送信号をホールドしてＡＤ変換部４００に出力する。

時刻ｔｃ７，ｔｃ８，ｔｃ９における読み出し動作は時刻ｔｃ４，ｔｃ５，ｔｃ６における読み出し動作と同等であり、ＡＤ変換部４００ではサンプルホールド回路３００によりホールドされた信号のＡＤ変換が行われる。

単位画素１０１ａ，１０１ｂは共に転送信号を出力しており、デジタル信号処理部５００に対して各信号のＡＤ変換結果が出力される。これらの動作によって、本実施形態の信号読み出し動作が実行される。

上記の動作によって読み出されたリセット信号、転送信号は、その後、デジタル信号処理部５００において相関２重サンプリング（ＣＤＳ）処理が施される。具体的には、転送信号のデジタル値からリセット信号のデジタル値を減算することにより、ＰＤ１１に蓄積された電荷をＦＤ１３に転送する前後での変化量、すなわち光電変換によって得られた信号量のみを抽出できる。これにより、単位画素１０１の有するトランジスタの閾値バラツキの影響や、ＦＤ１３のリセット時にリセットスイッチ１６より発生するスイッチングノイズの影響を打ち消すことが可能である。

一方、上記のＣＤＳ処理は、リセット信号、転送信号を同一の回路で出力する必要があることから、これらの信号をそれぞれ異なる時刻で取得する必要がある。この場合、電源変動や外来ノイズ等、時間方向で変化する変動ノイズの影響により、リセット信号出力時のノイズ状態と転送信号出力時のノイズ状態が変化してしまうことがある。そのようなノイズは、上記のＣＤＳ処理では除去することが不可能であり、パターン状のノイズとして画像に現れる。そこで本実施形態では、時間方向で変化する変動ノイズを打ち消す処理も行う。

図５は、図４において説明した読み出し動作におけるサンプルホールド動作と、時間方向で変化する変動ノイズとの関係を示す図である。図４における期間ｔｒ１〜ｓｈ１では、奇数行に属する単位画素１０１ａ、偶数行に属する単位画素１０１ｂ共にリセット信号を出力している。この期間に出力されるリセット信号をＮ１ａ，Ｎ１ｂと表記する。リセット信号Ｎ１ａ，Ｎ１ｂは時刻ｓｈ１の時点でホールドされ、読み出される。

図４における期間ｔｒ２〜ｓｈ２では、奇数行に属する単位画素１０１ａは転送信号を、偶数行に属する単位画素１０１ｂはリセット信号を出力している。この期間に出力される転送信号をＳ２ａ、リセット信号をＮ２ｂと表記する。転送信号Ｓ２ａ、リセット信号Ｎ２ｂは時刻ｓｈ２の時点でホールドされ、読み出される。

図４における期間ｔｒ３〜ｓｈ３では、奇数行に属する単位画素１０１ａ、偶数行に属する単位画素１０１ｂ共に転送信号を出力している。この期間に出力される転送信号をＳ３ａ，Ｓ３ｂと表記する。転送信号Ｓ３ａ，Ｓ３ｂは時刻ｓｈ３の時点でホールドされ、読み出される。ここで、変動ノイズはサンプルホールドされた時刻ｓｈ１，ｓｈ２，ｓｈ３の変動量に応じたノイズをリセット信号や転送信号に発生させる。一方で、本実施形態の読み出し動作では、時刻ｓｈ１，ｓｈ２で単位画素１０１ｂがリセット信号Ｎ１ｂ，Ｎ２ｂを連続して出力していることから、時刻ｓｈ１と時刻ｓｈ２（時間的に異なるタイミング）の間の変動ノイズ量の差（差分）Ｃ２１を抽出することが可能である。

同様にして、時刻ｓｈ２，ｓｈ３で単位画素１０１ａが転送信号Ｓ２ａ，Ｓ３ａを連続して出力していることから、時刻ｓｈ２と時刻ｓｈ３（時間的に異なるタイミング）の間の変動ノイズ量の差（差分）Ｃ３２を抽出することが可能である。

ここで補正値Ｃ２１は、ある１つの単位画素１０１ｂのリセット信号Ｎ２ｂからリセット信号Ｎ１ｂを減算することにより取得可能であるが、１単位画素のリセット信号Ｎ１ｂ，Ｎ２ｂは変動ノイズの他に、例えば熱ノイズやＲＴＳノイズなどの影響も受ける。よって、リセット信号Ｎ２ｂからリセット信号Ｎ１ｂを減算した結果を、同時に読み出された複数の単位画素１０１ｂごとに生成し、それらの平均化処理を行うのが望ましい。

ここで平均化処理の一例として、同時に読み出された単位画素行で加算平均する処理を行い、補正値Ｃ２１を取得する場合について説明する。

ある列アドレスｘの単位画素１０１ｂのリセット信号Ｎ１，Ｎ２をそれぞれＮ１ｂ（ｘ）、Ｎ２ｂ（ｘ）と表記し、同時に読み出される単位画素１０１ｂの画素数をＸｍａｘとすると、補正値Ｃ２１は、

と表される。

補正値Ｃ３２の取得についても同様であり、ある列アドレスｘの単位画素１０１ａの転送信号Ｓ２，Ｓ３をそれぞれＳ２ａ（ｘ），Ｓ３ａ（ｘ）と表記し、同時に読み出される単位画素１０１ａの画素数をＸｍａｘとすると、補正値Ｃ３２は、

と表される。上記の平均化処理をデジタル信号処理部５００で行う。

これら２つの補正値Ｃ２１，Ｃ３２を用いて、同時に読み出された単位画素１０１ａ，１０１ｂのリセット信号、転送信号を補正する。なお、補正値Ｃ２１，Ｃ３２と、補正されるリセット信号、転送信号は相関性が高いことが望ましい。よって、同時に読み出される単位画素１０１ａ，１０１ｂが属する行は隣接関係にあることが望ましい。

また相関性を高めるために、補正値Ｃ２１，Ｃ３２を列アドレスｘごとに算出してもよく、平均化処理に加重平均や移動平均などの計算を用いてもよい。また、撮像素子１００１がベイヤー配列のカラーフィルタを有する場合、同じ色のカラーフィルタ、または透過する波長域の近い単位画素で単位画素１０１ａ，１０１ｂを割り振るとよい。

図６は、本実施形態におけるデジタル信号処理部５００の、変動ノイズを抑制する動作を説明する図である。図６は、ある読み出し対象行の、列アドレスｘにある単位画素１０１ａ，１０１ｂの出力信号を表している。また、図６（ａ）は、変動ノイズのない理想状態の出力信号の例を示している。

単位画素１０１ａでは、リセット信号Ｎ１ａ（ｘ）、転送信号Ｓ２ａ（ｘ）、Ｓ３ａ（ｘ）を出力している。そのうち転送信号Ｓ２ａ（ｘ）、Ｓ３ａ（ｘ）は同じ信号を２回サンプリングしており、これらを加算平均することにより、熱ノイズやＲＴＳノイズなどのランダムノイズの影響を抑制可能である。

その後、加算平均された転送信号からリセット信号Ｎ１ａ（ｘ）を減算する、すなわちＣＤＳ処理を行うことにより、光電変換信号Ｐａ（ｘ）を得ることが可能である。光電変換信号Ｐａ（ｘ）は、次のように表わされる。

Ｐａ（ｘ）＝｛Ｓ２ａ（ｘ）＋Ｓ３ａ（ｘ）｝／２−Ｎ１ａ（ｘ） …（１）
単位画素１０１ｂでは、リセット信号Ｎ１ｂ（ｘ）、Ｎ２ｂ（ｘ）、転送信号Ｓ３ｂ（ｘ）を出力している。そのうちリセット信号Ｎ１ｂ（ｘ）、Ｎ２ｂ（ｘ）は同じ信号を２回サンプリングしており、これらを加算平均することにより、熱ノイズやＲＴＳノイズなどのランダムノイズの影響を抑制可能である。

その後、転送信号Ｓ３ｂ（ｘ）から加算平均されたリセット信号を減算する、すなわちＣＤＳ処理を行うことにより、光電変換信号Ｐｂ（ｘ）を得ることが可能である。光電変換信号Ｐｂ（ｘ）は、次のように表わされる。

Ｐｂ（ｘ）＝Ｓ３ｂ（ｘ）−｛Ｎ１ｂ（ｘ）＋Ｎ２ｂ（ｘ）｝／２ …（２）
以上の算出動作をデジタル信号処理部５００で行うことにより、ランダムノイズを抑制した高画質な信号処理が可能である。しかし実際には、上記の処理を行ったとしても、変動ノイズによって各信号が影響を受けることにより、パターン状のノイズが現れる。

図６（ｂ）は、図６（ａ）の状態に加えて、変動ノイズが発生した場合の出力信号の例を示した図である。

サンプルホールド時刻ｓｈ１，ｓｈ２，ｓｈ３のタイミングで発生した変動ノイズ量をそれぞれＤ１，Ｄ２，Ｄ３とする。単位画素１０１ａの出力する各信号Ｎ１ａ，Ｓ２ａ，Ｓ３ａと、単位画素１０１ｂが出力する各信号Ｎ１ｂ，Ｎ２ｂ，Ｓ３ｂは、上記の変動ノイズＤ１，Ｄ２，Ｄ３の影響を受け、それぞれ次のように表わされる値となる。

Ｎ１ａ’（ｘ）＝Ｎ１ａ（ｘ）＋Ｄ１
Ｓ２ａ’（ｘ）＝Ｓ２ａ（ｘ）＋Ｄ２
Ｓ３ａ’（ｘ）＝Ｓ３ａ（ｘ）＋Ｄ３
Ｎ１ｂ’（ｘ）＝Ｎ１ｂ（ｘ）＋Ｄ１
Ｎ２ｂ’（ｘ）＝Ｎ２ｂ（ｘ）＋Ｄ２
Ｓ３ｂ’（ｘ）＝Ｓ３ｂ（ｘ）＋Ｄ３
なお、上式の左辺の値は実際に取得される値であるのに対し、右辺の値である変動ノイズが無い場合の単位画素１０１の各信号Ｎ１ａ，Ｓ２ａ，Ｓ３ａ，Ｎ１ｂ，Ｎ２ｂ，Ｓ３ｂと、変動ノイズＤ１，Ｄ２，Ｄ３については、その値を知ることができない。

しかし、時刻ｓｈ１，ｓｈ２において、単位画素１０１ｂがリセット信号Ｎ１ｂ（ｘ），Ｎ２ｂ（ｘ）を連続して出力していることから、補正値Ｃ２１が変動ノイズ量の差Ｄ２−Ｄ１に相当することがわかる。同様にして、補正値Ｃ３２は変動ノイズ量の差Ｄ３−Ｄ２に相当することがわかる。

Ｃ２１＝Ｄ２−Ｄ１
Ｃ３２＝Ｄ３−Ｄ２
よって本実施形態では、これらを利用することにより、変動ノイズを抑制する処理を行う。変動ノイズを抑制するには、まず時刻ｓｈ１，ｓｈ２で取得された各信号の変動ノイズ量を、補正値Ｃ２１，Ｃ３２を用いて時刻ｓｈ３における変動ノイズ量に変換する。求めたい信号を左辺に、算出に用いる既知の値とその式を右辺に表すと、次のようになる。

Ｎ１ａ（ｘ）＋Ｄ３＝Ｎ１ａ’（ｘ）＋Ｃ２１＋Ｃ３２
Ｓ２ａ（ｘ）＋Ｄ３＝Ｓ２ａ’（ｘ）＋Ｃ３２
Ｓ３ａ（ｘ）＋Ｄ３＝Ｓ３ａ’（ｘ）
Ｎ１ｂ（ｘ）＋Ｄ３＝Ｎ１ｂ’（ｘ）＋Ｃ２１＋Ｃ３２
Ｎ２ｂ（ｘ）＋Ｄ３＝Ｎ２ｂ’（ｘ）＋Ｃ３２
Ｓ３ｂ（ｘ）＋Ｄ３＝Ｓ３ｂ’（ｘ）
求めた左辺の値は、変動ノイズが無い場合に対して各信号共通の変動ノイズＤ３がのっているが、この変動ノイズＤ３は、その後のＣＤＳ処理により除去可能である。そのため、そのままＣＤＳ処理を行い、光電変換信号Ｐａ（ｘ），Ｐｂ（ｘ）を算出することが可能である。

よって、式（１）、式（２）で表される、求めたい光電変換信号Ｐａ（ｘ），Ｐｂ（ｘ）は、
Ｐａ（ｘ）＝［｛Ｓ２ａ’（ｘ）＋Ｃ３２｝＋Ｓ３ａ’（ｘ）］／２
−｛Ｎ１ａ’（ｘ）＋Ｃ２１＋Ｃ３２｝
Ｐｂ（ｘ）＝Ｓ３ｂ’（ｘ）−
［｛Ｎ１ｂ’（ｘ）＋Ｃ２１＋Ｃ３２｝＋｛Ｎ２ｂ’（ｘ）＋Ｃ３２｝］／２
と変換することが可能であり、既知の値から求めることができる。

以上のように、補正値Ｃ２１，Ｃ３２を用いることにより、時刻ｓｈ１，ｓｈ２でサンプルホールドされ、各々異なる変動ノイズの影響を受けた各信号を、時刻ｓｈ３で発生した変動ノイズ量相当に揃えることが可能である。変動ノイズ量が揃えられた各信号は、その後のＣＤＳ処理において上記の変動ノイズ分が減算され、結果として変動ノイズが抑制された信号を得ることができる。

本実施形態では、これらの算出動作をデジタル信号処理部５００で行うことにより、ランダムノイズを抑制することに加えて変動ノイズを抑制することが可能となる。つまり、ランダムノイズに加えて変動ノイズも抑制した高画質な画像を取得することができる。

次に、図１に示したように構成されるデジタルカメラ１０００の動作について説明する。

メイン電源がオンされると、制御系の電源がオンし、更に撮像信号処理回路１００４などの撮像系回路の電源がオンされる。

その後、図示しないレリーズボタンが押されると、撮影動作が開始される。撮影素子駆動回路１００５は、撮像素子１００１に対して撮影指示を行う。

ここで、本実施形態の撮像素子１００１は、上記で説明したように、ランダムノイズを抑制しつつ、電源変動や外来ノイズによる変動ノイズを抑制することができ、結果として高画質な画像を撮像することができる。

撮影動作が終了すると、撮像素子１００１から出力された信号は、撮像信号処理回路１００４において画像処理され、全体制御演算部１００７の指示により、メモリ部１００６に書き込まれる。

メモリ部１００６に書き込まれた画像データは、全体制御演算部１００７の制御により、記録媒体制御Ｉ／Ｆ部１００８を介して、半導体メモリ等の着脱可能な記録媒体１００９に記録される。また、図示しない外部Ｉ／Ｆ部を介して直接コンピュータ等に入力して画像の加工を行ってもよい。

以上説明したように、第１の実施形態によれば、電源変動や外来ノイズ等に影響されることなく、高画質な映像を記録することが可能となる。

（第２の実施形態）
次に、本発明の第２の実施形態について説明する。第２の実施形態に用いられる撮像素子は、複数のＰＤが１つのＦＤを共有する構成の単位画素を有する。ここで、複数のＰＤが１つのＦＤを共有する画素構成は、例えば１画素あたりの画素回路規模を縮小する目的や、１つのマイクロレンズを複数のＰＤで共有する構成とすることによりオートフォーカス（以下ＡＦ）のための信号を取得する目的を有する。

図７は、本実施形態における撮像素子の１画素の回路構成を示す図である。第１の実施形態での単位画素１０１との違いは、１つの単位画素２０１が２つのＰＤ（光電変換部）１１Ｌ，１１Ｒと、それに対応する転送スイッチ１２Ｌ，１２Ｒを有しており、１つのＦＤ１３を共有している点である。また、単位画素２０１はマイクロレンズ１７を有し、ＰＤ１１Ｌ，１１Ｒが撮影レンズの異なる瞳領域から入射する光を受光するように構成されている。他の構成は第１の実施形態と同様であるため、説明を省略する。

ここで、増幅トランジスタ１４は、リセットパルスＰＲＥＳによってＦＤ１３がリセットされた状態の場合には、リセット信号を垂直出力線２１に出力する。また、転送パルスＰＴＸＬまたは転送パルスＰＴＸＲによって、ＰＤ１１Ｌ、ＰＤ１１Ｒで発生した電荷のうち、一方（一部の光電変換部）の電荷の転送が行われた場合には、一方のＰＤの光電変換信号を含む焦点検出のための位相差検出用の信号を出力する。また、転送パルスＰＴＸＬまたは転送パルスＰＴＸＲによって、ＰＤ１１Ｌ、ＰＤ１１Ｒで発生した電荷のうち、両方の電荷の転送が行われた場合には、単位画素２０１の有する全てのＰＤの光電変換信号を含む撮像信号（画像信号）を出力する。

図８は、本実施形態における信号読み出し動作を示すタイミングチャートである。

読み出し期間である時刻ｔｒ１１〜ｔｒ１６では、読み出し対象行のＰＳＥＬが“Ｈ”となり、読み出し対象行の単位画素２０１ａ，２０１ｂは各々対応する垂直出力線２１ａ，２１ｂに信号を出力する。

時刻ｔｒ１１では、ＰＲＥＳが“Ｈ”の状態であり、ＦＤ１３の不要電荷を排出し、ＦＤ１３の電位をリセットする。その後に、ＰＲＥＳが“Ｌ”となる。この時、単位画素２０１ａ，２０１ｂはリセット信号を垂直出力線２１ａ，２１ｂに出力する。また時刻ｔｒ１１において、制御信号ＰＳＨは“Ｈ”の状態となり、サンプルホールド部３００は、信号増幅部２００が出力する信号をサンプリングする。

その後、時刻ｓｈ１１において、制御信号ＰＳＨが“Ｌ”となり、サンプルホールド部３００は、信号増幅部２００から出力されたリセット信号をホールドしてＡＤ変換部４００に出力する。ＡＤ変換部４００ではサンプルホールド回路３００によりホールドされた信号のＡＤ変換が行われる。

その後、時刻ｔｒ１２では、転送パルスＰＴＸＬａが“Ｈ”となり、単位画素２０１ａの有するＰＤ１１Ｌに蓄積された電荷がＦＤ１３に転送される。その後、転送パルスＰＴＸＬａが“Ｌ”となり、単位画素２０１ａは位相差検出用の信号を垂直出力線２１ａに出力する。一方、単位画素２０１ｂは、リセット信号を出力した状態を維持する。

また、時刻ｔｒ１２では、制御信号ＰＳＨが“Ｈ”の状態となり、サンプルホールド部３００は、信号増幅部２００が出力する信号をサンプリングする。その後、時刻ｓｈ１２において、制御信号ＰＳＨが“Ｌ”となり、サンプルホールド部３００は、信号増幅部２００から出力された単位画素２０１ｂのリセット信号及び単位画素２０１ａの位相差検出用の信号をホールドしてＡＤ変換部４００に出力する。ＡＤ変換部４００ではサンプルホールド回路３００によりホールドされた信号のＡＤ変換が行われる。

その後、時刻ｔｒ１３では、転送パルスＰＴＸＬａ、転送パルスＰＴＸＲａが“Ｈ”となり、単位画素２０１ａの有するＰＤ１１Ｌ、ＰＤ１１Ｒに蓄積された電荷がＦＤ１３に転送される。その後、転送パルスＰＴＸＬａ、転送パルスＰＴＸＲａが“Ｌ”となり、単位画素２０１ａは撮像信号を垂直出力線２１ａに出力する。一方、単位画素２０１ｂは、リセット信号を出力した状態を維持する。

また時刻ｔｒ１３では、制御信号ＰＳＨが“Ｈ”の状態となり、サンプルホールド部３００は、信号増幅部２００が出力する信号をサンプリングする。その後、時刻ｓｈ１３において、制御信号ＰＳＨが“Ｌ”となり、サンプルホールド部３００は、信号増幅部２００から出力された単位画素２０１ｂのリセット信号及び単位画素２０１ａの撮像信号をホールドしてＡＤ変換部４００に出力する。ＡＤ変換部４００ではサンプルホールド回路３００によりホールドされた信号のＡＤ変換が行われる。

その後、時刻ｔｒ１４では、転送パルスＰＴＸＬｂが“Ｈ”となり、単位画素２０１ｂの有するＰＤ１１Ｌに蓄積された電荷がＦＤ１３に転送される。その後、転送パルスＰＴＸＬｂが“Ｌ”となり、単位画素２０１ｂは位相差検出用の信号を垂直出力線２１ｂに出力する。一方、単位画素２０１ａは、撮像信号を出力した状態を維持する。

また時刻ｔｒ１４では、制御信号ＰＳＨが“Ｈ”の状態となり、サンプルホールド部３００は、信号増幅部２００が出力する信号をサンプリングする。その後、時刻ｓｈ１４において、制御信号ＰＳＨが“Ｌ”となり、サンプルホールド部３００は、信号増幅部２００から出力された単位画素２０１ｂの位相差検出用の信号及び単位画素２０１ａの撮像信号をホールドしてＡＤ変換部４００に出力する。ＡＤ変換部４００ではサンプルホールド回路３００によりホールドされた信号のＡＤ変換が行われる。

その後、時刻ｔｒ１５では、転送パルスＰＴＸＬｂ、転送パルスＰＴＸＲｂが“Ｈ”となり、単位画素２０１ｂの有するＰＤ１１Ｌ、ＰＤ１１Ｒに蓄積された電荷がＦＤ１３に転送される。その後、転送パルスＰＴＸＬｂ、転送パルスＰＴＸＲｂが“Ｌ”となり、単位画素２０１ｂは撮像信号を垂直出力線２１ａに出力する。一方、単位画素２０１ａは、撮像信号を出力した状態を維持する。

また時刻ｔｒ１５では、制御信号ＰＳＨが“Ｈ”の状態となり、サンプルホールド部３００は、信号増幅部２００が出力する信号をサンプリングする。その後、時刻ｓｈ１５において、制御信号ＰＳＨが“Ｌ”となり、サンプルホールド部３００は、信号増幅部２００から出力された単位画素２０１ａ及び２０１ｂの撮像信号をホールドしてＡＤ変換部４００に出力する。ＡＤ変換部４００ではサンプルホールド回路３００によりホールドされた信号のＡＤ変換が行われる。これらの動作によって、本実施形態の信号読み出し動作が実行される。

上記の動作によって読み出されたリセット信号、位相差検出用の信号、撮像信号は、その後のデジタル信号処理部５００において相関２重サンプリング（ＣＤＳ）処理が施される。具体的には、位相差検出用の信号のデジタル値からリセット信号のデジタル値を減算することにより、ＰＤ１１Ｌで光電変換により得られた信号量のみを抽出できる。また、撮像信号のデジタル値からリセット信号のデジタル値を減算することにより、ＰＤ１１Ｌ、ＰＤ１１Ｒの双方において、光電変換により得られた信号量のみを抽出できる。一方で、第１の実施形態と同様に、上記の信号は変動ノイズの影響を受け、この変動ノイズは上記のＣＤＳ処理では除去できない。そのため、本実施形態では、変動ノイズを抑制する処理を行う。

図９は、図８において説明した読み出し動作におけるサンプルホールド動作と、変動ノイズとの関係を示す図である。

図８における期間ｔｒ１１〜ｓｈ１１では、単位画素２０１ａ、単位画素２０１ｂ共にリセット信号を出力している。この期間に出力されるリセット信号をＮ１ａ，Ｎ１ｂと表記する。

図８における期間ｔｒ１２〜ｓｈ１２では、単位画素２０１ａは位相差検出用の信号を、単位画素２０１ｂはリセット信号を出力している。この期間に出力される位相差検出用の信号をＳＬ２ａ、リセット信号をＮ２ｂと表記する。

図８における期間ｔｒ１３〜ｓｈ１３では、単位画素２０１ａは撮像信号を、単位画素２０１ｂはリセット信号を出力している。この期間に出力される撮像信号をＳＬＲ３ａ、リセット信号をＮ３ｂと表記する。

図８における期間ｔｒ１４〜ｓｈ１４では、単位画素２０１ａは撮像信号を、単位画素２０１ｂは位相差検出用の信号を出力している。この期間に出力される撮像信号をＳＬＲ４ａ、位相差検出用の信号をＳＬ４ｂと表記する。

図８における期間ｔｒ１５〜ｓｈ１５では、単位画素２０１ａ、単位画素２０１ｂ共に撮像信号を出力している。この期間に出力される撮像信号をＳＬＲ５ａ，ＳＬＲ５ｂと表記する。

本実施形態の読み出し動作では、時刻ｓｈ１１，ｓｈ１２，ｓｈ１３で単位画素２０１ｂがリセット信号Ｎ１ｂ，Ｎ２ｂ，Ｎ３ｂを連続して出力しており、時刻ｓｈ１１〜ｓｈ１２間と、時刻ｓｈ１２〜ｓｈ１３間の変動ノイズ量の差Ｃ２１，Ｃ３２を抽出することが可能である。

同様にして、時刻ｓｈ１３，ｓｈ１４，ｓｈ１５で、単位画素２０１ａが撮像信号ＳＬＲ３ａ，ＳＬＲ４ａ，ＳＬＲ５ａを連続して出力おり、時刻ｓｈ１３〜ｓｈ１４間と、時刻ｓｈ１４〜ｓｈ１５間の変動ノイズ量の差Ｃ４３，Ｃ５４を抽出することが可能である。

これらの補正値を用いることにより、時刻ｓｈ１１，ｓｈ１２，ｓｈ１３，ｓｈ１４でサンプルホールドされ、各々異なる変動ノイズの影響を受けた各信号を、時刻ｓｈ１５で発生した変動ノイズ量相当に揃えることが可能である。変動ノイズ量が揃えられた各信号は、その後のＣＤＳ処理において上記の揃えられた変動ノイズ分が減算され、結果として変動ノイズが抑制される。

以上説明したように、本実施形態によれば、複数のＰＤが１つのＦＤを共有する画素構成において、変動ノイズを抑制することが可能であり、高画質な画像の取得や、精度の高いＡＦ信号の取得が可能となる。

（第３の実施形態）
次に、本発明の第３の実施形態について説明する。第２の実施形態において、単位画素２０１ａがリセット信号、位相差検出用の信号、撮像信号を出力する間、単位画素２０１ｂはリセット信号を出力し続ける必要があった。また同様にして、単位画素２０１ｂがリセット信号、位相差検出用の信号、撮像信号を出力する間、単位画素２０１ａは撮像信号を出力し続ける必要があった。そのため、信号読み出しに伴うサンプルホールドとＡＤ変換の回数は２行で５回となり、第１の実施形態での２行で３回と比べて読み出し時間が延びる。一方で、ＡＦを実現するにあたり、必ずしも画素アレイ全ての単位画素２０１の位相差検出用の信号を必要としない場合や、ＡＦ性能よりもフレームレート等、読み出しスピードを優先したい場合が存在する。そこで、第３の実施形態では、読み出しスピードを高速化する手法について説明する。

図１０は、第３の実施形態の撮像素子１０１１の回路構成を示す図である。画素アレイ１１０には、単位画素２０１が行列状に配列され、列ごとに複数の垂直出力線２１が配置されている。ここで本実施形態における画素アレイ１１０では、単位画素１列あたり３本の垂直出力線２１ａ，２１ｂ，２１ｃが配置されている。そして、画素グループＧｒ１に属する単位画素２０１ａが垂直出力線２１ａに接続され、画素グループＧｒ２に属する単位画素２０１ｂが垂直出力線２１ｂに接続され、画素グループＧｒ３に属する単位画素２０１ｃが垂直出力線２１ｃに接続されている。これにより、単位画素２０１ａ，２０１ｂ，２０１ｃの属する３行を同時に読み出すことが可能である。他の構成については第１の実施形態の撮像素子１００１と同様であるため説明を省略する。

図１１は、本実施形態における読み出し動作と、変動ノイズとの関係を示す図である。

第１の期間Ｔ１では、単位画素２０１ａ，２０１ｂ，２０１ｃ共にリセット信号を出力し、時刻ｓｈ２１においてサンプルホールドされる。この期間に出力されるリセット信号をＮ１ａ，Ｎ１ｂ，Ｎ１ｃと表記する。

第２の期間Ｔ２では、単位画素２０１ａは撮像信号を、単位画素２０１ｂはリセット信号を、単位画素２０１ｃは位相差検出用の信号を出力し、時刻ｓｈ２２においてサンプルホールドされる。この期間に出力される撮像信号をＳＬＲ２ａ，リセット信号をＮ２ｂ、位相差検出用の信号をＳＬ２ｃと表記する。

第３の期間Ｔ３では、単位画素２０１ａ，２０１ｂ，２０１ｃ共に撮像信号を出力し、時刻ｓｈ２３においてサンプルホールドされる。この期間に出力される撮像信号をＳＬＲ３ａ，ＳＬＲ３ｂ，ＳＬＲ３ｃと表記する。

本実施形態の読み出し動作では、時刻ｓｈ２１，ｓｈ２２で単位画素２０１ｂがリセット信号Ｎ１ｂ，Ｎ２ｂを連続して出力しており、時刻ｓｈ２１，ｓｈ２２間の変動ノイズ量の差Ｃ２１を抽出することが可能である。

同様にして、時刻ｓｈ２２，ｓｈ２３で単位画素２０１ａが撮像信号ＳＬＲ２ａ，ＳＬＲ３ａを連続して出力おり、時刻ｓｈ２２，ｓｈ２３間の変動ノイズ量の差Ｃ３２を抽出することが可能である。

これらの補正値を用いることにより、時刻ｓｈ２１，ｓｈ２２でサンプルホールドされ、各々異なる変動ノイズの影響を受けた各信号を、時刻ｓｈ２３で発生した変動ノイズ量相当に揃えることが可能である。変動ノイズ量が揃えられた各信号は、その後のＣＤＳ処理において上記の揃えられた変動ノイズ分が減算され、結果として変動ノイズが抑制される。

以上説明したように、本実施形態では、変動ノイズ除去用の補正値を取得する画素グループと、撮像信号に加えて位相差検出用の信号も取得する画素グループを分けている。このことにより、変動ノイズの抑制と位相差検出用の信号の取得を実現しつつ、読み出しスピードの向上を図ることが可能となる。

なお、本実施形態では、垂直出力線が１列に３本設けられている構成としたが、４本以上ある場合は、画素グループＧｒ１，Ｇｒ２を増やすことによりノイズ低減効果を高めてもよいし、または画素グループＧｒ３を増やすことによりＡＦ精度を高めてもよい。または、画素グループＧｒ１，Ｇｒ２，Ｇｒ３の比率を、撮影時の設定や、被写体に応じて切り替えてもよい。

（第４の実施形態）
次に、本発明の第４の実施形態について説明する。本実施形態は、第１の実施形態とは異なる読み出し動作で同等の効果を得る手法について説明する。

図１２は第４の実施形態の撮像素子１０２１の回路構成を示す図である。本実施形態の画素アレイ１２０では、単位画素３０１が行列状に配列され、列ごとに複数の垂直出力線２１が配置されている。ここで、本実施形態における画素アレイ１２０では、単位画素１列あたり３本の垂直出力線２１が配置され、３行を同時に読み出すことが可能である。他の構成については第１の実施形態の撮像素子１００１と同様であるため説明を省略する。

図１３は、本実施形態における読み出し動作と、変動ノイズとの関係を示す図である。ある行アドレスｙの単位画素３０１の読み出し動作は、３回の信号読み出しで構成される。

３回の信号読み出し期間をＴ（ｓ），Ｔ（ｓ＋１），Ｔ（ｓ＋２）とおくと、各期間で、リセット信号Ｎ（ｙ，ｓ）、リセット信号Ｎ（ｙ，ｓ＋１）、転送信号Ｓ（ｙ，Ｓ＋２）の順で読み出す。上記の各信号はサンプルホールド時刻Ｈ（ｓ）、Ｈ（ｓ＋１）、Ｈ（ｓ＋２）でホールドされる。

行アドレスｙの読み出し動作では、サンプルホールド時刻Ｈ（ｓ）、Ｈ（ｓ＋１）においてリセット信号を出力し続けることにより、上記の時刻間に発生した変動ノイズ量の差である補正値Ｃ（ｓ）を取得可能である。また、リセット信号を２回サンプリングしており、これらを加算平均することにより、熱ノイズやＲＴＳノイズなどのランダムノイズの影響を抑制可能である。

しかし、サンプルホールド時刻Ｈ（ｓ＋１）、Ｈ（ｓ＋２）では異なる信号を出力しているため、上記の時刻間に発生した変動ノイズ量の差である補正値Ｃ（ｓ＋１）を取得することができない。一方、行アドレスｙ＋１は、信号読み出し期間Ｔ（ｓ＋１）から信号読み出しを開始する。

すなわち、信号読み出し期間Ｔ（ｓ＋１），Ｔ（ｓ＋２），Ｔ（ｓ＋３）に、それぞれリセット信号Ｎ（ｙ＋１，ｓ＋１）、リセット信号Ｎ（ｙ＋１，ｓ＋２）、転送信号Ｓ（ｙ＋１，ｓ＋３）を出力する。

行アドレスｙ＋１の読み出し動作では、サンプルホールド時刻Ｈ（ｓ＋１）、Ｈ（ｓ＋２）においてリセット信号を出力し続けることにより、上記の時刻間に発生した変動ノイズ量の差である補正値Ｃ（ｓ＋１）を取得可能である。

よって、行アドレスｙの各信号は、補正値Ｃ（ｓ）、Ｃ（ｓ＋１）を用いて、サンプルホールド時刻Ｈ（ｓ＋２）での変動ノイズ量相当に揃えることが可能である。変動ノイズ量が揃えられた各信号は、その後のＣＤＳ処理において上記の揃えられた変動ノイズ分が減算され、結果として変動ノイズが抑制される。

以降、行アドレスｙ＋２の読み出し動作が読み出し期間Ｔ（ｓ＋２）に開始され、行アドレスｙ＋２の読み出し動作において補正値Ｃ（ｓ＋２）を生成することにより、行アドレスｙ＋１の各信号が補正される。これらの動作を繰り返し、行ごとに順次読み出し動作を開始していくことにより、ランダムノイズに加えて変動ノイズも抑制され、高画質な画像の取得が可能となる。

（第５の実施形態）
次に、本発明の第５の実施形態について説明する。本実施形態では、第４の実施形態で説明した手法を、複数のＰＤが１つのＦＤを共有する構成の単位画素を有する撮像素子に適用する方法について説明する。

図１４は、第４の実施形態の撮像素子１０３１の回路構成を示す図である。本実施形態の画素アレイ１３０では、単位画素４０１が行列状に配列され、列ごとに複数の垂直出力線２１が配置されている。ここで、本実施形態における画素アレイ１３０では、単位画素１列あたり４本の垂直出力線２１が配置され、４行を同時に読み出すことが可能である。他の構成については第３の実施形態の撮像素子１０１１と同様であるため説明を省略する。

図１５は、本実施形態における読み出し動作と、変動ノイズとの関係を示す図である。

ある行アドレスｙの単位画素４０１の読み出し動作は、４回の信号読み出しで構成される。４回の信号読み出し期間をＴ（ｓ），Ｔ（ｓ＋１），Ｔ（ｓ＋２），Ｔ（ｓ＋３）とおくと、リセット信号Ｎ（ｙ，ｓ）、リセット信号Ｎ（ｙ，ｓ＋１）、位相差検出用の信号ＳＬ（ｙ，Ｓ＋２）、撮像信号ＳＬＲ（ｙ，Ｓ＋３）の順で読み出す。上記の各信号は、サンプルホールド時刻Ｈ（ｓ），Ｈ（ｓ＋１），Ｈ（ｓ＋２），Ｈ（ｓ＋３）でホールドされる。

行アドレスｙの読み出し動作では、サンプルホールド時刻Ｈ（ｓ），Ｈ（ｓ＋１）においてリセット信号を出力し続けることにより、上記の時刻間に発生した変動ノイズ量の差である補正値Ｃ（ｓ）を取得可能である。

しかし、サンプルホールド時刻Ｈ（ｓ＋１），Ｈ（ｓ＋２），Ｈ（ｓ＋３）では異なる信号を出力しているため、上記の時刻間に発生した変動ノイズ量の差である補正値Ｃ（ｓ＋１），Ｃ（ｓ＋２）を取得することができない。

一方、行アドレスｙ＋１は、信号読み出し期間Ｔ（ｓ＋１）から信号読み出しを開始する。

すなわち、信号読み出し期間Ｔ（ｓ＋１），Ｔ（ｓ＋２），Ｔ（ｓ＋３），Ｔ（ｓ＋４）にそれぞれ、リセット信号Ｎ（ｙ＋１，ｓ＋１）、リセット信号Ｎ（ｙ＋１，ｓ＋２）、位相差検出用の信号ＳＬ（ｙ＋１，ｓ＋３）、撮像信号ＳＬＲ（ｙ＋１，ｓ＋４）を出力する。

行アドレスｙ＋１の読み出し動作では、サンプルホールド時刻Ｈ（ｓ＋１），Ｈ（ｓ＋２）においてリセット信号を出力し続けることにより、上記の時刻間に発生した変動ノイズ量の差である補正値Ｃ（ｓ＋１）を取得可能である。

同様にして、行アドレスｙ＋２は、信号読み出し期間Ｔ（ｓ＋２）から同様の信号読み出しを開始することにより、サンプルホールド時刻Ｈ（ｓ＋２），Ｈ（ｓ＋３）間に発生した変動ノイズ量の差である補正値Ｃ（ｓ＋２）を取得可能である。

よって、行アドレスｙの各信号は、補正値Ｃ（ｓ），Ｃ（ｓ＋１），Ｃ（ｓ＋２）を用いて、サンプルホールド時刻Ｈ（ｓ＋３）での変動ノイズ量相当に揃えることが可能である。変動ノイズ量が揃えられた各信号は、その後のＣＤＳ処理において上記の揃えられた変動ノイズ分が減算され、結果として変動ノイズが抑制される。

以降、行アドレスｙ＋３の読み出し動作が読み出し期間Ｔ（ｓ＋３）に開始され、行アドレスｙ＋３の読み出し動作において補正値Ｃ（ｓ＋３）を生成することにより、行アドレスｙ＋１の各信号が補正される。

これらの動作を繰り返し、行ごとに順次読み出し動作を開始していくことにより、変動ノイズを抑制することが可能であり、結果として高画質な画像の取得、精度の高いＡＦ信号の取得が可能となる。

（他の実施形態）
また本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサーがプログラムを読出し実行する処理でも実現できる。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現できる。

発明は上記実施形態に制限されるものではなく、発明の精神及び範囲から離脱することなく、様々な変更及び変形が可能である。従って、発明の範囲を公にするために請求項を添付する。

１１：フォトダイオード、１２：転送スイッチ、１３：フローティングディフュージョン、１４：増幅トランジスタ、１５：行選択スイッチ、１６：リセットスイッチ、１７：マイクロレンズ、２１：垂直出力線、１００：画素アレイ、１０１：単位画素、１０００：撮像装置、１００１：撮像素子

Claims (15)

1. 複数の画素が行列状に配置された画素部と、
   前記画素部のそれぞれの画素列について複数本ずつ配置された垂直出力線であって、１つの画素列に配置された複数本の垂直出力線のそれぞれが前記１つの画素列内の異なる行の画素に接続されている垂直出力線と、
   前記１つの画素列内の複数行の画素の信号を、前記１つの画素列内に配置された前記複数本の垂直出力線により同時に読み出す場合に、前記複数行の画素のうちの少なくとも１つの行の画素について、同じ信号を複数回連続して読み出す読み出し手段と、
   を備えることを特徴とする撮像装置。
2. 前記読み出し手段により複数回連続して読み出されることにより、時間的に異なるタイミングで読み出された前記同じ信号の値に基づいて、時間的に変動するノイズを検出する検出手段をさらに備えることを特徴とする請求項１に記載の撮像装置。
3. 前記検出手段により検出された前記変動するノイズに基づいて、前記画素の信号を補正する補正手段をさらに備えることを特徴とする請求項２に記載の撮像装置。
4. 前記検出手段は、前記時間的に異なるタイミングで読み出された前記同じ信号の差分に基づいて、時間的に変動するノイズを検出することを特徴とする請求項２または３に記載の撮像装置。
5. 前記時間的に異なるタイミングで読み出された前記同じ信号の差分を、同じタイミングで読み出された同じ行の複数の画素について加算平均する平均化手段をさらに備えることを特徴とする請求項４に記載の撮像装置。
6. 前記読み出し手段は、前記画素をリセットして得られた同じ信号を、複数回連続して読み出すことを特徴とする請求項１乃至５のいずれか１項に記載の撮像装置。
7. 前記読み出し手段は、前記画素を露光させて得られた同じ信号を、複数回連続して読み出すことを特徴とする請求項１乃至５のいずれか１項に記載の撮像装置。
8. 前記画素は、複数の光電変換部を有することを特徴とする請求項１乃至７のいずれか１項に記載の撮像装置。
9. 前記読み出し手段は、前記複数の光電変換部のうちの一部の光電変換部の信号を、複数回連続して読み出すことを特徴とする請求項８に記載の撮像装置。
10. 前記読み出し手段は、前記複数の光電変換部のうちの全ての光電変換部の信号を、複数回連続して読み出すことを特徴とする請求項８に記載の撮像装置。
11. 前記複数の光電変換部のうちの一部の光電変換部の信号と、他の一部の光電変換部の信号を用いて焦点検出のための位相差を検出する位相差検出手段をさらに備えることを特徴とする請求項８乃至１０のいずれか１項に記載の撮像装置。
12. 前記複数の光電変換部のうちの全ての光電変換部の信号を用いて画像信号を生成する生成手段をさらに備えることを特徴とする請求項８乃至１１のいずれか１項に記載の撮像装置。
13. 複数の画素が行列状に配置された画素部と、前記画素部のそれぞれの画素列について複数本ずつ配置された垂直出力線であって、１つの画素列に配置された複数本の垂直出力線のそれぞれが前記１つの画素列内の異なる行の画素に接続されている垂直出力線と、を備える撮像装置を制御する方法であって、
    前記１つの画素列内の複数行の画素の信号を、前記１つの画素列内に配置された前記複数本の垂直出力線により同時に読み出す場合に、前記複数行の画素のうちの少なくとも１つの行の画素について、同じ信号を複数回連続して読み出す読み出し工程を有することを特徴とする撮像装置の制御方法。
14. 請求項１３に記載の制御方法をコンピュータに実行させるためのプログラム。
15. 請求項１３に記載の制御方法をコンピュータに実行させるためのプログラムを記憶したコンピュータが読み取り可能な記憶媒体。

Images