JP2015185860A

JP2015185860A - 固体撮像装置

Info

Publication number: JP2015185860A
Application number: JP2014057708A
Authority: JP
Inventors: 山岡　寛明; Hiroaki Yamaoka; 寛明山岡
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2014-03-20
Filing date: 2014-03-20
Publication date: 2015-10-22
Also published as: US20150271429A1; CN104935834A; KR20150110261A; US9380240B2

Abstract

【課題】不良カラムを救済することが可能な固体撮像装置を提供する。
【解決手段】カラムＡＤＣ回路４をカラムごとに救済可能な冗長カラムＡＤＣ回路Ｒ１、Ｒ２およびカラムＡＤＣ回路４に入力される画素信号が冗長カラムＡＤＣ回路Ｒ１、Ｒ２にも入力されるようにカラムごとに選択可能なカラム選択回路８を設ける。
【選択図】図１

Description

本発明の実施形態は、固体撮像装置に関する。

固体撮像装置では、画素信号をカラムごとにＡＤ変換するカラムＡＤＣ回路を設けることで画素信号を検出するものがある。このカラムＡＤＣ回路が故障すると、不良カラムが発生し、製造歩留まりが低下する。

特開２０１２−６０３３４号公報

本発明の一つの実施形態は、不良カラムを救済することが可能な固体撮像装置を提供することを目的とする。

本発明の一つの実施形態によれば、画素アレイ部と、カラムＡＤＣ回路と、冗長カラムＡＤＣ回路と、カラム選択回路とを備える。画素アレイ部は、光電変換した電荷を蓄積する画素がｍ（ｍは正の整数）行×ｎ（ｎは正の整数）列分だけマトリックス状に配置されている。カラムＡＤＣ回路は、前記画素から読み出された画素信号と基準電圧との比較結果に基づいて前記画素信号のＡＤ変換値をカラムごとに算出する。冗長カラムＡＤＣ回路は、前記カラムＡＤＣ回路をカラムごとに救済可能である。カラム選択回路は、前記カラムＡＤＣ回路に入力される画素信号が前記冗長カラムＡＤＣ回路にも入力されるようにカラムごとに選択可能である。

図１は、第１実施形態に係る固体撮像装置の概略構成を示すブロック図である。図２は、図１の固体撮像装置の画素の構成例を示す回路図である。図３は、図１の画素の読み出し動作時の各部の電圧波形を示すタイミングチャートである。図４は、図１のカラム切替回路の構成例を示すブロック図である。図５は、第２実施形態に係る固体撮像装置に適用されるカラム切替回路の構成例を示すブロック図である。図６は、第３実施形態に係る固体撮像装置に適用されるカラム切替回路の構成例を示すブロック図である。図７は、第４実施形態に係る固体撮像装置が適用されたデジタルカメラの概略構成を示すブロック図である。

以下に添付図面を参照して、実施形態に係る固体撮像装置を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。

（第１実施形態）
図１は、第１の実施形態に係る固体撮像装置の概略構成を示すブロック図である。
図１において、固体撮像装置には、画素アレイ部１が設けられている。画素アレイ部１には、光電変換した電荷を蓄積する画素ＰＣがロウ方向ＲＤおよびカラム方向ＣＤにｍ（ｍは正の整数）行×ｎ（ｎは正の整数）列分だけマトリックス状に配置されている。また、この画素アレイ部１において、ロウ方向ＲＤには画素ＰＣの読み出し制御を行う水平制御線Ｈｌｉｎが設けられ、カラム方向ＣＤには画素ＰＣから読み出された信号を伝送する垂直信号線Ｖｌｉｎが設けられている。

また、固体撮像装置には、読み出し対象となる画素ＰＣを垂直方向に走査する垂直走査回路２、画素ＰＣとの間でソースフォロア動作を行うことにより、画素ＰＣから垂直信号線Ｖｌｉｎにカラムごとに画素信号を読み出す負荷回路３、各画素ＰＣの信号成分をＣＤＳにてカラムごとに検出するカラムＡＤＣ回路４、読み出し対象となる画素ＰＣを水平方向に走査する水平走査回路５、カラムＡＤＣ回路４に基準電圧ＶＲＥＦを出力する基準電圧発生回路６および各画素ＰＣの読み出しや蓄積のタイミングを制御するタイミング制御回路７が設けられている。

また、固体撮像装置には、カラムＡＤＣ回路４をカラムごとに救済可能な冗長カラムＡＤＣ回路Ｒ１、Ｒ２およびカラムＡＤＣ回路４に入力される画素信号が冗長カラムＡＤＣ回路Ｒ１、Ｒ２にも入力されるようにカラムごとに選択可能なカラム選択回路８が設けられている。ここで、例えば、ｎ列分のカラムをグルーピングし、２個のグループＧ１、Ｇ２を生成することができる。そして、カラム選択回路８は、グループＧ１のカラムについては冗長カラムＡＤＣ回路Ｒ１を選択し、グループＧ２のカラムについては冗長カラムＡＤＣ回路Ｒ２を選択することができる。

そして、垂直走査回路２にて画素ＰＣが垂直方向に走査されることで、ロウ方向ＲＤに画素ＰＣが選択される。そして、負荷回路３において、その画素ＰＣとの間でソースフォロア動作が行われることにより、画素ＰＣから読み出された画素信号が垂直信号線Ｖｌｉｎを介して伝送され、カラムＡＤＣ回路４に送られる。また、基準電圧発生回路６において、基準電圧ＶＲＥＦとしてランプ波が設定され、カラムＡＤＣ回路４に送られる。そして、カラムＡＤＣ回路４において、画素ＰＣから読み出された信号レベルとリセットレベルがランプ波のレベルに一致するまでクロックのカウント動作が行われ、その時の信号レベルとリセットレベルとの差分がとられることで各画素ＰＣの信号成分がＣＤＳにて検出され、出力信号Ｓ１として出力される。

ここで、グループＧ１のカラムについてカラムＡＤＣ回路４に不良カラムが発生した場合、そのカラムＡＤＣ回路４の不良カラムに入力される画素信号が冗長カラムＡＤＣ回路Ｒ１にも入力される。そして、冗長カラムＡＤＣ回路Ｒ１において、不良カラムの画素ＰＣから読み出された信号レベルとリセットレベルがランプ波のレベルに一致するまでクロックのカウント動作が行われ、その時の信号レベルとリセットレベルとの差分がとられることで不良カラムの画素ＰＣの信号成分がＣＤＳにて検出され、出力信号Ｓ１として出力される。これにより、カラムＡＤＣ回路４に不良カラムが発生した場合においても、その不良カラムを救済することができ、製造歩留まりを向上させることができる。

図２は、図１の固体撮像装置の画素の構成例を示す回路図である。
図２において、各画素ＰＣには、フォトダイオードＰＤ、行選択トランジスタＴａ、増幅トランジスタＴｂ、リセットトランジスタＴｒおよび読み出しトランジスタＴｄが設けられている。また、増幅トランジスタＴｂとリセットトランジスタＴｒと読み出しトランジスタＴｄとの接続点には検出ノードとしてフローティングディフュージョンＦＤが形成されている。

そして、画素ＰＣにおいて、読み出しトランジスタＴｄのソースは、フォトダイオードＰＤに接続され、読み出しトランジスタＴｄのゲートには、読み出し信号ΦＤが入力される。また、リセットトランジスタＴｒのソースは、読み出しトランジスタＴｄのドレインに接続され、リセットトランジスタＴｒのゲートには、リセット信号ΦＲが入力され、リセットトランジスタＴｒのドレインは、電源電位ＶＤＤに接続されている。また、行選択トランジスタＴａのゲートには、行選択信号ΦＡが入力され、行選択トランジスタＴａのドレインは、電源電位ＶＤＤに接続されている。また、増幅トランジスタＴｂのソースは、垂直信号線Ｖｌｉｎに接続され、増幅トランジスタＴｂのゲートは、読み出しトランジスタＴｄのドレインに接続され、増幅トランジスタＴｂのドレインは、行選択トランジスタＴａのソースに接続されている。なお、図１の水平制御線Ｈｌｉｎは、読み出し信号ΦＤ、リセット信号ΦＲおよび行選択信号ΦＡをロウごとに画素ＰＣに伝送することができる。図１の負荷回路３には定電流源ＧＡ１がカラムごとに設けられ、定電流源ＧＡ１は垂直信号線Ｖｌｉｎに接続されている。

図３は、図１の画素の読み出し動作時の各部の電圧波形を示すタイミングチャートである。

図３において、行選択信号ΦＡがロウレベルの場合、行選択トランジスタＴａがオフ状態となりソースフォロワ動作しないため、垂直信号線Ｖｌｉｎに信号は出力されない。この時、読み出し信号ΦＤとリセット信号ΦＲがハイレベルになると、読み出しトランジスタＴｄがオンし、フォトダイオードＰＤに蓄積されていた電荷がフローティングディフュージョンＦＤに排出される。そして、リセットトランジスタＴｒを介して電源電位ＶＤＤに排出される。

フォトダイオードＰＤに蓄積されていた電荷が電源電位ＶＤＤに排出された後、読み出し信号ΦＤがロウレベルになると、フォトダイオードＰＤでは、有効な信号電荷の蓄積が開始される。

次に、リセット信号ΦＲが立ち上がると、リセットトランジスタＴｒがオンし、フローティングディフュージョンＦＤにリーク電流などで発生した余分な電荷がリセットされる。

そして、行選択信号ΦＡがハイレベルになると、画素ＰＣの行選択トランジスタＴａがオンし、増幅トランジスタＴｂのドレインに電源電位ＶＤＤが印加されることで、増幅トランジスタＴｂと定電流源ＧＡ１とでソースフォロアが構成される。そして、フローティングディフュージョンＦＤのリセットレベルＲＬに応じた電圧が増幅トランジスタＴｂのゲートにかかる。ここで、増幅トランジスタＴｂと定電流源ＧＡ１とでソースフォロアが構成されているので、増幅トランジスタＴｂのゲートに印加された電圧に垂直信号線Ｖｌｉｎの電圧が追従し、リセットレベルＲＬの画素信号Ｖｓｉｇが垂直信号線Ｖｌｉｎを介してカラムＡＤＣ回路４に出力される。

この時、基準電圧ＶＲＥＦとしてランプ波ＷＲが与えられ、リセットレベルＲＬの画素信号Ｖｓｉｇと基準電圧ＶＲＥＦとが比較される。そして、リセットレベルＲＬの画素信号Ｖｓｉｇが基準電圧ＶＲＥＦのレベルと一致するまでダウンカウントされることで、リセットレベルＲＬの画素信号Ｖｓｉｇがデジタル値ＤＲに変換され保持される。

次に、読み出し信号ΦＤが立ち上がると、読み出しトランジスタＴｄがオンし、フォトダイオードＰＤに蓄積されていた電荷がフローティングディフュージョンＦＤに転送され、フローティングディフュージョンＦＤの信号レベルＳＬに応じた電圧が増幅トランジスタＴｂのゲートにかかる。ここで、増幅トランジスタＴｂと定電流源ＧＡ１とでソースフォロアが構成されているので、増幅トランジスタＴｂのゲートに印加された電圧に垂直信号線Ｖｌｉｎの電圧が追従し、信号レベルＳＬの画素信号Ｖｓｉｇが垂直信号線Ｖｌｉｎを介してカラムＡＤＣ回路４に出力される。
この時、基準電圧ＶＲＥＦとしてランプ波ＷＳが与えられ、信号レベルＳＬの画素信号Ｖｓｉｇと基準電圧ＶＲＥＦとが比較される。そして、信号レベルＳＬの画素信号Ｖｓｉｇが基準電圧ＶＲＥＦのレベルと一致するまで今度はアップカウントされることで、信号レベルＳＬの画素信号Ｖｓｉｇがデジタル値ＤＳに変換される。そして、リセットレベルＲＬの画素信号Ｖｓｉｇと信号レベルＳＬの画素信号Ｖｓｉｇとの差分ＤＲ−ＤＳが保持され、出力信号Ｓ１として出力される。

図４は、図１のカラム切替回路の構成例を示すブロック図である。なお、図４では、ｎ列分のカラムＣ０〜Ｃｎ−１をグルーピングし、カラムＣ０〜Ｃｋ−１（ｋは２以上ｎ以下の整数）からなるグループＧ１と、カラムＣｋ〜Ｃｎ−１からなるグループＧ２を生成する例について示した。なお、各グループＧ１、Ｇ２には、例えば、ｋ個のカラムを含めることができる。各グループＧ１、Ｇ２が含むカラムの数は互いに異なっていてもよい。
図４において、画素アレイ部１には、画素ＰＣから読み出された信号をカラムＣ０〜Ｃｎ−１ごとに伝送する垂直信号線Ｖｌｉｎ０〜Ｖｌｉｎｎ−１が設けられている。垂直走査回路２には、画素ＰＣをロウごとに駆動するドライバＢが設けられている。カラムＡＤＣ回路４には、カラムごとにカラムＡＤＣ部Ａ０〜Ａｎ−１が設けられるとともに、グループＧ１、Ｇ２ごとに冗長カラムＡＤＣ回路Ｒ１、Ｒ２が設けられている。ここで、カラムＡＤＣ部Ａ０〜Ａｎ−１は、各カラムＣ０〜Ｃｎ−１の画素信号がＡＤ変換された出力信号ＯＵＴ０〜ＯＵＴｎ−１を出力することができる。カラム選択回路８には、カラムセレクタ９が設けられるとともに、グループＧ１、Ｇ２ごとにマルチプレクサＳ１、Ｓ２が設けられている。マルチプレクサＳ１は、カラムＣ０〜Ｃｋ−１の画素信号から１個を選択して冗長カラムＡＤＣ回路Ｒ１に入力することができる。マルチプレクサＳ２は、カラムＣｋ〜Ｃｎ−１の画素信号から１個を選択して冗長カラムＡＤＣ回路Ｒ２に入力することができる。ここで、垂直信号線Ｖｌｉｎ０〜Ｖｌｉｎｎ−１が分岐されることでマルチプレクサＳ１、Ｓ２のｋ個の入力が与えられている。カラムセレクタ９は、選択信号ＳＥＬ０〜ＳＥＬｋ−１をマルチプレクサＳ１、Ｓ２に出力し、選択カラムをマルチプレクサＳ１、Ｓ２に指示することができる。

そして、例えば、カラムＡＤＣ部Ａ１の不良が検出された場合、選択信号ＳＥＬ１がアクティブにされ、マルチプレクサＳ１にて垂直信号線Ｖｌｉｎ１が冗長カラムＡＤＣ回路Ｒ１に接続される。この時、マルチプレクサＳ２には、マルチプレクサＳ１と共通の選択信号ＳＥＬ０〜ＳＥＬｋ−１が与えられるので、カラムＡＤＣ部Ａｋ＋１が不良でなくても、垂直信号線Ｖｌｉｎｋ＋１が冗長カラムＡＤＣ回路Ｒ２に接続される。

ここで、マルチプレクサＳ１、Ｓ２に共通の選択信号ＳＥＬ０〜ＳＥＬｋ−１を与えることにより、選択信号ＳＥＬ０〜ＳＥＬｋ−１の配線数の増大を抑制しつつ、不良カラムを救済することができる。

（第２実施形態）
図５は、第２実施形態に係る固体撮像装置に適用されるカラム切替回路の構成例を示すブロック図である。
図５において、この固体撮像装置では、図４のカラムセレクタ９の代わりにカラムセレクタ９´が設けられている。カラムセレクタ９´は、選択カラムをマルチプレクサＳ１、Ｓ２に別個に指示することができる。すなわち、カラムセレクタ９´は、選択信号ＳＥＬ０〜ＳＥＬｋ−１をマルチプレクサＳ１に出力し、選択信号ＳＥＬｋ〜ＳＥＬｎ−１をマルチプレクサＳ２に出力することができる。

そして、例えば、カラムＡＤＣ部Ａ１の不良が検出された場合、選択信号ＳＥＬ１がアクティブにされ、マルチプレクサＳ１にて垂直信号線Ｖｌｉｎ１が冗長カラムＡＤＣ回路Ｒ１に接続される。この時、マルチプレクサＳ２には、マルチプレクサＳ１と別個の選択信号ＳＥＬｋ〜ＳＥＬｎ−１が与えられるので、カラムＡＤＣ部Ａｋ＋１が不良でない場合は、垂直信号線Ｖｌｉｎｋ＋１が冗長カラムＡＤＣ回路Ｒ２に接続されることはない。一方、カラムＡＤＣ部Ａｋ＋１にも不良が検出された場合、選択信号ＳＥＬｋ＋１もアクティブにされ、マルチプレクサＳ２にて垂直信号線Ｖｌｉｎｋ＋１が冗長カラムＡＤＣ回路Ｒ２に接続される。

ここで、マルチプレクサＳ１、Ｓ２に別個の選択信号ＳＥＬ０〜ＳＥＬｎ−１を与えることにより、各グループＧ１、Ｇ２ごとに任意に垂直信号線Ｖｌｉｎ０〜Ｖｌｉｎｎ−１を選択させることができ、複数の不良カラムを救済することができる。

（第３実施形態）
図６は、第３実施形態に係る固体撮像装置に適用されるカラム切替回路の構成例を示すブロック図である。
図６において、この固体撮像装置では、図４のカラムセレクタ９の代わりにカラムセレクタ９Ａ、９Ｂが設けられている。カラムセレクタ９Ａ、９Ｂは、カラムＡＤＣ回路４の両側に配置されている。また、カラムセレクタ９ＡはグループＧ１の選択カラムをマルチプレクサＳ１に指示し、カラムセレクタ９ＢはグループＧ２の選択カラムをマルチプレクサＳ２に指示することができる。すなわち、カラムセレクタ９Ａは、選択信号ＳＥＬ０〜ＳＥＬｋ−１をマルチプレクサＳ１に出力し、カラムセレクタ９Ｂは、選択信号ＳＥＬｋ〜ＳＥＬｎ−１をマルチプレクサＳ２に出力することができる。

そして、例えば、カラムＡＤＣ部Ａ１の不良が検出された場合、カラムセレクタ９Ａにて選択信号ＳＥＬ１がアクティブにされ、マルチプレクサＳ１にて垂直信号線Ｖｌｉｎ１が冗長カラムＡＤＣ回路Ｒ１に接続される。また、カラムＡＤＣ部Ａｋ＋１の不良が検出された場合、カラムセレクタ９Ｂにて選択信号ＳＥＬｋ＋１がアクティブにされ、マルチプレクサＳ２にて垂直信号線Ｖｌｉｎｋ＋１が冗長カラムＡＤＣ回路Ｒ２に接続される。

ここで、カラムセレクタ９Ａ、９ＢをカラムＡＤＣ回路４の両側に配置することにより、選択信号ＳＥＬ０〜ＳＥＬｎ−１の配線領域の増大を抑制しつつ、各グループＧ１、Ｇ２ごとに任意に垂直信号線Ｖｌｉｎ０〜Ｖｌｉｎｎ−１を選択させることができ、複数の不良カラムを救済することができる。

なお、図４〜図６の例では、ｎ列分のカラムＣ０〜Ｃｎ−１をグループＧ１、Ｇ２にグルーピングする構成について示したが、ｎ列分のカラムＣ０〜Ｃｎ−１を３以上のグループにグルーピングするようにしてもよい。

（第４実施形態）
図７は、第４実施形態に係る固体撮像装置が適用されたデジタルカメラの概略構成を示すブロック図である。
図７において、デジタルカメラ１１は、カメラモジュール１２および後段処理部１３を有する。カメラモジュール１２は、撮像光学系１４および固体撮像装置１５を有する。後段処理部１３は、イメージシグナルプロセッサ（ＩＳＰ）１６、記憶部１７及び表示部１８を有する。なお、ＩＳＰ１６の少なくとも一部の構成は固体撮像装置１５とともに１チップ化するようにしてもよい。固体撮像装置１５としては、図１の構成または図４〜図６のいずれかの構成を用いることができる。

撮像光学系１４は、被写体からの光を取り込み、被写体像を結像させる。固体撮像装置１５は、被写体像を撮像する。ＩＳＰ１６は、固体撮像装置１５での撮像により得られた画像信号を信号処理する。記憶部１７は、ＩＳＰ１６での信号処理を経た画像を格納する。記憶部１７は、ユーザの操作等に応じて、表示部１８へ画像信号を出力する。表示部１８は、ＩＳＰ１６あるいは記憶部１７から入力される画像信号に応じて、画像を表示する。表示部１８は、例えば、液晶ディスプレイである。なお、カメラモジュール１２は、デジタルカメラ１１以外にも、例えばカメラ付き携帯端末等の電子機器に適用するようにしてもよい。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１画素アレイ部、２垂直走査回路、３負荷回路、４カラムＡＤＣ回路、５水平走査回路、６基準電圧発生回路、７タイミング制御回路、８カラム選択回路、ＰＣ画素、Ｔａ行選択トランジスタ、Ｔｂ増幅トランジスタ、Ｔｒリセットトランジスタ、Ｔｄ読み出しトランジスタ、ＰＤフォトダイオード、ＦＤフローティングディフュージョン、Ｖｌｉｎ垂直信号線、Ｈｌｉｎ水平制御線

Claims

光電変換した電荷を蓄積する画素がｍ（ｍは正の整数）行×ｎ（ｎは正の整数）列分だけマトリックス状に配置された画素アレイ部と、
前記画素から読み出された画素信号と基準電圧との比較結果に基づいて前記画素信号のＡＤ変換値をカラムごとに算出するカラムＡＤＣ回路と、
前記カラムＡＤＣ回路をカラムごとに救済可能な冗長カラムＡＤＣ回路と、
前記カラムＡＤＣ回路に入力される画素信号が前記冗長カラムＡＤＣ回路にも入力されるようにカラムごとに選択可能なカラム選択回路とを備える固体撮像装置。
前記カラム選択回路は、
ｋ（ｋは２以上ｎ以下の整数）個のカラムの画素信号から１個を選択して１カラム分の前記冗長カラムＡＤＣ回路に入力するマルチプレクサと、
選択カラムを前記マルチプレクサに指示するカラムセレクタとを備える請求項１に記載の固体撮像装置。
前記マルチプレクサは、前記ｎ列分のカラムをグルーピングしたグループごとに設けられ、１カラム分の前記冗長カラムＡＤＣ回路が前記グループごとに設けられる請求項２に記載の固体撮像装置。
前記カラムセレクタは、前記カラムＡＤＣ回路の両側に設けられている請求項３に記載の固体撮像装置。
前記画素から読み出された画素信号をカラムごとに前記カラムＡＤＣ回路に伝送する垂直信号線を備え、
ｋ（ｋは２以上ｎ以下の整数）個のカラムの前記垂直信号線が分岐されることで前記カラム選択回路のｋ個の入力が与えられ、前記カラム選択回路の１個の出力が１カラム分の前記冗長カラムＡＤＣ回路に入力される請求項１から４のいずれか１項に記載の固体撮像装置。