JP6743011B2 - 撮像装置、駆動方法、電子機器 - Google Patents

撮像装置、駆動方法、電子機器 Download PDF

Info

Publication number
JP6743011B2
JP6743011B2 JP2017528860A JP2017528860A JP6743011B2 JP 6743011 B2 JP6743011 B2 JP 6743011B2 JP 2017528860 A JP2017528860 A JP 2017528860A JP 2017528860 A JP2017528860 A JP 2017528860A JP 6743011 B2 JP6743011 B2 JP 6743011B2
Authority
JP
Japan
Prior art keywords
photodiode
semiconductor region
pixel
reset
logarithmic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2017528860A
Other languages
English (en)
Other versions
JP2018501708A (ja
Inventor
頼人 坂野
頼人 坂野
井本　努
努 井本
秀雄 野村
秀雄 野村
睦聡 田代
睦聡 田代
西原　利幸
利幸 西原
ミュリエル コーヘン
ミュリエル コーヘン
フレデリック ブラディ
フレデリック ブラディ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of JP2018501708A publication Critical patent/JP2018501708A/ja
Application granted granted Critical
Publication of JP6743011B2 publication Critical patent/JP6743011B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/621—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming
    • H04N25/623—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming by evacuation via the output or reset lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/621—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Description

本技術は、撮像装置、駆動方法、電子機器に関する。詳しくは、フレームレートを向上させることができる撮像装置、駆動方法、電子機器に関する。
＜関連出願の相互参照＞
本出願は、２０１４年１２月１１日に出願された米国特許出願第６２／０９０７４１号の利益を主張するものであり、該出願の内容の全てが参照により本明細書に組み込まれる。
非特許文献１では、フォトダイオードを、太陽電池と同様に、開回路で動作させ、出力電圧を計測する対数センサについて提案されている。この提案によると、ＰＮジャンクションの順方向に電流を流したときに生じる電位差、すなわち電圧が、電流の対数と比例する関係を用いている。この順方向の電流を、光電変換によって発生した光電流に置き換えて、ＰＮジャンクションの順方向の電圧をモニタすることで、光電流を対数圧縮した信号を得ることができる。
このような対数センサを用いた提案が、特許文献１乃至４でなされている。特許文献１と特許文献２は、太陽電池モードの対数センサと一般的な蓄積型ＣＭＯＳイメージセンサを空間分割で組み合わせることを提案している。特許文献３と特許文献４は、両者を時分割で組み合わせることを提案している。
特開２０１３−１８７７２７号公報 特開２０１３−１８７７２８号公報 特開２０１３−５８９６０号公報 特開２０１３−１１８５９５号公報
２０１１年 Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｉｍａｇｅ Ｓｅｎｓｏｒ Ｗｏｒｋｓｈｏｐ （ＩＩＳＷ）， ２０１１／６／９， 講演 Ｒ３５， "Ａ ７６８ｘ５７６ Ｌｏｇａｒｉｔｈｍｉｃ Ｉｍａｇｅ Ｓｅｎｓｏｒ ｗｉｔｈ Ｐｈｏｔｏｄｉｏｄｅ ｉｎ Ｓｏｌａｒ Ｃｅｌｌ ｍｏｄｅ
特許文献１乃至４で提案されているように、太陽電池モードの対数センサと一般的な蓄積型ＣＭＯＳイメージセンサを組み合わせるのは、太陽電池モードの対数センサは、暗時および低照度特性に課題があるためである。
太陽電池モードの対数センサの構造を、一般的な蓄積型ＣＭＯＳイメージセンサの構造に対応させると、フォトダイオードに直接コンタクトを具備した構造に相当する。この場合にはフォトダイオードを完全空乏化することができないのでｋＴＣノイズを除去できない、残像が発生する、フォトダイオード表面をピニング（Ｐｉｎｎｉｎｇ）できないので界面準位起因の白点・暗電流が悪化する、等が要因となり、暗時および低照度特性として所望の結果が得られづらい。
このため一般的な蓄積型ＣＭＯＳイメージセンサは、転送トランジスタを具備して変調領域を浮遊拡散領域（ＦＤ）としてフォトダイオードと分離することにより、前記の課題を解消している。そこで太陽電池モードの対数センサの暗時および低照度特性の弱点を一般的な蓄積型ＣＭＯＳイメージセンサを組み合わせることで補うという提案がなされているという背景がある。
太陽電池モードの対数センサと蓄積型ＣＭＯＳイメージセンサは、一方が他方の弱点を補うこともできるが、ブルーミングにより一方が他方の特性に悪影響を与えたり、対数センサがフレームレートに制約を与える可能性があるため、ブルーミングによる悪影響を抑制し、対数センサの改善によりフレームレートを上げることが望まれている。
本技術は、このような状況に鑑みてなされたものであり、ブルーミングの発生を抑え、フレームレートを上げることができるようにするものである。
本技術の一側面の第１の撮像装置は、光を受光するフォトダイオードと、前記フォトダイオードの第１の半導体領域の電位を固定するウェルタップ部と、前記フォトダイオードをリセットするリセット部と、前記フォトダイオードの第２の半導体領域と離間した位置に形成された第２の半導体領域の充電部とを備え、電荷を供給するための信号線が接続された構成であり、前記フォトダイオードの第２の半導体領域は光電流を対数圧縮したのと等価な電圧信号を出力する、対数特性を有する。
前記リセット部によるリセット動作後に所定の電位を印加することで前記フォトダイオードのＰＮジャンクションで構成される容量の充電を行うようにすることができる。
前記充電部および前記ウェルタップ部は、中間電位を供給するための信号線がそれぞれ接続された構成であるようにすることができる。
前記ウェルタップ部は、前記リセット部によるリセット動作後の所定の時間、前記Ｎ型領域に対する前記中間電位をオフにすることで前記フォトダイオードのＰＮジャンクションで構成される容量の充電を行うようにすることができる。
前記ウェルタップ部は、前記リセット部がリセット動作を行うときに、第１の電位を供給し、リセット動作を行っていないときに、第２の電位を供給するための信号線が接続された構成であるようにすることができる。
本技術の一側面の第２の撮像装置は、線形特性を有し、第１の半導体領域と前記第１の半導体領域の反導電体型である第２の半導体領域を有する第１のフォトダイオードと、対数特性を有し、第３の半導体領域と前記第３の半導体領域の反導電体型である第４の半導体領域を有する第２のフォトダイオードとを有し、前記第１のフォトダイオードと前記第２のフォトダイオードは空間分割で配置され、前記第１の半導体領域と前記第３の半導体領域は異なる反導電体型で構成される。
本技術の一側面の第１の駆動方法は、光を受光するフォトダイオードと、前記フォトダイオードの第１の半導体領域の電位を固定するウェルタップ部と、前記フォトダイオードをリセットするリセット部とを備える対数特性を有する撮像装置の駆動方法において、前記リセット部によるリセット動作後に、前記フォトダイオードを構成する第２の半導体領域と離間した位置に形成された第２の半導体領域の充電部に所定の電位を印加することで前記フォトダイオードの前記第１の半導体領域と前記第２の半導体領域のジャンクションで構成される容量の充電を行うステップを含む。
本技術の一側面の第２の駆動方法は、光を受光するフォトダイオードと、前記フォトダイオードの第１の半導体領域の電位を固定するウェルタップ部と、前記フォトダイオードをリセットするリセット部とを備える対数特性を有する撮像装置の駆動方法において、前記フォトダイオードを構成する第２の半導体領域と離間した位置に形成された第２の半導体領域の充電部に、中間電位を供給し、前記フォトダイオードを構成する第２の半導体領域と離間した位置に形成された第１の半導体領域に、リセット動作後の所定の時間以外は前記中間電位を供給し、リセット動作後の前記所定の時間は、前記中間電位をオフにするステップを含む。
本技術の一側面の第１の電子機器は、光を受光するフォトダイオードと、前記フォトダイオードの第１の半導体領域の電位を固定するウェルタップ部と、前記フォトダイオードをリセットするリセット部と、前記フォトダイオードの第２の半導体領域と離間した位置に形成された第２の半導体領域の充電部とを備え、電荷を供給するための信号線が接続された構成であり、前記フォトダイオードの第２の半導体領域は光電流を対数圧縮したのと等価な電圧信号を出力する、対数特性を有する撮像装置と、前記撮像装置から出力される信号に対して信号処理を行う信号処理部とを備える。
本技術の一側面の第２の電子機器は、線形特性を有し、第１の半導体領域と前記第１の半導体領域の反導電体型である第２の半導体領域を有する第１のフォトダイオードと、対数特性を有し、第３の半導体領域と前記第３の半導体領域の反導電体型である第４の半導体領域を有する第２のフォトダイオードとを有し、前記第１のフォトダイオードと前記第２のフォトダイオードは空間分割で配置され、前記第１の半導体領域と前記第３の半導体領域は異なる反導電体型で構成される撮像装置と、前記撮像装置から出力される信号に対して信号処理を行う信号処理部とを備える。
本技術の一側面の第１の撮像装置においては、フォトダイオードのＰＮジャンクションで構成される容量が充電される。
本技術の一側面の第２の撮像装置においては、異なる特性のフォトダイオードが空間分割されて配置され、フォトダイオードを構成する半導体領域が異なる導電型で構成されている。
本技術の一側面の第１，２の駆動方法においては、フォトダイオードの第１の半導体領域と第２の半導体領域のジャンクションで構成される容量を充電するように前記撮像装置を駆動させる。
本技術の一側面の第１の電子機器においては、前記第１の撮像装置を含む構成とされ、前記第１の撮像装置からの信号が処理される。本技術の一側面の第２の電子機器においては、前記第２の撮像装置を含む構成とされ、前記第２の撮像装置からの信号が処理される。
本技術の一側面によれば、ブルーミングにより一方のセンサが他方のセンサの特性に悪影響を与えるのを抑制し、対数特性を有する撮像装置の改善によりフレームレートを上げることができる。
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
本技術を適用した撮像装置の一実施の形態の構成を示す図である。 線形画素の構成を示す図である。 線形画素の回路構成を示す図である。 線形画素の信号特性について説明するための図である。 対数画素の構成を示す図である。 対数画素の回路構成を示す図である。 対数画素の動作について説明するためのタイミングチャートである。 対数画素の信号特性について説明するための図である。 第１の実施の形態における対数画素の構成を示す図である。 第１の実施の形態における対数画素の回路構成を示す図である。 第２の実施の形態における対数画素の構成を示す図である。 第２の実施の形態における対数画素の回路構成を示す図である。 第２の実施の形態における対数画素の充電について説明するための図である。 第２および第４の実施の形態における対数画素の動作について説明するためのタイミングチャートである。 第３の実施の形態における対数画素の構成を示す図である。 第３の実施の形態における対数画素の回路構成を示す図である。 第３の実施の形態における対数画素の動作について説明するためのタイミングチャートである。 第４の実施の形態における対数画素の構成を示す図である。 第４の実施の形態における対数画素回路構成示す図である。 １段増幅の場合の対数画素の構成を示す図である。 ブルーミング対策について説明するための図である。 電子機器について説明するための図である。 使用例について説明するための図である。
以下に、本技術を実施するための形態（以下、実施の形態と言う）について説明する。なお、説明は、以下の順序で行う。
１．固体撮像素子の構成
２．線形画素の構成
３．対数画素の構成
４．第１の実施の形態における対数画素の構成
５．第２の実施の形態における対数画素の構成
６．第３の実施の形態における対数画素の構成
７．第４の実施の形態における対数画素の構成
８．ブルーミング対策について
９．電子機器の構成
１０．撮像装置の使用例
＜固体撮像素子の構成＞
図１は、本発明が適用される固体撮像素子としてのＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサの構成例を示すブロック図である。
ＣＭＯＳイメージセンサ３０は、画素アレイ部４１、垂直駆動部４２、カラム処理部４３、水平駆動部４４、およびシステム制御部４５を含んで構成される。画素アレイ部４１、垂直駆動部４２、カラム処理部４３、水平駆動部４４、およびシステム制御部４５は、図示しない半導体基板（チップ）上に形成されている。
画素アレイ部４１には、入射光量に応じた電荷量の光電荷を発生して内部に蓄積する光電変換素子を有する単位画素が行列状に２次元配置されている。なお、以下では、入射光量に応じた電荷量の光電荷を、単に「電荷」と記述し、単位画素を、単に「画素」と記述する場合もある。
画素アレイ部４１には、特性の異なる第１画素と第２画素とが混在している。第１画素は、フォトダイオード（ＰＤ）を有し、線形特性を持った画素（以下、適宜、線形画素と記述する）である。第２画素は、フォトダイオードを有し、対数特性を持った画素（以下、適宜、対数画素と記述する）である。また、第２画素は太陽電池モードで駆動する。各画素については後ほど詳しく説明する。
画素アレイ部４１にはさらに、行列状の画素配列に対して行ごとに画素駆動線４６が図の左右方向（画素行の画素の配列方向）に沿って形成され、列ごとに垂直信号線４７が図の上下方向（画素列の画素の配列方向）に沿って形成されている。画素駆動線４６の一端は、垂直駆動部４２の各行に対応した出力端に接続されている。
ＣＭＯＳイメージセンサ３０はさらに、信号処理部４８およびデータ格納部４９を備えている。信号処理部４８およびデータ格納部４９については、ＣＭＯＳイメージセンサ３０とは別の基板に設けられる外部信号処理部、例えばＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）やソフトウェアによる処理部でも構わないし、ＣＭＯＳイメージセンサ３０と同じ基板上に搭載しても構わない。
垂直駆動部４２は、シフトレジスタやアドレスデコーダなどによって構成され、画素アレイ部４１の各画素を、全画素同時あるいは行単位等で駆動する画素駆動部である。この垂直駆動部４２は、その具体的な構成については図示を省略するが、読み出し走査系と、掃き出し走査系あるいは、一括掃き出し、一括転送を有する構成となっている。
読み出し走査系は、単位画素から信号を読み出すために、画素アレイ部４１の単位画素を行単位で順に選択走査する。行駆動（ローリングシャッタ動作）の場合、掃き出しについては、読み出し走査系によって読み出し走査が行われる読み出し行に対して、その読み出し走査よりもシャッタスピードの時間分だけ先行して掃き出し走査が行われる。また、グローバル露光（グローバルシャッタ動作）の場合は、一括転送よりもシャッタスピードの時間分先行して一括掃き出しが行われる。
この掃き出しにより、読み出し行の単位画素の光電変換素子から不要な電荷が掃き出される（リセットされる）。そして、不要電荷の掃き出し（リセット）により、いわゆる電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換素子の光電荷を捨てて、新たに露光を開始する（光電荷の蓄積を開始する）動作のことを言う。
読み出し走査系による読み出し動作によって読み出される信号は、その直前の読み出し動作または電子シャッタ動作以降に入射した光量に対応するものである。行駆動の場合は、直前の読み出し動作による読み出しタイミングまたは電子シャッタ動作による掃き出しタイミングから、今回の読み出し動作による読み出しタイミングまでの期間が、単位画素における光電荷の蓄積期間（露光期間）となる。グローバル露光の場合は、一括掃き出しから一括転送までの期間が蓄積期間（露光期間）となる。
垂直駆動部４２によって選択走査された画素行の各単位画素から出力される画素信号は、垂直信号線４７の各々を通してカラム処理部４３に供給される。カラム処理部４３は、画素アレイ部４１の画素列ごとに、選択行の各単位画素から垂直信号線４７を通して出力される画素信号に対して所定の信号処理を行うとともに、信号処理後の画素信号を一時的に保持する。
具体的には、カラム処理部４３は、信号処理として少なくとも、ノイズ除去処理、例えばＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ；相関二重サンプリング）処理を行う。このカラム処理部４３による相関二重サンプリングにより、リセットノイズや増幅トランジスタの閾値ばらつき等の画素固有の固定パターンノイズが除去される。なお、カラム処理部４３にノイズ除去処理以外に、例えば、ＡＤ（アナログ−デジタル）変換機能を持たせ、信号レベルをデジタル信号で出力することも可能である。
水平駆動部４４は、シフトレジスタやアドレスデコーダなどによって構成され、カラム処理部４３の画素列に対応する単位回路を順番に選択する。この水平駆動部４４による選択走査により、カラム処理部４３で信号処理された画素信号が順番に信号処理部４８に出力される。
システム制御部４５は、各種のタイミング信号を生成するタイミングジェネレータ等によって構成され、タイミングジェネレータで生成された各種のタイミング信号を基に垂直駆動部４２、カラム処理部４３、および水平駆動部４４などの駆動制御を行う。
信号処理部４８は、少なくとも加算処理機能を有し、カラム処理部４３から出力される画素信号に対して加算処理等の種々の信号処理を行う。データ格納部４９は、信号処理部４８での信号処理に当たって、その処理に必要なデータを一時的に格納する。
＜線形画素の構造＞
次に、図１の画素アレイ部４１に行列状に配置されている単位画素の具体的な構造について説明する。
図２は、単位画素の構成例を示している。図３は、単位画素の回路構成を示している。図２、図３に示した単位画素は、線形画素である。以下、線形画素は、線形画素１００とする。
線形画素１００は、光電変換素子として、例えばフォトダイオード（ＰＤ）６１を有している。フォトダイオード６１は、例えば、ｎ型基板６２上に形成されたｐ型ウェル層６３に対して、ｐ型層６１−１を基板表面側に形成してｎ型埋め込み層６１−２を埋め込むことによって形成される埋め込み型フォトダイオードである。
線形画素１００は、フォトダイオード６１に加えて、ＴＲＧゲート６４および浮遊拡散領域（ＦＤ：Ｆｌｏａｔｉｎｇ Ｄｉｆｆｕｓｉｏｎ）６５を有する。ＴＲＧゲート６４は、フォトダイオード６１に蓄積された電荷を、ＴＲＧゲート６４のゲート電極に駆動信号ＴＲＧが印加されることによって、浮遊拡散領域６５に転送する。
浮遊拡散領域６５は、ｎ型層からなる電荷電圧変換部であり、ＴＲＧゲート６４によって転送された電荷を電圧に変換する。
線形画素１００はさらに、リセットトランジスタ（ＲＳＴ）６６、増幅トランジスタ（ＡＭＰ）６７、および選択トランジスタ（ＳＥＬ）６８を有している。なお、図２では、リセットトランジスタ６６、増幅トランジスタ６７、および選択トランジスタ６８に、ｎチャネルのＭＯＳトランジスタを用いた例を示している。しかしながら、リセットトランジスタ６６、増幅トランジスタ６７、および選択トランジスタ６８の導電型の組み合わせは、これらの組み合わせに限られるものではない。
リセットトランジスタ６６は、電源Ｖｒｓｔと浮遊拡散領域６５との間に接続されている。リセットトランジスタ６６は、ゲート電極に駆動信号ＲＳＴが印加されることによって浮遊拡散領域６５をリセットする。増幅トランジスタ６７は、ドレイン電極が電源Ｖｄｄに接続され、ゲート電極が浮遊拡散領域６５に接続されており、浮遊拡散領域６５の電圧を読み出す。
選択トランジスタ６８は、例えば、ドレイン電極が増幅トランジスタ６７のソース電極に、ソース電極が垂直信号線６９にそれぞれ接続されている。選択トランジスタ６８は、ゲート電極に駆動信号ＳＥＬが印加されることで、画素信号を読み出すべき線形画素１００を選択する。なお、選択トランジスタ６８については、電源Ｖｄｄと増幅トランジスタ６７のドレイン電極との間に接続した構成を採用することも可能である。
なお、リセットトランジスタ６６、増幅トランジスタ６７、および選択トランジスタ６８については、その１つあるいは複数を画素信号の読み出し方法によって省略することも可能である。
また、図２の線形画素１００においては、ｐ型ウェル層６３にｎ型の埋め込みチャネルを形成するようにしたが、逆の導電型を採用するようにしてもよい。
後述するように、線形画素１００と対数画素を隣り合うように配置した場合、線形画素１００と対数画素とで取り扱うキャリアを異ならせることで、ブルーミングを防ぐことができる。そのような構成とした場合、線形画素１００と対数画素の一方が、キャリアとして電子を扱い、他方が、キャリアとして正孔を扱う。したがって、線形画素１００どちらを扱うかにより、線形画素１００の構成として、ｐ型ウェル層６３にｎ型の埋め込みチャネルを形成するか、逆の導電型を採用するかが決定される。
図４は、図２、図３に示した線形画素１００の光電変換特性の一例を示したグラフである。縦軸（線形軸）はシグナル成分信号を示し、横軸（対数軸）は入射光強度を示している。図４に示すように、線形画素１００は、入射光強度が増大するにつれて、シグナル成分信号が線形に増大する線形特性の光電変換特性を持っていることが分かる。
さらに、所定の入射光強度を超えると、シグナル成分信号が飽和していることが分かる。なお、図４に示すグラフは横軸が対数軸であるため、図４に示すような曲線が入射光強度に対して線形な出力となる。したがって、図４に示されるように、線形特性は、ダイナミックレンジは小さいが、感度が高いという特性を持っていることが分かる。
＜対数画素の構成＞
次に、図１の画素アレイ部４１に行列状に配置されている単位画素のうちの対数画素の構造について説明する。
図５は、単位画素の構成例を示し、図６は、単位画素の回路構成を示している。図５、図６に示した単位画素は、対数画素である。
対数画素２００は、後述するように、ＰＮジャンクションに起因する容量を持っており、この容量を充電してから対数領域が始まるという特徴を有する。充電するための蓄積時間を必要とするため、フレームレートを上げることが困難である。しかし、この蓄積時間を短くし、フレームレートを上げることができる対数画素について説明する。
まず比較のため、また蓄積時間を必要とし、フレームレートを上げることが困難であることを説明するために、フレームレートを上げるための対策をとっていない対数画素２００について、図５、図６を参照して説明を加える。
対数画素２００は、フォトダイオード１６１、リセットトランジスタ１６４、第１の増幅トランジスタ１６６、第２の増幅トランジスタ１６７、および選択トランジスタ１６８を備える。
対数画素２００も、線形画素１００と同じく、光電変換素子として、フォトダイオード１６１を有している。フォトダイオード１６１は、例えば、ｎ型ウェル層１６１−２に対して、ｐ型層１６１−１を基板表面側に形成することによって構成される表面型フォトダイオードである。
ｎ＋領域１６２は、フォトダイオード１６１の一部を構成し、ウェルタップとして用いられる。ｎ＋領域１６２は、フォトダイオード１６１のカソード側に相当し、フォトダイオード１６１のカソードには、中間電位を印加する電源Ｖｍｉｄが接続されている。フォトダイオード１６１のアノードには、リセットトランジスタ１６４が接続されている。
フォトダイオード１６１はリセット時において、リセットトランジスタ１６４がオンされ、カソードとアノードとには共に電源Ｖｍｉｄが印加される。これにより、フォトダイオード１６１はゼロバイアス状態でリセットされ、露光時において入射光強度に応じた電流を流す。この電流によってフォトダイオード１６１のアノードおよびカソード間の電圧が変化する。
リセットトランジスタ１６４は、例えば、ｎＭＯＳにより構成され、ゲートにリセット信号ＲＳＴが印加される。リセットトランジスタ１６４は、リセット信号ＲＳＴ＝Ｈｉになるとオンして、フォトダイオード１６１をゼロバイアス状態でリセットする。
第１の増幅トランジスタ１６６は、例えば、ｎＭＯＳにより構成される。第１の増幅トランジスタ１６６のゲートはフォトダイオード１６１のアノード側に接続される。第１の増幅トランジスタ１６６の一方の端子には、電圧Ｖｄｄを印加する電源Ｖｄｄが接続され、他方の端子には、バイアス電圧ｂｉａｓを印加するバイアストランジスタ１６５が接続されている。
第２の増幅トランジスタ１６７は、例えば、ｎＭＯＳにより構成され、ゲートがバイアス電圧ｂｉａｓを印加するバイアストランジスタ１６５に接続される。第２の増幅トランジスタ１６７の一方の端子には、電圧Ｖｄｄを印加する電源Ｖｄｄが接続され、他方の端子には、選択トランジスタ１６８が接続されている。
第１の増幅トランジスタ１６６および第２の増幅トランジスタ１６７は、フォトダイオード１６１のアノードおよびカソード間の電圧を電流増幅して、選択トランジスタ１６８に供給する。
選択トランジスタ１６８は、例えば、ｎＭＯＳにより構成され、ゲートに選択信号ＳＥＬが印加される。選択トランジスタ１６８の一方の端子が第２の増幅トランジスタ１６７に接続され、他方の端子が垂直信号線ＶＳＬに接続されている。そして、選択トランジスタ１６８は、選択信号ＳＥＬ＝Ｈｉとなるとオンし、第１の増幅トランジスタ１６６および第２の増幅トランジスタ１６７により電流増幅されたフォトダイオード１６１の電圧を画像信号として、垂直信号線ＶＳＬに出力する。
図７は、対数画素２００のタイミングチャートである。時刻ｔ０は、露光期間中で、フォトダイオード１６１のカソードには入射光強度に応じた電圧が現れる（不図示）。
時刻ｔ１の状態は、選択信号ＳＥＬ＝Ｈｉとされ、フォトダイオード１６１のカソードに発生しているシグナルレベルの電圧が、ノイズ・シグナル成分信号としてカラム処理部４３（図１）に読み出される。カラム処理部４３は、ランプ波生成回路（不図示）から出力される信号ＲＡＭＰのレベルがノイズ・シグナル成分信号のレベルを超えるまでの時間を計測することで、アナログのノイズ・シグナル成分信号をＡＤ変換する。
時刻ｔ２の状態は、リセット信号ＲＳＴ＝Ｈｉとされ、リセットトランジスタ１６４および選択トランジスタ１６８がオンされ、フォトダイオード１６１のカソードの電圧がシグナルレベルからリセットレベルまで下がり、リセットレベルがノイズ成分信号として、カラム処理部４３に読み出される。カラム処理部４３は、ランプ波生成回路（不図示）から出力される信号ＲＡＭＰのレベルがノイズ成分信号のレベルを超えるまでの時間をカウントすることで、アナログのノイズ成分信号をＡＤ変換する。
そして、カラム処理部４３は、デジタルのノイズ・シグナル成分信号からデジタルのノイズ成分信号を除去し、デジタルのシグナル成分信号を画像信号として出力する。
時刻ｔ３では、リセット信号ＲＳＴ＝Ｌｏ、選択信号ＳＥＬ＝Ｌｏにされ、リセットトランジスタ１６４および選択トランジスタ１６８がオフされる。
以後、このような駆動シーケンスが１水平期間で行われ、この駆動シーケンスが繰り返され、１行ずつ画像信号が順次に得られる。
図８は、対数画素２００の光電変換特性を示したグラフである。縦軸（線形軸）はシグナル成分信号を示し、横軸（対数軸）は入射光強度を示している。図８に示すように、対数画素２００は、入射光強度が増大するにつれて、シグナル成分信号が対数的に増大する対数特性の光電変換特性を持っていることが分かる。なお、図８では、横軸が対数軸であるため、対数的な変化が直線で表されている。
図８に示すように、対数画素２００の対数領域が始まるのは、時刻Ｔ１を過ぎてからである。これは、対数画素２００はＰＮジャンクションに起因する容量を持っているためであり、この容量を充電してから対数領域が始まるためである。このような特徴を有するため、対数画素２００は、低照度では対数領域が始まるまでの蓄積時間が長くなってしまう課題があった。
対数画素２００が、低照度で対数領域が始まるまでの蓄積時間が長くなると、フレームレートを向上させることが困難となる可能性がある。そこで、この蓄積時間を短くすることができる対数画素について、以下に説明する。
＜第１の実施の形態における対数画素の構成＞
第１の実施の形態における対数画素について説明する。図９は、第１の実施の形態における対数画素の構成例を示し、図１０は、回路構成を示している。以下の説明において、図５、図６に示した対数画素２００と同様の機能を有する部分には、同様の符号を付し、その説明は省略する。
基本的に、バイアストランジスタ１６５、第１の増幅トランジスタ１６６、第２の増幅トランジスタ１６７、選択トランジスタ１６８の配置や接続関係は、図５、図６に示した対数画素２００と同様である。
図９、図１０に示した対数画素３００は、フォトダイオード３０１を充電する機能を有する。フォトダイオード３０１は、対数画素２００と同じく、例えば、ｎ型ウェル層３０１−２に対して、ｐ型層３０１−１を基板表面側に形成することによって構成される表面型フォトダイオードである。このフォトダイオード３０１のｐ型層３０１−１（Ｐ型領域）は、光電流を対数圧縮したのと等価な電圧信号を出力する対数特性を有する。
ｎ＋領域３０２は、フォトダイオード３０１の一部を構成し、ウェルタップとして用いられる。図５、図６に示した対数画素２００では、このｎ＋領域１６２は、リセットトランジスタ１６４と同じ、リセットドレインの電源Ｖｍｉｄに接続されている。
図９、図１０に示した対数画素３００では、ｎ＋領域３０２とリセットトランジスタ３０４に接続される電源は分離され、ｎ＋領域３０２とリセットトランジスタ３０４はそれぞれ異なる電源に接続されている。リセットトランジスタ３０４は、リセットドレインの電源Ｖｍｉｄ２に接続され、リセット動作時に、中間電位Ｖｍｉｄ２が印加される構成とされている。ｎ＋領域３０２は、電源Ｖｍｉｄ１に接続されている。
電源Ｖｍｉｄ１の電位Ｖｍｉｄ１と電源Ｖｍｉｄ２の電位Ｖｍｉｄ２は、例えば、電位Ｖｍｉｄ１＜電位Ｖｍｉｄ２という関係を満たす。このように、電位Ｖｍｉｄ１＜電位Ｖｍｉｄ２の関係を満たすように電位が設定されていることにより、リセットトランジスタ３０４がリセット動作を行ったときに、出力ノード（ｐ＋領域３０１−１）がｎ＋領域３０２に対して順方向にバイアスされ、出力ノードがプラスに充電される状態となる。
このように、本技術を適用した対数画素３００においては、ＰＮジャンクションに起因する容量を充電してから対数領域が始まるという特徴を有し、対数画素３００はこの容量を充電する機能を有する。
対数画素３００の駆動方法は、対数画素２００と同じく、図７に示したタイミングチャートに基づいて行われる。再度図７を参照する。時刻ｔ０の状態は、露光期間中で、フォトダイオード３０１に入射光強度に応じた電圧が現れる状態である。
時刻ｔ１の状態は、選択信号ＳＥＬ＝Ｈｉとされ、フォトダイオード３０１のアノードに発生しているシグナルレベルの電圧が、ノイズ・シグナル成分信号としてカラム処理部４３（図１）に読み出されている状態である。
時刻ｔ２の状態は、リセット信号ＲＳＴ＝Ｈｉとされ、リセットトランジスタ３０４および選択トランジスタ１６８がオンされ、フォトダイオード３０１のアノードの電圧がシグナルレベルからリセットレベルまで下がり、リセットレベルがノイズ成分信号として、カラム処理部４３に読み出される状態である。
時刻ｔ２の状態のときには、出力ノードがｎ＋領域３０２に対して順方向にバイアスされ、出力ノードがプラスに充電された状態となる。したがって、対数領域が開始されるまでの時間が短縮されることになる。このように、リセット動作が行われているときに、フォトダイオード３０１のＰＮジャンクションで構成される容量への電荷の注入が行われることで、容量への充電が行われるため、上記したように、対数領域が開始されるまでの時間が短縮されることになる。
時刻ｔ３では、リセット信号ＲＳＴ＝Ｌｏ、選択信号ＳＥＬ＝Ｌｏにされ、リセットトランジスタ１６４および選択トランジスタ１６８がオフの状態に戻される。
このように、リセット時にフォトダイオード３０１が充電されることで、蓄積時間を短くすることができる。蓄積時間が短くなることで、フレームレートを向上させることも可能となる。
＜第２の実施の形態における対数画素の構成＞
次に、第２の実施の形態における対数画素について説明する。第２の実施の形態における対数画素４００も、第１の実施の形態における対数画素３００と同じく、フォトダイオードを充電する機能を有する。
図１１は、第２の実施の形態における対数画素の構成例を示し、図１２は、回路構成を示している。以下の説明において、図５、図６に示した対数画素２００と同様の機能を有する部分には、同様の符号を付し、その説明は省略する。
図１１、図１２に示した対数画素４００は、フォトダイオード４０１に対して、充電を行う領域が設けられている。フォトダイオード４０１は、対数画素２００と同じく、例えば、ｎ型ウェル層４０１−２に対して、ｐ型層４０１−１を基板表面側に形成することによって構成される表面型フォトダイオードとすることができる。また、フォトダイオード４０１の一部を構成し、ウェルタップとして用いられるｎ＋領域４０２も備えられている。
さらに、対数画素４００は、ｐ＋領域４０３がｎ型層４０１−２に設けられており、このｐ＋領域４０３は、電位Ｖｄｄを印加する信号線ＣＩと接続されている。
このように、対数画素４００は、フォトダイオード４０１のＮ型領域内、かつフォトダイオード４０１のＰ型領域と離間した位置にＰ型領域を形成し、そのＰ型領域に、充電時に電荷を供給するための信号線が接続され、その信号線を介して、電荷が容量に注入される構成とされている。
対数画素４００は、順バイアスで電荷を注入するタイプであり、電荷を注入するのが電源Ｖｄｄであり、電荷が注入される領域（充電される領域）が、ｐ＋領域４０１−１である。ｐ＋領域４０３に、電位Ｖｄｄの電圧が印加されることで、図１３に示すように、ｐ＋領域４０３からｎ＋領域４０２に電流が流れる。このときフォトダイオード４０１を構成するｐ＋領域４０１−１にも、ホールが流入し、充電される。
対数画素４００の駆動方法について、図１４に示したタイミングチャートを参照して説明する。時刻ｔ１０の状態は、露光期間中で、フォトダイオード４０１に入射光強度に応じた電圧が現れる状態である。
時刻ｔ１１の状態は、選択信号ＳＥＬ＝Ｈｉとされ、フォトダイオード４０１のカソードに発生しているシグナルレベルの電圧が、ノイズ・シグナル成分信号としてカラム処理部４３（図１）に読み出されている状態である。
時刻ｔ１２の状態は、リセット信号ＲＳＴ＝Ｈｉとされ、リセットトランジスタ４０４および選択トランジスタ１６８がオンされ、フォトダイオード４０１のカソードの電圧がシグナルレベルからリセットレベルまで下がり、リセットレベルがノイズ成分信号として、カラム処理部４３に読み出される状態である。
時刻ｔ１３の状態は、リセット信号ＲＳＴ＝Ｌｏにされ、リセットトランジスタ４０４がオフの状態に戻されている状態である。リセットトランジスタ４０４がオフの状態にされた時点で、信号線ＣＩは、電位Ｖｄｄに昇圧される。この状態のとき、上記したように、ｐ＋領域４０３からｎ＋領域４０２に電流が流れ、その一部は、ｐ＋領域４０１−１にも流入し、ｐ＋領域４０１−１は、正孔で充電される。
時刻ｔ１４では、選択信号ＳＥＬ＝Ｌｏにされ、選択トランジスタ１６８がオフの状態に戻される。また信号線ＣＩも、グランド（ＧＮＤ）に電位が落とされる。
このように、リセット後にフォトダイオード４０１が充電されることで、次回の読み出し時の蓄積時間を短くすることができる。蓄積時間が短くなることで、フレームレートを向上させることができる。
＜第３の実施の形態における対数画素の構成＞
次に、第３の実施の形態における対数画素について説明する。第３の実施の形態における対数画素５００も、第１の実施の形態における対数画素３００と同じく、フォトダイオードを充電する機能を有する。
図１５は、第３の実施の形態における対数画素の構成例を示し、図１６は、回路構成を示している。以下の説明において、図５に示した対数画素２００と同様の機能を有する部分には、同様の符号を付し、その説明は省略する。
図１５、図１６に示した対数画素５００は、図１１に示した対数画素４００と同様の構成を有するが、供給される電圧が異なる。対数画素５００のフォトダイオード５０１を構成するｎ＋領域５０２は、信号線ＣＩと接続され、電位Ｖｍｉｄが印加される。ｎ型層５０１−２内に設けられているｐ＋領域５０３は、電位Ｖｍｉｄが印加される。
対数画素５００は、図１１に示した対数画素４００と同じく、順バイアスで電荷を注入するタイプであり、電荷を注入するのが電源Ｖｍｉｄであり、電荷が注入される領域が、ｐ＋領域５０１−１である。
このように、対数画素５００は、フォトダイオード５０１のＮ型領域内、かつフォトダイオード５０１のＰ型領域と離間した位置にＰ型領域を形成し、そのＰ型領域に、中間電位Ｖｍｉｄを印加する電位供給線を接続し、フォトダイオード５０１のＰ型領域と離間した位置にＮ型領域を形成し、そのＮ型領域に、充電時に電荷を供給するための電位供給線が接続され、その電位供給線を介して、電荷が容量に注入される構成となっている。
ｐ＋領域５０３に、電位Ｖｍｉｄの電圧が印加され、ｎ＋領域５０２に、グランド（ＧＮＤ）の電圧が印加（接地）されることで、対数画素５００も図１１に示した対数画素４００と同じく、図１３に示したように、ｐ＋領域５０３（図１３ではｐ＋領域４０３と示した部分に該当）からｎ＋領域５０２（図１３ではｎ＋領域４０２と示した部分に該当）に電流が流れる。このときフォトダイオード５０１を構成するｐ＋領域５０１−１にも、ホールが流入し、充電される。
対数画素５００の駆動方法について、図１７に示したタイミングチャートを参照して説明する。時刻ｔ２０乃至時刻ｔ２２の状態は、図１４に示した時刻ｔ１０乃至時刻ｔ１２と同様なので、その説明は省略する。
時刻ｔ２３の状態は、リセット信号ＲＳＴ＝Ｌｏにされ、リセットトランジスタ５０４がオフの状態に戻されている。リセットトランジスタ５０４がオフの状態にされた時点で、信号線ＣＩは、電位ＧＮＤに降圧される（信号線ＣＩの中間電位Ｖｍｉｄもオフにされる）。この状態のとき、上記したように、ｐ＋領域５０３からｎ＋領域５０２に電流が流れ、その一部は、ｐ＋領域５０１−１にも流入し、ｐ＋領域５０１−１は、正孔で充電される。
このように、対数画素５００においては、リセットトランジスタ５０４がリセット動作を行った後の所定の時間だけ、ｎ＋領域５０２に印加される電位が０（グランド）にされる（中間電位Ｖｍｉｄの供給を停止する）ことで、対数画素５００のＰＮジャンクションに起因する容量が充電される。
時刻ｔ２４では、選択信号ＳＥＬ＝Ｌｏにされ、選択トランジスタ１６８がオフの状態に戻される。また信号線ＣＩは、電位Ｖｍｉｄの状態に戻される。
このように、リセット後にフォトダイオード５０１が充電されることで、次回の読み出し時の蓄積時間を短くすることができる。蓄積時間が短くなることで、フレームレートを向上させることができる。
＜第４の実施の形態における対数画素の構成＞
次に、第４の実施の形態における対数画素について説明する。第４の実施の形態における対数画素６００も、第１の実施の形態における対数画素３００と同じく、フォトダイオードを充電する機能を有する。
図１８は、第４の実施の形態における対数画素の構成例を示し、図１９は、回路構成を示している。以下の説明において、図５に示した対数画素２００と同様の機能を有する部分には、同様の符号を付し、その説明は省略する。
図１８に示した対数画素６００は、図９に示した対数画素３００と、同様の構成を有するが、フォトダイオード６０１に供給される電圧が異なる。対数画素６００のフォトダイオード６０１を構成するｎ＋領域６０２は、信号線ＣＩが接続され、電位Ｖｄｄまたは電位Ｖｍｉｄが印加される。
ｎ＋領域６０２には、信号線ＣＩがオンの状態のとき電位Ｖｄｄが印加され、信号線ＣＩがオフの状態のとき電位Ｖｍｉｄ（中間電位）が印加される。図１８に示した対数画素６００は、逆バイアスで電荷がフォトダイオード６０１に注入される構成とされている。
対数画素６００においては、ｐ型ウェル層１６３と第１の増幅トランジスタ１６６のゲートを介して容量結合しているため、リセットトランジスタ６０４をオフにしてもバイアス印加が可能な構成とされている。
このように、対数画素６００は、フォトダイオード６０１に、中間電位Ｖｍｉｄまたは電位Ｖｄｄを印加する信号線を接続し、その信号線を介して、電荷が容量に注入される構成とされている。
対数画素６００の駆動方法について、図１４に示したタイミングチャートを再度参照して説明する。時刻ｔ１０の状態は、露光期間中で、フォトダイオード６０１に入射光強度に応じた電圧が現れる状態である。
時刻ｔ１１の状態は、選択信号ＳＥＬ＝Ｈｉとされ、フォトダイオード６０１のカソードに発生しているシグナルレベルの電圧が、ノイズ・シグナル成分信号としてカラム処理部４３（図１）に読み出されている状態である。
時刻ｔ１２の状態は、リセット信号ＲＳＴ＝Ｈｉとされ、リセットトランジスタ６０４および選択トランジスタ１６８がオンされ、フォトダイオード６０１のカソードの電圧がシグナルレベルからリセットレベルまで下がり、リセットレベルがノイズ成分信号として、カラム処理部４３に読み出される状態である。
時刻ｔ１３の状態は、リセット信号ＲＳＴ＝Ｌｏにされ、リセットトランジスタ６０４がオフの状態に戻されている状態である。リセットトランジスタ６０４がオフの状態にされた時点で、信号線ＣＩは、電位Ｖｍｉｄから電位Ｖｄｄに昇圧される。
時刻ｔ１４では、選択信号ＳＥＬ＝Ｌｏにされ、選択トランジスタ１６８がオフの状態に戻される。また信号線ＣＩも、電位Ｖｍｉｄに電位が落とされる。
このように、リセット後にフォトダイオード４０１が充電されることで、次回の読み出し時の蓄積時間を短くすることができる。蓄積時間が短くなることで、フレームレートを向上させることも可能となる。
上記した第１の実施の形態における対数画素３００、第２の実施の形態における対数画素４００、第３の実施の形態における対数画素５００、および第４の実施の形態における対数画素６００においては、第１の増幅トランジスタ１６６と第２の増幅トランジスタ１６７の２つの増幅トランジスタを備える２段増幅の構成である場合を例に挙げて説明した。
対数画素は、２段増幅の構成に限定されるわけではなく、例えば、図２０に示すような１段増幅の構成であってもよい。図２０に示した対数画素３００’は、図１０に示した対数画素３００を１段増幅で構成したときの対数画素である。
１段増幅のため、対数画素３００’は、増幅トランジスタ１６６’を備え、第２の増幅トランジスタ１６７（図１０）は削除された構成とされている。
このような１段増幅の構成は、第２の実施の形態における対数画素４００、第３の実施の形態における対数画素５００、および第４の実施の形態における対数画素６００に対しても適用できる。すなわち、本技術を適用した対数画素は、１段増幅の構成とすることも可能であるし、２段増幅の構成とすることも可能である。
＜ブルーミング対策について＞
上記したように、本技術を適用した対数画素（以下、対数画素３００を例に挙げて説明を続ける）は、対数領域になるまでの時間を短縮することができる。このような対数画素３００と、蓄積型ＣＭＯＳの画素、例えば、図２に示した線形画素１００を、隣接して配置した（空間分割配置した）場合、ブルーミングにより一方の画素が他方の特性に悪影響を与える可能性がある。
より具体的には対数画素３００は、常にキャリアがブルーミングしている状態であると言える。そのような対数画素３００に近接して線形画素１００を配置すると、対数画素３００のブルーミングが線形画素１００の信号を破壊してしまう可能性がある。
そこで、対数画素３００と線形画素１００を隣接して配置する場合、互いに扱うキャリアが異なる構成とする。
例えば、図２１Ａに示すように、線形画素１００の取扱いキャリアを正孔とした場合、対数画素３００の取扱いキャリアは電子とする。
または、図２１Ｂに示すように、線形画素１００の取扱いキャリアを電子とした場合、対数画素３００の取扱いキャリアは正孔とする。
フォトダイオード６１（または３０１）は、上記したように、ｎ領域とｐ領域とから構成されている。このことを換言すると、フォトダイオードは、第１の半導体領域と第２の半導体領域とから構成され、第１の半導体領域と第２の半導体領域は、互いに異なる導電型とされている。
対数画素３００と線形画素１００が、互いに扱うキャリアが異なる構成とする場合、例えば、以下のような構成が考えられる。線形画素１００のフォトダイオード６１の第１の半導体領域の導電型をＰ型で形成した場合、第２の半導体領域は、第１の半導体領域の反導電型であるＮ型で形成される。このように線形画素１００のフォトダイオード６１を形成した場合、対数画素３００のフォトダイオード３０１の第１の半導体領域に該当する第３の半導体領域はＮ型で形成され、第２の半導体領域に該当する第４の半導体領域はＰ型で形成される。
また例えば、線形画素１００のフォトダイオード６１の第１の半導体領域の導電型をＮ型で形成した場合、第２の半導体領域は、第１の半導体領域の反導電型であるＰ型で形成される。このように線形画素１００のフォトダイオード６１を形成した場合、対数画素３００のフォトダイオード３０１の第３の半導体領域はＰ型で形成され、第４の半導体領域はＮ型で形成される。
このように、線形画素１００のフォトダイオード６１に含まれる第１の半導体領域と、対数画素３００のフォトダイオード３０１に含まれる第１の半導体領域は、反導電型の関係に形成される。
このように、対数画素３００と線形画素１００を隣接して配置する場合、互いに扱うキャリアが異なる構成とすることで、対数画素３００のブルーミングにより線形画素１００の信号が破壊されることを防ぐことが可能となる。
以上のように、本技術によれば、太陽電池モードの対数画素と線形画素（蓄積型ＣＭＯＳイメージセンサ）を、空間分割で組み合わせた場合においても、ブルーミングが互いの撮像特性に悪影響を及ぼす懸念がなくなる。
また本技術によれば、対数画素において、対数領域が始まるまでの時間を短縮することが可能となり、蓄積型ＣＭＯＳイメージセンサ（線形画素）のフレームレートを犠牲にする必要がなくなる。よって、対数画素と線形画素を用いた撮像装置においても、フレームレートを向上させた撮像処理を行うことが可能となる。
＜電子機器の構成＞
上記した対数画素や線形画素で構成される撮像素子は、デジタルスチルカメラやビデオカメラ等の撮像装置や、携帯電話機などの撮像機能を有する携帯端末装置や、画像読取部に撮像装置を用いる複写機など、画像取込部（光電変換部）に撮像素子を用いる電子機器全般に対して適用可能である。
図２２は、本技術に係る電子機器、例えば撮像装置の構成の一例を示すブロック図である。図２２に示すように、本技術に係る撮像装置１０００は、レンズ群１００１等を含む光学系、撮像素子（撮像デバイス）１００２、ＤＳＰ回路１００３、フレームメモリ１００４、表示装置１００５、記録装置１００６、操作系１００７および電源系１００８等を有する。そして、ＤＳＰ回路１００３、フレームメモリ１００４、表示装置１００５、記録装置１００６、操作系１００７および電源系１００８がバスライン１００９を介して相互に接続されている。
レンズ群１００１は、被写体からの入射光（像光）を取り込んで撮像素子１００２の撮像面上に結像する。撮像素子１００２は、レンズ群１００１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。
表示装置１００５は、液晶表示装置や有機ＥＬ（ｅｌｅｃｔｒｏ ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置等のパネル型表示装置からなり、撮像素子１００２で撮像された動画または静止画を表示する。記録装置１００６は、撮像素子１００２で撮像された動画または静止画を、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｋ）、ＨＤＤ（Ｈａｒｄ ｄｉｓｋ ｄｒｉｖｅ）等の記録媒体に記録する。
操作系１００７は、ユーザによる操作の下に、本撮像装置が持つ様々な機能について操作指令を発する。電源系１００８は、ＤＳＰ回路１００３、フレームメモリ１００４、表示装置１００５、記録装置１００６および操作系１００７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
上記の構成の撮像装置は、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置として用いることができる。そして、当該撮像装置において、撮像素子１００２として、上述した対数画素や線形画素を用いることができる。
＜撮像装置の使用例＞
図２３は、上述の対数画素や線形画素で構成される撮像素子や撮像素子を含む電子機器を使用する使用例を示す図である。
上述した撮像素子は、例えば、以下のように、可視光や、赤外光、紫外光、Ｘ線等の光をセンシングする様々なケースに使用することができる。
・デジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、ＴＶや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
なお、本明細書において、システムとは、複数の装置により構成される装置全体を表すものである。
なお、本明細書に記載された効果はあくまで例示であって限定されるものではなく、また他の効果があってもよい。
なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
なお、本技術は以下のような構成も取ることができる。
（１）
光を受光するフォトダイオードと、
前記フォトダイオードの第１の半導体領域の電位を固定するウェルタップ部と、
前記フォトダイオードをリセットするリセット部と
を備え、
前記フォトダイオードの第２の半導体領域は光電流を対数圧縮したのと等価な電圧信号を出力する、対数特性を有する
撮像装置。
（２）
前記ウェルタップ部に供給される第１の電位は、前記リセット部に供給される第２の電位よりも小さいようにすることによって前記リセット部によるリセット動作時に前記フォトダイオードで生成される容量を充電する
前記（１）に記載の撮像装置。
（３）
前記フォトダイオードの第２の半導体領域と離間した位置に形成された第２の半導体領域の充電部をさらに備え、
電荷を供給するための信号線が前記充電部に接続された構成である
前記（１）に記載の撮像装置。
（４）
前記リセット部によるリセット動作後に所定の電位を印加することで前記フォトダイオードで生成される容量の充電を行う
前記（３）に記載の撮像装置。
（５）
前記充電部および前記ウェルタップ部は、中間電位を供給するための信号線がそれぞれ接続された構成である
前記（３）に記載の撮像装置。
（６）
前記ウェルタップ部は、前記リセット部によるリセット動作後の所定の時間、前記第１の半導体領域に対する前記中間電位をオフにすることで前記フォトダイオードで生成される容量の充電を行う
前記（５）に記載の撮像装置。
（７）
前記ウェルタップ部は、前記リセット部がリセット動作を行うときに、第１の電位を供給し、リセット動作を行っていないときに、第２の電位を供給するための信号線が接続された構成である
前記（１）に記載の撮像装置。
（８）
前記フォトダイオードからの出力は、２段増幅される
前記（１）乃至（７）のいずれかに記載の撮像装置。
（９）
前記フォトダイオードからの出力は、１段増幅される
前記（１）乃至（７）のいずれかに記載の撮像装置。
（１０）
前記フォトダイオードは、線形特性を有するフォトダイオードと隣接して配置される場合、前記線形特性を有するフォトダイオードが扱うキャリアとは異なるキャリアを扱う構成とされる
前記（１）乃至（９）のいずれかに記載の撮像装置。
（１１）
線形特性を有し、第１の半導体領域と前記第１の半導体領域の反導電体型である第２の半導体領域を有する第１のフォトダイオードと、
対数特性を有し、第３の半導体領域と前記第３の半導体領域の反導電体型である第４の半導体領域を有する第２のフォトダイオードと
を有し、
前記第１のフォトダイオードと前記第２のフォトダイオードは空間分割で配置され、
前記第１の半導体領域と前記第３の半導体領域は異なる反導電体型で構成される
撮像装置。
（１２）
光を受光するフォトダイオードと、
前記フォトダイオードの第１の半導体領域の電位を固定するウェルタップ部と、
前記フォトダイオードをリセットするリセット部と
を備える対数特性を有する撮像装置の駆動方法において、
前記リセット部によるリセット動作時に、前記リセット部に供給される電位よりも小さい電位を印加することにより、前記フォトダイオードで生成される容量の充電を行う
ステップを含む駆動方法。
（１３）
光を受光するフォトダイオードと、
前記フォトダイオードの第１の半導体領域の電位を固定するウェルタップ部と、
前記フォトダイオードをリセットするリセット部と
を備える対数特性を有する撮像装置の駆動方法において、
前記リセット部によるリセット動作後に、前記フォトダイオードを構成する第２の半導体領域と離間した位置に形成された第２の半導体領域の充電部に所定の電位を印加することで前記フォトダイオードで生成される容量の充電を行う
ステップを含む駆動方法。
（１４）
光を受光するフォトダイオードと、
前記フォトダイオードの第１の半導体領域の電位を固定するウェルタップ部と、
前記フォトダイオードをリセットするリセット部と
を備える対数特性を有する撮像装置の駆動方法において、
前記フォトダイオードを構成する第２の半導体領域と離間した位置に形成された第２の半導体領域の充電部に、中間電位を供給し、前記フォトダイオードを構成する第２の半導体領域と離間した位置に形成された第１の半導体領域に、リセット動作後の所定の時間以外は前記中間電位を供給し、リセット動作後の前記所定の時間は、前記中間電位をオフにする
ステップを含む駆動方法。
（１５）
光を受光するフォトダイオードと、
前記フォトダイオードの半導体領域の電位を固定するウェルタップ部と、
前記フォトダイオードをリセットするリセット部と
を備える対数特性を有する撮像装置の駆動方法において、
前記フォトダイオードを構成する半導体領域に、前記リセット部がリセット動作を行うときに、第１の電位を供給し、リセット動作を行っていないときに、第２の電位を供給する
ステップを含む駆動方法。
（１６）
光を受光するフォトダイオードと、
前記フォトダイオードの第１の半導体領域の電位を固定するウェルタップ部と、
前記フォトダイオードをリセットするリセット部と
を備え、
前記フォトダイオードの第２の半導体領域は光電流を対数圧縮したのと等価な電圧信号を出力する、対数特性を有する
を備える電子機器。
（１７）
線形特性を有し、第１の半導体領域と前記第１の半導体領域の反導電体型である第２の半導体領域を有する第１のフォトダイオードと、
対数特性を有し、第３の半導体領域と前記第３の半導体領域の反導電体型である第４の半導体領域を有する第２のフォトダイオードと
を有し、
前記第１のフォトダイオードと前記第２のフォトダイオードは空間分割で配置され、
前記第１の半導体領域と前記第３の半導体領域は異なる反導電体型で構成される
撮像装置と、
前記撮像装置から出力される信号に対して信号処理を行う信号処理部と
を備える電子機器。
当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。
３００ 対数画素
３０１ フォトダイオード
３０２ ｎ＋領域
４００ 対数画素
４０１ フォトダイオード
４０２ ｎ＋領域
４０３ ｐ＋領域
５００ 対数画素
５０１ フォトダイオード
５０２ ｎ＋領域
５０３ ｐ＋領域
６００ 対数画素
６０１ フォトダイオード
６０２ ｎ＋領域

Claims (10)

  1. 光を受光するフォトダイオードと、
    前記フォトダイオードの第１の半導体領域の電位を固定するウェルタップ部と、
    前記フォトダイオードをリセットするリセット部と、
    前記フォトダイオードの第２の半導体領域と離間した位置に形成された第２の半導体領域の充電部と
    を備え、
    電荷を供給するための信号線が接続された構成であり、
    前記フォトダイオードの第２の半導体領域は光電流を対数圧縮したのと等価な電圧信号を出力する、対数特性を有する
    撮像装置。
  2. 前記リセット部によるリセット動作後に所定の電位を印加することで前記フォトダイオードの前記第１の半導体領域と前記第２の半導体領域のジャンクションで構成される容量の充電を行う
    請求項１に記載の撮像装置。
  3. 前記充電部および前記ウェルタップ部は、中間電位を供給するための信号線がそれぞれ接続された構成である
    請求項１に記載の撮像装置。
  4. 前記ウェルタップ部は、前記リセット部によるリセット動作後の所定の時間、前記第１の半導体領域に対する前記中間電位をオフにすることで前記フォトダイオードの前記第１の半導体領域と第２の半導体領域のジャンクションで構成される容量の充電を行う
    請求項３に記載の撮像装置。
  5. 前記ウェルタップ部は、前記リセット部がリセット動作を行うときに、第１の電位を供給し、リセット動作を行っていないときに、第２の電位を供給するための信号線が接続された構成である
    請求項１に記載の撮像装置。
  6. 線形特性を有し、第１の半導体領域と前記第１の半導体領域の反導電体型である第２の半導体領域を有する第１のフォトダイオードと、
    対数特性を有し、第３の半導体領域と前記第３の半導体領域の反導電体型である第４の半導体領域を有する第２のフォトダイオードと
    を有し、
    前記第１のフォトダイオードと前記第２のフォトダイオードは空間分割で配置され、
    前記第１の半導体領域と前記第３の半導体領域は異なる反導電体型で構成される
    撮像装置。
  7. 光を受光するフォトダイオードと、
    前記フォトダイオードの第１の半導体領域の電位を固定するウェルタップ部と、
    前記フォトダイオードをリセットするリセット部と
    を備える対数特性を有する撮像装置の駆動方法において、
    前記リセット部によるリセット動作後に、前記フォトダイオードを構成する第２の半導体領域と離間した位置に形成された第２の半導体領域の充電部に所定の電位を印加することで前記フォトダイオードの前記第１の半導体領域と前記第２の半導体領域のジャンクションで構成される容量の充電を行う
    ステップを含む駆動方法。
  8. 光を受光するフォトダイオードと、
    前記フォトダイオードの第１の半導体領域の電位を固定するウェルタップ部と、
    前記フォトダイオードをリセットするリセット部と
    を備える対数特性を有する撮像装置の駆動方法において、
    前記フォトダイオードを構成する第２の半導体領域と離間した位置に形成された第２の半導体領域の充電部に、中間電位を供給し、前記フォトダイオードを構成する第２の半導体領域と離間した位置に形成された第１の半導体領域に、リセット動作後の所定の時間以外は前記中間電位を供給し、リセット動作後の前記所定の時間は、前記中間電位をオフにする
    ステップを含む駆動方法。
  9. 光を受光するフォトダイオードと、
    前記フォトダイオードの第１の半導体領域の電位を固定するウェルタップ部と、
    前記フォトダイオードをリセットするリセット部と、
    前記フォトダイオードの第２の半導体領域と離間した位置に形成された第２の半導体領域の充電部と
    を備え、
    電荷を供給するための信号線が接続された構成であり、
    前記フォトダイオードの第２の半導体領域は光電流を対数圧縮したのと等価な電圧信号を出力する、対数特性を有する
    撮像装置と、
    前記撮像装置から出力される信号に対して信号処理を行う信号処理部と
    を備える電子機器。
  10. 線形特性を有し、第１の半導体領域と前記第１の半導体領域の反導電体型である第２の半導体領域を有する第１のフォトダイオードと、
    対数特性を有し、第３の半導体領域と前記第３の半導体領域の反導電体型である第４の半導体領域を有する第２のフォトダイオードと
    を有し、
    前記第１のフォトダイオードと前記第２のフォトダイオードは空間分割で配置され、
    前記第１の半導体領域と前記第３の半導体領域は異なる反導電体型で構成される
    撮像装置と、
    前記撮像装置から出力される信号に対して信号処理を行う信号処理部と
    を備える電子機器。
JP2017528860A 2014-12-11 2015-11-27 撮像装置、駆動方法、電子機器 Expired - Fee Related JP6743011B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201462090741P 2014-12-11 2014-12-11
US62/090,741 2014-12-11
PCT/JP2015/005906 WO2016092762A2 (en) 2014-12-11 2015-11-27 Imaging apparatus, drive method, and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2018501708A JP2018501708A (ja) 2018-01-18
JP6743011B2 true JP6743011B2 (ja) 2020-08-19

Family

ID=55024198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017528860A Expired - Fee Related JP6743011B2 (ja) 2014-12-11 2015-11-27 撮像装置、駆動方法、電子機器

Country Status (4)

Country Link
US (1) US10412329B2 (ja)
JP (1) JP6743011B2 (ja)
CN (1) CN107005666B (ja)
WO (1) WO2016092762A2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9735188B2 (en) * 2015-01-15 2017-08-15 Hoon Kim Image sensor with solar cell function
JP2017098698A (ja) 2015-11-20 2017-06-01 セイコーエプソン株式会社 撮像装置、電子機器および撮像方法
US10687003B2 (en) * 2016-08-04 2020-06-16 Omnivision Technologies, Inc. Linear-logarithmic image sensor
JP7027175B2 (ja) * 2018-01-16 2022-03-01 キヤノン株式会社 半導体装置および機器
FR3084553B1 (fr) * 2018-07-30 2020-09-04 New Imaging Tech Capteur optique
JP7282500B2 (ja) * 2018-10-19 2023-05-29 キヤノン株式会社 半導体装置、機器、半導体装置の製造方法
WO2020121724A1 (ja) * 2018-12-11 2020-06-18 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
JP2020188386A (ja) * 2019-05-15 2020-11-19 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
US11196947B2 (en) * 2019-09-17 2021-12-07 New Imaging Technologies Optical sensor
WO2022110135A1 (en) * 2020-11-30 2022-06-02 Huawei Technologies Co., Ltd. A solid-state imaging device having a high dynamic range

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11261046A (ja) * 1998-03-12 1999-09-24 Canon Inc 固体撮像装置
US6999122B1 (en) 1999-07-22 2006-02-14 Minolta Co., Ltd. Solid-state logarithmic image sensing device
JP3725007B2 (ja) * 2000-06-06 2005-12-07 シャープ株式会社 対数変換型画素構造およびそれを用いた固体撮像装置
JP4185771B2 (ja) * 2002-12-27 2008-11-26 シャープ株式会社 固体撮像装置
JP2008263546A (ja) * 2007-04-13 2008-10-30 Konica Minolta Holdings Inc 固体撮像装置、固体撮像装置の駆動方法、及びこれを用いた撮像システム
FR2920590B1 (fr) 2007-08-28 2009-11-20 New Imaging Technologies Sas Pixel actif cmos a tres grande dynamique de fonctionnement
JP5422362B2 (ja) * 2009-12-15 2014-02-19 株式会社東芝 固体撮像装置
US8836835B2 (en) * 2010-10-04 2014-09-16 International Business Machines Corporation Pixel sensor cell with hold node for leakage cancellation and methods of manufacture and design structure
CN102185592B (zh) * 2011-01-27 2013-07-17 电子科技大学 一种电平位移电路
JP2013058960A (ja) 2011-09-09 2013-03-28 Konica Minolta Advanced Layers Inc 固体撮像装置
JP2013118595A (ja) 2011-12-05 2013-06-13 Konica Minolta Advanced Layers Inc 固体撮像装置
JP2013187728A (ja) 2012-03-08 2013-09-19 Konica Minolta Inc 固体撮像装置
JP2013187727A (ja) 2012-03-08 2013-09-19 Konica Minolta Inc 固体撮像装置
KR20130140445A (ko) * 2012-06-14 2013-12-24 삼성디스플레이 주식회사 표시장치, 전원제어장치 및 그 구동 방법
FR2997596B1 (fr) * 2012-10-26 2015-12-04 New Imaging Technologies Sas Structure d'un pixel actif de type cmos
US9426395B2 (en) * 2014-03-25 2016-08-23 Samsung Electronics Co., Ltd. Methods of calibrating knee-point and logarithmic slope in linear-logarithmic image sensors
KR102182870B1 (ko) * 2014-04-08 2020-11-25 삼성전자주식회사 선형-로그형 이미지 센서 및 이를 포함하는 전자 기기

Also Published As

Publication number Publication date
CN107005666A (zh) 2017-08-01
WO2016092762A2 (en) 2016-06-16
JP2018501708A (ja) 2018-01-18
US20170359537A1 (en) 2017-12-14
US10412329B2 (en) 2019-09-10
CN107005666B (zh) 2020-08-18
WO2016092762A3 (en) 2016-08-04

Similar Documents

Publication Publication Date Title
JP6743011B2 (ja) 撮像装置、駆動方法、電子機器
JP5251736B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および電子機器
US9749557B2 (en) Solid-state image pickup device in which charges overflowing a memory during a charge transfer period are directed to a floating diffusion and method of driving same
JP5458582B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および電子機器
JP5552858B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
WO2016147885A1 (ja) 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
JP5516960B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、および、電子機器
US8785834B2 (en) Solid-state image sensor, control method for the same, and electronic device
WO2017169216A1 (ja) 固体撮像素子、固体撮像素子の駆動方法、及び、電子機器
JP6694605B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
JP5601001B2 (ja) 固体撮像素子および駆動方法、並びに電子機器
JP2017084892A (ja) 撮像装置
JP6120091B2 (ja) 固体撮像素子および駆動方法、並びに電子機器
WO2017169885A1 (ja) 撮像装置、駆動方法、および、電子機器
JP2010213140A (ja) 固体撮像装置、固体撮像装置の駆動方法および電子機器
TW201340708A (zh) 固體攝像裝置及電子機器
US9794497B2 (en) Solid-state imaging device controlling read-out of signals from pixels in first and second areas
WO2016158483A1 (ja) 固体撮像素子、駆動方法、および電子機器
JP2015023250A (ja) 固体撮像素子及びその駆動方法、並びに電子機器
JP2013225734A (ja) 固体撮像装置および電子機器
JP2017175345A (ja) 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
WO2020022120A1 (ja) ストリーキング補正回路、撮像装置、及び、電子機器
CN107251544B (zh) 固态成像装置、驱动方法和电子设备
JP6740230B2 (ja) 固体撮像装置および電子機器
JP2013197697A (ja) 固体撮像装置及び電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200630

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200729

R150 Certificate of patent or registration of utility model

Ref document number: 6743011

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees