JP5601001B2 - 固体撮像素子および駆動方法、並びに電子機器 - Google Patents

Description

本発明は固体撮像素子および駆動方法、並びに電子機器に関し、特に、よりカップリングノイズを低減できるようにした固体撮像素子および駆動方法、並びに電子機器に関する。

従来、フォトダイオード、浮遊拡散領域、および転送ゲートを有する単位画素を、複数備える固体撮像素子が知られている。

このような固体撮像素子に備えられる単位画素では、図１に示すように、画像の撮像時に、被写体からの光がフォトダイオード１１により受光されて、フォトダイオード１１に電荷が蓄積される。そして、フォトダイオード１１に接続された転送ゲート１２に転送パルス（電圧）が印加されると、フォトダイオード１１に蓄積された電荷は、転送ゲート１２を介して浮遊拡散領域１３に転送されて電圧に変換される。

また、垂直信号線１４に接続された選択トランジスタ１５に選択パルス（電圧）が印加されると、浮遊拡散領域１３の電圧が信号レベルとして、増幅トランジスタ１６、選択トランジスタ１５、および垂直信号線１４を介して読み出される。

さらに、その後、選択パルスが印加されたままの状態で、リセットトランジスタ１７にリセットパルス（電圧）が印加されると、浮遊拡散領域１３の電圧が所定電圧Ｖｒにリセットされる。そして、リセット後の浮遊拡散領域１３の電圧がリセットレベルとして、増幅トランジスタ１６から垂直信号線１４を介して読み出される。

このようにして信号レベルとリセットレベルが読み出されると、読み出された信号レベルとリセットレベルの差分が算出され、得られた差分が、１画素分の画素信号とされる。なお、浮遊拡散領域１３で電荷を保持する必要がない場合には、信号レベルの読み出しの前に、リセットレベルの読み出しを予め行なっておくことが可能である。

一般的に、固体撮像素子では、画素信号の読み出し時に、増幅トランジスタの閾値ばらつきなどのノイズを除去することを目的として、信号レベルとリセットレベルの差分を求めて画素信号とする相関二重サンプリングが行なわれる。

このとき、リセットレベルの読み出しと、信号レベルの読み出しとは、同一のリセットトランジスタ、増幅トランジスタ、垂直信号線を介して行なわれるため、トランジスタの閾値ばらつき等の固定パターンノイズを除去することができる。

ところで、固体撮像素子には、グローバルシャッタ（グローバル露光）と呼ばれる機能を有するものもある（例えば、特許文献１および特許文献２参照）。このような固体撮像素子では、全単位画素により同時に露光が行なわれ、全単位画素で同時に、フォトダイオードの電荷が浮遊拡散領域に転送され、浮遊拡散領域で電荷が保持された状態から、順次浮遊拡散領域から画素信号が読み出される。

グローバルシャッタ機能を有する固体撮像素子では、全単位画素一括での電荷の転送時、または露光開始時などに、浮遊拡散領域が一旦リセットされており、画素信号を読み出すタイミングでは、既に浮遊拡散領域に電荷が蓄積されている。したがって、増幅トランジスタの閾値ばらつき等の固定パターンノイズを除去するには、信号レベルを読み出した後、浮遊拡散領域を所定電圧にリセットし、リセットレベルを読み出す必要がある。

例えば、図２に示すように、固体撮像素子の受光面において、（ｉ−１）行目に配置された単位画素と、ｉ行目に配置された単位画素から順番に画素信号を読み出すとする。

なお、図２において、横方向は時間を示しており、ＳＥＬ_ｉ−１およびＲＳＴ_ｉ−１は、（ｉ−１）行目の単位画素の選択トランジスタに印加される選択パルスの電圧、およびリセットトランジスタに印加されるリセットパルスの電圧を示している。また、ＴＲＧ_ｉ−１およびＦＤ_ｉ−１は、（ｉ−１）行目の単位画素の転送ゲートに印加される転送パルスの電圧、および浮遊拡散領域の電圧を示している。

同様に、ＳＥＬ_ｉ、ＲＳＴ_ｉ、ＴＲＧ_ｉ、およびＦＤ_ｉは、ｉ行目の単位画素の選択パルスの電圧、リセットパルスの電圧、転送パルスの電圧、および浮遊拡散領域の電圧を示している。さらに、Ｖ_ｏｕｔは、（ｉ−１）行目およびｉ行目の単位画素、より詳細には選択トランジスタに接続された垂直信号線の電圧を示している。

まず、固体撮像素子では、期間ＴＭ１１において、全画素同時電子シャッタ動作が行なわれて、全ての単位画素において同時に露光が開始される。

すなわち、各単位画素のリセットパルスの電圧ＲＳＴ_ｉ−１と電圧ＲＳＴ_ｉ、および転送パルスの電圧ＴＲＧ_ｉ−１と電圧ＴＲＧ_ｉが立ち上げられ、フォトダイオードおよび浮遊拡散領域がリセットされる。このとき、画素信号の読み出しは行われないので、各単位画素の選択パルスの電圧ＳＥＬ_ｉ−１および電圧ＳＥＬ_ｉはローとされる。

なお、以下、リセットトランジスタに電圧が印加されて、電圧ＲＳＴ_ｉ−１または電圧ＲＳＴ_ｉがハイとされることを、リセットトランジスタのリセットパルスが活性化されるとも称する。同様に、転送ゲートに電圧が印加されて、電圧ＴＲＧ_ｉ−１または電圧ＴＲＧ_ｉがハイとされることを、転送ゲートの転送パルスが活性化されるとも称する。

全画素同時電子シャッタ動作がされると、期間ＴＭ１２において全ての単位画素で露光が行なわれる。期間ＴＭ１２においては、露光開始から一定時間経過後、（ｉ−１）行目およびｉ行目の単位画素でリセットパルスが活性化されて、浮遊拡散領域がリセットされる。そして、その後、全単位画素の転送パルスが活性化され、各単位画素でフォトダイオードから浮遊拡散領域への電荷の転送が行われる。

例えば、（ｉ−１）行目の単位画素では、リセットパルスの活性化により、浮遊拡散領域の電圧ＦＤ_ｉ−１は、ＶＦＤ１_ｉ−１’にリセットされた後、フォトダイオードからの電荷の転送によりＶＦＤ１_ｉ−１となる。

さらに、期間ＴＭ１２後の期間ＴＭ１３においては、各単位画素から、順次、画素信号、つまり信号レベルとリセットレベルの読み出しが行なわれる。

まず、（ｉ−１）行目の単位画素の選択トランジスタに電圧が印加されて、電圧ＳＥＬ_ｉ−１がローからハイとされ、（ｉ−１）行目の浮遊拡散領域の電圧ＦＤ_ｉ−１＝ＶＦＤ１_ｉ−１の信号レベルの読み出しが行なわれる。これにより、垂直信号線の電圧Ｖ_ｏｕｔはＶ_ｓｉｇ_ｉ−１となり、この電圧Ｖ_ｓｉｇ_ｉ−１が期間ＲＤ１１において、（ｉ−１）行目の単位画素の信号レベルとして読み出される。

また、期間ＲＤ１１後、（ｉ−１）行目の単位画素のリセットパルスが活性化されて、浮遊拡散領域が電圧ＦＤ_ｉ−１＝ＶＦＤ２_ｉ−１にリセットされると、垂直信号線の電圧Ｖ_ｏｕｔは立ち上がってＶ_ｒｓｔ_ｉ−１となる。そして、この電圧Ｖ_ｒｓｔ_ｉ−１が期間ＲＤ１２において、（ｉ−１）行目の単位画素のリセットレベルとして読み出され、このようにして得られた信号レベルとリセットレベルの差分が画素信号として出力される。

（ｉ−１）行目の単位画素での画素信号の読み出しが終了すると、（ｉ−１）行目の単位画素の選択トランジスタの電圧ＳＥＬ_ｉ−１がハイからローとされ、続いて、次のｉ行目の単位画素からの画素信号の読み出しが行なわれる。

すなわち、ｉ行目の単位画素の選択トランジスタに電圧が印加されて、ｉ行目の浮遊拡散領域の電圧ＦＤ_ｉ＝ＶＦＤ１_ｉの信号レベルが読み出される。すなわち、選択トランジスタへの電圧の印加により、垂直信号線の電圧Ｖ_ｏｕｔはＶ_ｓｉｇ_ｉとなり、この電圧Ｖ_ｓｉｇ_ｉが期間ＲＤ１３において、ｉ行目の単位画素の信号レベルとして読み出される。

その後、ｉ行目の単位画素のリセットパルスにより浮遊拡散領域が電圧ＦＤ_ｉ＝ＶＦＤ２_ｉにリセットされると、垂直信号線の電圧Ｖ_ｏｕｔは立ち上がってＶ_ｒｓｔ_ｉとなる。そして、この電圧Ｖ_ｒｓｔ_ｉが期間ＲＤ１４において、ｉ行目の単位画素のリセットレベルとして読み出される。

このような画素信号の読み出しでは、信号レベルとリセットレベルとが同一経路で読み出されて差分が算出されるため、増幅トランジスタの閾値ばらつきなどの固定パターンノイズを除去することができる。

特開２００１−２３８１３２号公報

特開２００９−２６８０８３号公報

上述した浮遊拡散領域で電荷を保持する方式は、例えば少数素子小面積での全画素一括露光を実現可能とする有用な方式である。しかしながら、浮遊拡散領域で電荷を保持する方式の固体撮像素子では、固定パターンノイズを除去することはできるが、浮遊拡散領域が他の信号線等から受けるカップリングノイズを除去することはできなかった。

例えば、図３に示すように、フォトダイオードから浮遊拡散領域への電荷の転送のための浮遊拡散領域のリセット時には、選択トランジスタの選択パルスの電圧ＳＥＬ_ｉはローとされる。これに対して、信号レベル読み出し後、リセットレベルを読み出すための浮遊拡散領域のリセット時には、選択パルスの電圧ＳＥＬ_ｉはハイとなっている。

なお、図３において、横方向は時間を示しており、ＳＥＬ_ｉ、ＲＳＴ_ｉ、ＦＤ_ｉ、およびＶ_ｏｕｔは、単位画素の選択パルスの電圧、リセットパルスの電圧、浮遊拡散領域の電圧、および垂直信号線の電圧を示している。また、図３では、説明を分かり易くするため、信号電荷は暗時信号とされている。すなわち、実質的にフォトダイオードから浮遊拡散領域への電荷の転送は行なわれないものとする。

まず、信号レベルの読み出し前に、浮遊拡散領域のリセットのため、リセットパルスＲＳＴ１がリセットトランジスタに与えられると、浮遊拡散領域の電圧ＦＤ_ｉはVfd1’となる。その後、信号レベルの読み出しのため、選択パルスの電圧ＳＥＬ_ｉをローからハイに遷移させると、垂直信号線の電圧Ｖ_ｏｕｔは、０ＶからVsig0まで遷移しようとする。

浮遊拡散領域は増幅トランジスタのゲートに接続され、垂直信号線は増幅トランジスタのソースに接続されているため、電圧Ｖ_ｏｕｔが０ＶからVsig0に遷移すると、カップリングフィードスルーにより、浮遊拡散領域の電圧は変調を受け、Vfd1’からVfd1へと変化する。すると、垂直信号線の電圧Ｖ_ｏｕｔはVsig0ではなく、最終的に浮遊拡散領域の電圧ＦＤ_ｉ＝Vfd1から定まる電圧Vsigに持ち上げられ、期間ＲＤ２１に電圧Ｖ_ｏｕｔ＝Vsigが信号レベルとして読み出される。

一方、信号レベル読み出し後、リセットレベル読み出しのため、リセットパルスＲＳＴ２がリセットトランジスタに与えられると、浮遊拡散領域はリセットされ、浮遊拡散領域の電圧ＦＤ_ｉはVfd1からVfd2に遷移し、垂直信号線の電圧Ｖ_ｏｕｔはVsigからVrstとなる。そして、期間ＲＤ２２において、垂直信号線の電圧Ｖ_ｏｕｔ＝Vrstがリセットレベルとして読み出される。なお、リセットパルスＲＳＴ２の印加時において、選択パルスの電圧ＳＥＬ_ｉはハイのままであるため、垂直信号線の電圧Ｖ_ｏｕｔのカップリングによる遷移はなく、浮遊拡散領域の電圧はVfd2から変調を受けない。

ここで、読み出された信号レベルVsigとリセットレベルVrstとを比較してみる。以上においては、浮遊拡散領域への電荷の転送が実質的にされない暗時信号と仮定したので、本来、読み出された信号レベルVsigとリセットレベルVrstとは等しくなるべきである。

図３の例では、リセットパルスＲＳＴ１の印加時には、選択パルスはローであったが、リセットパルスＲＳＴ２の印加前に、選択パルスがハイとされている。そのため、リセットパルスＲＳＴ１によるリセット後の浮遊拡散領域が、選択パルスのレベルの遷移に伴う垂直信号線の電圧Ｖ_ｏｕｔからのカップリングを受ける。

これに対して、リセットパルスＲＳＴ２の印加後は、継続して選択パルスはハイのままであるため、リセットパルスＲＳＴ２によるリセット後の浮遊拡散領域は、垂直信号線の電圧Ｖ_ｏｕｔからのカップリングを受けない。

その結果、本来等しくなるはずの信号レベルVsigとリセットレベルVrstとに△Vcupだけ差が生じてしまい、この差分△Vcupがノイズとなる。このようにして生じたノイズは、特にカップリングノイズと呼ばれている。

このカップリングノイズは、浮遊拡散領域と垂直信号線との間に限らず、例えば、浮遊拡散領域と、ブルーミング防止用のオーバーフローゲートとの間など、浮遊拡散領域と寄生容量を持つような全ての部位との間において発生する。また、カップリングノイズは、浮遊拡散領域のリセットごとに異なる大きさとなり、その大きさは、他の素子を駆動する駆動信号の状態によっても変化する。

以上のように、浮遊拡散領域で電荷を保持する固体撮像素子では、浮遊拡散領域が他の信号線等から受けるカップリングで生じたカップリングノイズを、画素信号から除去することはできなかった。

本発明は、このような状況に鑑みてなされたものであり、画素信号に含まれるカップリングノイズをより低減させることができるようにするものである。

本発明の第１の側面の固体撮像素子は、入射した光を電荷に変換する光電変換部と、前記光電変換部で得られた電荷に対応する信号電圧を保持する電荷保持部とを有する複数の単位画素からなる固体撮像素子であって、前記光電変換部で得られた電荷に対応する前記信号電圧を、信号レベルとして前記電荷保持部から読み出した後、所定の電圧にリセットされたときの電圧を前記電荷保持部からリセットレベルとして読み出して、前記信号レベルと前記リセットレベルの差分を算出して画素信号を生成する読み出し手段と、前記単位画素に供給される、前記画素信号を読み出す前記単位画素を選択するための選択パルスであって、前記電荷保持部において生じるカップリングに影響を与える選択パルスの状態が、前記光電変換部から前記電荷保持部への電荷の転送の直前における前記電荷保持部の第１のリセット時と、前記リセットレベル読み出し直前の前記電荷保持部の第２のリセット時とで同じ状態となり、かつ前記信号レベル読み出し時と、前記リセットレベル読み出し時における前記選択パルスの状態が同じとなるように、前記選択パルスの前記単位画素への供給を制御し、前記単位画素に供給される、前記単位画素に設けられ、前記光電変換部に蓄積された電荷を排出する電荷排出部を駆動する制御パルスであって、前記電荷保持部において生じるカップリングに影響を与える制御パルスの状態が、前記第１のリセット時と、前記第２のリセット時とで同じ状態となり、かつ前記信号レベル読み出し時と、前記リセットレベル読み出し時における前記制御パルスの状態が同じとなるように、前記制御パルスの前記単位画素への供給をさらに制御する制御手段とを備える。

前記読み出し手段に接続された、前記電荷保持部から前記信号レベルおよび前記リセットレベルを読み出すための信号線には、所定の電圧を印加することができる。

前記制御手段には、前記第１のリセットが、所定方向に並ぶ前記単位画素からなる複数の画素行において同時に行なわれるように、前記複数の画素行を構成する前記単位画素を制御させることができる。

前記制御手段には、所定方向に並ぶ前記単位画素からなる複数の画素行において、前記光電変換部から前記電荷保持部への電荷の転送が同時に行なわれるように、前記複数の画素行を構成する前記単位画素を制御させることができる。

前記制御手段には、前記選択パルスを出力し、前記選択パルスをオンさせる第１のトランジスタと、前記選択パルスをオフさせる第２のトランジスタとを有する出力手段を設け、前記第１のトランジスタと前記第２のトランジスタの駆動タイミングがずれるように前記出力手段を制御させることができる。

前記出力手段には、前記第１のトランジスタに接続される電源のゆれ、および前記第２のトランジスタに接続される電源のゆれを抑制する電流リミッタをさらに設けることができる。

前記電流リミッタを構成する第３のトランジスタのゲートを、スイッチまたは抵抗により所定電圧のバイアス線と接続し、前記ゲートと、前記第１のトランジスタまたは前記第２のトランジスタのソースとの間に電気容量を持たせることで、前記第３のトランジスタを流れる電流が一定となるようにすることができる。

前記制御手段には、複数の前記画素行を同時に駆動する場合、前記電流リミッタが動作し、単一の前記画素行のみを駆動する場合、前記電流リミッタが動作しないように、前記電流リミッタを制御させることができる。

本発明の第１の側面の駆動方法は、入射した光を電荷に変換する光電変換部と、前記光電変換部で得られた電荷に対応する信号電圧を保持する電荷保持部とを有する複数の単位画素からなる固体撮像素子の駆動方法であって、前記光電変換部で得られた電荷に対応する前記信号電圧を、信号レベルとして前記電荷保持部から読み出した後、所定の電圧にリセットされたときの電圧を前記電荷保持部からリセットレベルとして読み出して、前記信号レベルと前記リセットレベルの差分を算出して画素信号を生成する読み出しステップと、前記単位画素に供給される、前記画素信号を読み出す前記単位画素を選択するための選択パルスであって、前記電荷保持部において生じるカップリングに影響を与える選択パルスの状態が、前記光電変換部から前記電荷保持部への電荷の転送の直前における前記電荷保持部の第１のリセット時と、前記リセットレベル読み出し直前の前記電荷保持部の第２のリセット時とで同じ状態となり、かつ前記信号レベル読み出し時と、前記リセットレベル読み出し時における前記選択パルスの状態が同じとなるように、前記選択パルスの前記単位画素への供給を制御し、前記単位画素に供給される、前記単位画素に設けられ、前記光電変換部に蓄積された電荷を排出する電荷排出部を駆動する制御パルスであって、前記電荷保持部において生じるカップリングに影響を与える制御パルスの状態が、前記第１のリセット時と、前記第２のリセット時とで同じ状態となり、かつ前記信号レベル読み出し時と、前記リセットレベル読み出し時における前記制御パルスの状態が同じとなるように、前記制御パルスの前記単位画素への供給をさらに制御する制御ステップとを含む。

前記読み出し手段に接続された、前記電荷保持部から前記信号レベルおよび前記リセットレベルを読み出すための信号線には、所定の電圧を印加することができる。

前記第１のリセットが、所定方向に並ぶ前記単位画素からなる複数の画素行において同時に行なわれるように、前記複数の画素行を構成する前記単位画素が制御されるようにすることができる。

所定方向に並ぶ前記単位画素からなる複数の画素行において、前記光電変換部から前記電荷保持部への電荷の転送が同時に行なわれるように、前記複数の画素行を構成する前記単位画素を制御することができる。

本発明の第１の側面においては、入射した光を電荷に変換する光電変換部と、前記光電変換部で得られた電荷に対応する信号電圧を保持する電荷保持部とを有する複数の単位画素からなる固体撮像素子において、前記光電変換部で得られた電荷に対応する前記信号電圧が、信号レベルとして前記電荷保持部から読み出された後、所定の電圧にリセットされたときの電圧が前記電荷保持部からリセットレベルとして読み出されて、前記信号レベルと前記リセットレベルの差分が算出されて画素信号が生成される。また、前記単位画素に供給される、前記画素信号を読み出す前記単位画素を選択するための選択パルスであって、前記電荷保持部において生じるカップリングに影響を与える選択パルスの状態が、前記光電変換部から前記電荷保持部への電荷の転送の直前における前記電荷保持部の第１のリセット時と、前記リセットレベル読み出し直前の前記電荷保持部の第２のリセット時とで同じ状態となり、かつ前記信号レベル読み出し時と、前記リセットレベル読み出し時における前記選択パルスの状態が同じとなるように、前記選択パルスの前記単位画素への供給が制御され、前記単位画素に供給される、前記単位画素に設けられ、前記光電変換部に蓄積された電荷を排出する電荷排出部を駆動する制御パルスであって、前記電荷保持部において生じるカップリングに影響を与える制御パルスの状態が、前記第１のリセット時と、前記第２のリセット時とで同じ状態となり、かつ前記信号レベル読み出し時と、前記リセットレベル読み出し時における前記制御パルスの状態が同じとなるように、前記制御パルスの前記単位画素への供給がさらに制御される。

本発明の第２の側面の電子機器は、入射した光を電荷に変換する光電変換部と、前記光電変換部で得られた電荷に対応する信号電圧を保持する電荷保持部とを有する複数の単位画素を備える電子機器であって、前記光電変換部で得られた電荷に対応する前記信号電圧を、信号レベルとして前記電荷保持部から読み出した後、所定の電圧にリセットされたときの電圧を前記電荷保持部からリセットレベルとして読み出して、前記信号レベルと前記リセットレベルの差分を算出して画素信号を生成する読み出し手段と、前記単位画素に供給される、前記画素信号を読み出す前記単位画素を選択するための選択パルスであって、前記電荷保持部において生じるカップリングに影響を与える選択パルスの状態が、前記光電変換部から前記電荷保持部への電荷の転送の直前における前記電荷保持部の第１のリセット時と、前記リセットレベル読み出し直前の前記電荷保持部の第２のリセット時とで同じ状態となり、かつ前記信号レベル読み出し時と、前記リセットレベル読み出し時における前記選択パルスの状態が同じとなるように、前記選択パルスの前記単位画素への供給を制御し、前記単位画素に供給される、前記単位画素に設けられ、前記光電変換部に蓄積された電荷を排出する電荷排出部を駆動する制御パルスであって、前記電荷保持部において生じるカップリングに影響を与える制御パルスの状態が、前記第１のリセット時と、前記第２のリセット時とで同じ状態となり、かつ前記信号レベル読み出し時と、前記リセットレベル読み出し時における前記制御パルスの状態が同じとなるように、前記制御パルスの前記単位画素への供給をさらに制御する制御手段とを備える。

本発明の第２の側面においては、入射した光を電荷に変換する光電変換部と、前記光電変換部で得られた電荷に対応する信号電圧を保持する電荷保持部とを有する複数の単位画素を備える電子機器において、前記光電変換部で得られた電荷に対応する前記信号電圧が、信号レベルとして前記電荷保持部から読み出された後、所定の電圧にリセットされたときの電圧が前記電荷保持部からリセットレベルとして読み出されて、前記信号レベルと前記リセットレベルの差分が算出されて画素信号が生成される。また、前記単位画素に供給される、前記画素信号を読み出す前記単位画素を選択するための選択パルスであって、前記電荷保持部において生じるカップリングに影響を与える選択パルスの状態が、前記光電変換部から前記電荷保持部への電荷の転送の直前における前記電荷保持部の第１のリセット時と、前記リセットレベル読み出し直前の前記電荷保持部の第２のリセット時とで同じ状態となり、かつ前記信号レベル読み出し時と、前記リセットレベル読み出し時における前記選択パルスの状態が同じとなるように、前記選択パルスの前記単位画素への供給が制御され、前記単位画素に供給される、前記単位画素に設けられ、前記光電変換部に蓄積された電荷を排出する電荷排出部を駆動する制御パルスであって、前記電荷保持部において生じるカップリングに影響を与える制御パルスの状態が、前記第１のリセット時と、前記第２のリセット時とで同じ状態となり、かつ前記信号レベル読み出し時と、前記リセットレベル読み出し時における前記制御パルスの状態が同じとなるように、前記制御パルスの前記単位画素への供給がさらに制御される。

本発明の第１の側面によれば、画素信号に含まれるカップリングノイズをより低減させることができる。また、本発明の第２の側面によれば、画素信号に含まれるカップリングノイズをより低減させることができる。

従来の単位画素の構成を示す図である。 従来の固体撮像素子の動作を説明する図である。 従来の固体撮像素子で発生するカップリングノイズを説明する図である。 本発明の概要について説明する図である。 本発明を適用した固体撮像素子の一実施の形態の構成例を示す図である。 単位画素の構成を示す図である。 固体撮像素子の動作を説明する図である。 撮像処理を説明するフローチャートである。 固体撮像素子の動作を説明する図である。 単位画素の他の構成例を示す図である。 固体撮像素子の動作を説明する図である。 固体撮像素子の動作を説明する図である。 垂直駆動部の構成例を示す図である。 ドライバの構成例を示す図である。 ドライバの動作について説明する図である。 ドライバの構成例を示す図である。 ドライバの動作について説明する図である。 ドライバの構成例を示す図である。 ドライバの動作について説明する図である。 単位画素のその他の第１の構成例を示す図である。 単位画素のその他の第２の構成例を示す図である。 単位画素のその他の第３の構成例を示す図である。 単位画素のその他の第４の構成例を示す図である。 単位画素のその他の第５の構成例を示す図である。 本発明を適用した電子機器の一実施の形態の構成例を示す図である。

以下、図面を参照して、本発明を適用した実施の形態について説明する。

〈本発明の概要〉
本発明を適用した固体撮像素子は、複数の単位画素を有しており、各単位画素には、フォトダイオード、転送ゲート、リセットトランジスタ、および浮遊拡散領域が少なくとも設けられている。また、固体撮像素子では、フォトダイオードで光を受光して得られた電荷が、転送ゲートを介して、電荷電圧変換部としての浮遊拡散領域に転送されて電圧に変換され、その電圧が相関二重サンプリングにより読み出される。

具体的には、図４に示すように、固体撮像素子の単位画素では、単位画素内の所定の素子に、その素子を駆動するための画素駆動信号が供給され、リセットトランジスタには、適宜、浮遊拡散領域をリセットするための電圧（リセットパルス）が供給される。なお、図中、横方向は時間を示しており、Ｃ１１およびＣ１２は、それぞれ画素駆動信号の波形とリセットパルスＲＳＴの波形を示している。

固体撮像素子では、単位画素の露光期間において、一旦、リセットトランジスタにリセットパルスＲＳＴ１１が印加され、浮遊拡散領域がリセットされる。そして、フォトダイオードから浮遊拡散領域に電荷が転送されて電圧に変換され、期間ＲＤ３１において、浮遊拡散領域の電圧が信号レベルとして読み出される。さらに、その後、リセットトランジスタにリセットパルスＲＳＴ１２が印加されて、浮遊拡散領域がリセットされ、期間ＲＤ３２において、リセット後の浮遊拡散領域の電圧がリセットレベルとして読み出される。

このとき、固体撮像素子は、浮遊拡散領域と、他の信号線や素子等の部位との間のカップリングに影響を与える画素駆動信号の状態を制御することにより、浮遊拡散領域と他の部位とのカップリングにより生じるカップリングノイズを低減させる。例えば、画素駆動信号は、選択トランジスタに印加される選択パルス、転送ゲートに印加される転送パルスなどとされる。

具体的には、画素駆動信号の波形Ｃ１１における、リセットパルスＲＳＴ１１の印加時と同じ時刻の部分Ｒ１の状態と、波形Ｃ１１における、リセットパルスＲＳＴ１２の印加時と同じ時刻の部分Ｒ２の状態とが同じとなるようにされる。

より詳細には、時刻ｔ１と時刻ｔ２における画素駆動信号の状態が同じ状態となるようにされる。ここで、時刻ｔ１は、リセットトランジスタにリセットパルスＲＳＴ１１が印加されて、リセットパルスＲＳＴが活性化された後、リセットパルスＲＳＴが非活性化される時刻である。換言すれば、リセットパルスＲＳＴの波形が立ち上がった後、立ち下がる瞬間の時刻である。

同様に、時刻ｔ２は、リセットトランジスタにリセットパルスＲＳＴ１２が印加されて、リセットパルスＲＳＴが活性化された後、リセットパルスＲＳＴが非活性化される時刻、つまりリセットパルスＲＳＴの波形が立ち上がった後、立ち下がる瞬間の時刻である。

なお、画素駆動信号の状態とは、例えば画素駆動信号のレベル（電圧）であり、時刻ｔ１と時刻ｔ２における画素駆動信号の電圧が等しくなるように、制御される。

さらに、時刻ｔ１と時刻ｔ２の画素駆動信号の状態に加えて、信号レベルが読み出される期間ＲＤ３１における画素駆動信号の部分Ｂ１の状態と、リセットレベルが読み出される期間ＲＤ３２における画素駆動信号の部分Ｂ２の状態とが同じとなるようにされる。

このように、信号レベル読み出し直前、つまりフォトダイオードから浮遊拡散領域への電荷の転送直前の浮遊拡散領域のリセット時と、リセットレベル読み出し直前の浮遊拡散領域のリセット時の画素駆動信号の状態が等しく、かつ信号レベル読み出し時とリセットレベル読み出し時の画素駆動信号の状態が等しくなるように制御される。これにより、信号レベル読み出し時に生じるカップリングノイズと、リセットレベル読み出し時に生じるカップリングノイズとを、ほぼ同じ大きさのノイズとすることができ、カップリングノイズによる画素信号への影響を低減させることができる。その結果、より正確な値の画素信号を得ることができる。

〈第１の実施の形態〉
［固体撮像素子の構成］
次に、本発明を適用した具体的な実施の形態について説明する。

図５は、本発明が適用される固体撮像素子としてのＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサの構成例を示すブロック図である。

ＣＭＯＳイメージセンサ５０は、画素アレイ部６１、垂直駆動部６２、カラム処理部６３、水平駆動部６４、およびシステム制御部６５を含んで構成される。画素アレイ部６１、垂直駆動部６２、カラム処理部６３、水平駆動部６４、およびシステム制御部６５は、図示せぬ半導体基板（チップ）上に形成されている。

画素アレイ部６１には、入射光量に応じた電荷量の光電荷（以下、単に「電荷」と記述する場合もある）を発生して内部に蓄積する光電変換素子を有する単位画素（図６の単位画素９０）が行列状に２次元配置されている。なお、以下では、入射光量に応じた電荷量の光電荷を、単に「電荷」と記述し、単位画素を、単に「画素」と記述する場合もある。

画素アレイ部６１にはさらに、行列状の画素配列に対して行ごとに画素駆動線６６が図の左右方向（画素行の画素の配列方向）に沿って形成され、列ごとに垂直信号線６７が図の上下方向（画素列の画素の配列方向）に沿って形成されている。図５では、画素駆動線６６について１本として示しているが、１本に限られるものではない。画素駆動線６６の一端は、垂直駆動部６２の各行に対応した出力端に接続されている。

ＣＭＯＳイメージセンサ５０はさらに、信号処理部６８およびデータ格納部６９を備えている。信号処理部６８およびデータ格納部６９については、ＣＭＯＳイメージセンサ５０とは別の基板に設けられる外部信号処理部、例えばＤＳＰ(Digital Signal Processor)やソフトウェアによる処理でも構わないし、ＣＭＯＳイメージセンサ５０と同じ基板上に搭載しても構わない。

垂直駆動部６２は、シフトレジスタやアドレスデコーダなどによって構成され、画素アレイ部６１の各画素を、全画素同時あるいは行単位等で駆動する画素駆動部である。この垂直駆動部６２は、その具体的な構成については図示を省略するが、読出し走査系と、掃出し走査系あるいは、一括掃き出し、一括転送を有する構成となっている。

読出し走査系は、単位画素から信号を読み出すために、画素アレイ部６１の単位画素を行単位で順に選択走査する。行駆動の場合、掃き出しについては、読出し走査系によって読出し走査が行われる読出し行に対して、その読出し走査よりもシャッタスピードの時間分だけ先行して掃出し走査が行なわれる。また、グローバル露光の場合は、一括転送よりもシャッタスピードの時間分先行して一括掃き出しが行なわれる。

この掃出しにより、読出し行の単位画素の光電変換素子から不要な電荷が掃き出される（リセットされる）。そして、不要電荷の掃き出し（リセット）により、いわゆる電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換素子の光電荷を捨てて、新たに露光を開始する（光電荷の蓄積を開始する）動作のことを言う。

読出し走査系による読出し動作によって読み出される信号は、その直前の読出し動作または電子シャッタ動作以降に入射した光量に対応するものである。行駆動の場合は、直前の読出し動作による読出しタイミングまたは電子シャッタ動作による掃出しタイミングから、今回の読出し動作による読出しタイミングまでの期間が、単位画素における光電荷の蓄積時間（露光時間）となる。グローバル露光の場合は、一括掃き出しから一括転送までの時間が蓄積時間（露光時間）となる。

垂直駆動部６２によって選択走査された画素行の各単位画素から出力される画素信号は、垂直信号線６７の各々を通してカラム処理部６３に供給される。カラム処理部６３は、画素アレイ部６１の画素列ごとに、選択行の各単位画素から垂直信号線６７を通して出力される画素信号に対して所定の信号処理を行うとともに、信号処理後の画素信号を一時的に保持する。

具体的には、カラム処理部６３は、信号処理として少なくとも、ノイズ除去処理、例えばＣＤＳ(Correlated Double Sampling;相関二重サンプリング）処理を行う。このカラム処理部６３による相関二重サンプリングにより、リセットノイズや増幅トランジスタの閾値ばらつき等の画素固有の固定パターンノイズが除去される。カラム処理部６３にノイズ除去処理以外に、例えば、ＡＤ（アナログ−デジタル）変換機能を持たせ、信号レベルをデジタル信号で出力することも可能である。

水平駆動部６４は、シフトレジスタやアドレスデコーダなどによって構成され、カラム処理部６３の画素列に対応する単位回路を順番に選択する。この水平駆動部６４による選択走査により、カラム処理部６３で信号処理された画素信号が順番に信号処理部６８に出力される。

システム制御部６５は、各種のタイミング信号を生成するタイミングジェネレータ等によって構成され、タイミングジェネレータで生成された各種のタイミング信号を基に垂直駆動部６２、カラム処理部６３および水平駆動部６４などの駆動制御を行う。

信号処理部６８は、少なくとも加算処理機能を有し、カラム処理部６３から出力される画素信号に対して加算処理等の種々の信号処理を行う。データ格納部６９は、信号処理部６８での信号処理に当たって、その処理に必要なデータを一時的に格納する。

［単位画素の構造］
次に、図５の画素アレイ部６１に行列状に配置されている単位画素の具体的な構造について説明する。単位画素は、光電変換素子から転送される光電荷を保持（蓄積）する浮遊拡散領域（容量）を有している。

図６は、単位画素の構成を示す図である。

単位画素９０は、光電変換素子として例えばフォトダイオード（ＰＤ）１２１を有している。フォトダイオード１２１は、例えば、Ｎ型基板１３１上に形成されたＰ型ウェル層１３２に対して、Ｐ型層１３３を基板表面側に形成してＮ型埋め込み層１３４を埋め込むことによって形成される埋め込み型フォトダイオードである。

単位画素９０は、フォトダイオード１２１に加えて、転送ゲート１２２および浮遊拡散領域（ＦＤ：Floating Diffusion）１２３を有する。なお、浮遊拡散領域１２３は遮光されている。

転送ゲート１２２は、フォトダイオード１２１で光電変換され、その内部に蓄積された電荷を、ゲート電極１２２Ａに転送パルスＴＲＧが印加されることによって転送する。浮遊拡散領域１２３は、Ｎ型層からなる電荷電圧変換部であり、転送ゲート１２２によってフォトダイオード１２１から転送された電荷を電圧に変換する。

単位画素９０はさらに、リセットトランジスタ１２４、増幅トランジスタ１２５および選択トランジスタ１２６を有している。リセットトランジスタ１２４、増幅トランジスタ１２５および選択トランジスタ１２６は、図６の例では、ＮチャネルのＭＯＳトランジスタを用いている。しかし、図６で例示したリセットトランジスタ１２４、増幅トランジスタ１２５および選択トランジスタ１２６の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。

リセットトランジスタ１２４は、電源ＶＤＢと浮遊拡散領域１２３との間に接続されており、ゲート電極にリセットパルスＲＳＴが印加されることによって浮遊拡散領域１２３をリセットする。増幅トランジスタ１２５は、ドレイン電極が電源ＶＤＯに接続され、ゲート電極が浮遊拡散領域１２３に接続されており、浮遊拡散領域１２３の電圧を読み出す。

選択トランジスタ１２６は、例えば、ドレイン電極が増幅トランジスタ１２５のソース電極に、ソース電極が垂直信号線６７にそれぞれ接続されており、ゲート電極に選択パルスＳＥＬが印加されることで、画素信号を読み出すべき単位画素９０を選択する。なお、選択トランジスタ１２６については、電源ＶＤＯと増幅トランジスタ１２５のドレイン電極との間に接続した構成を採ることも可能である。

なお、リセットトランジスタ１２４、増幅トランジスタ１２５および選択トランジスタ１２６については、その一つあるいは複数を画素信号の読み出し方法によって省略したり、複数の画素間で共有したりすることも可能である。

このようにして構成されるＣＭＯＳイメージセンサ５０は、全画素同時に露光を開始し、全画素同時に露光を終了し、フォトダイオード１２１に蓄積された電荷を、遮光された浮遊拡散領域１２３へ転送することで、グローバル露光を実現する。このグローバル露光により、全画素一致した露光期間による歪みのない撮像が可能となる。

なお、本実施の形態での全画素とは、画像に現れる部分の画素の全てということであり、ダミー画素などは除外される。また、時間差や画像の歪みが問題にならない程度に十分小さければ、全画素同時の動作の代わりに複数行（例えば、数十行）ずつに高速に走査するものも含まれる。

ここで、単位画素９０におけるグローバル露光動作について説明する。

まず、全画素同時に埋め込みフォトダイオード１２１の蓄積電荷を空にする電荷排出動作が実行された後、露光が開始される。すなわち、ゲート電極１２２Ａに転送パルスＴＲＧが印加されるとともに、リセットトランジスタ１２４のゲート電極にリセットパルスＲＳＴが印加され、フォトダイオード１２１および浮遊拡散領域１２３がリセットされ、露光が開始される。

これにより、フォトダイオード１２１のＰＮ接合容量に光電荷が蓄積される。露光期間終了時点で、全画素同時に、転送ゲート１２２がオンされ、フォトダイオード１２１で蓄積された光電荷が全て浮遊拡散領域１２３へと転送される。転送ゲート１２２を閉じることで、全画素同一の露光期間で蓄積された光電荷が浮遊拡散領域１２３で保持される。

その後、浮遊拡散領域１２３で保持された光電荷（電圧）が、信号レベルとして垂直信号線６７を通してカラム処理部６３に読み出される。そして、浮遊拡散領域１２３がリセットされ、しかる後、リセットレベルが垂直信号線６７を通してカラム処理部６３に読み出される。このような信号レベルの読み出しと、リセットレベルの読み出しとが、順次、各行について行われる。

なお、以下、ゲート電極１２２Ａ、リセットトランジスタ１２４のゲート電極、および選択トランジスタ１２６のゲート電極に、転送パルスＴＲＧ、リセットパルスＲＳＴ、および選択パルスＳＥＬが印加された状態とすることを、各パルスをオンするまたは活性化するとも称する。また、ゲート電極１２２Ａ、リセットトランジスタ１２４のゲート電極、および選択トランジスタ１２６のゲート電極に、転送パルスＴＲＧ、リセットパルスＲＳＴ、および選択パルスＳＥＬが印加されていない状態とすることを、各パルスをオフするまたは非活性化するとも称する。

［カップリングノイズの低減について］
ところで、ＣＭＯＳイメージセンサ５０では、図４を参照して説明したように、垂直駆動部６２が、各単位画素９０を駆動する画素駆動信号を適切に制御することで、単位画素から読み出される画素信号に含まれるカップリングノイズを低減させる。

以下では、画素駆動信号が、画素駆動線６６を介して選択トランジスタ１２６のゲート電極に供給される選択パルスＳＥＬである場合を例として説明する。

そのような場合、例えば、図７に示すように、垂直駆動部６２は、浮遊拡散領域１２３のリセット直後における選択パルスＳＥＬの状態が等しくなり、かつ信号レベルおよびリセットレベルの読み出しの期間における選択パルスＳＥＬの状態が等しくなるようにする。

なお、図７において、横方向は時間を示しており、図４における場合と対応する部分には、同一の符号を付してある。また、図７中、ＳＥＬ、ＲＳＴ、ＦＤ、およびＶ_ｏｕｔは、選択パルスＳＥＬの電圧、リセットパルスＲＳＴの電圧、浮遊拡散領域１２３の電圧、および垂直信号線６７の電圧を示している。また、図７では、説明を分かり易くするため、信号電荷は暗時信号とされている。すなわち、実質的にフォトダイオード１２１から浮遊拡散領域１２３への電荷の転送は行なわれないものとする。

図７では、選択パルスＳＥＬがオフ（非活性）である状態、つまり選択パルスＳＥＬの波形が下に凸である状態では、浮遊拡散領域１２３からの電圧（電荷）の読み出しは行なわれず、垂直信号線６７の電圧Ｖ_ｏｕｔは０Ｖとされている。

このような状態で、全単位画素９０での同時露光期間中に、リセットパルスＲＳＴとして、リセットパルスＲＳＴ１１がリセットトランジスタ１２４のゲート電極に印加されると、浮遊拡散領域１２３はリセットされ、浮遊拡散領域１２３の電圧ＦＤは立ち上がる。ここで、選択パルスＳＥＬの状態は、リセットパルスＲＳＴ１１の印加直後の時刻ｔ１においてもオフ、つまりローのままである。

その後、単位画素９０での露光が終了し、選択パルスＳＥＬがオンされると、選択パルスＳＥＬの波形は立ち上がり、垂直信号線６７の電圧Ｖ_ｏｕｔは０ＶからVsig0まで遷移しようとする。

浮遊拡散領域１２３は増幅トランジスタ１２５のゲート電極に接続され、垂直信号線６７は増幅トランジスタ１２５のソースに接続されている。そのため、電圧Ｖ_ｏｕｔが０ＶからVsig0に遷移すると、カップリングフィードスルーにより、浮遊拡散領域１２３の電圧は変調を受け、Vfd1へと変化する。すると、垂直信号線６７の電圧Ｖ_ｏｕｔはVsig0から、浮遊拡散領域１２３の電圧ＦＤ＝Vfd1により定まる電圧Vsigに遷移し、期間ＲＤ３１に電圧Ｖ_ｏｕｔ＝Vsigが信号レベルとしてカラム処理部６３に読み出される。

一方、信号レベル読み出し後、垂直駆動部６２は、選択パルスＳＥＬを一時的にオフ（非活性化）させる。これにより、垂直信号線６７の電圧Ｖ_ｏｕｔはVsigから０Ｖに遷移し、浮遊拡散領域１２３の電圧ＦＤもVfd1から立ち下がる。

その後、垂直駆動部６２は、選択パルスＳＥＬをオフした状態のままで、リセットパルスＲＳＴとして、リセットパルスＲＳＴ１２をリセットトランジスタ１２４のゲート電極に印加する。つまり、リセットパルスＲＳＴがオン（活性化）される。これにより、浮遊拡散領域１２３がリセットされ、浮遊拡散領域１２３の電圧ＦＤは立ち上がる。

なお、このとき、選択パルスＳＥＬはオフのままであるので、垂直信号線６７の電圧はＶ_ｏｕｔ＝０Ｖのままである。また、選択パルスＳＥＬの状態は、リセットパルスＲＳＴ１２の印加直後の時刻ｔ２においてもオフ、つまりローのままである。

そして、リセットレベルの読み出しのため、再び垂直駆動部６２が選択パルスＳＥＬをオンすると、選択パルスＳＥＬの波形は立ち上がり、垂直信号線６７の電圧Ｖ_ｏｕｔは０ＶからVrst0まで遷移しようとする。

この場合においても、信号レベルの読み出し時と同様に、電圧Ｖ_ｏｕｔが０ＶからVrst0に遷移すると、カップリングフィードスルーにより、浮遊拡散領域１２３の電圧は変調を受け、Vfd2へと変化する。すると、垂直信号線６７の電圧Ｖ_ｏｕｔはVrst0から、浮遊拡散領域１２３の電圧ＦＤ＝Vfd2により定まる電圧Vrstに遷移し、期間ＲＤ３２に電圧Ｖ_ｏｕｔ＝Vrstがリセットレベルとしてカラム処理部６３に読み出される。

ＣＭＯＳイメージセンサ５０では、このようにして各単位画素９０から信号レベルとリセットレベルが読み出される。このとき、ＣＭＯＳイメージセンサ５０では、選択パルスＳＥＬを適切に制御することにより、信号レベルとリセットレベルの読み出しの直前に選択パルスＳＥＬが活性化されたとき、ほぼ同じ条件下で垂直信号線６７の電圧Ｖ_ｏｕｔの遷移を発生させることができる。

図７の例では、信号レベルの読み出しの直前における選択パルスＳＥＬの活性化では、垂直信号線６７の電圧Ｖ_ｏｕｔは０ＶからVsig0まで遷移し、リセットレベルの読み出し直前における選択パルスＳＥＬの活性化では、電圧Ｖ_ｏｕｔは０ＶからVrst0まで遷移する。

ここで、電圧Vsig0とVrst0は同じ値であるから、信号レベルの読み出し時と、リセットレベルの読み出し時とで、浮遊拡散領域１２３が受けるカップリングは等しくなり、同じ大きさのカップリングノイズが、信号レベルとリセットレベルとに含まれることになる。その結果、信号レベルとして読み出される電圧Ｖ_ｏｕｔ＝Vsigと、リセットレベルとして読み出される電圧Ｖ_ｏｕｔ＝Vrstが等しくなり、それらの信号の差、つまり画素信号に含まれることになるカップリングノイズ△Vcup＝０Ｖとなる。すなわち、画素信号を得るために、信号レベルとリセットレベルとの差分を求めると、これらの信号レベルとリセットレベルに含まれているカップリングノイズが相殺され、より正確な値の画素信号が得られる。

このように、ＣＭＯＳイメージセンサ５０によれば、各リセットパルスＲＳＴの活性化時の選択パルスＳＥＬの状態を同じとし、かつ浮遊拡散領域１２３からの電圧の読み出し期間の選択パルスＳＥＬの状態を同じとすることで、よりカップリングノイズによる影響を低減させることができる。

［撮像処理の説明］
次に、図８のフローチャートを参照して、ＣＭＯＳイメージセンサ５０がユーザの操作等に応じて、画像を撮像する処理である撮像処理について説明する。

ステップＳ１１において、垂直駆動部６２は、電子シャッタ動作を行い、全単位画素９０に同時に露光を開始させる。すなわち、垂直駆動部６２は、全ての単位画素９０に対して、リセットトランジスタ１２４のゲート電極にリセットパルスＲＳＴを印加するとともに、転送ゲート１２２のゲート電極１２２Ａに転送パルスＴＲＧを印加する。

これにより、これまでフォトダイオード１２１に蓄積されていた電荷が掃き出され、電子シャッタ動作後に新たに受光した、被写体からの光から得られた電荷がフォトダイオード１２１に蓄積されることになる。

また、このとき、垂直駆動部６２は、全ての単位画素９０の選択トランジスタ１２６のゲート電極に供給される選択パルスＳＥＬをオフとする。

ステップＳ１２において、垂直駆動部６２は、全ての単位画素９０の浮遊拡散領域１２３を、同時にリセットする。すなわち、全ての単位画素９０のリセットトランジスタ１２４に供給するリセットパルスＲＳＴをオンし、浮遊拡散領域１２３に蓄積されている電荷を排出させる。

ステップＳ１３において、垂直駆動部６２は、全ての単位画素９０について、転送ゲート１２２のゲート電極１２２Ａに供給する転送パルスを同時にオンし、フォトダイオード１２１に蓄積された電荷を、浮遊拡散領域１２３に転送させる。浮遊拡散領域１２３は、フォトダイオード１２１から転送されてきた電荷を電圧に変換し、保持する。

ステップＳ１４において、垂直駆動部６２は、複数の単位画素９０からなる各行のうちの１つを処理対象行として、処理対象行を構成する単位画素９０について、選択トランジスタ１２６のゲート電極に供給する選択パルスＳＥＬをオンする。これにより、浮遊拡散領域１２３の電圧の読み出しが可能となる。

ステップＳ１５において、カラム処理部６３は、処理対象行の各単位画素９０について、垂直信号線６７、選択トランジスタ１２６、および増幅トランジスタ１２５を介して、浮遊拡散領域１２３の電圧を信号レベルとして読み出す。

ステップＳ１６において、垂直駆動部６２は、処理対象行の各単位画素９０について、選択トランジスタ１２６のゲート電極に供給する選択パルスＳＥＬをオフする。

ステップＳ１７において、垂直駆動部６２は、処理対象行の各単位画素９０について、リセットトランジスタ１２４に供給するリセットパルスＲＳＴをオンし、浮遊拡散領域１２３を所定電圧にリセットする。

ステップＳ１８において、垂直駆動部６２は、処理対象行の各単位画素９０について、選択トランジスタ１２６のゲート電極に供給する選択パルスＳＥＬをオンする。そして、ステップＳ１９において、カラム処理部６３は、処理対象行の各単位画素９０について、垂直信号線６７、選択トランジスタ１２６、および増幅トランジスタ１２５を介して、浮遊拡散領域１２３の電圧をリセットレベルとして読み出す。

ステップＳ２０において、垂直駆動部６２は、処理対象行の各単位画素９０について、選択トランジスタ１２６のゲート電極に供給する選択パルスＳＥＬをオフする。

さらに、ステップＳ２１において、カラム処理部６３は、処理対象行の各単位画素９０について、読み出した信号レベルとリセットレベルとの差分を求めて画素信号を生成し、信号処理部６８に出力する。このようにして出力された画素信号は、被写体の画像の各画素のデータとされる。

ステップＳ２２において、ＣＭＯＳイメージセンサ５０は、画素アレイ部６１を構成する全ての行を処理対象行として処理したか否かを判定する。ステップＳ２２において、まだ全ての行を処理していないと判定された場合、処理はステップＳ１４に戻り、上述した処理が繰り返される。すなわち、次の行が新たな処理対象行とされて、処理対象行の各単位画素９０から画素信号が読み出される。

これに対してステップＳ２２において、全ての行を処理したと判定された場合、撮像処理は終了する。

このようにして、ＣＭＯＳイメージセンサ５０は、全画素同時に電子シャッタ動作を行い、被写体の画像を撮像する。また、ＣＭＯＳイメージセンサ５０は、画像の読み出し時において、適切に画素駆動信号としての選択パルスＳＥＬを制御することで、画素信号に含まれるカップリングノイズを低減させる。

なお、以上においては、画素信号の読み出しが行ごとに行なわれると説明したが、画素ごと、または複数の画素ごとに行われるようにしてもよい。

〈変形例１〉
［カップリングノイズの低減について］
また、以上においては、選択パルスＳＥＬをオフとしたときの垂直信号線６７のレベル（電圧）が０Ｖであると説明したが、浮遊拡散領域１２３のリセットレベルにより近い値Viniとしてもよい。

垂直信号線６７に電圧Viniを印加しておくことで、選択パルスＳＥＬをオンとしたときの垂直信号線６７の電圧Ｖ_ｏｕｔの遷移量をより小さくすることができ、カップリング電圧をより小さくすることができる。すなわち、カップリングノイズの大きさ自体を、より小さくすることができる。なお、垂直信号線６７の電圧Viniの値は、内部発生または外部発生により最適な値に設定可能である。

このように、選択パルスＳＥＬがオフであるときの垂直信号線６７の電圧をＶ_ｏｕｔ＝Viniとする場合、垂直駆動部６２は、図９に示すように、選択パルスＳＥＬおよびリセットパルスＲＳＴの状態を制御する。

なお、図９において、横方向は時間を示しており、図中、ＳＥＬ、ＲＳＴ、ＦＤ、およびＶ_ｏｕｔは、選択パルスＳＥＬの電圧、リセットパルスＲＳＴの電圧、浮遊拡散領域１２３の電圧、および垂直信号線６７の電圧を示している。また、図中、図７と対応する部分には、同一の符号を付してあり、その説明は省略する。さらに、図９では、説明を分かり易くするため、信号電荷は暗時信号とされている。

図９の例では、選択パルスＳＥＬの波形と、リセットパルスＲＳＴの波形は、図７の選択パルスＳＥＬおよびリセットパルスＲＳＴの波形と同じとなっている。すなわち、垂直駆動部６２は、選択トランジスタ１２６およびリセットトランジスタ１２４に対して、図７を参照して説明した場合と全く同じ制御を行なう。

但し、図９の例では、選択パルスＳＥＬがオフであるときの垂直信号線６７の電圧Ｖ_ｏｕｔ＝Viniが、０Ｖよりも大きい値とされている。そのため、選択パルスＳＥＬがオンされたときに生じる、垂直信号線６７の電圧Ｖ_ｏｕｔ＝ViniからVsigへの遷移量と、電圧Ｖ_ｏｕｔのViniからVrstへの遷移量とがより小さくなり、その分だけカップリングノイズも小さくなる。したがって、画素信号に含まれるカップリングノイズの影響をさらに低減させることができる。なお、図９では、電圧Ｖ_ｏｕｔのViniからVsigへの遷移量と、ViniからVrstへの遷移量とは同じ大きさとなっている。

〈第２の実施の形態〉
［単位画素の構成］
なお、各単位画素９０に、ブルーミング防止用のオーバーフローゲートが設けられるようにしてもよい。そのような場合、単位画素９０は、例えば、図１０に示すように構成される。なお、図１０において、図６における場合と対応する部分には、同一の符号を付してあり、その説明は適宜省略する。

図１０に示す単位画素９０には、図６に示した単位画素９０に加えて、さらにトランジスタなどからなるオーバーフローゲート１６１が設けられている。図１０では、オーバーフローゲート１６１は、電源ＶＤＡとフォトダイオード１２１との間に接続されている。オーバーフローゲート１６１は、垂直駆動部６２から画素駆動線６６を介して、制御パルスＡＢＧが供給されると、フォトダイオード１２１をリセットする。すなわち、オーバーフローゲート１６１は、フォトダイオード１２１に蓄積されている電荷を排出する。

［オーバーフローゲートの動作の説明］
ところで、オーバーフローゲートは、フォトダイオードに蓄積された電荷が、浮遊拡散領域に漏れ込むことを防止するために設けられるので、通常、フォトダイオードから浮遊拡散領域に電荷が転送された後、画素信号の読み出しが完了するまで、継続して動作する。

特に、グローバル露光時においては、全単位画素において、同時に露光が行なわれ、フォトダイオードに蓄積された電荷が、浮遊拡散領域に転送されて蓄積される。浮遊拡散領域に蓄積された電荷は、信号レベルの読み出しまで保持されるが、グローバル露光では、行単位で順番に単位画素から画素信号が読み出されるため、読み出しの順番が遅い単位画素では、その分だけ長い時間、電荷が浮遊拡散領域に保持される。例えば、最終行では、約１フレーム分の期間だけ、浮遊拡散領域に電荷が保持されることになる。

そこで、浮遊拡散領域への電荷の転送後、浮遊拡散領域から信号レベルとリセットレベルが読み出されるまで、オーバーフローゲートに制御パルスが継続して印加され、フォトダイオードから浮遊拡散領域への電荷の漏れ（ブルーミング）が防止される。

なお、以下、オーバーフローゲートに制御パルスが印加される状態とすることを、制御パルスをオンする、または制御パルスのレベルをハイとするという。同様に、オーバーフローゲートに制御パルスが印加されない状態とすることを、制御パルスをオフする、または制御パルスのレベルをローとするという。

このように、オーバーフローゲートを設ければ、ブルーミングを防止することはできるが、浮遊拡散領域とオーバーフローゲートとの間に寄生容量がある場合、継続して制御パルスをオンさせると、信号レベルのみにカップリングノイズが含まれることになる。

すなわち、選択パルスのカップリングノイズと同様の理由で、信号レベルの読み出し時には、制御パルスがオフ（非活性）からオン（活性）とされることで、浮遊拡散領域がカップリングを受ける。これに対して、リセットレベルの読み出し時には、制御パルスはオンとされたままであるので、浮遊拡散領域はカップリングを受けない。したがって、信号レベルのみにカップリングノイズが含まれることになる。

このような浮遊拡散領域と、オーバーフローゲートの間の寄生容量により生じるカップリングノイズは、浮遊拡散領域とオーバーフローゲートの間にシールド用の配線を設ければ、低減させることができる。しかしながら、シールド用の配線を設けると、各単位画素の面積が増大することになる。そうすると、本来、浮遊拡散領域で電荷を保持する方式の固体撮像素子の利点であるはずの小型化が、実現できなくなってしまう。また、微細化、小画素化が進むと配線間の距離が短くなるため、信号（素子）間の寄生容量によるカップリングの影響は、より大きくなる。

さらに、カップリングノイズは、電源ゆれや画素のレイアウトに依存するため、画像上ではパターンノイズのように見え、かつ暗時でも発生するノイズであるため、暗時のシェーディングとして問題となる。しかも、カップリングノイズは、電源ゆれの影響を受けるため、２次元的なシェーディングとなることが多く、いわゆるＯＰＢ（Optical Black）などで除去することが困難である。

そこで、ＣＭＯＳイメージセンサ５０は、オーバーフローゲート１６１に供給される制御パルスＡＢＧを、図４で説明した画素駆動信号とし、この制御パルスＡＢＧの状態を制御することにより、画素信号に含まれるカップリングノイズを低減させる。

具体的には、例えば垂直駆動部６２は、図１１に示すように、各単位画素９０のオーバーフローゲート１６１の動作を制御する。

なお、図１１において、横方向は時間を示している。また、ＡＢＧ（ｉ−１）、ＲＳＴ（ｉ−１）、およびＦＤ（ｉ−１）は、画素アレイ部６１を構成する（ｉ−１）行目の単位画素９０に供給される制御パルスＡＢＧの電圧、リセットパルスＲＳＴの電圧、および浮遊拡散領域１２３の電圧を示している。同様に、ＡＢＧ（ｉ）、ＲＳＴ（ｉ）、およびＦＤ（ｉ）は、画素アレイ部６１を構成するｉ行目の単位画素９０に供給される制御パルスＡＢＧの電圧、リセットパルスＲＳＴの電圧、および浮遊拡散領域１２３の電圧を示している。さらに、図１１では、説明を分かり易くするため、信号電荷は暗時信号とされている。

ＣＭＯＳイメージセンサ５０では、全単位画素９０で同時に電子シャッタ動作が行われた後、各単位画素９０の浮遊拡散領域１２３が同時にリセットされる。すなわち、（ｉ−１）行目の単位画素９０では、リセットパルスＲＳＴ２１により浮遊拡散領域１２３がリセットされ、ｉ行目の単位画素９０では、リセットパルスＲＳＴ２２により浮遊拡散領域１２３がリセットされる。

このとき、全ての行の単位画素９０のオーバーフローゲート１６１に供給される制御パルスＡＢＧはオフされている。例えば、制御パルスＡＢＧは、リセットパルスＲＳＴ２１およびリセットパルスＲＳＴ２２が立ち下がる時刻ｔ２１においても、オフとされている。

その後、露光期間が終了すると、全ての単位画素９０において、同時にフォトダイオード１２１から浮遊拡散領域１２３への電荷の転送が行なわれる。そして、浮遊拡散領域１２３への電荷の転送が終了すると、時刻ｔ２２において、全ての単位画素９０で、フォトダイオード１２１から浮遊拡散領域１２３への電荷の漏れを防止するために、制御パルスＡＢＧがオン（活性化）される。これにより、オーバーフローゲート１６１と浮遊拡散領域１２３とのカップリングが生じ、（ｉ−１）行目およびｉ行目の浮遊拡散領域１２３の電圧ＦＤ（ｉ−１）およびＦＤ（ｉ）は立ち上がり、Vfd1に遷移する。

さらに、その後、各行ごとに、画素信号の読み出しが開始される。このとき、各行の単位画素９０において、制御パルスＡＢＧは、オン（活性化）されたままである。図１１の例では、まず、（ｉ−１）行目の単位画素９０から画素信号が読み出され、次に、ｉ行目の単位画素９０から画素信号が読み出される。

すなわち、期間ＲＤ５１において、カラム処理部６３により、（ｉ−１）行目の浮遊拡散領域１２３から信号レベルの読み出しが行なわれる。続いて、時刻ｔ２３において、（ｉ−１）行目の単位画素９０の制御パルスＡＢＧがオフされる。これにより、浮遊拡散領域１２３の電圧ＦＤ（ｉ−１）は、立ち下がる。

また、その後、（ｉ−１）行目のリセットパルスＲＳＴがオンされると、すなわち、リセットトランジスタ１２４にリセットパルスＲＳＴ２３が印加されると、浮遊拡散領域１２３はリセットされ、浮遊拡散領域１２３の電圧ＦＤ（ｉ−１）は、立ち上がる。ここで、リセットパルスＲＳＴ２３が立ち下がる時刻ｔ２４において、（ｉ−１）行目の制御パルスＡＢＧは、オフされたままであり、時刻ｔ２４で電圧ＦＤ（ｉ−１）は立ち下がる。

さらに、その後、（ｉ−１）行目の制御パルスＡＢＧがオンされると、オーバーフローゲート１６１と浮遊拡散領域１２３とのカップリングが生じ、（ｉ−１）行目の浮遊拡散領域１２３の電圧ＦＤ（ｉ−１）は立ち上がり、Vfd2に遷移する。そして、期間ＲＤ５２において、カラム処理部６３により、（ｉ−１）行目の浮遊拡散領域１２３からリセットレベルの読み出しが行なわれる。このとき、（ｉ−１）行目の制御パルスＡＢＧはオンのままとされ、以後、継続してオンの状態が維持される。

このように、（ｉ−１）行目の単位画素９０では、時刻ｔ２１および時刻ｔ２４において、制御パルスＡＢＧはともにオフの状態とされる。そのため、信号レベルおよびリセットレベルの読み出しの前に制御パルスＡＢＧをオンすると、信号レベルの読み出し前と、リセットレベルの読み出し前とで、カップリング時の電圧ＦＤ（ｉ−１）の遷移量が同じとなる。その結果、遷移後の電圧ＦＤ（ｉ−１）もVfd1＝Vfd2となり、同じとなる。これにより、信号レベルとリセットレベルに含まれるカップリングノイズが同じ大きさとなり、画素信号の生成時に相殺される。

（ｉ−１）行目の単位画素９０から画素信号が読み出されると、続いてｉ行目の単位画素９０からの画素信号の読み出しが行なわれる。ｉ行目の単位画素９０では、時刻ｔ２２で制御パルスＡＢＧがオンされた後、画素信号の読み出しが開始されるまで、継続して制御パルスＡＢＧがオンされたままとされる。

まず、期間ＲＤ５３において、ｉ行目の制御パルスＡＢＧがオンされたままの状態で、カラム処理部６３により、ｉ行目の浮遊拡散領域１２３から信号レベルの読み出しが行なわれる。続いて、時刻ｔ２５において、ｉ行目の単位画素９０の制御パルスＡＢＧがオフされて、浮遊拡散領域１２３の電圧ＦＤ（ｉ）は、立ち下がる。

また、ｉ行目のリセットトランジスタ１２４にリセットパルスＲＳＴ２４が印加されると、浮遊拡散領域１２３はリセットされ、浮遊拡散領域１２３の電圧ＦＤ（ｉ）は、立ち上がる。ここで、リセットパルスＲＳＴ２４が立ち下がる時刻ｔ２６において、ｉ行目の制御パルスＡＢＧは、オフされたままである。

さらに、その後、ｉ行目の制御パルスＡＢＧがオンされると、オーバーフローゲート１６１と浮遊拡散領域１２３とのカップリングが生じ、ｉ行目の浮遊拡散領域１２３の電圧ＦＤ（ｉ）は、Vfd2に遷移する。そして、期間ＲＤ５４において、カラム処理部６３により、ｉ行目の浮遊拡散領域１２３からリセットレベルの読み出しが行なわれる。このとき、ｉ行目の制御パルスＡＢＧはオンのままとされ、以後、継続してオンの状態が維持される。

このように、ＣＭＯＳイメージセンサ５０では、信号レベル読み出し直前の浮遊拡散領域１２３のリセット時、およびリセットレベル読み出し直前の浮遊拡散領域１２３のリセット時の制御パルスＡＢＧの状態が等しくなるようにされる。また、信号レベル読み出し時およびリセットレベル読み出し時の制御パルスＡＢＧの状態が等しくなるようにされる。

これにより、信号レベルとリセットレベルに含まれるカップリングノイズの大きさを、ほぼ同じ大きさとすることができ、カップリングノイズによる画素信号への影響を低減させることができる。

〈第３の実施の形態〉
［オーバーフローゲートの動作の説明］
なお、図１１の例では、信号レベルとリセットレベルの読み出し時に、制御パルスＡＢＧがオンの状態であると説明したが、信号レベルとリセットレベルの読み出し時に、制御パルスＡＢＧがオフの状態とされるようにしもよい。

そのような場合、垂直駆動部６２は、図１２に示すように、各行の単位画素９０の動作タイミングを制御する。

なお、図１２において、横方向は時間を示しており、図１２中、図１１と対応する部分には、同じ符号を付してあり、その説明は適宜省略する。また、図１２では、説明を分かり易くするため、信号電荷は暗時信号とされている。

図１２では、全単位画素９０で同時に電子シャッタ動作が行われた後、全単位画素９０の浮遊拡散領域１２３が同時にリセットされる。このとき、リセットパルスＲＳＴの活性化前後、特に時刻ｔ２１において、全行のオーバーフローゲート１６１の制御パルスＡＢＧがオフとされた状態とされる。

そして、浮遊拡散領域１２３への電荷の転送後、時刻ｔ２２において、各行のオーバーフローゲート１６１の制御パルスＡＢＧがオンされると、各行の浮遊拡散領域１２３は、オーバーフローゲート１６１とのカップリングを受ける。これにより、浮遊拡散領域１２３の電圧ＦＤ（ｉ−１）およびＦＤ（ｉ）は立ち上がる。

さらに、行ごとの画素信号の読み出しが開始されると、全ての行のオーバーフローゲート１６１の制御パルスＡＢＧがオフされ、これにより浮遊拡散領域１２３の電圧ＦＤ（ｉ−１）およびＦＤ（ｉ）は立ち下がって、Vfd1に遷移する。

その後、期間ＲＤ５１において、カラム処理部６３により、（ｉ−１）行目の浮遊拡散領域１２３から信号レベルの読み出しが行なわれ、（ｉ−１）行目のリセットトランジスタ１２４に、リセットパルスＲＳＴ２３が供給（印加）される。リセットパルスＲＳＴ２３の印加により、（ｉ−１）行目の浮遊拡散領域１２３の電圧ＦＤ（ｉ−１）は、一旦、立ち上がるが、時刻ｔ２４におけるリセットパルスＲＳＴ２３の立下りとともに、電圧ＦＤ（ｉ−１）も立下り、Vfd2に遷移する。

さらに、期間ＲＤ５２において、カラム処理部６３により、（ｉ−１）行目の浮遊拡散領域１２３からリセットレベルの読み出しが行なわれる。なお、信号レベルの読み出しの期間ＲＤ５１の直前から、リセットレベルの読み出しの期間ＲＤ５２の終了後まで、（ｉ−１）行目の制御パルスＡＢＧは、継続してオフされたままの状態とされる。

このように、（ｉ−１）行目の単位画素９０では、時刻ｔ２１および時刻ｔ２４において、制御パルスＡＢＧはともにオフの状態であり、信号レベルおよびリセットレベルの読み出し時にも、制御パルスＡＢＧはオフの状態とされる。これにより、浮遊拡散領域１２３が、オーバーフローゲート１６１から受けるカップリングの影響を低減させ、その結果、画素信号に含まれるカップリングノイズを低減させることができる。

（ｉ−１）行目の単位画素９０からの画素信号の読み出しが行なわれると、その後、同様にして、ｉ行目の単位画素９０からの画素信号の読み出しが行なわれる。

すなわち、まず全ての行の制御パルスＡＢＧが同時にオンされた後、オフされる。このとき、（ｉ−１）行目およびｉ行目の浮遊拡散領域１２３の電圧ＦＤ（ｉ−１）および電圧ＦＤ（ｉ）は、一旦、立ち上がってから、制御パルスＡＢＧのオフとともに立ち下がる。

そして、期間ＲＤ５３で、ｉ行目の浮遊拡散領域１２３から信号レベルが読み出され、リセットパルスＲＳＴ２４によりｉ行目の浮遊拡散領域１２３がリセットされた後、期間ＲＤ５４で、ｉ行目の浮遊拡散領域１２３からリセットレベルが読み出される。

このように、ＣＭＯＳイメージセンサ５０では、信号レベル読み出し直前の浮遊拡散領域１２３のリセット時、およびリセットレベル読み出し直前の浮遊拡散領域１２３のリセット時の制御パルスＡＢＧの状態がオフとなるようにされる。また、信号レベル読み出し時およびリセットレベル読み出し時の制御パルスＡＢＧの状態がオフとなるようにされる。

これにより、信号レベルとリセットレベルに含まれるカップリングノイズを低減させることができ、カップリングノイズによる画素信号への影響を低減させることができる。

図１２の例では、図１１の例よりも、浮遊拡散領域１２３のレベル（電圧）を低いレベルに保持することができるので、暗電流を低減できるという利点がある。しかしながら、図１２の例では、制御パルスＡＢＧがオンの期間、つまりフォトダイオード１２１の電荷を排出する期間は、図１１の例と比べて短くなるため、ブルーミング耐性は図１１の例が、より優れている。

〈第４の実施の形態〉
［垂直駆動部の構成］
ところで、信号レベルを読み出してから、リセットレベルを読み出す信号先読みの相関二重サンプリングは、浮遊拡散領域を利用したグローバル露光機能を有する固体撮像素子で行なわれる。

このような固体撮像素子では、露光時の浮遊拡散領域のリセット（以下、露光中リセットと称する）は、全行活性で実施されるのに対し、リセットレベルの読み出しのための浮遊拡散領域のリセット（以下、読み出しリセットと称する）は、行活性で実施される。

そのため、露光中リセットでは全行活性により電源ゆれが大きいのに対して、読み出しリセットでは、電源ゆれは小さい。したがって、これらの電源ゆれの効果を考慮すると、浮遊拡散領域が、露光中リセット時に受けるカップリングと、読み出しリセット時に受けるカップリングは異なってくる。

そこで、画素信号に含まれるカップリングノイズを低減させる画素駆動信号の制御だけでなく、垂直駆動部６２自体にも電源ゆれを小さくする工夫をすれば、カップリングノイズの画素信号への影響をさらに低減させることができる。

例えば、電源ゆれを小さくする垂直駆動部６２の構成として、図１３に示す構成が考えられる。すなわち、図１３は、垂直駆動部６２の構成例を示す図である。

図１３に示す垂直駆動部６２は、ドライバ１９１−１〜ドライバ１９１−Ｎを含むように構成され、これらのドライバ１９１−１〜ドライバ１９１−Ｎは、並列に接続されている。なお、以下、ドライバ１９１−１〜ドライバ１９１−Ｎのそれぞれを個々に区別する必要のない場合、単にドライバ１９１とも称する。

ドライバ１９１には電源ＶＤＤと電源ＶＳＳが接続されており、ドライバ１９１は、特定行を構成する各単位画素９０に、画素駆動信号ＳＩＧｎ（但し、０≦ｎ≦Ｎ−１）を供給する。ここで、電源ＶＤＤのレベル（電圧）が画素駆動信号ＳＩＧｎのハイとされ、電源ＶＳＳのレベルが、ハイよりもレベルの低い、画素駆動信号ＳＩＧｎのローとされる。垂直駆動部６２には、このような各行に画素駆動信号を供給するドライバ１９１が、選択パルスＳＥＬ等の画素駆動信号の種別ごとに設けられている。

［ドライバの構成］
このようなドライバ１９１は、例えば、図１４に示すように、Ｐ型のトランジスタ２２１と、Ｎ型のトランジスタ２２２とから構成される。

トランジスタ２２１とトランジスタ２２２のソースには、それぞれ電源ＶＤＤと電源ＶＳＳが接続されている。また、トランジスタ２２１のドレインと、トランジスタ２２２のドレインとが互いに接続されており、それらのトランジスタ２２１とトランジスタ２２２の間の電圧が、画素駆動信号ＳＩＧｎとして単位画素９０に供給される。例えば、画素駆動信号ＳＩＧｎが選択パルスＳＥＬであれば、画素駆動信号ＳＩＧｎは、ドライバ１９１から、選択トランジスタ１２６のゲート電極に印加される。

具体的には、トランジスタ２２１のゲートに供給される駆動信号XDRPが活性されると、すなわち駆動信号XDRPのレベルがローとされると、画素駆動信号ＳＩＧｎのレベルはハイとなる。また、トランジスタ２２２のゲートに供給される駆動信号DRNが活性されると、すなわち駆動信号DRNのレベルがハイとされると、画素駆動信号ＳＩＧｎのレベルはローとなる。

［ドライバの動作］
このような構成のドライバ１９１においては、駆動信号XDRPは、画素駆動信号ＳＩＧｎをオン（ハイ）に駆動する信号であり、駆動信号DRNは、画素駆動信号ＳＩＧｎをオフ（ロー）に駆動する信号である。ところが、これらの駆動信号XDRPと駆動信号DRNが同時に活性されると、電源ＶＤＤから電源ＶＳＳに貫通電流が流れる電源ゆれが大きくなってしまう。

そこで、垂直駆動部６２は、図１５に示すように各ドライバ１９１を駆動し、貫通電流が流れることを抑制する。なお、図１５において、横方向は時間を示しており、ＤＲＮ、ＸＤＲＰ、ＶＤＤ、およびＶＳＳは、駆動信号DRN、駆動信号XDRP、電源ＶＤＤ、および電源ＶＳＳの各電圧を示している。

また、駆動信号DRNおよび駆動信号XDRPの波形において、図中、上に凸の区間は、それらの駆動信号のレベルがハイ（オン）である区間であり、下に凸の区間は、それらの駆動信号のレベルがロー（オフ）である区間である。

垂直駆動部６２は、画素駆動信号ＳＩＧｎがオフの状態から、画素駆動信号ＳＩＧｎをオンとして、さらにその後、オフに切り替える場合、次のように動作する。

画素駆動信号ＳＩＧｎがオフである状態では、駆動信号DRNと駆動信号XDRPはオンの状態である。この状態から、画素駆動信号ＳＩＧｎをオンとするために、垂直駆動部６２は、駆動信号DRNをオフしてから、その後、駆動信号XDRPをオフする。駆動信号XDRPをオフしたとき、瞬時的に電源ＶＤＤの電圧が降下する。

このようにして画素駆動信号ＳＩＧｎがオンとなった後、再び画素駆動信号ＳＩＧｎをオフしようとする場合、垂直駆動部６２は、まず駆動信号XDRPをオンさせてから、その後、駆動信号DRNをオンさせる。駆動信号DRNをオンしたとき、瞬時的に電源ＶＳＳの電圧が上昇する。

このように、垂直駆動部６２は、駆動信号XDRPと駆動信号DRNの立ち上がり、および立下りのタイミングをずらすことにより、トランジスタ２２１とトランジスタ２２２に同時に電流が流れないようにして、貫通電流の発生を抑制する。これにより、全行同時に単位画素９０の画素駆動信号を活性化させるときに生じる電源ゆれを、抑制することができる。

〈第５の実施の形態〉
［ドライバの構成］
なお、図１４に示したドライバ１９１に電流リミッタを設け、さらに電源ゆれを少なくするようにしてもよい。そのような場合、ドライバ１９１は、図１６に示すように構成される。図１６に示すドライバ１９１には、図１４に示したドライバ１９１に、さらに電流リミッタ２５１が設けられており、電流リミッタ２５１は、トランジスタ２２１とトランジスタ２２２の間に配置されている。

電流リミッタ２５１は、Ｐ型のトランジスタ２６１と、Ｎ型のトランジスタ２６２とから構成され、トランジスタ２６１のドレインと、トランジスタ２６２のドレインとが互いに接続されている。これらのトランジスタ２６１とトランジスタ２６２の間の電圧が、画素駆動信号ＳＩＧｎとして単位画素９０に供給される。

また、トランジスタ２６１のソースは、トランジスタ２２１のドレインに接続され、トランジスタ２６２のソースは、トランジスタ２２２のドレインに接続されている。さらに、トランジスタ２６１のゲートに印加される駆動信号biaspは、トランジスタ２６１に一定の電流が流れるようにするためのバイアスである。同様に、トランジスタ２６２のゲートに印加される駆動信号biasnは、トランジスタ２６２に一定の電流が流れるようにするためのバイアスである。

［ドライバの動作］
図１６に示すように構成されるドライバ１９１は、垂直駆動部６２によって、図１７に示すように駆動される。なお、図１７において、横方向は時間を示しており、ＤＲＮ、ＸＤＲＰ、ＶＤＤ、およびＶＳＳは、駆動信号DRN、駆動信号XDRP、電源ＶＤＤ、および電源ＶＳＳの各電圧を示している。また、図中、Biasp、Biasn、およびSIGは、駆動信号biasp、駆動信号biasn、および画素駆動信号ＳＩＧｎの電圧を示している。

図１７の例では、垂直駆動部６２は、図１５の例と同じタイミングでトランジスタ２２１およびトランジスタ２２２を制御する。すると、図中、SIGにより示される画素駆動信号ＳＩＧｎは、オフの状態からオンとなり、その後、再びオフとなる。

ここで、曲線Ｃ３１および曲線Ｃ３２は、それぞれ図１３の中央付近のドライバ１９１から出力される画素駆動信号ＳＩＧｎの波形、および図１３の端付近のドライバ１９１から出力される画素駆動信号ＳＩＧｎの波形を表している。

例えば、曲線Ｃ３１はドライバ１９１−４の画素駆動信号の波形であり、曲線Ｃ３２はドライバ１９１−１の画素駆動信号の波形である。電源付近にあるドライバ１９１の曲線Ｃ３２は、波形の立ち上がり、および立下りが急峻であるが、中央付近にあるドライバ１９１の曲線Ｃ３１は、曲線Ｃ３２と比べて、波形がなまっている。これは、後述するように、中央付近のドライバ１９１ほど、トランジスタに電流が流れにくくなるからである。

また、電流リミッタ２５１では、一定電圧値の駆動信号biasp、および駆動信号biasnが、継続してトランジスタ２６１のゲート、およびトランジスタ２６２のゲートに印加されている。これにより、ドライバ１９１の駆動時の貫通電流が抑制されるため、図１７の例では、図１５の場合と比較して、電源ＶＤＤおよび電源ＶＳＳのゆれが、より小さくなっている。

〈第６の実施の形態〉
［ドライバの構成］
ところで、図１６のドライバ１９１では、電流リミッタ２５１を設けることで、電源ゆれをより小さくすることはできるが、駆動信号biaspと駆動信号biasnは一定電圧であるので、電源のＡＣ（Alternating Current）的なゆれに追従するような構成となっていない。

すなわち、電源ＶＤＤおよび電源ＶＳＳから遠い位置にある、図１３中、中央付近のドライバ１９１において電源ゆれが顕著となる。ところが、中央付近のドライバ１９１では、電源ＶＤＤや電源ＶＳＳがゆれるのにも関わらず、駆動信号biaspと駆動信号biasnの電圧は一定であるため、トランジスタ２６１とトランジスタ２６２における、ゲートとソース間の電圧Vgsは小さくなる。その結果、中央付近のドライバ１９１ほど、トランジスタ２６１やトランジスタ２６２に電流が流れにくくなってしまう。

そのため、図１７に示したように、電源ＶＤＤや電源ＶＳＳに近いドライバ１９１と、遠いドライバ１９１とで、画素駆動信号ＳＩＧｎの遷移時間差が生じる。この遷移時間差は、単位画素９０ごとのカップリングの不均一性として現れるため、遷移時間を揃えることが望ましい。

そこで、ドライバ１９１を図１８に示す構成とすれば、各ドライバ１９１から出力される画素駆動信号ＳＩＧｎの立ち上がり、立下りの遷移時間をほぼ同じ時間とすることができる。なお、図１８において、図１６における場合と対応する部分には、同一の符号を付してあり、その説明は省略する。

図１８に示すドライバ１９１は、図１６のドライバ１９１に加えて、さらにキャパシタ２９１、スイッチ２９２、キャパシタ２９３、およびスイッチ２９４を備えている。

すなわち、トランジスタ２６１のゲートには、スイッチ２９２とバイアス線である信号線２９５を介して、電源Biaspが接続されている。この電源Biaspから、トランジスタ２６１のゲートに供給される駆動信号Biaspiは、トランジスタ２６１に一定の電流が流れるようにする電圧である。また、トランジスタ２６１のゲートは、電源ＶＤＤと直列に、キャパシタ２９１により接続されている。

同様に、トランジスタ２６２のゲートには、スイッチ２９４とバイアス線である信号線２９６を介して、電源Biasnが接続されている。この電源Biasnから、トランジスタ２６２のゲートに供給される駆動信号Biasniは、トランジスタ２６２に一定の電流が流れるようにする電圧である。また、トランジスタ２６２のゲートは、電源ＶＳＳと直列に、キャパシタ２９３により接続されている。

なお、キャパシタ２９１およびキャパシタ２９３は、安定化電源のためではなく、駆動信号Biaspiと駆動信号Biasniを、電源ＶＤＤおよび電源ＶＳＳのゆれに追従させるために挿入されているものである。また、スイッチ２９２やスイッチ２９４に代えて、高抵抗がトランジスタ２６１と信号線２９５の間、およびトランジスタ２６２と信号線２９６の間に設けられてもよい。

［ドライバの動作］
次に、図１８に示すドライバ１９１の動作について説明する。

ドライバ１９１では、予めスイッチ２９２がオンされ、電源Biaspの電圧が、駆動信号Biaspiとして、トランジスタ２６１のゲートに印加されるようになされている。同様に、予めスイッチ２９４がオンされ、電源Biasnの電圧が、駆動信号Biasniとして、トランジスタ２６２のゲートに印加されるようになされている。

そして、垂直駆動部６２は、全ての単位画素９０が同時に、画素駆動信号により動作するグローバル駆動の直前に、スイッチ２９２およびスイッチ２９４をオフし、駆動信号Biaspiおよび駆動信号Biasniをホールド状態とする。

その後、グローバル駆動が開始されると、電源ＶＤＤや電源ＶＳＳにゆれが発生するが、そのゆれの分だけ駆動信号Biaspiおよび駆動信号Biasniが変動する。これにより、ドライバ１９１の電源ＶＤＤおよび電源ＶＳＳからの距離によらず、トランジスタ２６１とトランジスタ２６２のゲートとソース間の電圧は一定に保たれる。その結果、各行のドライバ１９１から出力される画素駆動信号ＳＩＧｎの立ち上がり、および立下りの遷移時間を揃えることができ、画素駆動信号ＳＩＧｎに起因する各行の単位画素９０のカップリングを、均一にすることができる。

なお、図１８に示す構成とされるドライバ１９１は、垂直駆動部６２によって、図１９に示すように駆動される。なお、図１９において、横方向は時間を示しており、ＤＲＮ、ＸＤＲＰ、ＶＤＤ、およびＶＳＳは、駆動信号DRN、駆動信号XDRP、電源ＶＤＤ、および電源ＶＳＳの各電圧を示している。また、図中、Biaspi、Biasni、およびSIGは、駆動信号Biaspi、駆動信号Biasni、および画素駆動信号ＳＩＧｎの電圧を示している。

図１９の例では、垂直駆動部６２は、図１７の例と同じタイミングでトランジスタ２２１およびトランジスタ２２２を制御する。すると、図中、SIGにより示される画素駆動信号ＳＩＧｎは、オフの状態からオンとなり、その後、再びオフとなる。

このとき、ＶＤＤおよびＶＳＳに示されるように、図１７の場合と同様の電源ＶＤＤおよび電源ＶＳＳのゆれが生じる。しかし、図１８のドライバ１９１には、キャパシタ２９１とキャパシタ２９３が設けられているので、図１９中、BiaspiおよびBiasniに示されるように、駆動信号Biaspiと駆動信号Biasniは、電源のゆれに追従して変動する。その結果、トランジスタ２６１およびトランジスタ２６２には、ほぼ均一に電流が流れ、SIGにより示される画素駆動信号ＳＩＧｎは、なまることなく急峻に立ち上がり、また立ち下がっている。

このように、図１４、図１６、および図１８に示すようにドライバ１９１を構成すれば、グローバル駆動時の電源ゆれの影響をより少なくすることができ、グローバル駆動時に発生するカップリングノイズの行ごとの不均一性を、低減させることができる。

なお、図１６と図１８に示したドライバ１９１には、電流リミッタ２５１が設けられているが、電源ゆれの大きいグローバル駆動時のみ電流リミッタ２５１が動作し、電源ゆれの小さい各行の単位画素９０からの画素信号読み出し時には、電流リミッタ２５１が動作しないようにしてもよい。そのような場合、例えばグローバル駆動時には、トランジスタ２６１やトランジスタ２６２のゲートに所定の電圧が印加される。また、単一の行の画素信号読み出し時には、トランジスタ２６１やトランジスタ２６２のゲートに電源ＶＤＤや電源ＶＳＳのレベルに近い電圧が印加され、リミッタがかからないようにされる。

また、トランジスタ２６１のゲートと、電源ＶＤＤ（トランジスタ２２１のソース）との間にキャパシタ２９１を設けると説明したが、電気容量（カップリング容量）を待たせることのできる素子であれば、どのような素子であってもよい。同様に、トランジスタ２６２のゲートと、電源ＶＳＳ（トランジスタ２２２のソース）との間に電気容量を持たせることができれば、キャパシタ２９３ではなく、他の素子であってもよい。

以上のように、ＣＭＯＳイメージセンサ５０によれば、画素駆動信号による単位画素９０の駆動を適切に制御することで、他の信号線遷移による浮遊拡散領域１２３のカップリングの影響をより少なくし、よりカップリングノイズの少ない画像を得ることができる。また、暗時のシェーディングも低減させることができる。

さらに、画素駆動信号の適切な制御により、他の信号配線と浮遊拡散領域１２３との間の寄生容量によるカップリングの影響をより少なくすることができるので、他の信号配線と浮遊拡散領域１２３との間にシールド配線を設ける必要がない。したがって、単位画素９０の小型化や、同じ面積での高開口率化を図ることができる。また、単位画素９０内の各素子のレイアウトの自由度を向上させることが可能となる。

〈単位画素のその他の構成例〉
［単位画素のその他の第１の構成例］
なお、本発明は、上述した実施の形態で説明した単位画素以外の構造にも採用することができる。以下、本発明が適用可能なその他の単位画素の構造について説明する。また、以下の図において、図６または図１０と対応する部分には同一符号を付してあり、その説明は適宜省略する。

図２０は、単位画素９０のその他の第１の構成例を示す図である。

図２０の単位画素９０Ｂでは、図６の構成に加えて、フォトダイオード１２１と転送ゲート１２２との間に、第２転送ゲート３２１とメモリ部３２２が設けられており、さらにフォトダイオード１２１の図中、左側に図１０に示したオーバーフローゲート１６１が設けられている。

第２転送ゲート３２１は、フォトダイオード１２１で光電変換され、その内部に蓄積された電荷を、ゲート電極３２１Ａに転送パルスＴＲＸが印加されることによって転送する。メモリ部３２２は、遮光されており、ゲート電極３２１Ａの下に形成されたＮ型の埋め込みチャネル３３１によって形成され、第２転送ゲート３２１によってフォトダイオード１２１から転送された電荷を蓄積する。メモリ部３２２が埋め込みチャネル３３１によって形成されていることで、Ｓｉ−ＳｉＯ２界面での暗電流の発生を抑えることができるため画質の向上に寄与できる。

このメモリ部３２２において、その上部にゲート電極３２１Ａを配置し、そのゲート電極３２１Ａに転送パルスＴＲＸを印加することでメモリ部３２２に変調をかけることができる。すなわち、ゲート電極３２１Ａに転送パルスＴＲＸが印加されることで、メモリ部３２２のポテンシャルが深くなる。これにより、メモリ部３２２の飽和電荷量を、変調を掛けない場合よりも増やすことができる。

また、図２０の単位画素９０Ｂでは、転送ゲート１２２は、ゲート電極１２２Ａに転送パルスＴＲＧが印加されると、メモリ部３２２に蓄積された電荷を、浮遊拡散領域１２３に転送する。

単位画素９０Ｂはさらに、フォトダイオード１２１の蓄積電荷を排出するための電荷排出部としてのオーバーフローゲート１６１を有している。このオーバーフローゲート１６１は、露光開始時にゲート電極１６１Ａに制御パルスＡＢＧが印加されることで、フォトダイオード１２１の電荷をＮ型層のドレイン部３３２に排出する。オーバーフローゲート１６１はさらに、露光終了後の読み出し期間中にフォトダイオード１２１が飽和して電荷が溢れるのを防ぐ作用をなす。ドレイン部３３２には、所定の電圧ＶＤＡが印加されている。

［メモリ部のゲート電極の電位］
ここで、電荷保持領域としてのメモリ部３２２のゲート電極、即ち、第２転送ゲート３２１のゲート電極３２１Ａの電位について説明する。

本実施形態においては、電荷保持領域としてのメモリ部３２２のゲート電極の電位が、第２転送ゲート３２１および転送ゲート１２２のうち少なくともいずれか、たとえば第２転送ゲート３２１を非導通状態とする期間に、ピニング状態とする電位に設定される。より具体的には、第２転送ゲート３２１若しくは転送ゲート１２２のいずれか一方、または両方を非導通状態とする際に、ゲート電極３２１Ａ，１２２Ａに印加する電圧が、ゲート電極直下のＳｉ表面にキャリアを蓄積できるピニング状態となるように設定される。

本実施形態のように、転送ゲートを形成するトランジスタがＮ型の場合、第２転送ゲート３２１を非導通状態とする際に、ゲート電極３２１Ａに印加する電圧がＰ型ウェル層１３２に対しグランドＧＮＤよりも負電位となる電圧に設定される。なお、図示しないが、転送ゲートを形成するトランジスタがＰ型である場合、Ｐ型ウェル層がＮ型ウェル層となり、このＮ型ウェル層に対して電源電圧ＶＤＤよりも高い電圧に設定される。

第２転送ゲート３２１を非導通状態とする際に、ゲート電極３２１Ａに印加する電圧を、ゲート電極直下のＳｉ表面にキャリアを蓄積できるピニング状態となるような電圧に設定する理由は以下の通りである。

第２転送ゲート３２１のゲート電極３２１Ａの電位を、Ｐ型ウェル層１３２に対して同電位（例えば０Ｖ）とすると、Ｓｉ表面の結晶欠陥から発生するキャリアがメモリ部３２２に蓄積され、暗電流となり画質を劣化させるおそれがある。このため、本実施形態においては、メモリ部３２２上に形成されるゲート電極３２１Ａのオフ（ＯＦＦ）電位を、Ｐ型ウェル層１３２に対して負電位、例えば−２．０Ｖとする。これにより、本実施形態においては、電荷保持期間中はメモリ部３２２のＳｉ表面に正孔（ホール：Hole）を発生させ、Ｓｉ表面で発生した電子（エレクトロン：Electron）を再結合させることが可能で、その結果、暗電流を低減することが可能である。

なお、図２０の構成においては、メモリ部３２２の端部に、転送ゲート１２２のゲート電極１２２Ａが存在することから、このゲート電極１２２Ａも負電位とすることで、メモリ部３２２の端部で発生す暗電流を同様に抑えることが可能である。

［単位画素のその他の第２の構成例］
図２１は、単位画素９０のその他の第２の構成例である単位画素９０Ｃの構造を示す図である。

単位画素９０Ｃでは、ゲート電極３２１Ａの下で、かつ、フォトダイオード１２１とメモリ部３２２との境界部分に、Ｐ−の不純物拡散領域３６１を設けることによりオーバーフローパス３６２を形成した点が図２０の単位画素９０Ｂと異なる。

オーバーフローパス３６２を形成するためには、不純物拡散領域３６１のポテンシャルを低くする必要がある。不純物拡散領域３６１に軽くＮ不純物をドープしてＰ不純物濃度を下げることで、Ｐ−の不純物拡散領域３６１を形成することができる。あるいはポテンシャルバリア形成の際に不純物拡散領域３６１にＰ不純物をドープする場合はその濃度を下げることで、Ｐ−の不純物拡散領域３６１を形成することができる。

単位画素９０Ｃでは、低照度での発生電荷を優先的にフォトダイオード１２１で蓄積する手段として、フォトダイオード１２１とメモリ部３２２との境界部分に形成されたオーバーフローパス３６２が用いられる。

フォトダイオード１２１とメモリ部３２２との境界部分に、Ｐ−の不純物拡散領域３６１を設けることで境界部分のポテンシャルが下がる。このポテンシャルが下がった部分がオーバーフローパス３６２となる。そして、フォトダイオード１２１で発生し、オーバーフローパス３６２のポテンシャルを超えた電荷は、自動的にメモリ部３２２に漏れて、蓄積される。換言すれば、オーバーフローパス３６２のポテンシャル以下の発生電荷はフォトダイオード１２１に蓄積される。

オーバーフローパス３６２は中間電荷転送部としての機能を持つ。すなわち、中間電荷転送部としてのオーバーフローパス３６２は、複数の単位画素の全てが同時に撮像動作を行う露光期間において、フォトダイオード１２１での光電変換によって発生し、オーバーフローパス３６２のポテンシャルで決まる所定電荷量を超える電荷を信号電荷としてメモリ部３２２へ転送する。

なお、図２１の例では、Ｐ−の不純物拡散領域３６１を設けることによりオーバーフローパス３６２を形成した構造が採用されている。しかし、Ｐ−の不純物拡散領域３６１を設ける代わりに、Ｎ−の不純物拡散領域３６１を設けることによりオーバーフローパス３６２を形成した構造をとることも可能である。

［単位画素のその他の第３の構成例］
図２２は、単位画素９０のその他の第３の構成例である単位画素９０Ｄの構造を示す図である。

単位画素９０Ｄは、図６の単位画素９０の構成に、浮遊拡散領域１２３と同様のメモリ部３２２が設けられた構成となっている。即ち、単位画素９０Ｄでは、第２転送ゲート３２１のゲート電極３２１Ａがフォトダイオード１２１とメモリ部３２２の境界のＰ型ウェル層１３２の上部に設けられている。また、単位画素９０Ｄでは、メモリ部３２２が浮遊拡散領域１２３と同様のＮ型層３９１によって形成される。

単位画素９０Ｄにおけるグローバル露光動作は、例えば、次の手順で実行される。まず、電荷排出動作が全画素同時に実行され、同時露光が開始される。発生した光電荷がフォトダイオード１２１に蓄積される。露光終了時点で、第２転送ゲート３２１が全画素同時にオンされ、蓄積された光電荷がメモリ部３２２へ転送され、保持される。露光終了後、順次動作にてリセットレベルと信号レベルが読み出される。即ち、浮遊拡散領域１２３がリセットされ、次にリセットレベルが読み出される。続いて、メモリ部３２２の保持電荷が浮遊拡散領域１２３へ転送され、信号レベルが読み出される。

［単位画素のその他の第４の構成例］
図２３は、単位画素９０のその他の第４の構成例である単位画素９０Ｅの構造を示す図である。

図２０の単位画素９０Ｂでは、メモリ部３２２が埋め込みチャネル３３１によって形成された構成となっている。これに対して、図２３の単位画素９０Ｅでは、メモリ部３２２を、埋め込み型のＮ型拡散領域４２１によって形成した構成が採用されている。

メモリ部３２２をＮ型拡散領域４２１によって形成した場合であっても、埋め込みチャネル３３１によって形成した場合と同様の作用効果を得ることができる。具体的には、Ｐ型ウェル層１３２の内部にＮ型拡散領域４２１を形成し、基板表面側にＰ型層４２２を形成することで、Ｓｉ−ＳｉＯ２界面で発生する暗電流がメモリ部３２２のＮ型拡散領域４２１に蓄積されることを回避できるため画質の向上に寄与できる。

ここで、メモリ部３２２のＮ型拡散領域４２１の不純物濃度は、浮遊拡散領域１２３の不純物濃度よりも低くすることが好ましい。このような不純物濃度の設定により、転送ゲート１２２によるメモリ部３２２から浮遊拡散領域１２３への電荷の転送効率を高めることができる。単位画素９０Ｅにおけるグローバル露光動作は、図２０の単位画素９０Ｂと同様である。

なお、図２３に示した単位画素９０Ｅの構成では、メモリ部３２２を埋め込み型のＮ型拡散領域４２１によって形成したが、メモリ部３２２で発生する暗電流が増加することがあるものの、埋め込み型にしない構造としてもよい。

また、単位画素９０Ｅの構成において、オーバーフローゲート１６１を省略し、転送パルスＴＲＸ，ＴＲＧおよびリセットパルスＲＳＴを全てアクティブ状態にする構成を採ることができる。この構成を採ることにより、オーバーフローゲート１６１と同等の作用効果、即ちフォトダイオード１２１の電荷を排出し、また、読み出し期間中にフォトダイオード１２１で溢れた電荷を基板側に逃がすことができる。

［単位画素のその他の第５の構成例］
図２４は、単位画素９０のその他の第５の構成例である単位画素９０Ｆの構造を示す図である。

図２０の単位画素９０Ｂでは、フォトダイオード１２１と浮遊拡散領域１２３の間に１つのメモリ部（ＭＥＭ）３２２が配置されていたが、図２４の単位画素９０Ｆでは、さらにもう１つのメモリ部（ＭＥＭ２）４５１が配置されている。即ち、メモリ部が２段構成となっている。

第３転送ゲート４５２は、メモリ部３２２に蓄積された電荷を、ゲート電極４５２Ａに転送パルスＴＲＸ２が印加されることによって転送する。メモリ部４５１は、ゲート電極４５２Ａの下に形成されたＮ型の埋め込みチャネル４５３によって形成され、第３転送ゲート４５２によってメモリ部３２２から転送された電荷を蓄積する。メモリ部４５１が埋め込みチャネル４５３によって形成されていることで、Ｓｉ−ＳｉＯ２界面での暗電流の発生を抑えることができるため画質の向上に寄与できる。

メモリ部４５１は、メモリ部３２２と同様の構成とされているので、メモリ部３２２と同様、変調を掛けた場合には、メモリ部４５１の飽和電荷量を変調を掛けない場合よりも増やすことができる。

単位画素９０Ｆにおけるグローバル露光動作では、全画素同時に蓄積された光電荷はフォトダイオード１２１またはメモリ部３２２で保持される。メモリ部４５１は、画素信号が読み出されるまでの間、光電荷を保持するために使用される。

なお、上述した単位画素９０におけるデバイス構造の導電型は一例に過ぎず、Ｎ型、Ｐ型が逆でも構わないし、また、基板１３１の導電型についてもＮ型、Ｐ型のどちらでも構わない。

［本発明を適用した電子機器の構成例］
なお、本発明は、固体撮像素子への適用に限られるものではない。即ち、本発明は、デジタルスチルカメラやビデオカメラ等の撮像装置や、撮像機能を有する携帯端末装置や、画像読取部に固体撮像素子を用いる複写機など、画像取込部（光電変換部）に固体撮像素子を用いる電子機器全般に対して適用可能である。固体撮像素子は、ワンチップとして形成された形態であってもよいし、撮像部と信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。

図２５は、本発明を適用した電子機器としての、撮像装置の構成例を示すブロック図である。

図２５の撮像装置６００は、レンズ群などからなる光学部６０１、上述した単位画素９０の各構成が採用される固体撮像素子（撮像デバイス）６０２、およびカメラ信号処理回路であるＤＳＰ(Digital Signal Processor)回路６０３を備える。また、撮像装置６００は、フレームメモリ６０４、表示部６０５、記録部６０６、操作部６０７、および電源部６０８も備える。ＤＳＰ回路６０３、フレームメモリ６０４、表示部６０５、記録部６０６、操作部６０７および電源部６０８は、バスライン６０９を介して相互に接続されている。

光学部６０１は、被写体からの入射光（像光）を取り込んで固体撮像素子６０２の撮像面上に結像する。固体撮像素子６０２は、光学部６０１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この固体撮像素子６０２として、上述した実施の形態に係るＣＭＯＳイメージセンサ５０等の固体撮像素子、即ちグローバル露光によって歪みのない撮像を実現できる固体撮像素子を用いることができる。

表示部６０５は、例えば、液晶パネルや有機ＥＬ(electro luminescence)パネル等のパネル型表示装置からなり、固体撮像素子６０２で撮像された動画または静止画を表示する。記録部６０６は、固体撮像素子６０２で撮像された動画または静止画を、ビデオテープやＤＶＤ(Digital Versatile Disk)等の記録媒体に記録する。

操作部６０７は、ユーザによる操作の下に、撮像装置６００が持つ様々な機能について操作指令を発する。電源部６０８は、ＤＳＰ回路６０３、フレームメモリ６０４、表示部６０５、記録部６０６および操作部６０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。

上述したように、固体撮像素子６０２として、上述した実施の形態に係るＣＭＯＳイメージセンサ５０を用いることで、画素トランジスタの閾値バラツキに起因するノイズを低減し、高いＳ／Ｎを確保することができる。従って、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置６００においても、撮像画像の高画質化を図ることができる。

また、上述した実施形態においては、可視光の光量に応じた信号電荷を物理量として検知する単位画素が行列状に配置されてなるＣＭＯＳイメージセンサに適用した場合を例に挙げて説明した。しかしながら、本発明はＣＭＯＳイメージセンサへの適用に限られるものではなく、画素アレイ部の画素列ごとにカラム処理部を配置してなるカラム方式の固体撮像素子全般に対して適用可能である。

また、本発明は、可視光の入射光量の分布を検知して画像として撮像する固体撮像素子への適用に限らず、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像素子や、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像素子（物理量分布検知装置）全般に対して適用可能である。

なお、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。

５０ ＣＭＯＳイメージセンサ， ６１ 画素アレイ部， ６２ 垂直駆動部， ６３ カラム処理部， ６７ 垂直信号線， ９０ 単位画素， １２１ フォトダイオード， １２２ 転送ゲート， １２３ 浮遊拡散領域， １２４ リセットトランジスタ， １２６ 選択トランジスタ， １６１ オーバーフローゲート

Claims (13)

1. 入射した光を電荷に変換する光電変換部と、前記光電変換部で得られた電荷に対応する信号電圧を保持する電荷保持部とを有する複数の単位画素からなる固体撮像素子であって、
   前記光電変換部で得られた電荷に対応する前記信号電圧を、信号レベルとして前記電荷保持部から読み出した後、所定の電圧にリセットされたときの電圧を前記電荷保持部からリセットレベルとして読み出して、前記信号レベルと前記リセットレベルの差分を算出して画素信号を生成する読み出し手段と、
   前記単位画素に供給される、前記画素信号を読み出す前記単位画素を選択するための選択パルスであって、前記電荷保持部において生じるカップリングに影響を与える選択パルスの状態が、前記光電変換部から前記電荷保持部への電荷の転送の直前における前記電荷保持部の第１のリセット時と、前記リセットレベル読み出し直前の前記電荷保持部の第２のリセット時とで同じ状態となり、かつ前記信号レベル読み出し時と、前記リセットレベル読み出し時における前記選択パルスの状態が同じとなるように、前記選択パルスの前記単位画素への供給を制御し、前記単位画素に供給される、前記単位画素に設けられ、前記光電変換部に蓄積された電荷を排出する電荷排出部を駆動する制御パルスであって、前記電荷保持部において生じるカップリングに影響を与える制御パルスの状態が、前記第１のリセット時と、前記第２のリセット時とで同じ状態となり、かつ前記信号レベル読み出し時と、前記リセットレベル読み出し時における前記制御パルスの状態が同じとなるように、前記制御パルスの前記単位画素への供給をさらに制御する制御手段と
   を備える固体撮像素子。
2. 前記読み出し手段に接続された、前記電荷保持部から前記信号レベルおよび前記リセットレベルを読み出すための信号線には、所定の電圧が印加される
   請求項１に記載の固体撮像素子。
3. 前記制御手段は、前記第１のリセットが、所定方向に並ぶ前記単位画素からなる複数の画素行において同時に行なわれるように、前記複数の画素行を構成する前記単位画素を制御する
   請求項１に記載の固体撮像素子。
4. 前記制御手段は、所定方向に並ぶ前記単位画素からなる複数の画素行において、前記光電変換部から前記電荷保持部への電荷の転送が同時に行なわれるように、前記複数の画素行を構成する前記単位画素を制御する
   請求項１に記載の固体撮像素子。
5. 前記制御手段は、前記選択パルスを出力し、前記選択パルスをオンさせる第１のトランジスタと、前記選択パルスをオフさせる第２のトランジスタとを有する出力手段を備え、前記第１のトランジスタと前記第２のトランジスタの駆動タイミングがずれるように前記出力手段を制御する
   請求項３または請求項４に記載の固体撮像素子。
6. 前記出力手段は、前記第１のトランジスタに接続される電源のゆれ、および前記第２のトランジスタに接続される電源のゆれを抑制する電流リミッタをさらに備える
   請求項５に記載の固体撮像素子。
7. 前記電流リミッタを構成する第３のトランジスタのゲートは、スイッチまたは抵抗により所定電圧のバイアス線と接続され、前記ゲートと、前記第１のトランジスタまたは前記第２のトランジスタのソースとの間に電気容量を持たせることで、前記第３のトランジスタを流れる電流が一定となるようにされている
   請求項６に記載の固体撮像素子。
8. 前記制御手段は、複数の前記画素行を同時に駆動する場合、前記電流リミッタが動作し、単一の前記画素行のみを駆動する場合、前記電流リミッタが動作しないように、前記電流リミッタを制御する
   請求項７に記載の固体撮像素子。
9. 入射した光を電荷に変換する光電変換部と、前記光電変換部で得られた電荷に対応する信号電圧を保持する電荷保持部とを有する複数の単位画素からなる固体撮像素子の駆動方法であって、
   前記光電変換部で得られた電荷に対応する前記信号電圧を、信号レベルとして前記電荷保持部から読み出した後、所定の電圧にリセットされたときの電圧を前記電荷保持部からリセットレベルとして読み出して、前記信号レベルと前記リセットレベルの差分を算出して画素信号を生成する読み出しステップと、
   前記単位画素に供給される、前記画素信号を読み出す前記単位画素を選択するための選択パルスであって、前記電荷保持部において生じるカップリングに影響を与える選択パルスの状態が、前記光電変換部から前記電荷保持部への電荷の転送の直前における前記電荷保持部の第１のリセット時と、前記リセットレベル読み出し直前の前記電荷保持部の第２のリセット時とで同じ状態となり、かつ前記信号レベル読み出し時と、前記リセットレベル読み出し時における前記選択パルスの状態が同じとなるように、前記選択パルスの前記単位画素への供給を制御し、前記単位画素に供給される、前記単位画素に設けられ、前記光電変換部に蓄積された電荷を排出する電荷排出部を駆動する制御パルスであって、前記電荷保持部において生じるカップリングに影響を与える制御パルスの状態が、前記第１のリセット時と、前記第２のリセット時とで同じ状態となり、かつ前記信号レベル読み出し時と、前記リセットレベル読み出し時における前記制御パルスの状態が同じとなるように、前記制御パルスの前記単位画素への供給をさらに制御する制御ステップと
   を含む駆動方法。
10. 読み出し手段に接続された、前記電荷保持部から前記信号レベルおよび前記リセットレベルを読み出すための信号線には、所定の電圧が印加される
    請求項９に記載の駆動方法。
11. 前記第１のリセットが、所定方向に並ぶ前記単位画素からなる複数の画素行において同時に行なわれるように、前記複数の画素行を構成する前記単位画素が制御される
    請求項９に記載の駆動方法。
12. 所定方向に並ぶ前記単位画素からなる複数の画素行において、前記光電変換部から前記電荷保持部への電荷の転送が同時に行なわれるように、前記複数の画素行を構成する前記単位画素が制御される
    請求項９に記載の駆動方法。
13. 入射した光を電荷に変換する光電変換部と、前記光電変換部で得られた電荷に対応する信号電圧を保持する電荷保持部とを有する複数の単位画素を備える電子機器であって、
    前記光電変換部で得られた電荷に対応する前記信号電圧を、信号レベルとして前記電荷保持部から読み出した後、所定の電圧にリセットされたときの電圧を前記電荷保持部からリセットレベルとして読み出して、前記信号レベルと前記リセットレベルの差分を算出して画素信号を生成する読み出し手段と、
    前記単位画素に供給される、前記画素信号を読み出す前記単位画素を選択するための選択パルスであって、前記電荷保持部において生じるカップリングに影響を与える選択パルスの状態が、前記光電変換部から前記電荷保持部への電荷の転送の直前における前記電荷保持部の第１のリセット時と、前記リセットレベル読み出し直前の前記電荷保持部の第２のリセット時とで同じ状態となり、かつ前記信号レベル読み出し時と、前記リセットレベル読み出し時における前記選択パルスの状態が同じとなるように、前記選択パルスの前記単位画素への供給を制御し、前記単位画素に供給される、前記単位画素に設けられ、前記光電変換部に蓄積された電荷を排出する電荷排出部を駆動する制御パルスであって、前記電荷保持部において生じるカップリングに影響を与える制御パルスの状態が、前記第１のリセット時と、前記第２のリセット時とで同じ状態となり、かつ前記信号レベル読み出し時と、前記リセットレベル読み出し時における前記制御パルスの状態が同じとなるように、前記制御パルスの前記単位画素への供給をさらに制御する制御手段と
    を備える電子機器。

Images