JP4534804B2 - 撮像デバイス - Google Patents
撮像デバイス Download PDFInfo
- Publication number
- JP4534804B2 JP4534804B2 JP2005065602A JP2005065602A JP4534804B2 JP 4534804 B2 JP4534804 B2 JP 4534804B2 JP 2005065602 A JP2005065602 A JP 2005065602A JP 2005065602 A JP2005065602 A JP 2005065602A JP 4534804 B2 JP4534804 B2 JP 4534804B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- vertical signal
- signal line
- signal lines
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
- F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
- F16K1/00—Lift valves or globe valves, i.e. cut-off apparatus with closure members having at least a component of their opening and closing motion perpendicular to the closing faces
- F16K1/32—Details
- F16K1/34—Cutting-off parts, e.g. valve members, seats
- F16K1/36—Valve members
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
- F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
- F16K1/00—Lift valves or globe valves, i.e. cut-off apparatus with closure members having at least a component of their opening and closing motion perpendicular to the closing faces
- F16K1/32—Details
- F16K1/34—Cutting-off parts, e.g. valve members, seats
- F16K1/46—Attachment of sealing rings
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
- F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
- F16K27/00—Construction of housing; Use of materials therefor
- F16K27/02—Construction of housing; Use of materials therefor of lift valves
- F16K27/0245—Construction of housing; Use of materials therefor of lift valves with ball-shaped valve members
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/709—Circuitry for control of the power supply
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Mechanical Engineering (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
図1は、フォトダイオード100に蓄積した電荷(電子)を垂直信号線120に映像信号として出力するまでの構成を示している。このとき垂直信号線120の一方側が、カラム処理回路を構成する、サンプルホールドおよび相関二重サンプル(S/H・CDS)回路に接続され、このためハイインピーダンスとなっている。また、垂直信号線120の他方側は撮像部の外で定電流源z140に接続されている。
映像信号の読み出し時に、リセットトランジスタ200のゲートにはリセットパルスRETがリセット線201を介して入力され、転送トランジスタ220のゲートには転送パルスTRSが転送線221を介して入力され、選択トランジスタ240のゲートには選択パルスSELが選択線241を介して入力される。
ここで、図2(A)に示す転送パルスTRS、図2(B)に示すリセットパルスRST、図2(C)に示す選択パルスSELは、各々のハイレベルが電源電圧Vddであり、各々のローレベルが基準電圧Vss(たとえば接地電圧)である。このため各パルスが印加されるトランジスタは、ゲートに印加されるパルスが電源電圧Vdd付近のレベルに達する過程でオンする。図2(D)と図2(E)に、FD部160と垂直信号線120(図1参照)の電圧変化を示す。これらの図で時間T1〜T3における電源電圧Vddと基準電圧Vssの間の電圧は、その値が時間とともに変化している場合でも、ある時間における値そのものは確定している。これに対し図2(D)で斜線に示す、時間T1以前および時間T3以後のFD部160の電圧は、電源電圧Vddと基準電圧Vssの間で「不定」となっている。
この状態で、ある画素行が選択されると、その画素行に対応する選択線39(図1参照)に、図2(C)に示す選択パルスSELが印加される。選択パルスSELの立ち上がりとほぼ同時期の時間T1で、上記選択された画素行のリセット線38がアクティブとなり、図2(B)に示すようにリセットパルスRSTが立ち上がる。すると、リセットトランジスタ200がオンし、図2(D)に示すように、それまで不定であったFD部160の電圧が、リセットトランジスタ200の作用により、電源電圧Vddよりも所定電圧だけ低いハイレベルの電圧(以下、リセット電圧という)V10になる。このとき既に選択トランジスタ240がオンしていることから、図2(E)に示すように、垂直信号線41の電圧V0が、それより差電圧ΔVだけ低い電圧(以下、リセット読出電圧という)V11に変化する。リセット読出電圧V11は、アンプトランジスタ260および選択トランジスタ240の作用により、通常、上記リセット電圧V10より更に低い、電源電圧Vddと基準電圧Vssの間の電圧となる。上記差電圧ΔVは、リセットトランジスタ200、アンプトランジスタ260、これらとFD部160との結合容量、さらには、選択トランジスタ240などによって総合的に決まる電圧である。
その後、画素読出電圧V21が安定するのを待って転送パルスTRSの印加を終了させる(図2(A))。そして、図2(C)に示すように、それから更に所定時間が経過した時間T3において選択パルスSELを立ち下げると、図2(D)に示すように、FD部160が再び「不定」になる。この選択パルスSELの終了後に、カラム処理回路(不図示)を経由して信号がセンサ外部へ出力される。
画素行が選択された選択パルスがアクティブの期間において、垂直信号線に、最初にリセット読出電圧(図2(E)の例では、V11)が現出する。しかし、それ以前の垂直信号線の電圧は電源電圧Vdd、基準電圧Vss、もしくはフローティングである(図2(E)の例では電源電圧Vdd)。リセット読出電圧V11は通常、電源電圧Vddから、前述したように画素内のトランジスタや製造プロセスで総合的に決まる差電圧ΔVだけ低下した電圧であり、基準電圧Vssより高い。
また、初期状態をフローティングとした場合、垂直信号線の初期電圧が、1つ前の画素行で読み出しが終了した時(図2(E)における時間T3)での画素信号レベルに左右されてしまう。このため、垂直信号線の初期電圧が画素行ごと、および列毎にばらつき、時間T1とT2の間隔が短いと、この初期電圧のばらつきが映像信号にとってノイズとなりやすい。
前記電圧供給回路は、好適に、電源電圧から当該電源電圧より低い所定電圧を発生する電圧発生手段と、前記所定電圧の前記垂直信号線への供給を制御するスイッチと、を含む。
上記構成によれば、たとえば、このリセット電圧の出力に先立って予め垂直信号線に、電源供給回路が電源電圧と基準電圧の間の電圧を供給する。このため、本発明ではリセット電圧の出力時に、垂直信号線の電圧は、電源電圧または基準電圧の電源レベルよりリセット電圧に近いレベルから、リセット電圧に変化する。
図3に示すCMOSイメージセンサ2は、画素3がマトリクス状に配置された撮像部2Aを有している。撮像部2Aは、通常、有効画素領域と遮光画素領域とを有するが、基本的には、同一または類似(有効画素と遮光画素は類似)の画素3を規則的に配列したものである。
PD35は、そのアノードが基準電圧Vss(図では接地電圧)の供給線に接続され、そのカソードがトランジスタ31のソースに接続されている。
3つのトランジスタは、フローティング・ディフュージョン部(以下、FD部という)36のノードNDをフローティング状態から電源電圧(以下、Vddとする)の供給線である電源電圧線15への接続状態に切り替え、ノードNDに電源電圧Vddを充電して、その電荷量をリセットするリセットトランジスタ32と、リセット後に再びフローティング状態となったノードNDにフォトダイオードPDの蓄積電荷(本例では電子)を転送する転送トランジスタ31と、ノードNDに転送された蓄積電荷に応じた画素信号を増幅するアンプトランジスタ33と、アンプトランジスタ33の出力の垂直信号線4への出力を制御する選択トランジスタ34である。
リセットトランジスタ32のゲートに、同一行内の画素に共通なリセット線6が接続されている。転送トランジスタ31のゲートに、同一行内の画素に共通な転送線5が接続されている。選択トランジスタ34のゲートに、同一行内の画素に共通な選択線7が接続されている。
図3では省略しているが、これらの各種制御線(リセット線6、転送線5および選択線7)、並びに、電源電圧線15のそれぞれに各種信号を供給する垂直駆動回路が接続されている。また、図1と同様に、アンプトランジスタ13に一定電流を供給するための電流源(不図示)が、垂直信号線4ごとに設けられている。
これらのカラム処理回路8、垂直駆動回路および電流源は、当該CMOSイメージセンサ2内に設けられている不図示のタイミング制御回路により制御されて動作する。
電圧供給回路2は、画素信号の読み出しに先立つリセット電圧の出力時に予め垂直信号線4の電圧を、電源電圧Vddと基準電圧Vssの間の電圧に設定する回路である。以下、電圧供給回路2Bの種々な構成例を、その動作とともに説明する。
構成例1は、図3に示すように、電圧供給回路2Bの基本ユニット1が垂直信号線4ごとに接続される場合に対応する。
構成例1における電圧供給回路の基本ユニット1は、図5に示すように、電圧発生手段としての電圧発生トランジスタ9、スイッチトランジスタ10およびショートトランジスタ11を備える。電圧発生トランジスタ9はゲートとドレインが電源電圧線15に接続され、ダイオード接続されている。このため、電圧発生トランジスタ9のソース電圧は「電源電圧−Vt」程度となる。ここで「Vt」は電圧発生トランジスタ9の閾値電圧であり、「電源電圧−Vt」とは電源電圧から、いわゆる「閾値落ち」した電圧である。この電圧がスイッチトランジスタ10を介して垂直信号線4に供給される。
一方、ショートトランジスタ11は隣接する垂直信号線4,4を短絡するための手段であり、図3に示す電圧供給回路2B全体では、「短絡回路」を構成する要素となる。このショートトランジスタ11は電圧供給の機能としては付加的なものであり、省略も可能である。ただし、一般的にトランジスタの閾値電圧はばらつきを持つため、これに起因し垂直信号線4ごとに上記電圧「電源電圧−Vt」が多少なりともばらつく。ショートトランジスタ11および、これを要素とする短絡回路は、このばらつきを除去するため、電圧供給回路2Bに付加することが望ましい。
図6(A)に示すように、時間T1でスイッチトランジスタ10のゲートに接続されているスイッチ線12にスイッチパルスS12が立ち上がると、スイッチトランジスタ10がオンする。これにより電圧発生トランジスタ9のソース電圧「Vdd−Vt」が、オン状態のスイッチトランジスタ10を通って垂直信号線4に出力される。このため垂直信号線4の電圧が上昇し、所定電圧「Vdd−ΔV0」に達する。この所定電圧は、ソース電圧「Vdd−Vt」とほぼ同じであるが、スイッチトランジスタのオン抵抗などの影響によりソース電圧より若干低くなる。つまり、所定電圧の電源電圧Vddからの差電圧ΔVtは、主に電圧発生トランジスタ9の閾値電圧Vtであり、これに上記オン抵抗などの電圧降下分が加わったもので、この所定電圧は垂直信号線ごとに多少ばらつく。
その後、時間T3でスイッチパルスS12がオフし、時間T4で短絡パルスS13がオフすると、当該垂直信号線への所定電圧の供給が終了する。
図2(E)ではリセット電圧の出力期間T1〜T2より前の垂直信号線の電圧V0は電源電圧Vddであり、それとリセット読出電圧V11との差がΔVほどあり、この電圧変化に時間を要している。
前述したように、初期状態をフローティングとした場合、垂直信号線の初期電圧が、1つ前の画素行で読み出しが終了した時での画素信号レベルに左右され、その結果、垂直信号線の初期電圧が画素行ごと、画素列ごとにばらつき、リセット電圧の出力期間が短いと、この初期電圧のばらつきが映像信号にとってノイズとなりやすい。
このノイズ低減は、電源発生の機能がなくても、少なくともショートトランジスタの機能を有すれば達成でき、これによって画素列ごとのばらつきを低減することが可能となる。この際の動作は、図6において、図6(A)の信号がない状態となる。
これらの構成例では、図3における基本ユニット1を他の構成の基本ユニットで置き換えることによって図3が適用できる。また、図7示す画素信号読み出しのタイミングおよび動作の基本は、以下の他の構成例でも基本的には同じである。このため、以下、図3および図7に関わる説明は適宜省略し、電圧供給回路の違いと、作用(所定電圧値またはイコライズ方法の違い)を中心に述べる。
構成例2では、図5に示す構成例1の電圧発生トランジスタを複数設ける。
図8に、構成例2における基本ユニット1Aの回路図を示す。図8においては、図5で設けられていた電圧発生トランジスタ9とスイッチトランジスタ10との間に、もう1つ電圧発生トランジスタ14を設けている。本例で、2つの電圧発生トランジスタ9と14の閾値電圧Vtを同じとすると、垂直信号線4に供給される所定電圧V0は「電源電圧Vdd−2*Vt」程度となる。このため図7(E)において、差電圧ΔV0=2*Vtとなる。
一方で、図5と図4を比較すると、画素回路に比べ電圧供給回路の基本ユニット1は規模が小さく、垂直信号線4のピッチにより規定される電圧供給回路の形成領域に余裕がある。このため、本例のように電圧発生トランジスタの追加は容易である。
なお、追加するトランジス数に限定はなく2個以上の追加も可能である。また、同じ閾値電圧Vtの倍数では差電圧ΔV0の調整の自由度が限られ、より高精度に調整したい場合は、プロセスの追加が必要となるが、異なる閾値電圧の電圧発生トランジスタを設けることも可能である。
構成例3は、イコライズのための変形例を示すものである。
図9に、図5の構成例1を変形した構成例3における基本ユニット1Bを示す。
この基本ユニット1Bにおいて、ショート用配線16を行方向の基本ユニット1Bで共通に設け、ショートトランジスタ11を隣接する垂直信号線4同士の接続ではなく、このショート用配線16と各垂直信号線4とを個別に接続するための制御に用いる。ショートトランジスタ11は、図5と同様に短絡制御線13(短絡パルスS13、図6(B)参照)により制御され、これらがオンすることにより、全ての垂直信号線4の電位がイコライズされる。
これまでの構成例では、全ての垂直信号線4に電圧供給回路の基本ユニットとして同じ回路が接続されていた。
これに対し、本構成例4においては、基本ユニットを垂直信号線に対し、1つおきに、2つおきに、あるいは、それ以上の個数おきに規則的に配置することができる。また、不規則な配置も可能であり、いずれにしても、基本ユニットが設けられた垂直信号線と、設けられていない垂直信号線との割合が所望の値であればよい。この割合は、リセット出力時に、垂直信号線4に供給する所定電圧V0の、電源電圧Vddとの差電圧ΔV0をどの程度の値にするかにより決められる。
この場合、垂直信号線4の複数のピッチに対応したスペースに1つの基本ユニットを配置することができ、面積をより縮小することが可能である。ただし、所定電圧V0の供給能力が低下する可能性があることから、この場合、垂直信号線4の電圧が所定電圧V0に安定するまでの時間は構成例1等より長くなる。しかし、この電圧安定の期間は、画素信号の読み出し速度を左右する期間(図7における時間T1〜T3)より前または後であるため、当該CMOSセンサの読み出し速度に影響を与えない。
図10に、構成例5における基本ユニットの回路を示す。
構成例5では、図3に示す基本ユニット1が、ハイレベルを出力する第1ユニット1−1と、ローレベルを出力する第2ユニット1−2とを交互に配置することにより構成されたものである。
第1ユニット1−1は、電圧発生手段としての電圧発生トランジスタ55が電源電圧線15と垂直信号線4−1との間に接続され、スイッチトランジスタ(図5参照)を有していない。また、第2ユニット1−2は、電圧発生手段としての電圧発生トランジスタ56が基準電圧Vssと垂直信号線4−2との間に接続され、同様にスイッチトランジスタを有していない。
ショートトランジスタ11は、図5と同様に、隣接する垂直信号線同士をショートするものであり、そのゲートが短絡制御線13により制御される。
図11(A)および図11(B)に示すように時間T1で、第1の制御線52に供給されるパルスS52がハイレベルからローレベルに、第2の制御線53に供給されるパルスS53がローレベルからハイレベルに変化すると、pMOSトランジスタ55およびnMOSトランジスタ56が共にオンする。これにより図11(D)および図11(E)に示すように、垂直信号線4−1は電源電圧Vddに、垂直信号線4−2は基準電圧Vssになる。
これと同時期に、短絡制御線13の短絡パルスS13がローレベルからハイレベルに変化する。これにより、垂直信号線4−1と垂直信号線4−2は電気的にショートされ、それぞれの配線の寄生容量が同じであれば、両方の垂直信号電圧、すなわち全ての垂直信号線の電圧が電源電圧Vddと基準電圧Vssの中間電圧である、「1/2*Vdd」に安定する。この電圧が図7(E)における所定電圧V0であり、この場合、電源電圧Vddとの差電圧ΔV0も「1/2*Vdd」である。
その後、時間T3で短絡パルスS13がオフすると、当該垂直信号線への所定電圧の供給が終了する。
図12に、構成例6における基本ユニットの回路を示す。
構成例6では、図10に示す構成例5と比較すると、ハイレベルを出力する第1ユニット1−1Aの電圧発生トランジスタ58が、nMOSトランジスタとなっている。その他の構成は構成例5と同じである。
なお、第2ユニット1−2を用いず、第1ユニット1−1Aのみで電圧供給回路2B(図3参照)を形成することも可能である。この場合、構成例1と同様に、所定電圧V0は「Vdd−Vt」で安定する。
このために電圧供給回路が満たすべき条件は、「全ての垂直信号線の各々を複数の電圧レベルの何れかに設定する(複数種類の電圧発生トランジスタを有する)」ということである。この複数種類の電圧発生トランジスの集合を、「電圧レベル設定回路」と称する。
以下に具体的な例を一つだけ構成例7として示す。
図13に、構成例7のCMOSイメージセンサを示す。
構成例7における電圧供給回路2B−1は、構成例5と同じ第1ユニット1−1を連続して2つ配置し、構成例5および6と同じ第2ユニット1−2をその隣に配置し、この配置が繰り返されている。他の構成は図3と同じである。
なお、図13では、左側の第1ユニット1−1に接続されている垂直信号線を符号「4−1」で表し、右側の第1ユニット1−1に接続されている垂直信号線を符号「4−2」で表し、第2ユニット1−2に接続されている垂直信号線を符号「4−3」で表している。
パルス印加に関する動作タイミングは図11(A)〜図11(C)と同様である。図14(A)〜図14(C)は、垂直信号線4−1,4−2,4−3の電圧変化を示す。
電圧発生トランジスタへのパルス印加期間である時間T1〜T2では、図13の基本ユニットの配置に応じて垂直信号線4−1と4−2が電源電圧Vddとなり、垂直信号線4−3が基準電圧Vssとなる。このため、短絡パルスの印加時(時間T3)により、これらがイコライズされた後の電圧は「(Vdd+Vdd+Vss)/3=2/3*Vdd」となる。
構成例5から7における、ショートトランジスタ11による垂直信号線の短絡を、構成例3の図9と同じ用に、ショート用配線16を介して行うことができる(構成例8)。
この構成例8では、構成例5〜7と比較すると配線スペースが余分に必要であるが、配線の抵抗がトランジスタのオン抵抗より低いため、イコライズ時に垂直信号線の電圧の安定度を高めることができる。なお、構成例8では、垂直信号線ピッチが増大することはない。
これに対し、本実施の形態では、そのような複雑で規模が大きな回路を形成しなくても、上記構成例1〜8のように所定電圧の設定の自由度を比較的高くできる。このため、垂直信号線の電圧レベル変化に要する時間を短くして高速動作を実現する目的は十分達成できる。
また、本実施の形態の電圧供給回路は、オペアンプによる電圧発生回路と異なり、本回路を介して電源から流れた電流は全て垂直信号線を充電することに使われるため、低消費電力である。
Claims (14)
- 画素がアレイ状に配置されている撮像部と、
前記撮像部の画素列ごとに接続されている複数の垂直信号線と、
前記複数の垂直信号線のうち、1以上の所定数の垂直信号線ごとに設けられ、入力した電源電圧から、該電源電圧と基準電圧との間の電圧を内部で発生し、発生した該電圧を対応する前記所定数の垂直信号線に供給する複数の電圧供給回路と
を有する撮像デバイス。 - 前記複数の電圧供給回路の各々は、隣接する前記垂直信号線の間の電気的接続を制御することで、全ての垂直信号線同士の電気的な接続と非接続とを切り替え可能な短絡回路を含む
請求項1に記載の撮像デバイス。 - 前記電圧供給回路は、
前記入力した電源電圧から該電源電圧より低い所定電圧を発生する電圧発生手段と、
前記所定電圧の前記垂直信号線への供給を制御するスイッチと、
を含む請求項1または2に記載の撮像デバイス。 - 前記電圧発生手段と前記スイッチとの縦続回路が、前記垂直信号線ごとに接続されている
請求項3に記載の撮像デバイス。 - 前記電圧供給回路は、
前記垂直信号線ごとに接続されている、前記電圧発生手段と前記スイッチとの縦続回路と、
隣接する垂直信号線同士の電気的な接続と非接続とを切り替える短絡回路と、
を含む請求項4に記載の撮像デバイス。 - 前記電圧供給回路は、
1本の垂直信号線に対して接続されている、前記電圧発生手段と前記スイッチとの縦続回路と、
全ての垂直信号線の電気的な接続と非接続とを切り替える短絡回路と、
を含み、
前記撮像部内に、前記縦続回路が接続されている垂直信号線と、前記縦続回路が接続されていない垂直信号線との両方が所定の比率で配置されている
請求項3に記載の撮像デバイス。 - 前記短絡回路は、隣接する2つの垂直信号線の間に接続され、該2つの垂直信号線の電気的な接続と非接続とを切り替えるスイッチを含む
請求項2,5または6に記載の撮像デバイス。 - 前記短絡回路は、
ショート用配線と、
当該ショート用配線と前記垂直信号線との電気的な接続と非接続とを切り替えるスイッチと、
を含む請求項2,5または6に記載の撮像デバイス。 - 前記電圧発生手段は、それぞれダイオード接続されている1以上の所定数のトランジスタを含む
請求項3に記載の撮像デバイス。 - 前記電圧供給回路は、
前記撮像部内で、対応する前記所定数の垂直信号線に複数の電圧レベルの何れかを設定する電圧レベル設定回路と、
隣接する2つの前記垂直信号線の電気的な接続と非接続とを切り替える短絡回路と、
を含む請求項1に記載の撮像デバイス。 - 前記短絡回路は、前記隣接する2つの垂直信号線の間に接続され、該2つの垂直信号線の電気的な接続と非接続とを切り替えるスイッチを含む
請求項10に記載の撮像デバイス。 - 前記短絡回路は、
ショート用配線と、
当該ショート用配線と前記垂直信号線との電気的な接続と非接続とを切り替えるスイッチと、
を含む請求項10に記載の撮像デバイス。 - 前記電圧供給回路が前記撮像部と同一の基板に形成され、
画素内の複数のトランジスタと前記電圧供給回路内のトランジスタが共に絶縁ゲート型のトランジスタである
請求項1に記載の撮像デバイス。 - 複数の垂直信号線と、
行列状に配置された複数の画素を含み、該複数の画素の画素列に接続された前記垂直信号線にリセット電圧を出力し、該リセット電圧が出力された状態で前記垂直信号線に画素信号を読み出す撮像部と、
を有し、
前記リセット電圧が出力された状態の前記垂直信号線の電圧と同等となる所定電圧を内部で発生し、発生した前記所定電圧を、前記リセット電圧を出力するより前に予め垂直信号線に供給する電圧供給回路を、1以上の所定数の垂直信号線ごとに備える
撮像デバイス。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005065602A JP4534804B2 (ja) | 2005-03-09 | 2005-03-09 | 撮像デバイス |
TW095106812A TWI304652B (en) | 2005-03-09 | 2006-03-01 | Image pickup device |
KR1020060021645A KR101219865B1 (ko) | 2005-03-09 | 2006-03-08 | 촬상 디바이스 |
CNB2006100589933A CN100490503C (zh) | 2005-03-09 | 2006-03-09 | 摄像设备 |
US11/276,654 US7679664B2 (en) | 2005-03-09 | 2006-03-09 | Image pickup device |
US12/691,029 US7961240B2 (en) | 2005-03-09 | 2010-01-21 | Image pickup device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005065602A JP4534804B2 (ja) | 2005-03-09 | 2005-03-09 | 撮像デバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006253903A JP2006253903A (ja) | 2006-09-21 |
JP4534804B2 true JP4534804B2 (ja) | 2010-09-01 |
Family
ID=36970402
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005065602A Expired - Fee Related JP4534804B2 (ja) | 2005-03-09 | 2005-03-09 | 撮像デバイス |
Country Status (5)
Country | Link |
---|---|
US (2) | US7679664B2 (ja) |
JP (1) | JP4534804B2 (ja) |
KR (1) | KR101219865B1 (ja) |
CN (1) | CN100490503C (ja) |
TW (1) | TWI304652B (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008205638A (ja) * | 2007-02-16 | 2008-09-04 | Texas Instr Japan Ltd | 固体撮像装置及びその動作方法 |
JP5203913B2 (ja) * | 2008-12-15 | 2013-06-05 | キヤノン株式会社 | 光電変換装置、撮像システム、及び光電変換装置の駆動方法 |
JP5335465B2 (ja) * | 2009-02-16 | 2013-11-06 | キヤノン株式会社 | 固体撮像素子及び撮像装置 |
JP5601001B2 (ja) * | 2010-03-31 | 2014-10-08 | ソニー株式会社 | 固体撮像素子および駆動方法、並びに電子機器 |
JP5558278B2 (ja) * | 2010-09-10 | 2014-07-23 | 株式会社東芝 | 固体撮像装置 |
US9105542B2 (en) * | 2010-10-19 | 2015-08-11 | Semiconductor Components Industries, Llc | Imaging systems and methods for providing a switchable impedance to ground |
TWI634791B (zh) * | 2013-02-27 | 2018-09-01 | 新力股份有限公司 | Solid-state imaging device, driving method, and electronic device |
JP2015056840A (ja) * | 2013-09-13 | 2015-03-23 | 株式会社東芝 | 固体撮像装置 |
JP6548391B2 (ja) | 2014-03-31 | 2019-07-24 | キヤノン株式会社 | 光電変換装置および撮像システム |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57140076A (en) * | 1981-02-23 | 1982-08-30 | Nec Corp | Driving method for two dimensional solid-state image pickup device |
JPH11266398A (ja) * | 1998-03-16 | 1999-09-28 | Sony Corp | 固体撮像素子及びその駆動方法、並びに撮像カメラ |
JP2000004399A (ja) * | 1998-06-17 | 2000-01-07 | Canon Inc | 固体撮像装置とその駆動方法 |
JP2000059691A (ja) * | 1998-06-02 | 2000-02-25 | Toshiba Corp | 固体撮像装置 |
JP2001044403A (ja) * | 1999-07-30 | 2001-02-16 | Fujitsu Ltd | 半導体撮像装置 |
WO2004047067A1 (ja) * | 2002-11-20 | 2004-06-03 | Mitsubishi Denki Kabushiki Kaisha | 画像表示装置 |
JP2004179902A (ja) * | 2002-11-26 | 2004-06-24 | Victor Co Of Japan Ltd | 固体撮像装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001045378A (ja) | 1999-08-04 | 2001-02-16 | Canon Inc | 固体撮像装置 |
JP2002330349A (ja) * | 2001-04-26 | 2002-11-15 | Fujitsu Ltd | Xyアドレス型固体撮像装置 |
US6818877B2 (en) * | 2001-05-17 | 2004-11-16 | Silicon Video, Inc. | Pre-charging a wide analog bus for CMOS image sensors |
US7304674B2 (en) * | 2002-11-15 | 2007-12-04 | Avago Technologies General Ip Pte Ltd | Sampling image signals generated by pixel circuits of an active pixel sensor (APS) image sensor in a sub-sampling mode |
US20040246354A1 (en) * | 2003-06-04 | 2004-12-09 | Hongli Yang | CMOS image sensor having high speed sub sampling |
KR100523233B1 (ko) * | 2003-08-23 | 2005-10-24 | 삼성전자주식회사 | 씨모스 이미지 센서 및 이미지 센싱 방법 |
US7477298B2 (en) * | 2004-08-30 | 2009-01-13 | Micron Technology, Inc. | Anti-eclipsing circuit for image sensors |
US7916186B2 (en) * | 2005-04-07 | 2011-03-29 | Micron Technology, Inc. | Anti-eclipse circuitry with tracking of floating diffusion reset level |
US7872682B2 (en) * | 2005-05-10 | 2011-01-18 | Micron Technology, Inc. | Eclipse elimination by monitoring the pixel signal level |
JP2006352341A (ja) * | 2005-06-14 | 2006-12-28 | Micron Technol Inc | アンチエクリプス回路及びその動作方法 |
-
2005
- 2005-03-09 JP JP2005065602A patent/JP4534804B2/ja not_active Expired - Fee Related
-
2006
- 2006-03-01 TW TW095106812A patent/TWI304652B/zh not_active IP Right Cessation
- 2006-03-08 KR KR1020060021645A patent/KR101219865B1/ko not_active IP Right Cessation
- 2006-03-09 CN CNB2006100589933A patent/CN100490503C/zh not_active Expired - Fee Related
- 2006-03-09 US US11/276,654 patent/US7679664B2/en not_active Expired - Fee Related
-
2010
- 2010-01-21 US US12/691,029 patent/US7961240B2/en not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57140076A (en) * | 1981-02-23 | 1982-08-30 | Nec Corp | Driving method for two dimensional solid-state image pickup device |
JPH11266398A (ja) * | 1998-03-16 | 1999-09-28 | Sony Corp | 固体撮像素子及びその駆動方法、並びに撮像カメラ |
JP2000059691A (ja) * | 1998-06-02 | 2000-02-25 | Toshiba Corp | 固体撮像装置 |
JP2000004399A (ja) * | 1998-06-17 | 2000-01-07 | Canon Inc | 固体撮像装置とその駆動方法 |
JP2001044403A (ja) * | 1999-07-30 | 2001-02-16 | Fujitsu Ltd | 半導体撮像装置 |
WO2004047067A1 (ja) * | 2002-11-20 | 2004-06-03 | Mitsubishi Denki Kabushiki Kaisha | 画像表示装置 |
JP2004179902A (ja) * | 2002-11-26 | 2004-06-24 | Victor Co Of Japan Ltd | 固体撮像装置 |
Also Published As
Publication number | Publication date |
---|---|
US7679664B2 (en) | 2010-03-16 |
CN1832539A (zh) | 2006-09-13 |
CN100490503C (zh) | 2009-05-20 |
US7961240B2 (en) | 2011-06-14 |
KR101219865B1 (ko) | 2013-01-18 |
JP2006253903A (ja) | 2006-09-21 |
US20100118174A1 (en) | 2010-05-13 |
TWI304652B (en) | 2008-12-21 |
US20060203123A1 (en) | 2006-09-14 |
TW200701449A (en) | 2007-01-01 |
KR20060097631A (ko) | 2006-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4534804B2 (ja) | 撮像デバイス | |
US8817151B2 (en) | Solid-state imaging device and method for solid-state imaging device for transferring charge from a photoelectric conversion portion to a floating diffusion | |
JP5224942B2 (ja) | 固体撮像装置 | |
TWI507035B (zh) | 具有補充電容性耦合節點之影像感測器 | |
KR100890152B1 (ko) | Cmos 이미지 센서를 위한, 작은 크기, 높은 이득 및낮은 노이즈의 픽셀 | |
US8605182B2 (en) | Driving method of solid-state imaging apparatus with successive clamping | |
US9924121B2 (en) | Solid-state imaging device and method of driving the same transferring other part of charges to a combined capacitor | |
US20090207292A1 (en) | Solid-state imaging apparatus and driving method thereof | |
JP2008042239A (ja) | 光電変換装置及びそれを用いた撮像システム | |
US9549138B2 (en) | Imaging device, imaging system, and driving method of imaging device using comparator in analog-to-digital converter | |
JP5500756B2 (ja) | パーティションノイズを減少させることができるcmosイメージセンサ | |
CN109155831B (zh) | 固体摄像装置和摄像设备 | |
JP6532224B2 (ja) | 撮像装置、撮像システム、及び撮像装置の駆動方法 | |
US8520109B2 (en) | Solid-state image pickup apparatus and image pickup system | |
JP4696788B2 (ja) | 固体撮像装置 | |
JP4561646B2 (ja) | 固体撮像装置の駆動方法 | |
US9609245B2 (en) | Semiconductor apparatus having a decoding function, method of controlling the same, and camera | |
JP2015211234A (ja) | 固体撮像装置及びカメラ | |
JP2001197378A (ja) | 固体撮像素子 | |
JP4655785B2 (ja) | 固体撮像素子の駆動方法 | |
JP2007228507A (ja) | 固体撮像素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070911 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100216 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100412 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100525 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100607 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |