JP2000059691A - 固体撮像装置 - Google Patents

固体撮像装置

Info

Publication number
JP2000059691A
JP2000059691A JP11001139A JP113999A JP2000059691A JP 2000059691 A JP2000059691 A JP 2000059691A JP 11001139 A JP11001139 A JP 11001139A JP 113999 A JP113999 A JP 113999A JP 2000059691 A JP2000059691 A JP 2000059691A
Authority
JP
Japan
Prior art keywords
transistor
solid
signal line
imaging device
horizontal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11001139A
Other languages
English (en)
Other versions
JP4083909B2 (ja
Inventor
Yoshitaka Egawa
佳孝 江川
Yukio Endo
幸雄 遠藤
Shinji Osawa
慎治 大澤
Yoriko Tanaka
頼子 田中
Nagataka Tanaka
長孝 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP00113999A priority Critical patent/JP4083909B2/ja
Priority to KR1019990019926A priority patent/KR100352757B1/ko
Priority to US09/322,994 priority patent/US6801256B1/en
Publication of JP2000059691A publication Critical patent/JP2000059691A/ja
Priority to KR1020010046059A priority patent/KR100326573B1/ko
Priority to US10/875,781 priority patent/US7362366B2/en
Priority to US10/875,780 priority patent/US7292276B2/en
Application granted granted Critical
Publication of JP4083909B2 publication Critical patent/JP4083909B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H04N25/673—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction by using reference sources
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

(57)【要約】 【課題】ＣＭＯＳイメージセンサにおいて、１水平線毎
の読出し動作に際して一連のノイズ除去動作が終了した
後における電流リークを抑制し、イメージセンサの出力
表示画面に発生する画像ノイズを抑制する。 【解決手段】撮像領域１の選択された同一行の単位セル
１３-iから複数の垂直信号線１８-iにそれぞれ読出され
た信号をそれぞれ保存する複数の信号保存領域２５-i
と、各信号保存領域に保存された信号を順次選択して読
出し水平信号線２６に転送する複数の水平選択トランジ
スタ２３-iとを具備し、少なくとも信号保存領域から信
号を順次読出す期間中は、垂直信号線と水平信号線との
間の信号経路に電気的に接続されているトランジスタ１
９のドレイン・ソースの一方が基板領域に対して逆バイ
アス状態になるように設定する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、固体撮像装置に係
り、特に１画素毎に画素信号の読出しが可能な読出し回
路を備えたＣＭＯＳ型の固体イメージセンサ（ＣＭＯＳ
イメージセンサ）の信号保存ノードのリーク電流を抑制
する回路および画素信号増幅用ソースホロワの電流消費
を抑制する回路に関するもので、例えばビデオカメラ、
電子スティールカメラなどに使用される。
【０００２】
【従来の技術】図１６は、１画素毎に画素信号の読出し
が可能な読出し回路を備えたＣＭＯＳ型の固体イメージ
センサ（増幅型ＣＭＯＳイメージセンサ）の従来例１の
等価回路を示している。
【０００３】図１６において、セル領域（撮像領域）１
には１ピクセル／１ユニット（１画素）の単位セル１３
が二次元の行列状に配置されて形成されている。
【０００４】各単位セル１３は、例えば４個のトランジ
スタと１個のフォトダイオードから構成される。即ち、
アノード側に接地電位が与えられるフォトダイオード８
と、フォトダイオード８のカソード側に一端側が接続さ
れている読出しトランジスタ（シャッタゲートトランジ
スタ）１４と、読出しトランジスタ１４の他端側にゲー
トが接続されている増幅トランジスタ１５と、増幅トラ
ンジスタ１５の一端側に一端側が接続されている垂直選
択トランジスタ１６と、増幅トランジスタ１５のゲート
に一端側が接続されているリセットトランジスタ１７と
を具備する。
【０００５】そして、前記セル領域１には、同一行の単
位セルの各読出しトランジスタ１４のゲートに共通に接
続された読取り線４と、同一行の単位セルの各垂直選択
トランジスタ１６のゲートに共通に接続された垂直選択
線６と、同一行の単位セルの各リセットトランジスタ１
７のゲートに共通に接続されたリセット線７と、同一列
の単位セルの各増幅トランジスタ１５の他端側に共通に
接続された垂直信号線１８-i（i=1 〜n ）と、同一列の
単位セルの各リセットトランジスタ１７の他端側および
各垂直選択トランジスタ１６の他端側に共通に接続され
た電源線９が形成されている。
【０００６】さらに、セル領域１外には、前記垂直信号
線１８-iの各一端側と接地ノードとの間にそれぞれ接続
された複数の負荷トランジスタ１２と、前記垂直信号線
１８-iの各他端側にそれぞれ対応してノイズキャンセラ
ー回路２５-iを介して各一端側が接続された複数の水平
選択トランジスタ２３-iと、この複数の水平選択トラン
ジスタ２３-iの各他端側に共通に接続された水平信号線
２６と、この水平信号線２６に接続された出力増幅回路
２７と、上記水平信号線２６に接続された水平リセット
トランジスタ２８と、前記セル領域１の各行の垂直選択
線６に走査的に選択信号を供給して各行の垂直選択トラ
ンジスタ１６を走査的に駆動するための垂直シフトレジ
スタ２と、前記水平選択トランジスタ２３-iを走査的に
駆動するための水平シフトレジスタ３と、各種のタイミ
ング信号を発生するためのタイミング発生回路１０など
が設けられている。
【０００７】前記各ノイズキャンセラー回路２５-iは、
例えば２個のトランジスタと２個のコンデンサから構成
される。即ち、垂直信号線１８-iの他端側に一端側が接
続されたサンプルホールド用のトランジスタ１９と、こ
のサンプルホールド用のトランジスタ１９の他端側に一
端側が接続された結合コンデンサ２０と、この結合コン
デンサ２０の他端側と接地ノードとの間に接続された電
荷蓄積用のコンデンサ２１と、前記コンデンサ２０・２
１の接続ノードに接続された電位クランプ用のトランジ
スタ２２とにより構成されており、前記コンデンサ２０
・２１の接続ノードに前記水平選択トランジスタ２３-i
の一端側が接続されている。
【０００８】なお、各水平選択トランジスタ２３-iは、
半導体基板の表層部に選択的に形成されたＰウエルに形
成された活性化領域（ＳＤＧ領域）を有するＮＭＯＳト
ランジスタからなる。なお、上記Ｐウエルは接地電位に
接続される。
【０００９】図１７は、図１６に示した固体イメージセ
ンサの動作の一例を示すタイミング波形図である。
【００１０】次に、図１７を参照しながら、図１６の固
体イメージセンサの動作を説明する。
【００１１】各フォトダイオード８の入射光が光電変換
されて生じた信号電荷はフォトダイオード８内に蓄積さ
れる。
【００１２】この信号電荷を読出す動作の前に、まず、
増幅トランジスタ１５のゲート電位をリセットするため
に、リセット線７に“Ｈ”レベルのリセット信号が一定
期間与えられてリセットトランジスタ１７が一定期間オ
ン状態になり、増幅トランジスタ１５のゲート電位が所
望の電位にリセットされる。
【００１３】これと同時に、垂直シフトレジスタ２によ
り走査的に選択される垂直選択線（アドレス線）６に
“Ｈ”レベルの選択信号が与えられると、この垂直選択
線６から選択信号が与えられた垂直選択トランジスタ１
６がオン状態に制御され、この垂直選択トランジスタ１
６を介して増幅トランジスタ１５に電源線９の電圧が供
給される。これにより、ソースホロワ接続されている増
幅トランジスタ１５は、ゲート電位に応じた電位を対応
する垂直信号線１８-iに出力する。
【００１４】しかし、前記したようにリセットされた増
幅トランジスタ１５のゲート電位にはばらつきが存在
し、そのドレイン側の垂直信号線１８-iのリセット電位
にもばらつきが現われる。
【００１５】そこで、各垂直信号線１８-iのリセット電
位のばらつきをリセットするために、前記リセットトラ
ンジスタ１７に続いてサンプルホールド用のトランジス
タ１９がオン状態に制御され、垂直信号線１８-iのリセ
ット電位がコンデンサ２０を介してコンデンサ２１に伝
達される。この後、電位クランプ用のトランジスタ２２
が一定期間オン状態に制御され、コンデンサ２０・２１
の接続ノードの電圧が一様に固定される。
【００１６】次に、所定行の読取り線４が選択されて
（“Ｈ”レベルの読取り信号が与えられて）読出しトラ
ンジスタ１４がオンになると、フォトダイオード８の蓄
積電荷が上記読出しトランジスタ１４を介して増幅トラ
ンジスタ１５のゲートに転送され、このゲート電位を変
化させる。増幅トランジスタ１５は、ゲート電位の変化
量に応じた電圧信号を対応する垂直信号線１８-iに出力
する。
【００１７】結果として、リセット後における読出し動
作に伴う垂直信号線１８-iの電圧信号の変化分がコンデ
ンサ２０を介してコンデンサ２１に伝達されたことにな
るので、セル領域１に起因する各垂直信号線１８-iのリ
セット電位のばらつきなどのノイズキャンセラー回路２
５-iより前段側に混入したノイズは除去される。
【００１８】上記したような一連のノイズ除去動作が終
了した後、サンプルホールド用のトランジスタ１９がオ
フ状態に制御され、さらに垂直選択トランジスタ１６が
オフ状態に制御されて単位セル１３が非選択状態にされ
ることにより、セル領域１と各ノイズキャンセラー回路
２５-iとが電気的に分離される。
【００１９】そして、水平リセットトランジスタ２８が
オン状態に制御されて水平信号線２６の電位がリセット
された後、水平選択トランジスタ２３-iが順次オン状態
に制御され、コンデンサ２０・２１の接続ノード（信号
保存ノードＳＮ）の電圧が順次読出され、出力増幅回路
２７により増幅されて出力する。
【００２０】なお、前記したような一連のノイズ除去動
作は、１水平線毎の読出し動作に際して行われる。
【００２１】ところで、従来は、前記したような一連の
ノイズ除去動作が終了した後、垂直選択線６を“Ｌ”レ
ベルに戻して垂直選択トランジスタ１６をオフ状態に制
御している。これにより、垂直信号線１８-iの電圧は負
荷トランジスタ１２を通じて接地電位まで低下してしま
う。
【００２２】この時、ノイズキャンセラー回路２５-iに
おいて、サンプルホールド用のトランジスタ１９は垂直
信号線１８-i側の一端側が基板（例えばＰウエル）と同
じ電圧にバイアスされるので、そのリーク電流が無視で
きない程度に発生し、このリーク電流により前記信号保
存ノードＳＮの電圧が変化してしまう。
【００２３】この場合、各サンプルホールド用のトラン
ジスタ１９のリーク電流のばらつきがあり、このリーク
電流に応じて前記信号保存ノードＳＮの電圧が変化する
度合いにばらつきが発生する。
【００２４】したがって、この後、水平選択トランジス
タ２３-iが順次オン状態に制御されて各水平選択トラン
ジスタ２３-iから信号が読出される時、各信号の直流電
位がばらついているので、このばらつきに起因して、イ
メージセンサの出力信号を画像表示装置の画面に表示し
た場合に縦筋などの画像ノイズが発生する。
【００２５】また、従来は、ノイズキャンセラー回路２
５-iにおいて、信号保存ノードＳＮの電位をクランプす
る時にクランプ用トランジスタ２２により接地電位にク
ランプしており、信号保存ノードＳＮに連なるクランプ
用トランジスタ２２や水平選択トランジスタ２３-iもそ
れぞれの一端側が基板（本例ではＰウエル）と同じ電圧
にバイアスされるので、そのリーク電流が無視できない
程度に発生する。
【００２６】これにより、水平選択トランジスタ２３-i
が順次オン状態に制御される過程で、早い時期に選択さ
れた水平選択トランジスタ２３-iから読出される信号の
直流電位に対して遅い時期に選択された水平選択トラン
ジスタ２３-iから読出される信号の直流電位が変化する
（例えば次第に低くなる）現象が生じるようになり、前
記したような縦筋などの画像ノイズが発生する原因にな
る。
【００２７】図１８は、増幅型ＣＭＯＳイメージセンサ
の従来例２の等価回路を示している。
【００２８】図１８において、セル領域（撮像領域）１
には、図１６中に示した単位セル１３と同様に、垂直選
択トランジスタ（行選択トランジスタ）Ｔａ、増幅トラ
ンジスタＴｂ、リセットトランジスタＴｃ、読出しトラ
ンジスタＴｄと、フォトダイオードＰＤから構成される
１ピクセル／１ユニットの単位セル１３が二次元の行列
状に配置されて形成されている。
【００２９】前記セル領域１には、図１６中に示したと
同様に、読取り線４と、垂直選択線６と、リセット線７
と、垂直信号線VLINと、電源線９が形成されている。
【００３０】セル領域１の一端側の外部には、図１６中
に示したと同様に、前記垂直信号線VLINの各一端側と接
地ノードとの間にそれぞれ接続された複数の負荷トラン
ジスタＴＬが水平方向に配置されている。
【００３１】また、セル領域１の他端側の外部には、図
１６中に示したノイズキャンセラー回路２５-iと同様
に、サンプルホールド用のトランジスタＴSHと、電位ク
ランプ用のトランジスタTCLP、結合コンデンサＣｃ、電
荷蓄積用のコンデンサＣｔからなるノイズキャンセラー
回路２５が水平方向に配置されている。そして、上記コ
ンデンサＣｃ、コンデンサＣｔの接続ノードに各一端が
接続された水平選択トランジスタＴＨが水平方向に配置
されている。
【００３２】上記水平選択トランジスタＴＨの各他端に
共通に水平信号線HLINが接続されており、この水平信号
線HLINには水平リセットトランジスタ（図示せず）およ
び出力増幅回路（図示せず）が接続されている。
【００３３】さらに、セル領域１の外部には、各行の垂
直選択トランジスタＴａを走査的に選択制御するための
垂直シフトレジスタ２、前記水平選択トランジスタＴＨ
を走査的に駆動するための水平シフトレジスタ３、前記
ノイズキャンセラー回路２５などに供給するための各種
のタイミング信号を発生するタイミング発生回路１０
と、前記ノイズキャンセラー回路２５の電位クランプ用
のトランジスタTCLPの一端などに所定のバイアス電位を
発生するためのバイアス発生回路１１と、上記垂直シフ
トレジスタ２の出力パルスにより制御されてセル領域１
の各行を走査的に駆動するためのパルスセレクタ２ａと
がそれぞれ配置されている。
【００３４】図１８において、単位セル１３の増幅トラ
ンジスタＴｂと、これに垂直信号線VLINを介して接続さ
れている負荷トランジスタＴＬとは、ソースホロワ回路
を形成している。
【００３５】図１８に示した固体イメージセンサの動作
は、図１７を参照しながら説明した図１６の固体イメー
ジセンサの動作と比べて、基本的にはほぼ同様である
が、動作タイミングが若干異なる。
【００３６】図１９は、図１８に示した固体イメージセ
ンサの動作の一例を示すタイミング波形図である。
【００３７】即ち、各フォトダイオードＰＤの入射光が
光電変換されて生じた信号電荷はフォトダイオードＰＤ
内に蓄積される。
【００３８】水平帰線期間において、ある一行分の単位
セル１３からフォトダイオードＰＤの信号電荷を読出す
際、まず、各垂直信号線VLINを選択するために、選択対
象行の垂直選択線６の信号（φADRES パルス）をオンに
することにより一行分の行選択トランジスタＴａをオン
にする。
【００３９】これにより、前記一行分の単位セル１３に
おいて、行選択トランジスタＴａを介して電源電位ＶDD
が供給される増幅トランジスタＴｂと負荷トランジスタ
ＴＬからなるソースホロワ回路を動作させる。
【００４０】次に、前記一行分の単位セルにおいて、リ
セット線７の信号（φRESET パルス）をオンにし、増幅
トランジスタＴｂのゲート電圧を基準電圧にリセットす
ることにより、垂直信号線VLINに基準電圧を出力する。
【００４１】この場合、予め（例えば前記φADRES パル
スのオンと同時に）ノイズキャンセラー回路２５におけ
るサンプルホールド用トランジスタＴSHの駆動信号（φ
SHパルス）をオンにしておき、前記垂直信号線VLINに基
準電圧が出力された後に電位クランプ用のトランジスタ
TCLPの駆動信号（φCLP パルス）を一定時間オンにする
ことにより、ノイズキャンセラー回路２５に基準電圧が
設定される。
【００４２】次に、前記φRESET パルスをオフした後、
読取り線４の信号（φREADパルス）をオンすることによ
り、読出しトランジスタＴｄをオンにし、フォトダイオ
ードＰＤの蓄積電荷を増幅トランジスタＴｂのゲートに
読出し、信号電圧を垂直信号線VLINおよび出力ノイズキ
ャンセラー回路２５に出力する。
【００４３】この後、ノイズキャンセラー回路２５にお
けるφSHパルスをオフすることにより、前記したように
読出された基準電圧と信号電圧の差分に相当する信号成
分（ノイズが除去された信号電圧）を電荷蓄積用のコン
デンサＣｔに有効水平走査期間中も蓄積することができ
る。
【００４４】そして、前記したようにコンデンサＣｔに
蓄積した信号電圧は、セル領域１と各ノイズキャンセラ
ー回路２５とが電気的に分離された後の有効走査期間
に、φADRES パルスをオフにすることにより垂直選択ト
ランジスタＴａがオフ状態に制御されて単位セル１３を
非選択状態にしたうえで、水平選択トランジスタＴＨの
駆動信号（φH パルス）を順次オンにすることにより、
水平選択トランジスタＴＨが順次オンになり、水平信号
線HLINに出力する。
【００４５】しかし、上記動作において、垂直信号線VL
INの電圧VVLIN は、水平帰線期間にはソースホロワ回路
の動作電圧Ｖｍ（約１．５Ｖ）になるが、有効水平走査
期間には０Ｖになるので、有効水平走査期間にサンプル
ホールド用トランジスタＴSHにリーク電流が発生してノ
イズキャンセラー回路２５のコンデンサにリーク電流が
注入する。このリーク電流は、垂直ライン毎で異なるの
で縦筋等の画像ノイズが発生する。
【００４６】
【発明が解決しようとする課題】上記したように従来の
ＣＭＯＳイメージセンサは、１水平線毎の読出し動作に
際してノイズキャンセラー回路による一連のノイズ除去
動作が終了した後における電流リークによる信号保存ノ
ードの電圧変化に起因して、イメージセンサの出力信号
の表示画面に縦筋などの画像ノイズが発生する原因とな
るという問題があった。
【００４７】本発明は上記の問題点を解決すべくなされ
たもので、１水平線毎の読出し動作に際してノイズキャ
ンセラー回路による一連のノイズ除去動作が終了した後
における電流リークを抑制でき、イメージセンサの出力
信号の表示画面に発生する縦筋などの画像ノイズを抑制
し得る固体撮像装置を提供することを目的とする。
【００４８】
【課題を解決するための手段】第１の発明の固体撮像装
置は、光電変換素子を含む単位セルの複数個が半導体基
板上に二次元の行列状に配置されて形成された撮像領域
と、前記撮像領域における同一行の単位セルを選択する
ための垂直選択線を選択駆動するための駆動回路と、前
記駆動回路により選択された同一行の単位セルからそれ
ぞれ信号が読出される複数の垂直信号線と、前記複数の
垂直信号線の各一端側にそれぞれ接続された複数の負荷
トランジスタと、前記複数の垂直信号線に読出された信
号をそれぞれ保存する複数の信号保存領域と、前記複数
の信号保存領域にそれぞれ保存された信号を順次選択し
て読出すための複数の水平選択トランジスタと、前記複
数の水平選択トランジスタにより順次選択されて読出さ
れた信号が転送される水平信号線と、少なくとも前記信
号保存領域から信号を順次読出す期間中は、前記垂直信
号線と水平信号線との間の信号経路に電気的に接続され
ているトランジスタのドレイン・ソースが基板領域に対
して逆バイアス状態になるように設定するバイアス制御
手段とを具備することを特徴とする。
【００４９】第２の発明の固体撮像装置は、第１の発明
の固体撮像装置において、バイアス制御手段は、１水平
線毎の読出し動作に際して選択される前記垂直選択線の
駆動信号を、少なくとも前記複数の信号保存領域にそれ
ぞれ保存された信号を複数の水平選択トランジスタによ
り順次選択して読出す期間は活性状態に制御することを
特徴とする。
【００５０】第３の発明の固体撮像装置は、光電変換し
た電荷を生成する光電変換手段、生成した電荷を読出す
読出し手段、読出された電荷を増幅する増幅手段、前記
読出された電荷をリセットするためのリセット手段およ
び前記増幅手段の出力信号を垂直信号線に出力させるた
めの行選択手段を有する単位セルが半導体基板上に二次
元の行列状に配置された撮像領域と、前期垂直信号線の
一端側に接続された負荷トランジスタと、前記行選択手
段がオフ状態にある時に前記負荷トランジスタをカット
オフさせる負荷トランジスタオン・オフ制御手段とを具
備し、前記負荷トランジスタオン・オフ制御手段により
前記負荷トランジスタがカットオフした後には前記垂直
信号線にバイアス電圧が印加されることを特徴とする。
【００５１】第４の発明の固体撮像装置は、第３の発明
の固体撮像装置において、前記負荷トランジスタオン・
オフ制御手段により前記負荷トランジスタをカットオフ
した時に前記垂直信号線に所定のバイアス電圧を印加す
るためのバイアス印加手段を具備することを特徴とす
る。
【００５２】第５の発明の固体撮像装置は、光電変換し
た電荷を生成する光電変換手段、生成した電荷を読出す
読出し手段、読出された電荷を増幅する増幅手段、前記
読出された電荷をリセットするためのリセット手段およ
び前記増幅手段の出力信号を垂直信号線に出力させるた
めの行選択手段を有する単位セルが半導体基板上に二次
元の行列状に配置された撮像領域と、前期垂直信号線の
一端側に接続された負荷トランジスタと、前記行選択手
段がオフ状態にある時に前記負荷トランジスタをカット
オフさせる負荷トランジスタオン・オフ制御手段と、前
記負荷トランジスタオン・オフ制御手段により前記負荷
トランジスタをカットオフした後に前記垂直信号線が所
定の電圧以下になると自動的に垂直信号線にバイアスを
印加するバイアス印加手段とを具備することを特徴とす
る。
【００５３】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。
【００５４】第１の発明に係る増幅型ＣＭＯＳイメージ
センサは、従来例の増幅型ＣＭＯＳイメージセンサと比
べて、大部分は同様であるが、１水平線毎の読出し動作
に際してノイズキャンセラー回路２５-iによる一連のノ
イズ除去動作が終了した後における垂直信号線１８-iの
電位が接地電位に低下しないような工夫がなされてい
る。
【００５５】＜第１実施例＞図１は、第１実施例の増幅
型ＣＭＯＳイメージセンサの等価回路を示している。
【００５６】図１のＣＭＯＳイメージセンサは、図１６
を参照して前述した従来例１のＣＭＯＳイメージセンサ
と比べて、水平帰線期間における１水平線毎の読出し動
作に際してノイズキャンセラー回路２５-iによる一連の
ノイズ除去動作が終了した後における垂直選択トランジ
スタ１６の駆動方法が変更されており、その他は同じで
あるので図１６中と同一符号を付している。
【００５７】即ち、図１において、セル領域（撮像領
域）１には、フォトダイオード（光電変換素子）８、読
出しトランジスタ（読出し手段）１４、増幅トランジス
タ（増幅手段）１５、垂直選択トランジスタ（行選択手
段）１６、リセットトランジスタ（リセット手段）１７
から構成される単位セル１３が二次元の行列状に配置さ
れ、さらに、読取り線４、垂直選択線６、リセット線
７、垂直信号線１８-i（i=1 〜n ）、電源線９が形成さ
れている。
【００５８】さらに、セル領域１外には、複数の負荷ト
ランジスタ１２、ノイズキャンセラー回路（信号保存領
域）２５-i、水平選択トランジスタ２３-i、水平信号線
２６、出力増幅回路２７、水平リセットトランジスタ２
８、垂直シフトレジスタ２、水平シフトレジスタ３、タ
イミング発生回路１０などが設けられている。
【００５９】前記ノイズキャンセラー回路２５-iは、サ
ンプルホールド用のトランジスタ１９、結合コンデンサ
２０、電荷蓄積用のコンデンサ２１、電位クランプ用の
トランジスタ２２により構成されており、前記コンデン
サ２０・２１の接続ノードに前記水平選択トランジスタ
２３-iの一端側が接続されている。
【００６０】さらに、図示していないが、前記垂直シフ
トレジスタ２の出力と前記タイミング発生回路１０の出
力とを用いて、例えば図２に示すように駆動パルスを生
成し、前記読取り線４、垂直選択線６、リセット線７、
負荷トランジスタ１２、サンプルホールド用のトランジ
スタ１９、電位クランプ用のトランジスタ２２に供給す
るための駆動回路が設けられている。
【００６１】図２は、図１のＣＭＯＳイメージセンサの
動作の一例を示すタイミング波形図である。
【００６２】図１のＣＭＯＳイメージセンサの動作は、
従来例１の図１６のＣＭＯＳイメージセンサの動作（図
１７参照）と比べて、水平帰線期間における１水平線毎
の読出し動作に際して選択される垂直選択線６の駆動信
号が、一連のノイズ除去動作の前後を通じて、少なくと
も各ノイズキャンセラー回路２５-iの信号保存ノードＳ
Ｎにそれぞれ保存された信号を複数の水平選択トランジ
スタにより順次選択して読出す期間（有効水平走査期
間）にも活性状態（本例では“Ｈ”レベル）に制御され
ている点が異なり、その他は同じである。
【００６３】即ち、１水平線毎の読出し動作に際して、
一連のノイズ除去動作が終了した後、サンプルホールド
用のトランジスタ１９がオフ状態に制御されることによ
り、セル領域１と各ノイズキャンセラー回路２５-iとが
電気的に分離される。
【００６４】そして、水平リセットトランジスタ２９が
オン状態に制御されて水平信号線２６の電位がリセット
された後、水平選択トランジスタ２３-iが順次オン状態
に制御され、コンデンサ２０・２１の接続ノード（信号
保存ノードＳＮ）の電圧が順次読出され、出力増幅回路
２７により増幅されて出力する。
【００６５】この場合、前記したような一連のノイズ除
去動作が終了した後も、選択行の“Ｈ”レベルの垂直選
択線６により垂直選択トランジスタ１６がオン状態に制
御されている。したがって、垂直信号線１８-iの電圧が
負荷トランジスタ１２を通じて接地電位まで低下してし
まうことが防止される。この場合、単位セル１３の増幅
トランジスタ１５およびこれに垂直信号線１８-iを介し
て接続されている負荷トランジスタ１２は、ソースホロ
ワ回路を形成しており、垂直信号線１８-iの電圧はソー
スホロワ回路の動作電圧Ｖｍ（約１Ｖ〜１．５Ｖ）にな
る。
【００６６】これにより、垂直信号線１８-iと水平信号
線との間の信号経路に接続されているノイズキャンセラ
ー回路２５-iのサンプルホールド用のトランジスタ１９
において、垂直信号線１８-i側の一端部・基板領域（本
例ではＰウエル＝０Ｖ）が逆バイアス状態になる。
【００６７】したがって、サンプルホールド用のトラン
ジスタ１９のリーク電流が抑制され、このリーク電流に
よる信号保存ノードＳＮの電圧低下が抑制され、各サン
プルホールド用のトランジスタ１９のリーク電流のばら
つきに応じた信号保存ノードＳＮの電圧低下度合のばら
つきが抑制される。
【００６８】結果として、この後、水平選択トランジス
タ２３-iが順次オン状態に制御されて各水平選択トラン
ジスタ２３-iから信号が読出される時、各信号の直流電
位のばらつきに起因してイメージセンサの出力信号を画
像表示装置の画面に表示した場合に発生する縦筋などの
画像ノイズが抑制される。
【００６９】＜第１実施例の変形例１＞図２中に示した
動作タイミングにおいて、従来例２の説明で図１９に示
した動作タイミングと同様に、垂直トランジスタ１６を
オンにし、サンプルホールド用のトランジスタ１９をオ
ンにした後にリセットトランジスタ１７を一時的にオン
にするように変更してもよい。
【００７０】この変更は、従来例２で説明した図１８の
ＣＭＯＳイメージセンサにおいて、垂直選択トランジス
タＴａの駆動回路（垂直シフトレジスタ２の出力を選択
して垂直選択線６の駆動信号を生成するパルスセレクタ
２ａ）を変更し、図２０に示すように、選択行のφADRE
S パルスを“Ｈ”レベルに立ち上げてから有効水平走査
期間が終了するまでの間は垂直選択トランジスタＴａを
オン状態に制御するように変更することに対応する。
【００７１】＜第１実施例の変形例２＞第１実施例の変
形例２に係るＣＭＯＳイメージセンサは、前述した第１
実施例のＣＭＯＳイメージセンサと比べて、さらに、ノ
イズキャンセラー回路２５-iの信号保存ノードＳＮに連
なる電位クランプ用トランジスタ２２のクランプ電位お
よび水平信号線２６に連なる水平リセット用トランジス
タ２８のリセット電位が、少なくとも各ノイズキャンセ
ラー回路２５-iの信号保存ノードＳＮにそれぞれ保存さ
れた信号を複数の水平選択トランジスタ２３-iにより順
次選択して読出す期間はそれぞれ例えば１Ｖ程度に設定
されている点が変更されており、その他は同じである。
【００７２】このような構成によれば、一連のノイズ除
去動作の終了後において、電位クランプ用トランジスタ
２２のクランプ電位側一端部・基板領域（本例ではＰウ
エル＝０Ｖ）は逆バイアス状態になっており、そのリー
ク電流が抑制され、このリーク電流による信号保存ノー
ドＳＮの電圧低下が抑制される。
【００７３】また、水平リセット用トランジスタ２８の
リセット動作の終了後において、水平信号線２６は１Ｖ
程度になっているので、水平選択トランジスタ２３-iの
水平信号線側一端部・基板領域（本例ではＰウエル＝０
Ｖ）は逆バイアス状態になっており、そのリーク電流が
抑制され、このリーク電流による信号保存ノードＳＮの
電圧低下が抑制される。
【００７４】また、水平リセット用トランジスタ２８の
リセット動作の終了後において、水平リセット用トラン
ジスタ２８のリセット電位側一端部・基板領域（本例で
はＰウエル＝０Ｖ）は逆バイアス状態になっており、そ
のリーク電流が抑制され、このリーク電流による水平信
号線２６の電圧低下が抑制される。
【００７５】結果として、イメージセンサの出力信号を
画像表示装置の画面に表示した場合に発生する縦筋など
の画像ノイズが第１実施例よりもさらに抑制される。
【００７６】ところで、上記第１実施例では、前記ソー
スホロワ回路が常に動作状態になるので消費電力が増加
するという問題があり、この点を解決した実施例を以下
に説明する。
【００７７】＜第２実施例＞図３は、第２実施例のＣＭ
ＯＳイメージセンサの等価回路を示している。
【００７８】図３のＣＭＯＳイメージセンサは、図１６
を参照して前述した従来例１のＣＭＯＳイメージセンサ
と比べて、１水平線毎の読出し動作に際してノイズキャ
ンセラー回路２５-iによる一連のノイズ除去動作が終了
した後における垂直信号線１８-iの電圧を所要のバイア
ス電位（例えば１Ｖ程度）に設定するために、各垂直信
号線１８-iとバイアス電圧ノードとの間にそれぞれ接続
されたバイアス印加用トランジスタ３１と、一連のノイ
ズ除去動作終了後に垂直信号線１８-iの負荷トランジス
タ１２をオフ状態に制御するとともに前記バイアス印加
用トランジスタ３１をオン状態に制御するオン・オフ制
御回路３２が付加されており、その他は同じであるの
で、図１６中と同一符号を付してその説明を省略する。
【００７９】図４は、図３のＣＭＯＳイメージセンサの
動作の一例を示すタイミング波形図である。
【００８０】図３のＣＭＯＳイメージセンサの動作は、
従来例１の図１６のＣＭＯＳイメージセンサの動作（図
１７参照）と比べて、１水平線毎の読出し動作に際して
少なくとも各ノイズキャンセラー回路２５-iの信号保存
ノードＳＮに保存された信号を複数の水平選択トランジ
スタ２３-iにより順次選択して読出す期間は、負荷トラ
ンジスタ１２がオフ状態に制御されるとともにバイアス
印加用トランジスタ３１がオン状態に制御される点が異
なり、その他は同じである。
【００８１】上記第２実施例のＣＭＯＳイメージセンサ
によれば、前記第１実施例のＣＭＯＳイメージセンサと
同様に、１水平線毎の読出し動作に際して、一連のノイ
ズ除去動作が終了した後、垂直信号線１８-iの電圧が負
荷トランジスタ１２を通じて接地電位まで低下してしま
うことが防止され、垂直信号線１８-iの電圧はバイアス
印加用トランジスタ３１により例えば１Ｖ程度に設定さ
れる。
【００８２】したがって、サンプルホールド用のトラン
ジスタ１９の垂直信号線１８-i側の一端部・基板領域
（本例ではＰウエル＝０Ｖ）が逆バイアス状態になり、
そのリーク電流が抑制され、画像ノイズを抑制すること
ができる。
【００８３】＜第３実施例＞図５は、第３実施例に係る
ＣＭＯＳイメージセンサの等価回路を示している。図５
のＣＭＯＳイメージセンサは、図１８を参照して前述し
た従来例２のＣＭＯＳイメージセンサと比べて、一連の
ノイズ除去動作終了後に垂直信号線VLINの負荷トランジ
スタＴＬをオフ状態に制御するとともに垂直信号線VLIN
を所定のバイアス電圧（例えば電源電圧ＶDD＝３．３Ｖ
程度）に制御するための負荷トランジスタオン・オフ制
御回路５０（ソースホロワ制御スイッチ回路）が付加さ
れている点、パルスセレクタ（駆動回路）２ａの構成、
タイミング発生回路１０ａの構成、バイアス発生回路１
１ａの構成が異なり、その他は同じである。
【００８４】即ち、図５において、セル領域（撮像領
域）１には、垂直選択トランジスタ（行選択トランジス
タ、行選択手段）Ｔａ、増幅トランジスタ（増幅手段）
Ｔｂ、リセットトランジスタ（リセット手段）Ｔｃ、読
出しトランジスタ（読出し手段）Ｔｄ、フォトダイオー
ド（光電変換手段）ＰＤから構成される単位セル１３が
二次元の行列状に配置されて形成され、さらに、読取り
線４、垂直選択線６、リセット線７、垂直信号線VLIN、
電源線９が形成されている。
【００８５】セル領域１の一端側の外部には、複数の負
荷トランジスタＴＬ、ノイズキャンセラー回路（信号保
存領域）２５、水平選択トランジスタＴＨ、水平信号線
HLIN、水平リセットトランジスタ（図示せず）、出力増
幅回路（図示せず）、垂直シフトレジスタ２、パルスセ
レクタ（駆動回路）２ａ、水平シフトレジスタ３、タイ
ミング発生回路１０ａ、バイアス発生回路（バイアス印
加手段）１１ａなどが設けられている。
【００８６】前記ノイズキャンセラー回路２５は、サン
プルホールド用のトランジスタＴSH、電位クランプ用の
トランジスタTCLP、結合コンデンサＣｃ、電荷蓄積用の
コンデンサＣｔにより構成されており、前記コンデンサ
Ｃｃ、コンデンサＣｔの接続ノードに水平選択トランジ
スタＴＨの一端が接続されている。
【００８７】前記パルスセレクタ（駆動回路）２ａは、
前記垂直シフトレジスタ２の出力パルスにより制御され
てセル領域１の各行を走査的に駆動する。
【００８８】前記バイアス発生回路１１ａは、ノイズキ
ャンセラー回路２５の電位クランプ用のトランジスタTC
LPの一端に供給するためのバイアス電位VVC および前記
オン・オフ制御回路５０に供給するためのバイアス電位
VVL を発生する。
【００８９】前記オン・オフ制御回路５０は、（１）各
ソースホロワ回路の負荷トランジスタＴＬのゲートと接
地ノードとの間に接続された負荷カット用のトランジス
タＴCUT と、（２）各ソースホロワ回路の負荷トランジ
スタＴＬのゲートとバイアス発生回路１１ａのバイアス
電圧（VVL ）出力ノードとの間に接続されたバイアス印
加用トランジスタＴCUTNと、（３）前記タイミング発生
回路１０ａから所定のタイミングで出力するソースホロ
ワ制御信号（φCUT パルス）を前記負荷カット用のトラ
ンジスタＴCUT のゲートに印加し、前記φCUT パルスを
インバータ回路５１で反転したパルス信号を前記バイア
ス印加用トランジスタＴCUTNのゲートに印加することに
よって前記バイアス印加用トランジスタＴCUTNの動作を
前記負荷カット用のトランジスタＴCUT に対して相補的
に制御するための回路を有する。
【００９０】図６は、図５のＣＭＯＳイメージセンサの
動作の一例を示すタイミング波形図である。
【００９１】図５のＣＭＯＳイメージセンサの動作は、
前述した従来例２の図１８のＣＭＯＳイメージセンサの
動作（図１９参照）と比べて、基本的には同じである
が、ソースホロワ制御スイッチ回路５０による制御動作
が加わっている。
【００９２】即ち、ソースホロワ制御スイッチ回路５０
は、ＣＭＯＳイメージセンサで光電変換した信号をソー
スホロワ回路により増幅して次段のサンプルホールド用
トランジスタＴSHへ出力する期間（φADRES パルスがオ
ンの期間）は、φCUT パルスを “Ｌ”にして負荷カッ
ト用のトランジスタＴCUT をオフ状態（バイアス印加用
トランジスタＴCUTNをオン状態）に制御することによっ
て、負荷トランジスタＴＬを動作状態に制御し、ソース
ホロワ回路を動作させる。この時、垂直信号線VLINの電
圧VVLIN はソースホロワ回路の動作電圧Ｖｍ（約１Ｖ〜
１．５Ｖ）になる。
【００９３】そして、上記φADRES パルスがオフの期間
は、φCUT パルスを“Ｈ”にして負荷カット用のトラン
ジスタＴCUT をオン状態（バイアス印加用トランジスタ
ＴCUTNをオフ状態）に制御することによって、負荷トラ
ンジスタＴＬをオフ状態に制御し、ソースホロワ回路を
動作させない。
【００９４】このようにソースホロワ回路を必要な期間
だけ動作させ、その他の期間は動作させないので、ソー
スホロワ回路の消費電力を低減（従来例の約１／２から
１／４に低減）することが可能になる。
【００９５】しかも、φCUT パルスを、φADRES パルス
の立ち下がりよりも早く立ち上げ、φADRES パルスの立
ち上がりよりも遅れて立ち下げている。これにより、φ
CUTパルスをオンにした時（負荷トランジスタＴＬをカ
ットオフした時）でも、φADRES パルスがオンの期間に
はそれによりオン状態に制御されている垂直選択トラン
ジスタＴａおよび増幅トランジスタＴｂを通じて垂直信
号線VLINに所定のバイアス電圧（本例では電源電圧ＶDD
＝３．３Ｖ）が印加されるようになる。
【００９６】この場合、φADRES パルスの立ち下がり時
には、既に負荷トランジスタＴＬがカットオフされてい
るので、垂直信号線VLINの電圧VVLIN がソースホロワ回
路の動作電圧ＶｍからＶDDまで上昇するタイミングを早
めることができる。
【００９７】このようにソースホロワ回路を動作させな
い期間（有効水平走査期間を含む）は、垂直信号線VLIN
の電圧VVLIN に所定のバイアス電圧が印加されるので、
次段のサンプルホールド用トランジスタＴSHの一端部
（ドレイン）・基板領域（本例ではＰウエル＝０Ｖ）が
逆バイアス状態になり、そのリーク電流が抑制され、縦
筋等の画像ノイズを抑制し、縦筋やむらのない信号を得
ることができる。
【００９８】なお、図６中には、水平帰線期間に同一行
の垂直選択線６の信号（φADRES パルス）が断続的に２
回オンになるように駆動する例を示しているが、これに
限らず、図１９に示した従来例２におけるφADRES パル
スと同様に１回オンになるように駆動する場合でも上記
したような効果が得られる。
【００９９】ところで、図５のＣＭＯＳイメージセンサ
の動作において、図７に示すように、φADRES パルスと
φCUT パルスを反転関係で同時に切換えるように制御す
れば、φADRES パルスがオフ（φCUT パルスがオン）の
時に垂直信号線VLINがフローティング状態になり、その
電圧VVLIN としてφADRES パルスがオンの時の垂直信号
線VLINの電圧VVLIN （＝Ｖｍ）を保持するようになる。
【０１００】しかし、垂直信号線VLINの電圧VVLIN が比
較的長い有効水平走査期間内にリーク電流によって０Ｖ
になるおそれがあり、この点を解決した実施例を以下に
説明する。
【０１０１】＜第４実施例＞図８は、第４実施例の増幅
型ＣＭＯＳイメージセンサの等価回路を示している。
【０１０２】図８のＣＭＯＳイメージセンサは、図５を
参照して前述した第３実施例のＣＭＯＳイメージセンサ
と比べて、（１）φADRES パルスとφCUT パルスを反転
関係で同時に切換えるように制御する点、（２）ソース
ホロワ回路を動作させない期間（有効水平走査期間を含
む）は、垂直信号線VLINに所定のバイアス電圧VV1 とし
てソースホロワ回路の動作電圧Ｖｍと同じか近い電圧を
印加するために、垂直信号線VLINとバイアス発生回路１
１ａのバイアス電圧（VV1 ）出力ノードとの間にバイア
ス印加用トランジスタ（スイッチトランジスタ）ＴVVが
接続され、そのゲートに前記φCUT パルスが印加される
点が異なる。
【０１０３】図９は、図８のＣＭＯＳイメージセンサの
動作の一例を示すタイミング波形図である。
【０１０４】図９に示すＣＭＯＳイメージセンサの動作
は、前述した第３実施例に係るＣＭＯＳイメージセンサ
の動作（図６参照）と比べて、基本的には同じである
が、φADRES パルスがオフ（φCUT パルスがオン）の時
にバイアス印加用トランジスタ（スイッチトランジス
タ）ＴVVがオン状態になる動作が加わる。
【０１０５】このような制御によれば、φADRES パルス
とφCUT パルスを反転関係で同時に動作させた場合で
も、φADRES パルスがオフ（φCUT パルスがオン）の時
に、負荷トランジスタＴＬをオフにすると同時に、垂直
信号線VLINにソースホロワ回路の動作電圧Ｖｍ（約1.5
V）と同じか近い所定のバイアス電圧VV1 （＝0.5 〜２
V）を印加することが可能になる。
【０１０６】なお、φCUT パルスに同期してバイアス印
加用トランジスタ（スイッチトランジスタ）ＴVVを切換
えるので、φADRES パルスのオン期間を短くすることが
でき、ソースホロワ回路の消費電力を低減することがで
きる。
【０１０７】また、ソースホロワ回路の動作電圧Ｖｍと
バイアス電圧VV1 との電圧差を小さくすることにより、
垂直信号線VLINの応答が早く、垂直信号線VLINの電圧VV
LINの立ち上がり時間t1,t3 および立ち下がり時間t2,t4
を短くすることができ、ソースホロワ回路の動作速度
を早くすることができる。
【０１０８】また、垂直信号線VLINの電位切換の変化量
が小さいので、電位切換時のソースホロワ回路の動作電
流が小さくなり、また、スパイクノイズも小さくなる。
【０１０９】図１０（ａ）、（ｂ）、（ｃ）は、図８の
ＣＭＯＳイメージセンサにおけるノイズキャンセラー回
路２５のサンプルホールド用トランジスタＴSHのリーク
電流抑制動作を説明するために、トランジスタＴSHの断
面図およびトランジスタＴSHの基板内の電位ポテンシャ
ルを示している。
【０１１０】図１０（ａ）において、垂直信号線VLINの
電圧VVLIN が３．３Ｖと高い時は、基板へのリーク電流
ＩＬ1 が発生し、このリーク電流ＩＬ1 がサンプルホー
ルド用トランジスタＴSHの結合コンデンサＣｃ側のｎ型
ソース領域に流れ込み、縦筋等の画像ノイズが発生する
おそれがある。
【０１１１】また、図１０（ｂ）に示すように、サンプ
ルホールド用トランジスタＴSHのチャネル領域のポテン
シャルが拡散層との容量結合により上昇し、飽和レベル
の信号電荷が垂直信号線VLINにリークすることにより、
飽和の縦筋等の画像ノイズが発生するおそれがある。
【０１１２】これに対して、図１０（ｃ）に示すよう
に、垂直信号線VLINに所定のバイアス電圧VV1 （＝0.5
〜２V ）を印加することにより、φSHパルスが０Ｖの時
のサンプルホールド用トランジスタＴSHのチャネル領域
の電位ポテンシャルが例えば−０．５Ｖ程度になるよう
に設定しておけば、基板へのリーク電流ＩＬ1 と飽和レ
ベルの信号電荷のリークを抑制することが可能になる。
【０１１３】＜第５実施例＞図１１は、第５実施例の増
幅型ＣＭＯＳイメージセンサの等価回路を示している。
【０１１４】図１１のＣＭＯＳイメージセンサは、図８
を参照して前述した第４実施例のＣＭＯＳイメージセン
サと比べて、ソースホロワ回路を動作させない期間（有
効水平走査期間を含む）は、垂直信号線VLINに所定の第
１のバイアス電圧VV1 と第２のバイアス電圧VV2 とを切
り換えて印加するために、垂直信号線VLINとバイアス発
生回路１１ｂの第１のバイアス電圧（VV1 ）出力ノード
との間に第１のバイアス印加用トランジスタ（スイッチ
トランジスタ）ＴV1が接続され、そのゲートにタイミン
グ発生回路１０ｂから第１の制御信号（φVV1 パルス）
が印加され、垂直信号線VLINとバイアス発生回路１１ｂ
の第２のバイアス電圧（VV2 ）出力ノードとの間に第２
のバイアス印加用トランジスタ（スイッチトランジス
タ）ＴV2が接続され、そのゲートにタイミング発生回路
１０ｂから第２の制御信号（φVV2パルス）が印加され
る点が異なる。
【０１１５】図１２は、図１１のＣＭＯＳイメージセン
サの動作の一例を示すタイミング波形図である。
【０１１６】図１２に示すＣＭＯＳイメージセンサの動
作は、前述した第４実施例のＣＭＯＳイメージセンサの
動作（図９参照）と比べて、基本的には同じであるが、
φVV1 パルス、φVV2 パルスとも、φADRES パルスの立
ち下がりで立ち上がり、φADRES パルスの立ち上がりで
立ち下がっており、φVV1 パルス、φVV2 パルスのいず
れも、φADRES パルスの立ち下がりからφCUT パルスの
立ち上がりまで活性状態となっている。但し、φVV1 パ
ルスは、水平帰線期間の信号の読出し期間内に活性状態
となり、φVV2 パルスはその他の期間内に活性状態とな
る。
【０１１７】これにより、水平帰線期間において、第１
回目のφADRES パルスをオフした後に垂直信号線VLINの
電圧VVLIN を第１のバイアス電圧VV1 に設定し、第２回
目のφADRES パルスをオフした後から有効水平走査期間
中には垂直信号線VLINの電圧VVLIN を第２のバイアス電
圧VV2 に設定するように制御することが可能になる。な
お、φRESET パルスとφREADパルスの間は短くしたいの
で、水平帰線期間に垂直信号線VLINに印加される第１の
バイアス電圧VV1 をリーク電流が問題にならない電圧に
設定し、応答性を良くすることができる。
【０１１８】即ち、第１のバイアス電圧VV1 として、例
えば前述した第４実施例のＣＭＯＳイメージセンサと同
様に、ソースホロワ回路の動作電圧Ｖｍ（約１．５Ｖ）
に近い電圧１．０Ｖ〜１．５Ｖに設定している。
【０１１９】また、水平帰線期間におけるφADRES パル
スのオフ時間よりも有効水平走査期間におけるφADRES
パルスのオフ時間が約１０倍長いので、有効水平走査期
間におけるリーク電流が水平帰線期間におけるリーク電
流の約１／１０となる必要がある。そのためには、有効
水平走査期間に垂直信号線VLINに印加される第２のバイ
アス電圧VV2 を、水平帰線期間に垂直信号線VLINに印加
される第１のバイアス電圧VV1 よりも低く設定して、図
１０に示したようなリーク電流を低減する。
【０１２０】即ち、第２のバイアス電圧VV2 として、有
効水平走査期間におけるリーク電流を低減するために、
第１のバイアス電圧VV1 よりも低い０．５Ｖ〜１．４Ｖ
に設定している。この場合、第２のバイアス電圧VV2 を
０．５Ｖより低くすると、サンプルホールド用トランジ
スタＴSHの閾値電圧Ｖｔｈ（＝０．５Ｖ）との関係から
そのカットオフが不十分になってリーク電流が発生する
おそれがある。
【０１２１】なお、前記第１、第２、第４及び第５実施
例において、垂直信号線（１８-iあるいはVLIN）に信号
を出力する期間以外におけるフォトダイオード（８ある
いはＰＤ）の信号電荷蓄積期間中に垂直信号線の電位が
０Ｖまで低下しないようにバイアスを印加することによ
り、垂直信号線に信号を出力した後に垂直信号線の電位
がフローティング状態に放置されなくなる。したがっ
て、リークにより垂直信号線の電位が０Ｖに近付くこと
が防止されるので、出力信号の表示画面上にスミアと呼
ばれる偽信号が発生する現象を防止することが可能にな
る。
【０１２２】即ち、垂直信号線に信号を出力した後、垂
直信号線の電位がフローティング状態に放置されたまま
であると、セル領域１のある画素部分にだけ強い光が入
射した場合に、この画素部分のフォトダイオードが飽和
し、それより溢れ出た信号電荷が近傍の垂直信号線に流
れ込み、この垂直信号線の電位が０Ｖに近付く。一方、
光が入射していない画素部分ではフォトダイオードの電
位が０Ｖより高い電位（例えば１Ｖ）に設定されている
ので、前記したように垂直信号線の電位が０Ｖに近付く
と、この垂直信号線から光が入射していない画素部分の
フォトダイオードに電子がリークする。
【０１２３】このような現象が起きた場合、撮像装置出
力信号の表示画面上には、強い光が入射した画素部分か
ら上下方向の画素部分に対応する位置に白い線（スミア
と呼ばれる偽信号）が発生する。
【０１２４】ところで、前記第２実施例、第４実施例お
よび第５実施例においては、垂直信号線（１８-iあるい
はVLIN）にバイアスを印加するために、垂直信号線にバ
イアス印加用トランジスタ（３１あるいはTVV ）の一端
を接続し、その他端にバイアス電圧を接続し、このバイ
アス印加用トランジスタのゲートにオン・オフ制御信号
を印加する構成によってバイアス印加のタイミングを設
定制御しているが、上記バイアス印加を垂直信号線の電
圧低下に応じて自動的に行う自動バイアス印加手段を設
けるように変更することも可能である。
【０１２５】また、前記第２実施例、第４実施例および
第５実施例においては、各垂直信号線（１８-iあるいは
VLIN）にバイアス印加専用のトランジスタ（３１あるい
はTVV ）を接続しているが、読出し用の画素行と実質的
に同じ構成のダミー画素行を利用してバイアス印加を行
うように変更することも可能である。
【０１２６】これらの変更例について、以下、第６実施
例および第７実施例を参照して説明する。
【０１２７】＜第６実施例＞第６実施例のＣＭＯＳイメ
ージセンサの構成は、図３を参照しながら前述した第２
実施例のＣＭＯＳイメージセンサと比べて、各垂直信号
線１８-iと所定の電源ノードとの間にそれぞれ接続され
たバイアス印加用トランジスタ３１のゲートに例えば
１．２Ｖの電圧を印加するようにした点が異なり、その
他は同じである。上記バイアス印加用トランジスタ３１
は、後述するように垂直信号線１８-iの余剰電荷を吸収
（排出）する作用を有するので、以下では余剰電荷吸収
用トランジスタと呼ぶ。
【０１２８】図１３は、第６実施例の固体イメージセン
サの動作例を示すタイミング波形図である。
【０１２９】図３中の余剰電荷吸収用トランジスタ３１
の閾値電圧が例えば０．７Ｖであると、それに接続され
ている垂直信号線１８-iの電位が前記したようにフォト
ダイオード８の信号電荷蓄積期間中に０．５Ｖ以下にな
った時に、余剰電荷吸収用トランジスタ３１のドレイン
に電子を吸収し、垂直信号線１８-iの電位が例えば０．
５Ｖになり、０Ｖまで下がらなくなる。
【０１３０】したがって、前記したようなスミアと呼ば
れる偽信号が発生し難くなる。即ち、垂直信号線１８-i
から光が入射していない画素部分のフォトダイオード８
に電子がリークしようとしても、垂直信号線１８-iの電
位は、０Ｖではなく、例えば０．５Ｖになっているの
で、基板バイアス効果により、フォトダイオード８への
電子のリークが少なくなる。
【０１３１】即ち、上記第６実施例のＣＭＯＳイメージ
センサによれば、垂直信号線１８-iに信号を出力する期
間以外に垂直信号線１８-iの電位がある一定以下の電位
になったら自動的にオン状態になるスイッチ素子３１を
各垂直信号線１８-iに接続することにより、垂直信号線
１８-iにバイアスを印加するタイミングを垂直信号線１
８-iの電圧低下に応じて自動的に行うことを特徴とする
ものである。
【０１３２】これにより、垂直信号線１８-iの信号出力
期間以外に垂直信号線１８-iの電位が０Ｖまで低下しな
いようにし、リークが生じたとしても、垂直信号線１８
-iからフォトダイオード８へのリークを抑制することが
できる。
【０１３３】さらには、図３中のサンプルホールド用ト
ランジスタ１９を介してのリークが少なくなり、垂直信
号線１８-iに水平選択トランジスタ２３-iが直接に接続
される場合には水平選択トランジスタ２３-iを介しての
水平信号線２６へのリークが少なくなるという効果もあ
る。
【０１３４】＜第７実施例＞図１４は、第７実施例のＣ
ＭＯＳイメージセンサの等価回路の一部を示しており、
図１５は第７実施例のＣＭＯＳイメージセンサの動作例
を示すタイミング波形図である。
【０１３５】図１５に示すＣＭＯＳイメージセンサは、
図３を参照しながら前述した第２実施例のＣＭＯＳイメ
ージセンサと比べて、セル領域１に本来の読出し対象と
なる読出し用の画素行とは別に、読出し用の画素行内の
単位セル１３とそれぞれ同じ構成のダミーセル１３′を
行方向に配置して形成したダミー画素行１ａを追加して
おき、このダミー画素行１ａに対応して垂直シフトレジ
スタ２のシフト段数を増やし、ダミー画素行１ａのダミ
ーセル１３′に対応する垂直選択線（アドレス線）６お
よびリセット線７を所定のタイミングで活性化制御する
ようにした点が異なり、その他は同じであるので図３中
と同一符号を付している。なお、図１５には、垂直シフ
トレジスタ２の出力側の垂直駆動回路２´を図示してい
る。
【０１３６】第７実施例のＣＭＯＳイメージセンサにお
いては、信号電荷蓄積期間中にダミー画素行１ａのダミ
ーセル１３′の垂直選択トランジスタ１６およびリセッ
トトランジスタ１７を余剰電荷吸収用トランジスタとし
て動作させることにより、垂直信号線１８-iの電位があ
る一定以下の電位になった時にダミー画素行１ａの垂直
選択トランジスタ１６および増幅トランジスタ１５がオ
ン状態になり、垂直信号線１８-iの余剰電荷が垂直選択
トランジスタ１６のドレインに吸収され、垂直信号線１
８-iの電位が０Ｖまで下がらなくなる。
【０１３７】したがって、前記したようなスミアと呼ば
れる偽信号が発生し難くなる。即ち、垂直信号線１８-i
から光が入射していない画素部分のフォトダイオード８
に電子がリークしようとしても、垂直信号線１８-iの電
位は、０Ｖではなく、例えば０．５Ｖになっているの
で、基板バイアス効果により、フォトダイオード８への
電子のリークが少なくなる。
【０１３８】なお、図１４中のバイアス印加用トランジ
スタ３１は、上記動作に関係ないので、省略してもよ
い。
【０１３９】即ち、上記第７実施例のＣＭＯＳイメージ
センサによれば、垂直信号線１８-iに信号を出力する期
間以外に垂直信号線１８-iの電位がある一定以下の電位
になったらダミー画素行１ａの垂直選択トランジスタ１
６および増幅トランジスタ１５がオン状態になるように
構成することにより、垂直信号線１８-iにバイアスを印
加するタイミングを垂直信号線１８-iの電圧低下に応じ
て自動的に行うことを特徴とするものである。
【０１４０】これにより、垂直信号線１８-iの信号出力
期間以外に垂直信号線１８-iの電位が０Ｖまで低下しな
いようにし、リークが生じたとしても、垂直信号線１８
-iからフォトダイオード８へのリークを抑制することが
できる。
【０１４１】また、図１４中のサンプルホールド用トラ
ンジスタ１９を介してのリークが少なくなり、垂直信号
線１８-iに水平選択トランジスタ２３-iが直接に接続さ
れる場合には水平選択トランジスタ２３-iを介しての水
平信号線２６へのリークが少なくなるという効果もあ
る。
【０１４２】さらに上記第７実施例において、前記垂直
シフトレジスタ２は、あるフレーム（フィールド）の選
択を始めて初段から終段までのシフト動作を終了した後
（複数の読出し用の画素行の単位セル１３からの信号読
出しを制御した後）、再び初段に戻って次のフレームの
選択を始める。この場合、再び初段に戻るまでの期間
（垂直帰線期間）には終段から出力を発生したままにな
っており、この期間に垂直駆動回路２´により前記ダミ
ー画素行１ａの垂直選択トランジスタ１６およびリセッ
トトランジスタ１７を駆動するようにすれば、この垂直
駆動回路２´の負荷が垂直走査期間、垂直帰線期間で変
動しないので、電源線９の電圧変動をまねかず、固体撮
像装置の出力信号を画像表示装置の画面に表示した場合
に横筋が発生することはない。
【０１４３】なお、上記第６実施例および第７実施例で
説明したように、垂直信号線１８-iの電位を０Ｖまで低
下させない制御は、信号電荷蓄積期間だけでなく、水平
帰線期間中でも信号電荷読出し期間以外の全てにおいて
適用すると、さらに大きな効果が得られ、偽信号の発生
をさらに抑えることができる。
【０１４４】また、上記第７実施例では、垂直信号線１
８-iへのバイアス印加が垂直信号線１８-iの電圧低下に
応じて自動的に行なわれる構成としたが、信号電荷蓄積
期間中にダミー画素行１ａの垂直選択トランジスタ１６
およびリセットトランジスタ１７をオン状態に制御し
て、上記第２実施例、第４実施例および第５実施例と同
様に、垂直信号線１８-iを直接所定のバイアス電位、例
えばソースホロワ回路の動作電圧と同じか、近い電圧に
設定してもよい。
【０１４５】さらに、前記各実施例は、１個のフォトダ
イオードＰＤ，４個のトランジスタからなる１画素の単
位セル１３のアレイを有するＣＭＯＳイメージセンサを
示したが、これに限らず、垂直信号線に対して負荷トラ
ンジスタを一端部に接続して出力する構成のイメージセ
ンサ（例えば２個のフォトダイオードＰＤ、５個のトラ
ンジスタからなる２画素の単位セルのアレイを有するＣ
ＭＯＳイメージセンサ）や、光電変換部を積層した積層
型のイメージセンサにも本発明を適用可能である。
【０１４６】また、スイッチ素子としてＮ型ＭＯＳトラ
ンジスタを使用した例を示したが、Ｎ型ＭＯＳトランジ
スタ、Ｐ型ＭＯＳトランジスタのペアからなるＣＭＯＳ
スイッチを使用してもよい。また、上記各実施例とは電
圧関係が逆になるが、Ｐ型のソースホロワ回路を使用し
てもよい。
【０１４７】
【発明の効果】上述したように本発明の固体撮像装置に
よれば、１水平線毎の読出し動作に際してノイズキャン
セラー回路による一連のノイズ除去動作が終了した後に
おける電流リークを抑制でき、イメージセンサの出力信
号の表示画面に発生する縦筋などの画像ノイズを抑制す
ることができ、Ｓ／Ｎの高い鮮明な画像を得ることがで
きる。
【０１４８】また、本発明の固体撮像装置によれば、Ｃ
ＭＯＳ型イメージセンサの消費電力の低減と縦筋等の画
像ノイズ対策が可能になる。
【図面の簡単な説明】
【図１】本発明の第１実施例のＣＭＯＳイメージセンサ
の等価回路を示す図。
【図２】図１中のＣＭＯＳイメージセンサの動作の一例
を示すタイミング波形図。
【図３】本発明の第２実施例のＣＭＯＳイメージセンサ
の等価回路を示す図。
【図４】図３中のＣＭＯＳイメージセンサの動作の一例
を示すタイミング波形図。
【図５】本発明の第３実施例のＣＭＯＳイメージセンサ
の等価回路を示す図。
【図６】図５中のＣＭＯＳイメージセンサの動作の一例
を示すタイミング波形図。
【図７】図５中のＣＭＯＳイメージセンサの動作のタイ
ミングを変更した場合の動作を説明するために示すタイ
ミング波形図。
【図８】本発明の第４実施例のＣＭＯＳイメージセンサ
の等価回路を示す図。
【図９】図８中のＣＭＯＳイメージセンサの動作の一例
を示すタイミング波形図。
【図１０】図８中のＣＭＯＳイメージセンサにおけるノ
イズキャンセラー回路部のサンプルホールドトランジス
タのリーク電流抑制動作を説明するためにトランジスタ
の断面図およびトランジスタの基板内の電位ポテンシャ
ルを示す図。
【図１１】本発明の第５実施例のＣＭＯＳイメージセン
サの等価回路を示す図。
【図１２】図１１中のＣＭＯＳイメージセンサの動作の
一例を示すタイミング波形図。
【図１３】本発明の第６実施例のＣＭＯＳイメージセン
サの動作の一例を示すタイミング波形図。
【図１４】本発明の第７実施例のＣＭＯＳイメージセン
サの等価回路を示す図。
【図１５】図１４中のＣＭＯＳイメージセンサの動作の
一例を示すタイミング波形図。
【図１６】１画素毎に画素信号の読出しが可能な読出し
回路を備えた増幅型ＣＭＯＳイメージセンサの従来例１
を示す等価回路図。
【図１７】図１６の固体イメージセンサの動作の一例を
示すタイミング波形図。
【図１８】増幅型ＣＭＯＳイメージセンサの従来例２を
示す等価回路図。
【図１９】図１８の固体イメージセンサの動作の一例を
示すタイミング波形図。
【図２０】本発明の変形例として、図１８の固体イメー
ジセンサの構成を一部変更した場合の動作の一例を示す
タイミング波形図。
【符号の説明】
１…セル領域（撮像領域）、 ２…垂直シフトレジスタ、 ３…水平シフトレジスタ、 ４…読取り線、 ６…垂直選択線、 ７…リセット線、 ８…フォトダイオード ９…電源線、 １０…タイミング発生回路、 １２…負荷トランジスタ、 １３…１画素の単位セル、 １４…読出しトランジスタ、 １５…増幅トランジスタ、 １６…垂直選択トランジスタ（行選択トランジスタ）、 １７…リセットトランジスタ、 １８-i…垂直信号線、 １９…サンプルホールド用のトランジスタ、 ２０…結合コンデンサ、 ２１…電荷蓄積用のコンデンサ、 ＳＮ…信号保存ノード、 ２２…電位クランプ用のトランジスタ、 ２３-i…水平選択トランジスタ、 ２５-i…ノイズキャンセラー回路、 ２６…水平信号線、 ２７…出力増幅回路、 ２８…水平リセットトランジスタ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大澤 慎治 神奈川県川崎市幸区堀川町580番１号 株 式会社東芝半導体システム技術センター内 (72)発明者 田中 頼子 神奈川県川崎市幸区堀川町580番１号 株 式会社東芝半導体システム技術センター内 (72)発明者 田中 長孝 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝多摩川工場内

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 光電変換素子を含む単位セルの複数個が
    半導体基板上に二次元の行列状に配置されて形成された
    撮像領域と、 前記撮像領域における同一行の単位セルを選択するため
    の垂直選択線を選択駆動するための駆動回路と、 前記駆動回路により選択された同一行の単位セルからそ
    れぞれ信号が読出される複数の垂直信号線と、 前記複数の垂直信号線の各一端側にそれぞれ接続された
    複数の負荷トランジスタと、 前記複数の垂直信号線に読出された信号をそれぞれ保存
    する複数の信号保存領域と、 前記複数の信号保存領域にそれぞれ保存された信号を順
    次選択して読出すための複数の水平選択トランジスタ
    と、 前記複数の水平選択トランジスタにより順次選択されて
    読出された信号が転送される水平信号線と、 少なくとも前記信号保存領域から信号を順次読出す期間
    中は、前記垂直信号線と水平信号線との間の信号経路に
    電気的に接続されているトランジスタのドレイン・ソー
    スの一方が基板領域に対して逆バイアス状態になるよう
    に設定するバイアス制御手段とを具備することを特徴と
    する固体撮像装置。
  2. 【請求項２】 請求項１記載の固体撮像装置において、 前記各信号保存領域は、 前記垂直信号線の他端側に一端側が接続されたサンプル
    ホールド用のトランジスタと、このサンプルホールド用
    のトランジスタの他端側に一端側が接続された結合コン
    デンサと、この結合コンデンサの他端側に接続された電
    荷蓄積用のコンデンサと、前記２個のコンデンサの接続
    ノードに接続された電位クランプ用のトランジスタとに
    より構成されており、前記２個のコンデンサの接続ノー
    ドに前記水平選択トランジスタの一端側が接続されてい
    ることを特徴とする固体撮像装置。
  3. 【請求項３】 請求項２記載の固体撮像装置において、
    さらに、 前記水平信号線に接続された水平リセットトランジスタ
    と、 前記水平信号線に接続された出力増幅回路とを具備する
    ことを特徴とする固体撮像装置。
  4. 【請求項４】 請求項２または３記載の固体撮像装置に
    おいて、 前記サンプルホールド用のトランジスタ、電位クランプ
    用のトランジスタ、水平選択トランジスタおよび水平リ
    セットトランジスタのそれぞれは、半導体基板の表層部
    に選択的に形成されたＰウエルに活性化領域が形成され
    たＮＭＯＳトランジスタからなることを特徴とする固体
    撮像装置。
  5. 【請求項５】 請求項１乃至４のいずれか１項に記載の
    固体撮像装置において、 前記バイアス制御手段は、１水平線毎の読出し動作に際
    して選択される前記垂直選択線の駆動信号を、少なくと
    も前記複数の信号保存領域にそれぞれ保存された信号を
    複数の水平選択トランジスタにより順次選択して読出す
    期間は活性状態に制御することを特徴とする固体撮像装
    置。
  6. 【請求項６】 請求項２乃至４のいずれか１項に記載の
    固体撮像装置において、 前記バイアス制御手段は、少なくとも前記複数の信号保
    存領域にそれぞれ保存された信号を複数の水平選択トラ
    ンジスタにより順次選択して読出す期間は、前記負荷ト
    ランジスタをオフ状態に制御するとともに、前記サンプ
    ルホールド用のトランジスタのドレイン・ソースの一方
    が基板領域に対して逆バイアス状態になるように、前記
    垂直信号線の電位を設定することを特徴とする固体撮像
    装置。
  7. 【請求項７】 請求項２記載の固体撮像装置において、 前記バイアス制御手段は、前記電位クランプ用のトラン
    ジスタのドレイン・ソースの一方が基板領域に対して逆
    バイアス状態になるように、電位クランプ用のトランジ
    スタのクランプ電位を設定することを特徴とする固体撮
    像装置。
  8. 【請求項８】 請求項３記載の固体撮像装置において、 前記バイアス制御手段は、前記水平リセットトランジス
    タのドレイン・ソースの一方が基板領域に対して逆バイ
    アス状態になるように、水平リセットトランジスタのリ
    セット電位を設定することを特徴とする固体撮像装置。
  9. 【請求項９】 光電変換した電荷を生成する光電変換手
    段、生成した電荷を読出す読出し手段、読出された電荷
    を増幅する増幅手段、前記読出された電荷をリセットす
    るためのリセット手段および前記増幅手段の出力信号を
    垂直信号線に出力させるための行選択手段を有する単位
    セルが半導体基板上に二次元の行列状に配置された撮像
    領域と、 前期垂直信号線の一端側に接続された負荷トランジスタ
    と、 前記行選択手段がオフ状態にある時に前記負荷トランジ
    スタをカットオフさせる負荷トランジスタオン・オフ制
    御手段とを具備し、前記負荷トランジスタオン・オフ制
    御手段により前記負荷トランジスタがカットオフした後
    には前記垂直信号線にバイアス電圧が印加されることを
    特徴とする固体撮像装置。
  10. 【請求項１０】 請求項９記載の固体撮像装置におい
    て、 前記負荷トランジスタオン・オフ制御手段により前記負
    荷トランジスタをカットオフした時に、前記行選択手段
    はオン状態であり、前記行選択手段および前記増幅手段
    を通じて前記垂直信号線に所定のバイアス電圧が印加さ
    れ、その後、前記行選択手段がオフ状態にされることを
    特徴とする固体撮像装置。
  11. 【請求項１１】 請求項９記載の固体撮像装置におい
    て、 前記負荷トランジスタオン・オフ制御手段により前記負
    荷トランジスタをカットオフした時に前記垂直信号線に
    所定のバイアス電圧を印加するためのバイアス印加手段
    を具備することを特徴とする固体撮像装置。
  12. 【請求項１２】 請求項１１記載の固体撮像装置におい
    て、 前記バイアス印加手段は、前記負荷トランジスタオン・
    オフ制御手段により前記負荷トランジスタをカットオフ
    した時に前記垂直信号線に印加するバイアス電圧を２種
    類の電圧に切り換えることを特徴とする固体撮像装置。
  13. 【請求項１３】 請求項１２記載の固体撮像装置におい
    て、 前記行選択手段は、水平帰線期間に２回に分けて行選択
    動作を行い、 前記負荷トランジスタオン・オフ制御手段は、前記２回
    の行選択動作に対応して前記負荷トランジスタを２回に
    分けて動作させ、 前記バイアス印加手段は、第１回目の行選択動作の後に
    前記負荷トランジスタオン・オフ制御手段により前記負
    荷トランジスタをカットオフした時は、前記垂直信号線
    に第１のバイアス電圧を印加し、第２回目の行選択動作
    の後から有効水平走査期間に亘って前記負荷トランジス
    タオン・オフ制御手段により前記負荷トランジスタをカ
    ットオフしている時は、前記垂直信号線に前記第１のバ
    イアス電圧より低い第２のバイアス電圧を印加すること
    を特徴とする固体撮像装置。
  14. 【請求項１４】 光電変換した電荷を生成する光電変換
    手段、生成した電荷を読出す読出し手段、読出された電
    荷を増幅する増幅手段、前記読出された電荷をリセット
    するためのリセット手段および前記増幅手段の出力信号
    を垂直信号線に出力させるための行選択手段を有する単
    位セルが半導体基板上に二次元の行列状に配置された撮
    像領域と、 前期垂直信号線の一端側に接続された負荷トランジスタ
    と、 前記行選択手段がオフ状態にある時に前記負荷トランジ
    スタをカットオフさせる負荷トランジスタオン・オフ制
    御手段と、 前記負荷トランジスタオン・オフ制御手段により前記負
    荷トランジスタをカットオフした後に前記垂直信号線が
    所定の電圧以下になると自動的に垂直信号線にバイアス
    を印加するバイアス印加手段とを具備することを特徴と
    する固体撮像装置。
  15. 【請求項１５】 請求項１４記載の固体撮像装置におい
    て、 前記バイアス印加手段は、その一端が前記垂直信号線に
    接続され、そのゲート電位が閾値電圧以上の電圧に設定
    された余剰電荷吸収用のトランジスタにより構成される
    ことを特徴とする固体撮像装置。
  16. 【請求項１６】 請求項１１または１４記載の固体撮像
    装置において、 前記バイアス印加手段は、前記単位セルと実質的に同一
    構造を有するダミーセルの複数個が行方向に配置されて
    形成されたダミー画素行を具備し、前記ダミー画素行の
    各ダミーセルの前記行選択手段を制御することで、前記
    ダミーセルの行選択手段および増幅手段を通じて前記垂
    直信号線にバイアスを印加することを特徴とする固体撮
    像装置。
  17. 【請求項１７】 請求項１乃至１６のいずれか１項に記
    載の固体撮像装置において、 前記単位セルは、 アノード側に接地電位が与えられるフォトダイオード
    と、 前記フォトダイオードのカソード側に一端側が接続さ
    れ、ゲートに読取り線が接続された読出しトランジスタ
    と、 前記読出しトランジスタの他端側にゲートが接続され、
    一端側に垂直信号線が接続された増幅トランジスタと、 前記増幅トランジスタの他端側に一端側が接続され、ゲ
    ートには前記垂直選択線が接続され、他端側に電源線が
    接続された垂直選択トランジスタと、 前記増幅トランジスタのゲートと前記電源線との間に接
    続され、ゲートにはリセット線が接続されたリセットト
    ランジスタとを具備することを特徴とする固体撮像装
    置。
JP00113999A 1998-06-02 1999-01-06 固体撮像装置 Expired - Fee Related JP4083909B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP00113999A JP4083909B2 (ja) 1998-06-02 1999-01-06 固体撮像装置
KR1019990019926A KR100352757B1 (ko) 1998-06-02 1999-06-01 고속도 동작 고체 촬상 장치
US09/322,994 US6801256B1 (en) 1998-06-02 1999-06-01 High-speed solid-state imaging device capable of suppressing image noise
KR1020010046059A KR100326573B1 (ko) 1998-06-02 2001-07-30 고속도 동작 고체 촬상 장치
US10/875,781 US7362366B2 (en) 1998-06-02 2004-06-25 High-speed solid-state imaging device capable of suppressing image noise
US10/875,780 US7292276B2 (en) 1998-06-02 2004-06-25 High-speed solid-state imaging device capable of suppressing image noise

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10-152805 1998-06-02
JP15280598 1998-06-02
JP00113999A JP4083909B2 (ja) 1998-06-02 1999-01-06 固体撮像装置

Publications (2)

Publication Number Publication Date
JP2000059691A true JP2000059691A (ja) 2000-02-25
JP4083909B2 JP4083909B2 (ja) 2008-04-30

Family

ID=26334310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00113999A Expired - Fee Related JP4083909B2 (ja) 1998-06-02 1999-01-06 固体撮像装置

Country Status (1)

Country Link
JP (1) JP4083909B2 (ja)

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6806522B2 (en) 2000-09-28 2004-10-19 Nec Electronics Corporation CMOS image sensor and manufacturing method for the same
US6946636B2 (en) 2000-02-28 2005-09-20 Canon Kabushiki Kaisha Image pickup apparatus providing a bias between different pixel areas during signal accumulation
JP2005341509A (ja) * 2004-05-31 2005-12-08 Micron Technology Inc 動作安定画素バイアス回路
JP2006014344A (ja) * 2000-02-28 2006-01-12 Canon Inc 撮像装置及び撮像システム
JP2006253903A (ja) * 2005-03-09 2006-09-21 Sony Corp 撮像デバイス
JP2006311374A (ja) * 2005-04-28 2006-11-09 Nikon Corp 固体撮像装置及びその駆動方法
JP2008022259A (ja) * 2006-07-12 2008-01-31 Sony Corp 固体撮像装置
JP2008042224A (ja) * 2006-08-01 2008-02-21 Matsushita Electric Ind Co Ltd 固体撮像装置および撮像装置
US7528871B2 (en) * 2003-03-25 2009-05-05 Panasonic Corporation Imaging device that prevents loss of shadow detail
JP2009278141A (ja) * 2009-08-26 2009-11-26 Sony Corp Ｃｍｏｓ固体撮像素子の駆動方法
KR100967464B1 (ko) 2007-03-02 2010-07-07 캐논 가부시끼가이샤 촬상 장치 및 촬상 시스템
US7825982B2 (en) 2004-06-17 2010-11-02 Aptina Imaging Corporation Operation stabilized pixel bias circuit
JP2010268110A (ja) * 2009-05-13 2010-11-25 Seiko Epson Corp 光センシング回路、差分回路の駆動方法、光検出回路の駆動方法、及び電子機器
JP2010278787A (ja) * 2009-05-28 2010-12-09 Nikon Corp 固体撮像素子および固体撮像素子の駆動方法
EP2290953A3 (en) * 2001-07-12 2012-04-18 Canon Kabushiki Kaisha Image pickup apparatus
WO2012144218A1 (ja) * 2011-04-22 2012-10-26 パナソニック株式会社 固体撮像装置および固体撮像装置の駆動方法
WO2014115390A1 (ja) 2013-01-23 2014-07-31 オリンパスメディカルシステムズ株式会社 撮像装置、内視鏡システム及びノイズ除去方法
WO2014171316A1 (ja) 2013-04-18 2014-10-23 オリンパスメディカルシステムズ株式会社 撮像素子、撮像装置および内視鏡システム
CN104272718A (zh) * 2012-04-19 2015-01-07 国立大学法人东北大学 固体摄像装置
CN105049749A (zh) * 2014-04-18 2015-11-11 佳能株式会社 光电转换器、成像系统以及光电转换器的驱动方法
JP2021040270A (ja) * 2019-09-04 2021-03-11 キヤノン株式会社 撮像装置及びその制御方法、プログラム、記憶媒体

Cited By (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4537271B2 (ja) * 2000-02-28 2010-09-01 キヤノン株式会社 撮像装置及び撮像システム
US6946636B2 (en) 2000-02-28 2005-09-20 Canon Kabushiki Kaisha Image pickup apparatus providing a bias between different pixel areas during signal accumulation
JP2006014344A (ja) * 2000-02-28 2006-01-12 Canon Inc 撮像装置及び撮像システム
US6806522B2 (en) 2000-09-28 2004-10-19 Nec Electronics Corporation CMOS image sensor and manufacturing method for the same
US9055211B2 (en) 2001-07-12 2015-06-09 Canon Kabushiki Kaisha Image pickup apparatus
US8553120B2 (en) 2001-07-12 2013-10-08 Canon Kabushiki Kaisha Solid state image pickup apparatus
EP2290953A3 (en) * 2001-07-12 2012-04-18 Canon Kabushiki Kaisha Image pickup apparatus
US8319875B2 (en) 2003-03-25 2012-11-27 Panasonic Corporation Imaging device that prevents loss of shadow detail
US7898587B2 (en) 2003-03-25 2011-03-01 Panasonic Corporation Imaging device that prevents loss of shadow detail
US7528871B2 (en) * 2003-03-25 2009-05-05 Panasonic Corporation Imaging device that prevents loss of shadow detail
JP4615898B2 (ja) * 2004-05-31 2011-01-19 マイクロン テクノロジー， インク． 動作安定画素バイアス回路
JP2005341509A (ja) * 2004-05-31 2005-12-08 Micron Technology Inc 動作安定画素バイアス回路
US7825982B2 (en) 2004-06-17 2010-11-02 Aptina Imaging Corporation Operation stabilized pixel bias circuit
JP4534804B2 (ja) * 2005-03-09 2010-09-01 ソニー株式会社 撮像デバイス
JP2006253903A (ja) * 2005-03-09 2006-09-21 Sony Corp 撮像デバイス
US7961240B2 (en) 2005-03-09 2011-06-14 Sony Corporation Image pickup device
JP4742666B2 (ja) * 2005-04-28 2011-08-10 株式会社ニコン 固体撮像装置
JP2006311374A (ja) * 2005-04-28 2006-11-09 Nikon Corp 固体撮像装置及びその駆動方法
JP2008022259A (ja) * 2006-07-12 2008-01-31 Sony Corp 固体撮像装置
JP2008042224A (ja) * 2006-08-01 2008-02-21 Matsushita Electric Ind Co Ltd 固体撮像装置および撮像装置
KR100967464B1 (ko) 2007-03-02 2010-07-07 캐논 가부시끼가이샤 촬상 장치 및 촬상 시스템
JP2010268110A (ja) * 2009-05-13 2010-11-25 Seiko Epson Corp 光センシング回路、差分回路の駆動方法、光検出回路の駆動方法、及び電子機器
JP2010278787A (ja) * 2009-05-28 2010-12-09 Nikon Corp 固体撮像素子および固体撮像素子の駆動方法
JP2009278141A (ja) * 2009-08-26 2009-11-26 Sony Corp Ｃｍｏｓ固体撮像素子の駆動方法
WO2012144218A1 (ja) * 2011-04-22 2012-10-26 パナソニック株式会社 固体撮像装置および固体撮像装置の駆動方法
CN104272718A (zh) * 2012-04-19 2015-01-07 国立大学法人东北大学 固体摄像装置
US9264637B2 (en) 2012-04-19 2016-02-16 Tohoku University Solid-state image pickup apparatus
WO2014115390A1 (ja) 2013-01-23 2014-07-31 オリンパスメディカルシステムズ株式会社 撮像装置、内視鏡システム及びノイズ除去方法
US9191591B2 (en) 2013-01-23 2015-11-17 Olympus Corporation Imaging device, endoscope system and method of eliminating noise
WO2014171316A1 (ja) 2013-04-18 2014-10-23 オリンパスメディカルシステムズ株式会社 撮像素子、撮像装置および内視鏡システム
US9621776B2 (en) 2013-04-18 2017-04-11 Olympus Corporation Imaging element, imaging device and endoscope system
CN105049749A (zh) * 2014-04-18 2015-11-11 佳能株式会社 光电转换器、成像系统以及光电转换器的驱动方法
KR101818051B1 (ko) * 2014-04-18 2018-01-12 캐논 가부시끼가이샤 광전 변환장치, 촬상 시스템, 및 광전 변환장치의 구동방법
JP2021040270A (ja) * 2019-09-04 2021-03-11 キヤノン株式会社 撮像装置及びその制御方法、プログラム、記憶媒体
JP7336320B2 (ja) 2019-09-04 2023-08-31 キヤノン株式会社 撮像装置及びその制御方法、プログラム、記憶媒体

Also Published As

Publication number Publication date
JP4083909B2 (ja) 2008-04-30

Similar Documents

Publication Publication Date Title
KR100352757B1 (ko) 고속도 동작 고체 촬상 장치
JP2000059691A (ja) 固体撮像装置
US6801253B1 (en) Solid-state image sensor and method of driving same
CN102143331B (zh) 固态成像器件、驱动固态成像器件的方法和成像设备
KR101069524B1 (ko) 픽셀 개별 안티-이클립스 회로 및 그 동작 방법
CN1956490B (zh) 固态成像器件、驱动固态成像器件的方法和成像设备
US8179459B2 (en) Imaging apparatus and processing method thereof
US20040080644A1 (en) Solid state image sensor with fixed pattern noise reduction
US20100157098A1 (en) Row driven imager pixel
KR100817801B1 (ko) 고체 촬상 장치 및 카메라 시스템
JPH11355668A (ja) 固体撮像素子およびその駆動方法、並びにカメラシステム
US8817143B2 (en) Solid-state imaging device comprising a holding circuit and driving method thereof
JP2006319951A (ja) 増幅型固体撮像装置
US8823069B2 (en) Solid-state imaging device, drive method of solid-state imaging device, and imaging apparatus
US8040405B2 (en) Solid-state imaging apparatus
JP2000350103A (ja) 光電変換装置
US7985946B2 (en) Solid state imaging device in digital camera including a correlate double sampling circuit
JP5058090B2 (ja) 固体撮像装置
JP4087971B2 (ja) 固体撮像装置
JP2000209508A (ja) 固体撮像装置
JP4088329B2 (ja) 固体撮像装置
JPH0698080A (ja) 固体撮像素子
JPH1093868A (ja) 固体撮像素子及びその駆動方法
JPH11346332A (ja) 固体撮像装置
JPH11313255A (ja) 固体撮像素子およびその駆動方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080214

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110222

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120222

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120222

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140222

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees