JP7336320B2 - 撮像装置及びその制御方法、プログラム、記憶媒体 - Google Patents

Description

本発明は、撮像装置における消費電力を削減する技術に関するものである。

デジタルカメラ等の撮像装置に用いられるＣＭＯＳイメージセンサの信号変換方式の１つに、列毎に配置したＡＤ（Ａｎａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ）変換器により、画素から出力される信号電圧を列並列でデジタル信号に変換する列ＡＤ変換方式がある。また、列ＡＤ変換方式の１つに、各列に配置した比較器に画素出力と列ごとに共通のＲＡＭＰ信号を入力し、比較器が反転するまでの時間を列毎にカウントすることで各画素の出力電圧に対応したデジタル信号を得る列シングルスロープＡＤ変換方式がある。

また、例えば特許文献１に開示されているように、画素から信号電圧を出力する（出力線駆動）時に、画素の増幅トランジスタ（ソースフォロワ：以下、ＳＦ）の負荷に容量を用いる容量負荷動作が知られている。この出力線駆動方法では、定常電流を流さないため、ＳＦの負荷に定電流源回路を用いた場合と比較して消費電力を小さくすることができる。

特開平７－２８３３８６号公報

しかしながら、容量負荷動作では、ＳＦのサブスレッショルド電流により画素出力電圧が変動し続けるため、ＡＤ変換において出力線駆動開始からサンプリングまでの時間を一定にしないと、出力信号の線形性が劣化してしまう。この点、上記の列ＡＤ変換方式では、信号電圧に応じてサンプリングタイミングが異なるため、線形性の劣化が避けられない。

つまり、信号電圧に応じてサンプリングタイミングが異なる列ＡＤ変換方式と、出力線駆動に容量負荷動作を用いる方式を併用した場合、消費電力を削減することはできるが、出力信号の十分な線形性を得ることが困難であった。

本発明は上述した課題に鑑みてなされたものであり、その目的は、サンプリングタイミングが異なる列ＡＤ変換方式を用いた撮像素子において、画素信号の読み出し動作における消費電力の低減と出力信号の線形性を両立することである。

本発明に係わる撮像装置は、複数の画素が２次元アレイ状に配置された画素アレイと、電圧をＡＤ変換するＡＤ変換手段と、前記画素と前記ＡＤ変換手段を接続する出力線と、前記出力線の電圧をリセットするリセット手段と、前記画素の電荷電圧変換部からの信号を増幅する増幅トランジスタと、前記増幅トランジスタのソースを前記出力線に接続する接続手段と、前記出力線に一定の電流を流す定電流源と、前記リセット手段により前記出力線の電圧をリセットした後に、前記定電流源により前記出力線に前記一定の電流を流すとともに、前記増幅トランジスタのソースを前記出力線に接続するように制御する制御手段と、を備え、前記制御手段は、前記一定の電流の電流値が前記出力線を駆動するのに必要な電流値よりも低い値となるように、前記一定の電流の値を設定することを特徴とする。

本発明によれば、サンプリングタイミングが異なる列ＡＤ変換方式を用いた撮像素子において、画素信号の読み出し動作における消費電力の低減と出力信号の線形性を両立することが可能となる。

本発明の第１の実施形態に係わる撮像素子の全体構成を概略的に示す図。 第１の実施形態における撮像素子の画素、定電流源回路、出力線リセット回路、ＡＤ変換回路の概略図。 第１の実施形態における画素信号読み出しを説明するタイミングチャート。 第１の従来例における撮像素子の画素、出力線リセット回路、ＡＤ変換回路の概略図。 第１の従来例における画素信号読み出しを説明するタイミングチャート。 第２の従来例における撮像素子の画素、定電流源回路、ＡＤ変換回路の概略図。 第２の従来例における画素信号読み出しを説明するタイミングチャート。 第２の実施形態における撮像素子の画素、定電流源回路、出力線リセット回路、ＡＤ変換回路の概略図。 第２の実施形態における画素信号読み出しを説明するタイミングチャート。 第２の実施形態における撮像素子と瞳分割の概略説明図。 第２の実施形態における像ずれ量とデフォーカス量の概略説明図。 第３の実施形態における撮像装置の全体構成を示す図。 第３の実施形態における撮像装置のカメラ動作シーケンスを示す図。

以下、添付図面を参照して実施形態を詳しく説明する。尚、以下の実施形態は特許請求の範囲に係る発明を限定するものではない。実施形態には複数の特徴が記載されているが、これらの複数の特徴の全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わせられてもよい。さらに、添付図面においては、同一若しくは同様の構成に同一の参照番号を付し、重複した説明は省略する。

[撮像素子全体構成]
図１は、本発明の撮像装置に用いられる第１の実施形態の撮像素子１００の全体構成を概略的に示す図である。

撮像素子１００は、画素アレイ部１０１、定電流源回路部１１１、出力線リセット回路部１２１、ＡＤ変換部１３１、垂直選択回路１４１、水平選択回路１５１、出力部１６１を備える。

画素アレイ部１０１は、画素１０２が、２次元アレイ状に配置されて構成されている。垂直選択回路１４１の出力が画素駆動パルス配線１０３を介して行方向に並んだ画素に入力されることにより所定の行の画素選択スイッチがオンになり、所定の行の増幅トランジスタが出力線１０４に接続される。出力線１０４は、画素列毎に１つ、あるいは複数の画素列毎に１つ、あるいは画素列毎に複数設けることが可能である。また、画素の数と同数のＡＤ変換回路１３３を配置して、出力線１０４を画素毎に設けることも可能である。

定電流源回路部１１１は、出力線１０４毎に配置された定電流源回路１１２を備える。出力線リセット回路部１２１は、出力線毎に配置された出力線リセット回路１２２と出力線リセット電圧生成回路１２３とを備える。出力線リセット電圧生成回路１２３は配置せずに出力線リセット電圧ＶＶＲＥＳを撮像素子１００の外部から供給してもよいし、ＶＶＲＥＳを接地電圧とすることにより出力線リセット電圧生成回路１２３を省略してもよい。

ＡＤ変換部１３１は、ＲＡＭＰ生成回路１３２、出力線毎に配置されたＡＤ変換回路１３３、カウンタ１３４を備える。

このように構成される撮像素子１００においては、２次元の画像信号は、次のようにして読み出される。まず、垂直選択回路１４１により読み出す行を選択し、選択された行の画素の出力電圧をＡＤ変換回路１３３でデジタル信号に変換し、保持する。水平選択回路１５１により順次選択した列のデジタル信号を、出力部１６１を介して撮像素子１００の外部に出力する。この動作を、垂直選択回路１４１で選択する行を変更しながら順次行うことにより、画像信号を読み出す。

[画素とＡＤ変換部]
次に、本実施形態における画素信号の読み出しについて図２、図３を用いて説明する。図２は、本実施形態における画素１０２、定電流源回路１１２、出力線リセット回路１２２、ＡＤ変換回路１３３を概略的に示す図である。

画素１０２は、光電変換部であるフォトダイオード（以下ＰＤ）２０１、信号電荷を信号電圧に変換する電荷電圧変換部（フローティングディフュージョン部：以下ＦＤ）２０２、光電変換部に蓄積された電荷をＦＤ２０２に転送する（転送動作）転送スイッチ（以下ＴＸ）２０３を有する。画素１０２は、さらにＦＤ２０２をリセットするリセットトランジスタ（以下ＲＥＳ）２０４、画素を選択する画素選択スイッチ（以下ＳＥＬ）２０５、信号電圧を画素から出力する増幅トランジスタ（ソースフォロワ：以下ＳＦ）２０６を有する。

定電流源回路１１２は、定電流源トランジスタ（以下ＣＳ）２１１、カスコードトランジスタ（以下ＣＡＳ）２１２、電流源スイッチ（以下ＣＳＥＮ）２１３を有する。

ＡＤ変換方式はシングルスロープＡＤ変換方式であり、ＡＤ変換回路１３３は、比較器２２１、Ｎ信号用ラッチ回路２２２、Ｎ＋Ｓ信号用ラッチ回路２２３を有する。なお、本発明は、電圧によりサンプリング時間が異なるＡＤ変換方式であれば有効であり、シングルスロープＡＤ変換方式でなくてもよい。

出力線リセット回路１２２は、ＮＭＯＳトランジスタからなる出力リセットトランジスタ（以下ＶＲＥＳ）２３１を有する。ただし、これに限定されるものではなく、ＶＶＲＥＳの電圧に応じて、ＮＭＯＳトランジスタとＰＭＯＳトランジスタを並列で配置してもよいし、ＰＭＯＳトランジスタとしてもよい。

図３は、本実施形態における画素信号の読み出し動作を説明するタイミングチャートである。図３におけるｔ３０１～ｔ３１７はタイミングチャートの各タイミング（時刻）を示しており、本実施形態では、各タイミングを（ｔ３０１）のように示す。また、ΦＴＸは、ＴＸのオン／オフを示しており、オン時はハイレベル、オフ時はローレベルで示している。他のスイッチも同様である。ＶＦＤはＦＤ２０２の電圧の変化の様子を示しており、ＶＲＡＭＰ、Ｖ出力線も、同様にそれぞれＲＡＭＰ、出力線の電圧の変化の様子を示している。

Ｉｌｏａｄは定電流源回路１１２に流れる電流値の変化の様子を示し、ＩｐｉｘはＳＦ２０６に流れる電流値の変化の様子を示している。画素信号の読み出しは、Ｎ信号の読み出しとＮ＋Ｓ信号の読み出しとからなる。Ｎ信号はＰＤ２０１に蓄積した電荷を転送する前のＶＦＤに対応した信号であり、Ｎ＋Ｓ信号はＰＤ２０１に蓄積した電荷を転送した後のＶＦＤに対応した信号である。Ｎ信号とＮ＋Ｓ信号の差分を計算することにより、ＰＤ２０１に蓄積した電荷量に対応した信号を得ることができる。以下、図３のタイミングチャートに沿って、Ｎ信号読み出し、Ｎ＋Ｓ信号読み出しの順にそれぞれの動作について説明する。

・Ｎ信号読み出し（ｔ３０１～ｔ３０８）
まず、ＶＲＥＳ２３１をオンにして出力線１０４の駆動前に出力線１０４を、信号電圧として想定される電圧より低く設定された出力線リセット電圧ＶＶＲＥＳにリセットする（リセット動作：ｔ３０１）。ＶＶＲＥＳは、ＡＤ変換の電圧レンジの下限から決めてよいし、想定される最大光量に対応する電圧から決めてもよいし、接地電圧にしてもよい。

ＶＲＥＳ２３１をオフにした（ｔ３０２）後に、ＣＳＥＮ２１３をオンにしてＩｌｏａｄを出力線に流す。そして、ＳＥＬ２０５をオンにしてＳＦ２０６と出力線１０４を接続することにより、Ｖ出力線を光電変換部に蓄積された電荷を転送する前のＶＦＤに対応した電圧にするＮ信号駆動を開始する（ｔ３０３）。駆動開始直後は、ＳＦ２０６のゲート－ソース間電圧が大きくＩｐｉｘも大きい（ｔ３０４）。その後、時間経過とともにＩｐｉｘとＩｌｏａｄの差分により出力線電圧が上昇していく。電圧上昇は、ＩｐｉｘとＩｌｏａｄが同じになった時点で止まる（ｔ３０５）。

電圧上昇が停止するのに十分な時間を確保した後に、ＲＡＭＰ生成回路１３２を動作させて、ＲＡＭＰ電圧ＶＲＡＭＰを一定の速度で降下させるとともに、ＡＤカウンタ１３４を動作させてＡＤカウント値で時間をカウントする（ｔ３０６）。ＶＲＡＭＰがＶ出力線と同じ電圧となると、比較器２２１が反転し、ＡＤカウント値がＮ信号用ラッチ回路２２２に保存される（ｔ３０７）。続いて、ＣＳＥＮ２１３とＳＥＬ２０５をオフにする（ｔ３０８）。Ｎ信号駆動前の出力線リセット期間（ｔ３０１～ｔ３０２）、Ｎ信号駆動期間（ｔ３０３～ｔ３０５）、Ｎ信号ＡＤ変換期間（ｔ３０６～ｔ３０８）を合わせて、Ｎ信号読み出しと呼称する。

・Ｎ＋Ｓ信号読み出し（ｔ３０９～ｔ３１７）
ＴＸ２０３をオン（ｔ３０９）／オフ（ｔ３１０）してＰＤ２０１に蓄積された電荷をＦＤ２０２に転送する。ＶＦＤは、転送された電荷量に応じて降下する。続いて、ＶＲＥＳ２３１をオン（ｔ３１１）／オフ（ｔ３１２）して、出力線１０４をＶＶＲＥＳにリセットする。

続いて、再度ＳＥＬとＣＳＥＮをオンにして、Ｖ出力線をＰＤ２０１に蓄積された電荷を転送した後のＶＦＤに対応した電圧にするＮ＋Ｓ信号駆動を開始する（ｔ３１３）。Ｎ信号駆動時と同様に、ＩｐｉｘとＩｌｏａｄが同じになった時点で出力線電圧の上昇が停止する（ｔ３１４）。その後ＲＡＭＰ生成回路１３２とＡＤカウンタ１３４を動作させる（ｔ３１５）ことで、比較器２２１が反転するまでの時間をカウントしＮ＋Ｓ信号用ラッチ回路２２３に保存する（ｔ３１６）。想定される最大の光量に応じた電圧までＲＡＭＰ生成回路１３２とＡＤカウンタ１３４を動作させた後、ＣＳＥＮ２１３とＳＥＬ２０５をオフにする（ｔ３１７）。電荷転送（ｔ３０９～ｔ３１０）、Ｎ＋Ｓ信号駆動前の出力線リセット（ｔ３１１～ｔ３１２）、Ｎ＋Ｓ信号駆動（ｔ３１３～ｔ３１４）、Ｎ＋Ｓ信号ＡＤ変換（ｔ３１５～ｔ３１７）を合わせて、Ｎ＋Ｓ信号読み出しと呼称する。

信号駆動中においてＳＦ２０６が出力線１０４を駆動し、ＡＤ変換期間中において定電流源回路１１２がＶ出力線を一定電圧に安定させる。すなわち、信号駆動中においてＩｐｉｘ－Ｉｌｏａｄが出力線１０４を駆動し、ＡＤ変換期間中においてＩｌｏａｄがＳＦ２０６のゲート－ソース間電圧を一定にする。Ｉｌｏａｄが出力線１０４を駆動しないためＩｌｏａｄは大電流を必要としない。出力線１０４と出力線１０４に接続される容量の合計をＣ、読み出すＮ信号とＮ＋Ｓ信号の電圧差分をｄＶ、出力線を駆動開始してからＡＤ変換を開始するまでの時間（ｔ３０３～ｔ３０６、ｔ３１３～ｔ３１５）をｄｔとすると、Ｉｌｏａｄは
Ｃ×ｄＶ／ｄｔ
で表される電流より小さい電流となる。これにより、定常電流による消費電力を削減している。

画素信号の読み出し完了後は、水平選択回路１５１で順次列を選択することにより、選択された列のＮ信号用ラッチとＮ＋Ｓ信号用ラッチに保存されたＮ信号、Ｎ＋Ｓ信号が出力部１６１を介して撮像素子から出力される。出力されたＮ信号、Ｎ＋Ｓ信号の差分計算を行い、光電変換部に蓄積された電荷に応じた信号を得る。また、撮像素子１００内に差分計算回路を配置して、Ｎ信号とＮ＋Ｓ信号の差分を撮像素子１００から出力してもよい。

ここで、本実施形態と従来技術の比較を行う。比較する従来技術として、列ＡＤ変換回路と容量負荷動作による出力線駆動を合わせた読み出し方式（本明細書中では、第１の従来例と呼称する）と、列ＡＤ変換回路と定電流による出力線駆動を合わせた読み出し方式（本明細書中では、第２の従来例と呼称する）を示す。

まず、本実施形態と第１の従来例の違いについて図４、図５を用いて説明する。

図４は、第１の従来例の画素１０２、出力線リセット回路１２２、ＡＤ変換回路１３３を概略的に示す図であり、図５は、第１の従来例のタイミング図である。図４においてＶ出力線に破線で示した波形は、本実施形態における出力線の電圧変化の様子を示す波形である。

図４の読み出し回路構成は、本実施形態の構成（図２）と比較して、定電流源回路１１２が無い回路構成となっており、出力線駆動終了後（ｔ１１０５、ｔ１１１４）も、Ｉｐｉｘが出力線１０４に流れ続けることとなる。図５において破線で示したように、本実施形態では出力線１０４に一定の電流Ｉｌｏａｄを流しているため、ＡＤ変換期間において（ｔ１１０６～ｔ１１０８、ｔ１１１５～ｔ１１１７）Ｖ出力線は一定電圧となる。そのため、ＡＤサンプリングタイミングが変化しても問題が生じない。一方、第１の従来例では、出力線１０４に一定の電流Ｉｌｏａｄを流さないため、Ｖ出力線は、ＡＤ変換期間において、Ｉｐｉｘの変動に応じて変動し続ける。そのため、Ｖ出力線が一定である本実施形態の読み出し方法と比較して、Ｖ出力線とＶＲＡＭＰの電圧が同じになり比較器が反転する時刻にズレが生じる。図５において１１０１で示した時間ズレがＮ信号のズレであり、１１０２で示した時間ズレがＮ＋Ｓ信号のズレである。このズレ量は、信号読み出し開始（ｔ３、ｔ１３）からの時間によって異なるため、出力信号の線形性が劣化してしまう。

次に、本実施形態と第２の従来例の違いについて図６、図７を用いて説明する。

図６は、第２の従来例の定電流源回路１１２、ＡＤ変換回路１３３を概略的に示す図であり、図７は第２の従来例のタイミング図である。

図６の読み出し回路構成は、本実施形態と比較して、出力線リセット回路１２２が無い構成となっている。また、図７のタイミング図は、図３のタイミング図と比較して、出力線リセットを行うための時間（ｔ３０１～ｔ３０２、ｔ３０９～ｔ３１０）が省略されている。そのため、画素信号読み出しにかかる時間は本実施形態の画素信号読み出し動作よりも早くなるが、信号駆動中において定電流源回路１１２が出力線１０４を駆動し、ＡＤ変換期間において定電流源回路１１２がＶ出力線を一定電圧に安定させる。すなわち、ＡＤ変換期間においてＩｌｏａｄがＳＦ２０６のゲート－ソース間電圧を一定にするだけでなく、信号駆動中においてＩｌｏａｄ－Ｉｐｉｘが出力線を駆動する（ｔ１３０１～ｔ１３０２、ｔ１３０６～ｔ１３０７）ため、Ｉｌｏａｄを大きくする必要がある。出力線ノードの総容量をＣ、読み出すＮ信号とＮ＋Ｓ信号の電圧差分をｄＶ、出力線駆動を開始してからＡＤ変換を開始するまでの時間（ｔ１３０１～ｔ１３０２、ｔ１３０６～ｔ１３０７）をｄｔとすると、Ｉｌｏａｄは、
Ｃ×ｄＶ／ｄｔ
で表される電流より大きい電流を用いることが一般的である。

一方、本実施形態の画素信号読み出し動作では、
Ｃ×ｄＶ／ｄｔ
で表される電流より小さい電流とすることができるため、第２の従来例と比較して画素信号読み出しに係る消費電力を低減することができる。

また、図２の回路構成において、Ｉｌｏａｄを切り替えられるようにしておくことにより、本実施形態の読み出し方法と第２の従来例の方法を切り替えて使用することも可能である。また、読み出し方式切り替え時には、それぞれＡＤ変換期間中にＳＦ２０６に流れる電流が異なるため、ＲＥＳ２０４がオンの際にゲートにかかる電圧を切り替えて、ＦＤ２０２をリセットする際の基準電圧を切り替えることが好ましい。

また、出力線の駆動時に、本実施形態の読み出し方法ではＶ出力線が上昇していき、第２の従来例ではＶ出力線が下降していく。そのため、ＲＡＭＰの駆動方向を、本実施形態の読み出し方法では上昇方向、第２の従来例では下降方向とする。これにより、どちらの読み出し方法においても、駆動する電圧振幅が小さい時は駆動開始からサンプリングまでの時間が短く、駆動する電圧振幅が大きい時は駆動開始からサンプリングまでの時間が長くなる。そのため、ＲＡＭＰの駆動方向を、本実施形態の読み出し方法では上昇方向とし、第２の従来例では下降方向とすることにより、信号振幅が大きい場合には駆動が未完了であっても、信号振幅が小さい場合には駆動が完了する時刻からＡＤ変換を開始することができるため、好ましい。

以上説明したように、上記の画素信号の読み出しを行うことで、例えば列シングルスロープＡＤ変換方式のようなサンプリングタイミングが異なる列ＡＤ変換方式において、画素信号の読み出しに係る消費電力の低減と出力信号の線形性を両立することができる。

（第２の実施形態）
図８、図９を用いて、第２の実施形態について説明する。本実施形態では、１つの画素が、１つのマイクロレンズと複数に分割された副光電変換部を有し、撮像面位相差信号を取得することが可能な撮像素子を用いる場合について説明する。複数の副光電変換部は、１つのマイクロレンズを介して撮像レンズの射出瞳の異なる領域からの光線を受光するように構成される。この構成では、瞳分割を行っている個々の副光電変換部の信号の像ズレ量から位相差信号を取得し焦点検出を行うことができ、且つ個々の副光電変換部の信号を足し合わせることにより撮像信号を取得することが可能である。

本実施形態の撮像素子１００の全体構成は第１の実施形態と同等であるが、第１の実施形態と比較して、画素１０２が画素４０１に、ＡＤ変換回路１３３がＡＤ変換回路４１１に変更されている。

図８は、本実施形態における画素４０１、定電流源回路１１２、出力線リセット回路１２２、ＡＤ変換回路４１１を概略的に示す図である。

画素４０１は、副光電変換部であるＰＤＡ４０２、ＰＤＢ４０３と、ＰＤＡ４０２に蓄積された電荷をＦＤ２０２に転送する転送スイッチ（ＴＸＡ）４０４と、ＰＤＢ４０３に蓄積された電荷をＦＤ２０２に転送する転送スイッチ（ＴＸＢ）４０５とを有する。画素４０１は、さらにＦＤ２０２、ＲＥＳ２０４、ＳＥＬ２０５、ＳＦ２０６を有する。

ＡＤ変換回路４１１は、比較器２２１、Ｎ信号用ラッチ回路２２２、Ｎ＋Ａ信号用ラッチ回路４１２、Ｎ＋Ａ＋Ｂ信号用ラッチ回路４１３を有する。なお、定電流源回路１１２、出力線リセット回路１２２は、第１の実施形態と同様である。

図９は、本実施形態における画素信号の読み出し及びＡＤ変換を説明するタイミングチャートである。画素信号の読み出しは、Ｎ信号読み出し、Ｎ＋Ａ信号読み出し、Ｎ＋Ａ＋Ｂ信号読み出しからなる。Ｎ＋Ａ信号は、ＰＤＡ４０２に蓄積された電荷を転送した後のＶＦＤに対応した信号であり、Ｎ＋Ａ＋Ｂ信号は、Ｎ＋Ａ信号に追加してＰＤＢ４０３に蓄積した電荷を転送した後のＶＦＤに対応した信号である。Ｎ信号とＮ＋Ａ信号の差分を計算することにより、ＰＤＡ４０２に蓄積した電荷量に対応した信号を得ることができ、Ｎ＋Ａ信号とＮ＋Ａ＋Ｂ信号の差分を計算することによりＰＤＢ４０３に蓄積した電荷量に対応した信号を得ることができる。以下、図９のタイミングチャートに沿って、Ｎ信号読み出し、Ｎ＋Ａ信号読み出し、Ｎ＋Ａ＋Ｂ信号読み出しの順にそれぞれの動作について説明する。

・Ｎ信号読み出し（ｔ５０１～ｔ５０８）
Ｎ信号読み出し（ｔ５０１～ｔ５０８）までは、第１の実施形態のＮ信号読み出しと同様である。

・Ｎ＋Ａ信号読み出し（ｔ５０９～ｔ５１７）
転送スイッチＴＸＡ４０４をオン（ｔ５０９）／オフ（ｔ５１０）してＰＤＡ４０２に蓄積された電荷をＦＤ２０２に転送する。ＶＦＤは、転送された電荷量に応じて降下する。続いて、ＶＲＥＳ２３１をオン（ｔ５１１）／オフ（ｔ５１２）して、出力線１０４をＶＶＲＥＳにリセットする。

続いて、再度ＣＳＥＮ２１３とＳＥＬ２０５をオンにして、Ｖ出力線をＰＤＡ４０２に蓄積された電荷を転送した後のＦＤ電圧に対応した電圧にするＮ＋Ａ信号駆動を開始する（ｔ５１３）。Ｎ信号駆動時と同様に、ＩｐｉｘとＩｌｏａｄが同じになった時点でＶ出力線の上昇が停止する（ｔ５１４）。その後ＲＡＭＰ生成回路１３２とＡＤカウンタ１３４を動作させる（ｔ５１５）ことで、比較器２２１が反転するまでの時間をカウントしＮ＋Ａ信号用ラッチ回路４１２に保存する（ｔ５１６）。想定される最大の光量に応じた電圧までＲＡＭＰ生成回路１３２とＡＤカウンタ１３４を動作させた後、ＣＳＥＮ２１３とＳＥＬ２０５をオフにする（ｔ５１７）。ＰＤＡ４０２の電荷転送（ｔ５０９～ｔ５１０）、Ｎ＋Ａ信号駆動前の出力線リセット（ｔ５１１～ｔ５１２）、Ｎ＋Ａ信号駆動（ｔ５１３～ｔ５１４）、Ｎ＋Ａ信号ＡＤ変換（ｔ５１５～ｔ５１７）を合わせて、Ｎ＋Ａ信号読み出しと呼称する。

・Ｎ＋Ａ＋Ｂ信号読み出し（ｔ５１８～ｔ５２６）
転送スイッチＴＸＢ４０５をオン（ｔ５１８）／オフ（ｔ５１９）してＰＤＢ４０３に蓄積された電荷をＦＤ２０２に転送する。ＶＦＤは、転送された電荷量に応じて降下する。この時のＶＦＤはＮ信号駆動時のＶＦＤと比較して、ＰＤＡ４０２とＰＤＢ４０３から転送された電荷の合計量に応じた分降下している。続いて、ＶＲＥＳ２３１をオン（ｔ５２０）／オフ（ｔ５２１）して、出力線１０４を出力線リセット電圧にリセットする。

続いて、再度ＣＳＥＮ２１３とＳＥＬ２０５をオンにして、Ｖ出力線をＰＤＢ４０３に蓄積された電荷を転送した後のＶＦＤに対応した電圧にするＮ＋Ａ＋Ｂ信号駆動を開始する（ｔ５２２）。Ｎ信号駆動時と同様に、ＩｐｉｘとＩｌｏａｄが同じになった時点でＶ出力線の上昇が停止する（ｔ５２３）。その後ＲＡＭＰ生成回路１３２とＡＤカウンタ１３４を動作させる（ｔ５２４）ことにより、比較器２２１が反転するまでの時間をカウントし、Ｎ＋Ａ＋Ｂ信号用ラッチ回路４１３に保存する（ｔ５２５）。想定される最大の光量に応じた電圧までＲＡＭＰ生成回路１３２とＡＤカウンタ１３４を動作させた後、ＣＳＥＮ２１３とＳＥＬ２０５をオフにする（ｔ５２６）。ＰＤＢ４０３の電荷転送（ｔ５１８～ｔ５１９）、Ｎ＋Ａ＋Ｂ信号駆動前の出力線リセット（ｔ５２０～ｔ５２１）、Ｎ＋Ａ＋Ｂ信号駆動（ｔ５２２～ｔ５２３）、Ｎ＋Ａ＋Ｂ信号ＡＤ変換（ｔ５２４～ｔ５２６）を合わせて、Ｎ＋Ａ＋Ｂ信号読み出しと呼称する。

画素信号の読み出し完了後は、水平選択回路１５１で順次列を選択することにより、選択された列のＮ信号用ラッチ、Ｎ＋Ａ信号用ラッチ、Ｎ＋Ａ＋Ｂ信号用ラッチに保存されたＮ信号、Ｎ＋Ａ信号、Ｎ＋Ａ＋Ｂ信号が出力部１６１を介して撮像素子１００から出力される。出力されたＮ信号とＮ＋Ａ信号の差分計算を行うことにより、ＰＤＡに蓄積された電荷量に応じた信号を得ることができる。また、Ｎ＋Ａ信号とＮ＋Ａ＋Ｂ信号の差分計算を行うことによりＰＤＢに蓄積された電荷量に応じた信号を得ることができる。

ここで、瞳分割位相差方式の焦点検出方法について説明する。

本実施形態の撮像素子と瞳分割との対応関係を示した概略図を図１０に示す。線６０１は、被写体の位置を示し、位置６０４にある撮像レンズを通して被写体像が撮像素子１００の表面位置６０２に形成される。また６０３は撮像素子１００をなす撮像画素の光電変換部の表面付近位置を表す。撮像素子１００の各画素において、ｘ方向に２分割されたＰＤＡ４０２とＰＤＢ４０３は、線６０２と線６０３の間に配置されたマイクロレンズにより、異なる瞳部分領域である瞳部分領域６０５と瞳部分領域６０６を通過する光束を受光する。

画素毎に、ＰＤＡ４０２およびＰＤＢ４０３の信号を選び出すことにより、結像光学系の瞳部分領域６０５と瞳部分領域６０６に対応した視差画像を得ることができる。また、画素毎に、ＰＤＡ４０２とＰＤＢ４０３の信号を全て加算することにより、有効画素数の解像度の撮像画像を生成することができる。

以下、本実施形態における視差画像の像ずれ量とデフォーカス量の関係について説明する。

図１１に、視差画像間の像ずれ量とデフォーカス量の概略関係を示す。撮像面６０２に本実施形態の撮像素子が配置され、図１０と同様に、結像光学系の射出瞳が、瞳部分領域６０５と瞳部分領域６０６に２分割される。

被写体の結像位置から撮像面までの距離を、デフォーカス量ｄの大きさ｜ｄ｜とし、被写体の結像位置が撮像面より被写体側にある前ピン状態を負符号（ｄ＜０）、被写体の結像位置が撮像面より被写体の反対側にある後ピン状態を正符号（ｄ＞０）として定義する。被写体の結像位置が撮像面にある合焦状態はｄ＝０である。図１１において、被写体７０１は合焦状態（ｄ＝０）の例を示しており、被写体７０２は前ピン状態（ｄ＜０）の例を示している。前ピン状態（ｄ＜０）と後ピン状態（ｄ＞０）を合わせて、デフォーカス状態（｜ｄ｜＞０）とする。

前ピン状態（ｄ＜０）では、被写体７０２からの光束のうち、瞳部分領域６０５（６０６）を通過した光束は、一度、集光した後、光束の重心位置Ｇ１（Ｇ２）を中心として幅Ｐ１（Ｐ２）に広がり、撮像面６０２でボケた像となる。ボケた像は、ＰＤＡ４０２とＰＤＢ４０３により受光され、視差画像が生成される。よって、ＰＤＡ４０２とＰＤＢ４０３の信号から生成される視差画像には、重心位置Ｇ１（Ｇ２）に、被写体７０２が幅Ｐ１（Ｐ２）にボケた被写体像として記録される。被写体像のボケ幅Ｐ１（Ｐ２）は、デフォーカス量ｄの大きさ｜ｄ｜が増加するのに伴い、概ね、比例して増加していく。同様に、視差画像間の被写体像の像ずれ量ｐ（＝Ｇ１－Ｇ２）の大きさ｜ｐ｜も、デフォーカス量ｄの大きさ｜ｄ｜が増加するのに伴い、概ね、比例して増加していく。後ピン状態（ｄ＞０）でも、視差画像間の被写体像の像ずれ方向が前ピン状態と反対となるが、同様である。合焦状態（ｄ＝０）では、視差画像間の被写体像の重心位置が一致（ｐ＝０）し、像ずれは生じない。

したがって、ＰＤＡ４０２とＰＤＢ４０３の信号を用いて得られる二つ（複数）の視差画像において、視差画像のデフォーカス量の大きさが増加するのに伴い、複数の視差画像間の像ずれ量の大きさが増加する。本実施形態の信号を用いて視差画像間の像ずれ量を相関演算により算出することで、撮像面位相差検出方式の焦点検出を行うことができる。

また、図８の回路構成において、ＴＸＡ４０４とＴＸＢ４０５を図３のＴＸと同じタイミングで制御し、他の回路を図３と同様に制御することにより、第１の実施形態と同じ読み出し動作を行うことができる。

また、図８の回路構成において、Ｉｌｏａｄを切り替えられるようにしておき、ＴＸＡ４０４とＴＸＢ４０５を図７のＴＸと同じタイミングで制御し、他の回路を図７と同様に制御することで、第２の従来例と同じ読み出し動作を行うことができる。

（第３の実施形態）
以下、第３の実施形態について説明する。

[カメラ全体構成]
図１２は、第１または第２の実施形態の撮像素子１００を搭載した撮像装置８００（例えば、デジタルカメラ）の構成例を示す図である。

結像レンズ８０１は、被写体の光学像を撮像素子１００に結像させる。撮像素子１００は、第１及び第２の実施形態の撮像素子のいずれでもよいが、ここでは、第２の実施形態で示した、画素４０１、ＡＤ変換回路４１１を有する構成であるものとする。レンズ駆動部８０２は、結像レンズ８０１のズーム制御、フォーカス制御、絞り制御などを行う。全体制御演算部８０３は、撮像素子１００から出力される信号の補正や画像の生成などの処理を行う信号処理部として機能し、また、撮像装置８００全体の制御を行う。

メモリ部８０４は画像データを一時的に記憶するためのメモリとして機能する。表示部８０５は各種情報や画像を表示するデバイスである。記録部８０６は、画像データの記録や読み出しを行うための着脱可能な、例えば半導体メモリである。操作部８０７は、撮像装置の各種インターフェースであり、操作部８０７を介したユーザからの指示に従って、全体制御演算部８０３が、撮像装置８００の各構成部を制御する。操作部８０７は、電源スイッチ、シャッタースイッチ、ズーム操作スイッチ、撮影モード選択スイッチ等を備えて構成される。シャッタースイッチは、不図示のシャッターボタンが半押しされることによりオンとなってＡＦ（オートフォーカス）等の処理を開始させる撮像準備スイッチＳＷ１を有する。また、シャッタースイッチは、シャッターボタンが全押しされることによりオンとなって撮像を開始させる撮像指示スイッチＳＷ２を含む。

撮像素子１００からの信号読み出し動作は、読み出す信号の目的によって３種類の読み出し動作を用いる。１つは、図３の読み出し動作であり、本実施形態では、低消費電力画像信号読み出しと呼称する。また、１つは、図９の読み出し動作であり、本実施形態では低消費電力位相差信号読み出しと呼称する。さらに１つは、図７の読み出し動作であり、本実施形態では、高速画像信号読み出しと呼称する。

[カメラ動作シーケンス]
図１３は、本実施形態における被写体追従ＡＦ連続撮影の動作を示すフローチャートの一例であり、図１３を用いて被写体追従ＡＦ連続撮影について説明する。操作部８０７に含まれる撮影モード選択スイッチをユーザが操作することにより、撮影モードが被写体追従ＡＦ連続撮影モードになっていることを前提とする。

まず、ステップＳ９０１では、全体制御演算部８０３は、撮像準備スイッチＳＷ１がオンになったか否かを判定する。オフであればステップＳ９０２に進み、オンであればＳ９０５に進む。

ステップＳ９０２では、光電変換部での電荷の蓄積を開始する。次にステップＳ９０３では、表示用の信号読み出しを行う。ステップＳ９０２～ステップＳ９０４は、被写体追従ＡＦ連続撮影モード、ＳＷ１オフ、ＳＷ２がオフの状態で繰り返し行われる動作であり、消費電力を低減することが望ましい。また、表示用信号（非記録用画像信号）は読み出し画素数が記録信号（記録用画像信号）より少なく、読み出し時間への制約が小さい。そのため、低消費電力画像信号読み出しで読み出す。読み出した信号は、ステップＳ９０４において表示部へ表示する。

ステップＳ９０５では、光電変換部での電荷の蓄積を開始する。ステップＳ９０６では、低消費電力位相差信号読み出しを行う。ステップＳ９０７では、ステップＳ９０６で読み出された信号に基づいて、全体制御演算部８０３がデフォーカス量を求め、レンズ駆動量を算出する。

ステップＳ９０８では、ステップＳ９０７で算出されたレンズ駆動量に基づいて、レンズ駆動部８０２が結像レンズ８０１のフォーカスレンズ群を合焦位置に移動させる。

ステップＳ９０９では、全体制御演算部８０３は、撮影指示スイッチＳＷ２がオンになったか否かを判定する。オンであればステップＳ９１０に進み、オフであればＳ９０１に戻る。

ステップＳ９１０では、光電変換部での電荷の蓄積を開始する。ステップＳ９１１では、読み出し時間を優先し、高速画像信号読み出しを行う。

ステップＳ９１２では、全体制御演算部８０３が、読み出された信号を記録部８０６に記録し、ステップＳ９０１に戻る。

以上説明したように、上記の実施形態によれば、撮像素子からの読み出し動作を切り替えることにより、画素信号読み出しに係る消費電力を低減することが可能となる。

（他の実施形態）
また本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサーがプログラムを読出し実行する処理でも実現できる。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現できる。

発明は上記実施形態に制限されるものではなく、発明の精神及び範囲から離脱することなく、様々な変更及び変形が可能である。従って、発明の範囲を公にするために請求項を添付する。

１００：撮像素子、１０１：画素アレイ、１０２：画素、１０３：画素駆動パルス配線、１０４：出力線、１１１：定電流源回路部、１２１：出力線リセット回路部、１３１：ＡＤ変換部、１４１：垂直選択回路、１５１：水平選択回路、１６１：出力部

Claims (14)

1. 複数の画素が２次元アレイ状に配置された画素アレイと、
   電圧をＡＤ変換するＡＤ変換手段と、
   前記画素と前記ＡＤ変換手段を接続する出力線と、
   前記出力線の電圧をリセットするリセット手段と、
   前記画素の電荷電圧変換部からの信号を増幅する増幅トランジスタと、
   前記増幅トランジスタのソースを前記出力線に接続する接続手段と、
   前記出力線に一定の電流を流す定電流源と、
   前記リセット手段により前記出力線の電圧をリセットした後に、前記定電流源により前記出力線に前記一定の電流を流すとともに、前記増幅トランジスタのソースを前記出力線に接続するように制御する制御手段と、を備え、
   前記制御手段は、前記一定の電流の電流値が前記出力線を駆動するのに必要な電流値よりも低い値となるように、前記一定の電流の値を設定することを特徴とする撮像装置。
2. 前記画素は、光電変換部に蓄積された電荷を前記電荷電圧変換部に転送する転送スイッチを備え、前記制御手段は、前記転送スイッチをオンおよびオフする転送動作を行う前と後のそれぞれにおいて、画素信号の読み出しを行うことを特徴とする請求項１に記載の撮像装置。
3. 前記画素のそれぞれは、１つのマイクロレンズと複数の光電変換部とを備えることを特徴とする請求項１または２に記載の撮像装置。
4. 前記出力線の基準電圧が、接地電圧であることを特徴とする請求項１乃至３のいずれか１項に記載の撮像装置。
5. 前記出力線の基準電圧が、ＡＤ変換の電圧レンジの下限から決められた値であることを特徴とする請求項１乃至３のいずれか１項に記載の撮像装置。
6. 前記出力線の基準電圧が、想定される最大光量に対応する電圧から決められた値であることを特徴とする請求項１乃至３のいずれか１項に記載の撮像装置。
7. 前記制御手段は、前記リセット手段による前記出力線の電圧をリセットするリセット動作を行って画素信号を読み出す第１の動作と、前記リセット動作を行わずに画素信号を読み出す第２の動作とを切り替えて行うことを特徴とする請求項１乃至６のいずれか１項に記載の撮像装置。
8. 前記第１の動作において前記定電流源が流す電流が、前記第２の動作において前記定電流源が流す電流より小さいことを特徴とする請求項７に記載の撮像装置。
9. 前記制御手段は、前記電荷電圧変換部をリセットするためのリセットトランジスタをオンにする際に、前記リセットトランジスタのゲートに加える電圧を、前記第１の動作と前記第２の動作とで切り替えることを特徴とする請求項７または８に記載の撮像装置。
10. 前記ＡＤ変換手段は、比較器とＲＡＭＰ信号の生成回路とを有し、前記生成回路は、前記第１の動作では、前記ＲＡＭＰ信号を低い電圧から高い電圧へと変化させ、前記第２の動作では、前記ＲＡＭＰ信号を高い電圧から低い電圧へと変化させることを特徴とする請求項７乃至９のいずれか１項に記載の撮像装置。
11. 前記制御手段は、前記第１の動作で読み出した信号を非記録用の信号として用い、前記第２の動作で読み出した信号を記録用の信号として用いることを特徴とする請求項７乃至１０のいずれか１項に記載の撮像装置。
12. 複数の画素が２次元アレイ状に配置された画素アレイと、電圧をＡＤ変換するＡＤ変換手段と、前記画素と前記ＡＤ変換手段を接続する出力線と、前記出力線の電圧をリセットするリセット手段と、前記画素の電荷電圧変換部からの信号を増幅する増幅トランジスタと、前記増幅トランジスタのソースを前記出力線に接続する接続手段と、前記出力線に一定の電流を流す定電流源と、を備える撮像装置を制御する方法であって、
    前記リセット手段により前記出力線の電圧をリセットした後に、前記定電流源により前記出力線に前記一定の電流を流すとともに、前記増幅トランジスタのソースを前記出力線に接続するように制御する制御工程を有し、
    前記制御工程では、前記一定の電流の電流値が前記出力線を駆動するのに必要な電流値よりも低い値となるように、前記一定の電流の値を設定することを特徴とする撮像装置の制御方法。
13. 請求項１２に記載の制御方法をコンピュータに実行させるためのプログラム。
14. 請求項１２に記載の制御方法をコンピュータに実行させるためのプログラムを記憶したコンピュータが読み取り可能な記憶媒体。

Images