JPH0698080A - 固体撮像素子 - Google Patents
固体撮像素子Info
- Publication number
- JPH0698080A JPH0698080A JP4270827A JP27082792A JPH0698080A JP H0698080 A JPH0698080 A JP H0698080A JP 4270827 A JP4270827 A JP 4270827A JP 27082792 A JP27082792 A JP 27082792A JP H0698080 A JPH0698080 A JP H0698080A
- Authority
- JP
- Japan
- Prior art keywords
- reset
- signal
- capacitor
- output
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 低消費電力で電子シャッタ機能を備えた固体
撮像素子を提供する。 【構成】 フォトダイオードＰＤの信号電荷を感度設定
用スイッチ素子Ｑ５を介してキャパシタＣ１に伝え、そ
の保持電圧をソースフォロワ増幅素子Ｑ１と読み出し選
択用スイッチ素子Ｑ２を介して取り出し、フォトダイオ
ードとキャパシタのリセット用スイッチ素子Ｑ３、Ｑ４
を設けた画素セルをライン状に複数個配置し、選択用ス
イッチを介して出力線に一方の電極を結合した出力キャ
パシタＣ２を設け、感度設定用タイミング信号に先行し
てフォトダイオードをリセットすると共に、順次発生す
る時系列的な第１のタイミングにおいて出力キャパシタ
をリセットした後に読み出し選択用スイッチ素子を介し
て光電変換信号に対応した画素信号を出力し、第２のタ
イミングにおいてリセット用スイッチ素子を介してキャ
パシタをリセットし、出力キャパシタを介してリセット
電位を基準にした画素信号を得る。
撮像素子を提供する。 【構成】 フォトダイオードＰＤの信号電荷を感度設定
用スイッチ素子Ｑ５を介してキャパシタＣ１に伝え、そ
の保持電圧をソースフォロワ増幅素子Ｑ１と読み出し選
択用スイッチ素子Ｑ２を介して取り出し、フォトダイオ
ードとキャパシタのリセット用スイッチ素子Ｑ３、Ｑ４
を設けた画素セルをライン状に複数個配置し、選択用ス
イッチを介して出力線に一方の電極を結合した出力キャ
パシタＣ２を設け、感度設定用タイミング信号に先行し
てフォトダイオードをリセットすると共に、順次発生す
る時系列的な第１のタイミングにおいて出力キャパシタ
をリセットした後に読み出し選択用スイッチ素子を介し
て光電変換信号に対応した画素信号を出力し、第２のタ
イミングにおいてリセット用スイッチ素子を介してキャ
パシタをリセットし、出力キャパシタを介してリセット
電位を基準にした画素信号を得る。
Description
【０００１】
【産業上の利用分野】この発明は、固体撮像素子に関
し、低電圧での動作が可能で電子シャッタ機能を持たせ
たラインセンサに利用して有効な技術に関するものであ
る。
し、低電圧での動作が可能で電子シャッタ機能を持たせ
たラインセンサに利用して有効な技術に関するものであ
る。
【０００２】
【従来の技術】ＣＣＤ型ラインセンサの例として、テレ
ビジョン学会編『固体撮像デバイス』第７章頁２１６等
がある。また、固体撮像素子の高感度及び高ＳＮ比の要
求に答えるものとして、例えば１９８６年のテレビジョ
ン学会全国大会予稿集PP.51-52で報告されているよう
に、フォトダイオードにより形成した光電変換信号をソ
ースフォロワアンプにより直接外部に読み出すものがあ
る。
ビジョン学会編『固体撮像デバイス』第７章頁２１６等
がある。また、固体撮像素子の高感度及び高ＳＮ比の要
求に答えるものとして、例えば１９８６年のテレビジョ
ン学会全国大会予稿集PP.51-52で報告されているよう
に、フォトダイオードにより形成した光電変換信号をソ
ースフォロワアンプにより直接外部に読み出すものがあ
る。
【０００３】
【発明が解決しようとする課題】ＣＣＤ型ラインセンサ
は、ＣＣＤ素子を駆動するため比較的高い動作電圧を必
要とし、比較的消費電力が多くなるとともに周辺回路の
構成が複雑になってしまう。また、ハンディタイプのバ
ーコードリーダにあっては、使用条件により外光が大き
く変化するので、感度の電気的な自動設定が可能な電子
シャッタ機能があると便利である。そこで、本願発明者
においては、上記ソースフォロワアンプを用いて高感度
化を図りつつ、低消費電力化と電子シャッタ機能を持た
せた固体撮像素子の検討を行った。
は、ＣＣＤ素子を駆動するため比較的高い動作電圧を必
要とし、比較的消費電力が多くなるとともに周辺回路の
構成が複雑になってしまう。また、ハンディタイプのバ
ーコードリーダにあっては、使用条件により外光が大き
く変化するので、感度の電気的な自動設定が可能な電子
シャッタ機能があると便利である。そこで、本願発明者
においては、上記ソースフォロワアンプを用いて高感度
化を図りつつ、低消費電力化と電子シャッタ機能を持た
せた固体撮像素子の検討を行った。
【０００４】この発明の目的は、低消費電力で電子シャ
ッタ機能を備えた固体撮像素子を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴
は、本明細書の記述および添付図面から明らかになるで
あろう。
ッタ機能を備えた固体撮像素子を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴
は、本明細書の記述および添付図面から明らかになるで
あろう。
【０００５】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。すなわち、完全空乏化フォトダイオー
ドにより光電変換された信号電荷を感度設定用のタイミ
ング信号を受けて転送させる感度設定用スイッチ素子を
介して電圧信号に変換するキャパシタに伝え、このキャ
パシタの保持電圧をソースフォロワ増幅素子と読み出し
選択用のスイッチ素子を介して取り出し、上記フォトダ
イオードとキャパシタにリセット電位をそれぞれ与える
リセット用スイッチ素子を設けた画素セルをライン状に
複数個配置し、上記選択用のスイッチを介して出力線に
一方の電極が結合された出力キャパシタを設け、感度設
定用のタイミング信号に先行して上記リセット用スイッ
チ素子によりフォトダイオードにリセット電圧を与える
とともに、順次発生される時系列的な第１のタイミング
において上記出力キャパシタをリセットさせた後に読み
出し選択用のスイッチ素子を介して光電変換信号に対応
した画素信号を出力させ、引き続いて第２のタイミング
においてリセット用スイッチ素子を介してキャパシタに
リセット電圧を与えて、上記出力キャパシタを介してリ
セット電位を基準にした画素信号を得るようにする。
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。すなわち、完全空乏化フォトダイオー
ドにより光電変換された信号電荷を感度設定用のタイミ
ング信号を受けて転送させる感度設定用スイッチ素子を
介して電圧信号に変換するキャパシタに伝え、このキャ
パシタの保持電圧をソースフォロワ増幅素子と読み出し
選択用のスイッチ素子を介して取り出し、上記フォトダ
イオードとキャパシタにリセット電位をそれぞれ与える
リセット用スイッチ素子を設けた画素セルをライン状に
複数個配置し、上記選択用のスイッチを介して出力線に
一方の電極が結合された出力キャパシタを設け、感度設
定用のタイミング信号に先行して上記リセット用スイッ
チ素子によりフォトダイオードにリセット電圧を与える
とともに、順次発生される時系列的な第１のタイミング
において上記出力キャパシタをリセットさせた後に読み
出し選択用のスイッチ素子を介して光電変換信号に対応
した画素信号を出力させ、引き続いて第２のタイミング
においてリセット用スイッチ素子を介してキャパシタに
リセット電圧を与えて、上記出力キャパシタを介してリ
セット電位を基準にした画素信号を得るようにする。
【０００６】
【作用】上記した手段によれば、スイッチ素子の制御に
よって感度可変動作及び読み出し動作を行うものである
ため低電圧での動作が可能となって低消費電力化が図ら
れるとともに、フォトダイオードの信号電荷を電圧信号
に変換するキャパシタと出力キャパシタとの容量比に従
い信号電荷の増幅動作を行わせることができ、しかもリ
セット電圧を基準にして読み出し信号を得るものである
ため選択経路における素子特性のバラツキの悪影響を受
けない。
よって感度可変動作及び読み出し動作を行うものである
ため低電圧での動作が可能となって低消費電力化が図ら
れるとともに、フォトダイオードの信号電荷を電圧信号
に変換するキャパシタと出力キャパシタとの容量比に従
い信号電荷の増幅動作を行わせることができ、しかもリ
セット電圧を基準にして読み出し信号を得るものである
ため選択経路における素子特性のバラツキの悪影響を受
けない。
【０００７】
【実施例】図１には、この発明に係るラインセンサの一
実施例の概略回路図が示されている。同図においては、
代表として２画素分の画素セルとその選択回路及び信号
読み出し回路が例示的に示されている。上記ラインセン
サを構成する各回路素子は、公知の半導体集積回路の製
造技術によって、１個の半導体基板上において形成され
る。
実施例の概略回路図が示されている。同図においては、
代表として２画素分の画素セルとその選択回路及び信号
読み出し回路が例示的に示されている。上記ラインセン
サを構成する各回路素子は、公知の半導体集積回路の製
造技術によって、１個の半導体基板上において形成され
る。
【０００８】１つの画素セルは、アノード側電極が回路
の接地電位に結合されたフォトダイオードＰＤと、その
フォトダイオードＰＤにより形成された光電変換電荷を
電圧信号に変換するキャパシタＣ１に伝える感度設定用
のスイッチＭＯＳＦＥＴ（絶縁ゲート型電界効果トラン
ジスタ、以下同じ）Ｑ５と、上記スイッチＭＯＳＦＥＴ
Ｑ５を介して転送された信号電荷を電圧信号に変換する
キャパシタＣ１と、このキャパシタＣ１の保持電圧がゲ
ートに供給された増幅ＭＯＳＦＥＴＱ１と、上記フォト
ダイオードＰＤのカソード側電極とキャパシタＣ１にリ
セット電圧Ｖｖをそれぞれ供給するスイッチＭＯＳＦＥ
ＴＱ３，Ｑ４と、上記増幅ＭＯＳＦＥＴＱ１のソース側
に設けられた読み出し選択用のスイッチＭＯＳＦＥＴＱ
２と、及びスイッチＭＯＳＦＥＴＱ４のゲートにリセッ
ト信号Ｒ２を供給するスイッチＭＯＳＦＥＴＱ６とから
構成される。
の接地電位に結合されたフォトダイオードＰＤと、その
フォトダイオードＰＤにより形成された光電変換電荷を
電圧信号に変換するキャパシタＣ１に伝える感度設定用
のスイッチＭＯＳＦＥＴ（絶縁ゲート型電界効果トラン
ジスタ、以下同じ）Ｑ５と、上記スイッチＭＯＳＦＥＴ
Ｑ５を介して転送された信号電荷を電圧信号に変換する
キャパシタＣ１と、このキャパシタＣ１の保持電圧がゲ
ートに供給された増幅ＭＯＳＦＥＴＱ１と、上記フォト
ダイオードＰＤのカソード側電極とキャパシタＣ１にリ
セット電圧Ｖｖをそれぞれ供給するスイッチＭＯＳＦＥ
ＴＱ３，Ｑ４と、上記増幅ＭＯＳＦＥＴＱ１のソース側
に設けられた読み出し選択用のスイッチＭＯＳＦＥＴＱ
２と、及びスイッチＭＯＳＦＥＴＱ４のゲートにリセッ
ト信号Ｒ２を供給するスイッチＭＯＳＦＥＴＱ６とから
構成される。
【０００９】フォトダイオードＰＤは、ＣＣＤ固体撮像
素子に用いられるような完全空乏化フォトダイオードと
される。すなわち、Ｐ型のウェル領域とその表面に形成
されたＮ+ 型半導体領域とにより構成されたＰＮ接合に
よりフォトダイオードを形成するとともに、上記Ｎ+ 型
半導体領域の表面にＰ+ 型半導体領域が形成される。そ
して、上記フォトダイオードＰＤのカソード側の電極を
構成するＮ+ 型半導体領域にリセット電圧Ｖｖを供給す
ることにより、Ｐ型のウェル領域とＮ+ 型半導体領域と
を空乏化する。
素子に用いられるような完全空乏化フォトダイオードと
される。すなわち、Ｐ型のウェル領域とその表面に形成
されたＮ+ 型半導体領域とにより構成されたＰＮ接合に
よりフォトダイオードを形成するとともに、上記Ｎ+ 型
半導体領域の表面にＰ+ 型半導体領域が形成される。そ
して、上記フォトダイオードＰＤのカソード側の電極を
構成するＮ+ 型半導体領域にリセット電圧Ｖｖを供給す
ることにより、Ｐ型のウェル領域とＮ+ 型半導体領域と
を空乏化する。
【００１０】上記読み出し用スイッチＭＯＳＦＥＴＱ２
のゲートと読み出しリセット信号Ｒ２をリセットＭＯＳ
ＦＥＴＱ４のゲートに伝えるスイッチＭＯＳＦＥＴＱ６
のゲートには、読み出し用のシフトレジスタの出力信号
Ｑｎが共通に供給される。上記増幅ＭＯＳＦＥＴＱ１の
ドレインは、５Ｖのような低い電源電圧ＶＤＤが供給さ
れる。感度設定用のスイッチＭＯＳＦＥＴＱ５のゲート
には、感度設定用のタイミング信号ＳＦが供給される。
また、フォトダイオードＰＤにリセット電圧Ｖｖを与え
るリセットＭＯＳＦＥＴＱ３のゲートには、リセット信
号ＰＲが供給される。同図において、代表として例示的
に示されている他の画素セルも上記同様な構成にされ
る。
のゲートと読み出しリセット信号Ｒ２をリセットＭＯＳ
ＦＥＴＱ４のゲートに伝えるスイッチＭＯＳＦＥＴＱ６
のゲートには、読み出し用のシフトレジスタの出力信号
Ｑｎが共通に供給される。上記増幅ＭＯＳＦＥＴＱ１の
ドレインは、５Ｖのような低い電源電圧ＶＤＤが供給さ
れる。感度設定用のスイッチＭＯＳＦＥＴＱ５のゲート
には、感度設定用のタイミング信号ＳＦが供給される。
また、フォトダイオードＰＤにリセット電圧Ｖｖを与え
るリセットＭＯＳＦＥＴＱ３のゲートには、リセット信
号ＰＲが供給される。同図において、代表として例示的
に示されている他の画素セルも上記同様な構成にされ
る。
【００１１】上記読み出し用のスイッチＭＯＳＦＥＴが
共通に接続される出力線ＬＳには、出力キャパシタＣ２
の一方の電極が接続される。このキャパシタＣ２の他方
の電極には、スイッチＭＯＳＦＥＴＱ７を介して接地電
位が与えられる。このスイッチＭＯＳＦＥＴＱ７のゲー
トには、読み出し用のリセット信号Ｒ１が供給される。
そして、上記キャパシタＣ２の他方の電極から出力信号
が得られ、プリアンプＰＡを介して増幅された画素信号
が外部端子ＯＵＴから送出される。
共通に接続される出力線ＬＳには、出力キャパシタＣ２
の一方の電極が接続される。このキャパシタＣ２の他方
の電極には、スイッチＭＯＳＦＥＴＱ７を介して接地電
位が与えられる。このスイッチＭＯＳＦＥＴＱ７のゲー
トには、読み出し用のリセット信号Ｒ１が供給される。
そして、上記キャパシタＣ２の他方の電極から出力信号
が得られ、プリアンプＰＡを介して増幅された画素信号
が外部端子ＯＵＴから送出される。
【００１２】上記図１のラインサンサの読み出し動作の
一例を第２図に示したタイミング図を参照して説明す
る。フォトダイオードのリセットパルスＰＲがハイレベ
ルにされると、スイッチＭＯＳＦＥＴＱ３がオン状態に
されて、フォトダイオードＰＤは一斉にリセット電圧Ｖ
ｖにリセットされる。その後に転送用のタイミング信号
ＳＦが発生されると、転送用のＭＯＳＦＥＴＱ５がオン
状態になるので、フォトダイオードＰＤで形成された信
号電荷は、電圧信号に変換するキャパシタＣ１に転送さ
れる。それ故、上記リセットパルスＰＲと転送用のタイ
ミング信号ＳＦとの時間差Ｔ１が、フォトダイオードＰ
Ｄの蓄積時間とされ、この時間差に比例的にラインセン
サとしての感度が高くされる。
一例を第２図に示したタイミング図を参照して説明す
る。フォトダイオードのリセットパルスＰＲがハイレベ
ルにされると、スイッチＭＯＳＦＥＴＱ３がオン状態に
されて、フォトダイオードＰＤは一斉にリセット電圧Ｖ
ｖにリセットされる。その後に転送用のタイミング信号
ＳＦが発生されると、転送用のＭＯＳＦＥＴＱ５がオン
状態になるので、フォトダイオードＰＤで形成された信
号電荷は、電圧信号に変換するキャパシタＣ１に転送さ
れる。それ故、上記リセットパルスＰＲと転送用のタイ
ミング信号ＳＦとの時間差Ｔ１が、フォトダイオードＰ
Ｄの蓄積時間とされ、この時間差に比例的にラインセン
サとしての感度が高くされる。
【００１３】読み出し用のシフトレジスタのシフト動作
により、出力信号Ｑｎがハイレベルにされると、それと
同期して出力リセット信号Ｒ１がハイレベルにされる。
この出力リセット信号Ｒ１のハイレベルに応じてスイッ
チＭＯＳＦＥＴＱ７がオン状態にされている。
により、出力信号Ｑｎがハイレベルにされると、それと
同期して出力リセット信号Ｒ１がハイレベルにされる。
この出力リセット信号Ｒ１のハイレベルに応じてスイッ
チＭＯＳＦＥＴＱ７がオン状態にされている。
【００１４】上記キャパシタＣ１には、上記光電変換電
荷に対応した信号電荷を保持し、それに対応した電圧信
号を発生している。それ故、上記出力信号Ｑｎのハイレ
ベルに応じて読み出し用のスイッチＭＯＳＦＥＴＱ２が
オン状態にされると、増幅ＭＯＳＦＥＴＱ１とこのスイ
ッチＭＯＳＦＥＴＱ２を通してキャパシタＣ２にはキャ
パシタＣ１に保持された信号電圧に対応したチャージア
ップ動作が行われる。このような信号の読み出し動作に
応じて出力線ＬＳの電位は、上記キャパシタＣ１の保持
電圧から増幅ＭＯＳＦＥＴＱ１のゲート，ソース間のし
きい値電圧に対応してレベルシフトされた読み出し電圧
となり、それがキャパシタＣ２に保持される。
荷に対応した信号電荷を保持し、それに対応した電圧信
号を発生している。それ故、上記出力信号Ｑｎのハイレ
ベルに応じて読み出し用のスイッチＭＯＳＦＥＴＱ２が
オン状態にされると、増幅ＭＯＳＦＥＴＱ１とこのスイ
ッチＭＯＳＦＥＴＱ２を通してキャパシタＣ２にはキャ
パシタＣ１に保持された信号電圧に対応したチャージア
ップ動作が行われる。このような信号の読み出し動作に
応じて出力線ＬＳの電位は、上記キャパシタＣ１の保持
電圧から増幅ＭＯＳＦＥＴＱ１のゲート，ソース間のし
きい値電圧に対応してレベルシフトされた読み出し電圧
となり、それがキャパシタＣ２に保持される。
【００１５】上記のリセット信号Ｒ１がハイレベルから
ロウレベルに変化し、スイッチＭＯＳＦＥＴＱ５がオフ
状態にされると、リッセト信号Ｒ２がハイレベルにな
り、シフトレジスタの出力信号Ｑｎによってオン状態に
されているスイッチＭＯＳＦＥＴＱ６を通してリセット
信号Ｒ２がリセット用ＭＯＳＦＥＴＱ４のゲートに伝え
られる。これにより、リセット用ＭＯＳＦＥＴＱ４がオ
ン状態となり、キャパシタＣ１、言い換えるならば、増
幅ＭＯＳＦＥＴＱ１のゲートにリセット電圧Ｖｖを供給
する。
ロウレベルに変化し、スイッチＭＯＳＦＥＴＱ５がオフ
状態にされると、リッセト信号Ｒ２がハイレベルにな
り、シフトレジスタの出力信号Ｑｎによってオン状態に
されているスイッチＭＯＳＦＥＴＱ６を通してリセット
信号Ｒ２がリセット用ＭＯＳＦＥＴＱ４のゲートに伝え
られる。これにより、リセット用ＭＯＳＦＥＴＱ４がオ
ン状態となり、キャパシタＣ１、言い換えるならば、増
幅ＭＯＳＦＥＴＱ１のゲートにリセット電圧Ｖｖを供給
する。
【００１６】このとき、読み出し用のスイッチＭＯＳＦ
ＥＴＱ２はオン状態を維持しているので、出力線ＬＳに
は上記リセット電圧Ｖｖに対応した出力信号Ｖｖ’が増
幅ＭＯＳＦＥＴＱ１を介して出力される。すなわち、出
力線ＬＳの電位Ｖｖ’は、上記リセット電圧Ｖｖから増
幅ＭＯＳＦＥＴＱ１のしきい値電圧に対応してレベルシ
フトされた電圧となり、キャパシタＣ２の他端の電極か
らはリセット電圧Ｖｖを基準にした読み出し信号が得ら
れる。このようなリセット電圧Ｖｖを基準にした読み出
し信号には、キャパシタＣ２での差成分の取り出しによ
り増幅ＭＯＳＦＥＴＱ１のしきい値電圧が相殺されるの
で、そのプロセスバラツキの影響を受けない高品質の画
像信号をプリアンプＰＡを介して出力端子ＯＵＴから得
ることができる。
ＥＴＱ２はオン状態を維持しているので、出力線ＬＳに
は上記リセット電圧Ｖｖに対応した出力信号Ｖｖ’が増
幅ＭＯＳＦＥＴＱ１を介して出力される。すなわち、出
力線ＬＳの電位Ｖｖ’は、上記リセット電圧Ｖｖから増
幅ＭＯＳＦＥＴＱ１のしきい値電圧に対応してレベルシ
フトされた電圧となり、キャパシタＣ２の他端の電極か
らはリセット電圧Ｖｖを基準にした読み出し信号が得ら
れる。このようなリセット電圧Ｖｖを基準にした読み出
し信号には、キャパシタＣ２での差成分の取り出しによ
り増幅ＭＯＳＦＥＴＱ１のしきい値電圧が相殺されるの
で、そのプロセスバラツキの影響を受けない高品質の画
像信号をプリアンプＰＡを介して出力端子ＯＵＴから得
ることができる。
【００１７】次のタイミングで次段のシフトレジスタの
出力信号Ｑｎ＋１がハイレベルにされると、次段のフォ
トダイオードから同様な読み出し信号が得られる。この
ようにして、ライン上に配置されたフォトダイオードの
光電変換電荷に対応した読み出し信号をシフトレジスタ
のシフト動作に対応して時系列的に出力させることがで
きる。
出力信号Ｑｎ＋１がハイレベルにされると、次段のフォ
トダイオードから同様な読み出し信号が得られる。この
ようにして、ライン上に配置されたフォトダイオードの
光電変換電荷に対応した読み出し信号をシフトレジスタ
のシフト動作に対応して時系列的に出力させることがで
きる。
【００１８】上記の構成では、キャパシタＣ１とキャパ
シタＣ２の容量比に対応して信号電荷が増幅される。上
記キャパシタＣ１を極力小さなサイズにするとともに、
キャパシタＣ２の容量値を比較的大きく形成することに
より、ラインセンサの内部回路で信号電荷の増幅作用を
持たせることができる。しかも、上記のように出力信号
には、上記のリセット電圧Ｖｖを基準にしているため、
増幅ＭＯＳＦＥＴＱ１やスイッチＭＯＳＦＥＴＱ２のプ
ロセスバラツキも相殺させることができる。
シタＣ２の容量比に対応して信号電荷が増幅される。上
記キャパシタＣ１を極力小さなサイズにするとともに、
キャパシタＣ２の容量値を比較的大きく形成することに
より、ラインセンサの内部回路で信号電荷の増幅作用を
持たせることができる。しかも、上記のように出力信号
には、上記のリセット電圧Ｖｖを基準にしているため、
増幅ＭＯＳＦＥＴＱ１やスイッチＭＯＳＦＥＴＱ２のプ
ロセスバラツキも相殺させることができる。
【００１９】なお、カラーラインセンサを構成する場合
には、例えば上記シフトレジスタＳＲを共通化して、上
記のような画素セルと読み出し回路とを三原色に対応し
て３組設けるようにすればよい。
には、例えば上記シフトレジスタＳＲを共通化して、上
記のような画素セルと読み出し回路とを三原色に対応し
て３組設けるようにすればよい。
【００２０】図３には、この発明に係るラインセンサの
他の一実施例の要部回路図が示されている。この実施例
では、フォトダイオードに比べて、その読み出し回路と
リセット回路が占める面積が大きいことから、フォトダ
イオード列に対して読み出し回路とリセット回路とシフ
トレジスタとが上下に分割されて配置される。これによ
り、フォトダイオードを高密度で半導体基板上に形成す
ることができる。
他の一実施例の要部回路図が示されている。この実施例
では、フォトダイオードに比べて、その読み出し回路と
リセット回路が占める面積が大きいことから、フォトダ
イオード列に対して読み出し回路とリセット回路とシフ
トレジスタとが上下に分割されて配置される。これによ
り、フォトダイオードを高密度で半導体基板上に形成す
ることができる。
【００２１】この実施例では、キャパシタＣ１をリセッ
トさせるリセット用ＭＯＳＦＥＴＱ４は、次の回路によ
りスイッチ制御させられる。リセット用ＭＯＳＦＥＴＱ
４のゲートには、ダイオード形態のＭＯＳＦＥＴＱ７を
介して供給される下側のシフトレジスタＳＲ１の出力信
号Ｑ（２ｎ−１）によりスイッチ制御されるＭＯＳＦＥ
ＴＱ６を通してリセット信号Ｒ２が供給される。それ
故、ＭＯＳＦＥＴＱ４のゲート電圧は、上記シフトレジ
スタの出力信号Ｑ（２ｎ−１）のハイレベルから、ＭＯ
ＳＦＥＴＱ７のしきい値電圧及びＭＯＳＦＥＴＱ６のし
きい値電圧分だけレベル低下されたリセット信号しか供
給されない。そこで、ＭＯＳＦＥＴＱ６のゲートとソー
ス側、言い換えるならば、スイッチＭＯＳＦＥＴＱ４の
ゲートとの間にブートストラップ容量Ｃ３が設けられ
る。上記ＭＯＳＦＥＴＱ６のゲートと回路の接地線Ｓと
の間には、クロックパルスＣＬ２によりスイッチ制御さ
れるスイッチＭＯＳＦＥＴＱ８が設けられる。
トさせるリセット用ＭＯＳＦＥＴＱ４は、次の回路によ
りスイッチ制御させられる。リセット用ＭＯＳＦＥＴＱ
４のゲートには、ダイオード形態のＭＯＳＦＥＴＱ７を
介して供給される下側のシフトレジスタＳＲ１の出力信
号Ｑ（２ｎ−１）によりスイッチ制御されるＭＯＳＦＥ
ＴＱ６を通してリセット信号Ｒ２が供給される。それ
故、ＭＯＳＦＥＴＱ４のゲート電圧は、上記シフトレジ
スタの出力信号Ｑ（２ｎ−１）のハイレベルから、ＭＯ
ＳＦＥＴＱ７のしきい値電圧及びＭＯＳＦＥＴＱ６のし
きい値電圧分だけレベル低下されたリセット信号しか供
給されない。そこで、ＭＯＳＦＥＴＱ６のゲートとソー
ス側、言い換えるならば、スイッチＭＯＳＦＥＴＱ４の
ゲートとの間にブートストラップ容量Ｃ３が設けられ
る。上記ＭＯＳＦＥＴＱ６のゲートと回路の接地線Ｓと
の間には、クロックパルスＣＬ２によりスイッチ制御さ
れるスイッチＭＯＳＦＥＴＱ８が設けられる。
【００２２】上側のシフトレジスタＳＲ２からは、偶数
段出力信号Ｑ２ｎが形成される。上下に分割されてなる
シフトレジスタＳＲ１とＳＲ２は、クロックパルスＣＬ
１とＣＬ２によりシフト動作を行う。上記奇数段の出力
信号Ｑ（２ｎ−１）は、クロックパルスＣＬ１に同期し
て出力され、偶数段の出力信号Ｑ２ｎは、クロックパル
スＣＬ２に同期して出力される。偶数段の出力信号Ｑ２
ｎと、上記のようなリセット信号Ｒ２及びクロックパル
スＣＬ１により、上記読み出し用のスイッチＭＯＳＦＥ
Ｔやリセット用ＭＯＳＦＥＴ等の制御信号を形成する上
記同様な回路ＳＥＬが設けられる。同図では、上記回路
ＳＥＬはブラックボックスとして示されている。
段出力信号Ｑ２ｎが形成される。上下に分割されてなる
シフトレジスタＳＲ１とＳＲ２は、クロックパルスＣＬ
１とＣＬ２によりシフト動作を行う。上記奇数段の出力
信号Ｑ（２ｎ−１）は、クロックパルスＣＬ１に同期し
て出力され、偶数段の出力信号Ｑ２ｎは、クロックパル
スＣＬ２に同期して出力される。偶数段の出力信号Ｑ２
ｎと、上記のようなリセット信号Ｒ２及びクロックパル
スＣＬ１により、上記読み出し用のスイッチＭＯＳＦＥ
Ｔやリセット用ＭＯＳＦＥＴ等の制御信号を形成する上
記同様な回路ＳＥＬが設けられる。同図では、上記回路
ＳＥＬはブラックボックスとして示されている。
【００２３】出力回路は、上記のような読み出し回路の
上下の分割に応じて２つの出力キャパシタＣ２１とＣ２
２が設けられる。この実施例では、キャパシタＣ２１と
Ｃ２２の出力線ＬＳ１とＬＳ２側にも、スイッチＭＯＳ
ＦＥＴＱ９１と９２が設けられる。クロックパルスＣＬ
１に同期して出力信号が出力される奇数列のフォトダイ
オードの出力線ＬＳ１に対応したスイッチＭＯＳＦＥＴ
Ｑ９１のゲートには、クロックパルスＣＬ２が供給され
る。キャパシタＣ２１の他方の電極は、クロックパルス
ＣＬ１によりスイッチ制御されるスイッチＭＯＳＦＥＴ
Ｑ１１１を介してプリアンプの入力端子と、リセット用
ＭＯＳＦＥＴＱ１０に接続される。このリセット用ＭＯ
ＳＦＥＴＱ１０には、リセット信号Ｒ１が供給される。
上下の分割に応じて２つの出力キャパシタＣ２１とＣ２
２が設けられる。この実施例では、キャパシタＣ２１と
Ｃ２２の出力線ＬＳ１とＬＳ２側にも、スイッチＭＯＳ
ＦＥＴＱ９１と９２が設けられる。クロックパルスＣＬ
１に同期して出力信号が出力される奇数列のフォトダイ
オードの出力線ＬＳ１に対応したスイッチＭＯＳＦＥＴ
Ｑ９１のゲートには、クロックパルスＣＬ２が供給され
る。キャパシタＣ２１の他方の電極は、クロックパルス
ＣＬ１によりスイッチ制御されるスイッチＭＯＳＦＥＴ
Ｑ１１１を介してプリアンプの入力端子と、リセット用
ＭＯＳＦＥＴＱ１０に接続される。このリセット用ＭＯ
ＳＦＥＴＱ１０には、リセット信号Ｒ１が供給される。
【００２４】クロックパルスＣＬ２に同期して出力信号
が出力される偶数列のフォトダイオードの出力線ＬＳ２
に対応したスイッチＭＯＳＦＥＴＱ９２のゲートには、
クロックパルスＣＬ１が供給される。キャパシタＣ２２
の他方の電極は、クロックパルスＣＬ２によりスイッチ
制御されるスイッチＭＯＳＦＥＴＱ１１２を介してプリ
アンプの入力端子と、リセット用ＭＯＳＦＥＴＱ１０に
接続される。このようなクロックパルスＣＬ１とＣＬ２
によりスイッチ制御されるＭＯＳＦＥＴＱ９１とＱ９２
及びＱ１１１とＱ１１２のスイッチング動作により、奇
数列と偶数列のフォトダイオードＰＤの出力信号を交互
にキャパシタＣ２１，Ｃ２２を介して取り出すことがで
きる。
が出力される偶数列のフォトダイオードの出力線ＬＳ２
に対応したスイッチＭＯＳＦＥＴＱ９２のゲートには、
クロックパルスＣＬ１が供給される。キャパシタＣ２２
の他方の電極は、クロックパルスＣＬ２によりスイッチ
制御されるスイッチＭＯＳＦＥＴＱ１１２を介してプリ
アンプの入力端子と、リセット用ＭＯＳＦＥＴＱ１０に
接続される。このようなクロックパルスＣＬ１とＣＬ２
によりスイッチ制御されるＭＯＳＦＥＴＱ９１とＱ９２
及びＱ１１１とＱ１１２のスイッチング動作により、奇
数列と偶数列のフォトダイオードＰＤの出力信号を交互
にキャパシタＣ２１，Ｃ２２を介して取り出すことがで
きる。
【００２５】プリアンプは、増幅ＭＯＳＦＥＴＱ１３と
負荷ＭＯＳＦＥＴＱ１２からなる反転増幅回路と、この
反転増幅回路の出力信号を受けるソースフォロワ出力Ｍ
ＯＳＦＥＴＱ１４と、そのソース側に設けられた負荷Ｍ
ＯＳＦＥＴＱ１５から構成される。特に制限されない
が、負荷ＭＯＳＦＥＴＱ１５は、そのゲートとソースが
共通化されたデプレッション型ＭＯＳＦＥＴから構成さ
れる。
負荷ＭＯＳＦＥＴＱ１２からなる反転増幅回路と、この
反転増幅回路の出力信号を受けるソースフォロワ出力Ｍ
ＯＳＦＥＴＱ１４と、そのソース側に設けられた負荷Ｍ
ＯＳＦＥＴＱ１５から構成される。特に制限されない
が、負荷ＭＯＳＦＥＴＱ１５は、そのゲートとソースが
共通化されたデプレッション型ＭＯＳＦＥＴから構成さ
れる。
【００２６】図４には、上記ラインセンサの動作の一例
を説明するためのタイミング図が示されている。同図で
は、省略されているが、図２のタイミング図と同様に、
リセットパルスＰＲが転送パルスＳＦに先行して発生さ
れ、その時間差Ｔ１に対応した光電変換電荷が、それぞ
れキャパシタＣ１等に転送されている。この状態におい
て、クロックパルスＣＬ１がハイレベルのときに、それ
と同期して奇数段のシフトレジスタＳＲ１の出力信号Ｑ
（２ｎ−１）がハイレベルにされる。このシフトレジス
タＳＲ１の出力信号Ｑ（２ｎ−１）により、読み出し用
のスイッチＭＯＳＦＥＴＱ２がオン状態にされる。ま
た、ダイオード形態のＭＯＳＦＥＴＱ７を通してＭＯＳ
ＦＥＴＱ６がオン状態となり、キャパシタＣ３にプリチ
ャージ動作が行われる。上記読み出し用のスイッチＭＯ
ＳＦＥＴＱ２のオン状態により、キャパシタＣ１に保持
されている信号電圧は、増幅ＭＯＳＦＥＴＱ１とスイッ
チＭＯＳＦＥＴＱ２を通して出力線ＬＳ１に出力され
る。
を説明するためのタイミング図が示されている。同図で
は、省略されているが、図２のタイミング図と同様に、
リセットパルスＰＲが転送パルスＳＦに先行して発生さ
れ、その時間差Ｔ１に対応した光電変換電荷が、それぞ
れキャパシタＣ１等に転送されている。この状態におい
て、クロックパルスＣＬ１がハイレベルのときに、それ
と同期して奇数段のシフトレジスタＳＲ１の出力信号Ｑ
（２ｎ−１）がハイレベルにされる。このシフトレジス
タＳＲ１の出力信号Ｑ（２ｎ−１）により、読み出し用
のスイッチＭＯＳＦＥＴＱ２がオン状態にされる。ま
た、ダイオード形態のＭＯＳＦＥＴＱ７を通してＭＯＳ
ＦＥＴＱ６がオン状態となり、キャパシタＣ３にプリチ
ャージ動作が行われる。上記読み出し用のスイッチＭＯ
ＳＦＥＴＱ２のオン状態により、キャパシタＣ１に保持
されている信号電圧は、増幅ＭＯＳＦＥＴＱ１とスイッ
チＭＯＳＦＥＴＱ２を通して出力線ＬＳ１に出力され
る。
【００２７】上記のようなクロックパルスＣＬ１のハイ
レベルに先立って、言い換えるならば、１つ前の偶数列
のフォトダイオードの読み出し動作のときのクロックパ
ルスＣＬ２のハイレベルにより、スイッチＭＯＳＦＥＴ
Ｑ９１がオン状態となって出力用線ＬＳ１を回路の接地
電位にリセットしている。また、スイッチＭＯＳＦＥＴ
Ｑ８のオン状態により、ＭＯＳＦＥＴＱ６のゲート電位
Ｖ１を回路の接地電位にリセットしている。そして、上
記のような奇数段の出力信号Ｑ（２ｎ−１）のハイレベ
ルへの変化に同期し、スイッチＭＯＳＦＥＴＱ１１１が
オン状態あること、及びリセットパルスＲ１がハイレベ
ルによりＭＯＳＦＥＴＱ１０がオン状態であることか
ら、出力線号ＬＳ１に読み出された信号に対応した出力
信号がキャパシタＣ２１に保持される。また、出力信号
Ｑ（２ｎ−１）のハイレベルにより、スイッチＭＯＳＦ
ＥＴＱ６のゲート電圧Ｖ１は、ダイオード形態のＭＯＳ
ＦＥＴＱ７のしきい値電圧分レベルシフトされたハイレ
ベルになっている。
レベルに先立って、言い換えるならば、１つ前の偶数列
のフォトダイオードの読み出し動作のときのクロックパ
ルスＣＬ２のハイレベルにより、スイッチＭＯＳＦＥＴ
Ｑ９１がオン状態となって出力用線ＬＳ１を回路の接地
電位にリセットしている。また、スイッチＭＯＳＦＥＴ
Ｑ８のオン状態により、ＭＯＳＦＥＴＱ６のゲート電位
Ｖ１を回路の接地電位にリセットしている。そして、上
記のような奇数段の出力信号Ｑ（２ｎ−１）のハイレベ
ルへの変化に同期し、スイッチＭＯＳＦＥＴＱ１１１が
オン状態あること、及びリセットパルスＲ１がハイレベ
ルによりＭＯＳＦＥＴＱ１０がオン状態であることか
ら、出力線号ＬＳ１に読み出された信号に対応した出力
信号がキャパシタＣ２１に保持される。また、出力信号
Ｑ（２ｎ−１）のハイレベルにより、スイッチＭＯＳＦ
ＥＴＱ６のゲート電圧Ｖ１は、ダイオード形態のＭＯＳ
ＦＥＴＱ７のしきい値電圧分レベルシフトされたハイレ
ベルになっている。
【００２８】リセット信号Ｒ２がハイレベルにされる
と、キャパシタＣ３によるブートストラップ作用によっ
てＭＯＳＦＥＴＱ４のゲート電圧Ｖ２の電位は高くされ
る。それ故、キャパシタＣ１にはレベル損失なくスイッ
チＭＯＳＦＥＴＱ４を通してリセット電圧Ｖｖが供給さ
れる。この結果、出力線ＬＳ１の電位は、上記リセット
電圧Ｖｖを基準にした出力電圧に変化させられる。
と、キャパシタＣ３によるブートストラップ作用によっ
てＭＯＳＦＥＴＱ４のゲート電圧Ｖ２の電位は高くされ
る。それ故、キャパシタＣ１にはレベル損失なくスイッ
チＭＯＳＦＥＴＱ４を通してリセット電圧Ｖｖが供給さ
れる。この結果、出力線ＬＳ１の電位は、上記リセット
電圧Ｖｖを基準にした出力電圧に変化させられる。
【００２９】このとき、出力リセット信号Ｒ１はロウレ
ベルにされており、これに応じてスイッチＭＯＳＦＥＴ
Ｑ１０がオフ状態にされている。したがって、キャパシ
タＣ２１の出力側はフローテンィグ状態にされており、
増幅ＭＯＳＦＥＴＱ１３のゲートには、上記ＭＯＳＦＥ
ＴＱ１，Ｑ２の読み出し経路のプロセスバラツキや、リ
セット経路のプロセスバラツキを相殺させた信号電荷に
対応した出力信号が出力される。
ベルにされており、これに応じてスイッチＭＯＳＦＥＴ
Ｑ１０がオフ状態にされている。したがって、キャパシ
タＣ２１の出力側はフローテンィグ状態にされており、
増幅ＭＯＳＦＥＴＱ１３のゲートには、上記ＭＯＳＦＥ
ＴＱ１，Ｑ２の読み出し経路のプロセスバラツキや、リ
セット経路のプロセスバラツキを相殺させた信号電荷に
対応した出力信号が出力される。
【００３０】このような奇数列の読み出し動作のときに
は、クロックパルスＣＬ１のハイレベルに応じてスイッ
チＭＯＳＦＥＴＱ９２がオン状態となっており、次に読
み出し動作に備えて、偶数列に対応した出力線ＬＳ２と
キャパシタＣ２２のリセット動作を行うものである。
は、クロックパルスＣＬ１のハイレベルに応じてスイッ
チＭＯＳＦＥＴＱ９２がオン状態となっており、次に読
み出し動作に備えて、偶数列に対応した出力線ＬＳ２と
キャパシタＣ２２のリセット動作を行うものである。
【００３１】クロックパルスＣＬ２がハイレベルにされ
ると、それと同期して偶数段のシフトレジスタＳＲ２の
出力信号Ｑ２ｎがハイレベルにされる。このシフトレジ
スタＳＲ２の出力信号Ｑ２ｎにより、上記同様に奇数列
のフォトダイオードの読み出し動作が開始されて出力線
ＳＬ２に第１段階での読み出し信号が得られる。この信
号は、オン状態にされているスイッチＭＯＳＦＥＴＱ１
１２とＭＯＳＦＥＴＱ１０により、キャパシタＣ２２に
保持される。
ると、それと同期して偶数段のシフトレジスタＳＲ２の
出力信号Ｑ２ｎがハイレベルにされる。このシフトレジ
スタＳＲ２の出力信号Ｑ２ｎにより、上記同様に奇数列
のフォトダイオードの読み出し動作が開始されて出力線
ＳＬ２に第１段階での読み出し信号が得られる。この信
号は、オン状態にされているスイッチＭＯＳＦＥＴＱ１
１２とＭＯＳＦＥＴＱ１０により、キャパシタＣ２２に
保持される。
【００３２】引き続いて、リセット信号Ｒ２がハイレベ
ルにされると、同図では省略されているが、上記同様に
出力線ＬＳ２はリセット電圧Ｖｖを基準にした出力電圧
に変化させられる。このとき、出力リセット信号Ｒ１は
ロウレベルにされており、これに応じて上記スイッチＭ
ＯＳＦＥＴＱ１０がオフ状態にされている。したがっ
て、キャパシタＣ２２の出力側はフローテンィグ状態に
されており、増幅ＭＯＳＦＥＴＱ１３のゲートには、上
記偶数列のフォトダイオードに対応した増幅ＭＯＳＦＥ
Ｔや読み出し用のスイッチＭＯＳＦＥＴ及びリセット用
のＭＯＳＦＥＴプロセスバラツキ分を相殺させた信号電
荷に対応した出力信号が出力される。
ルにされると、同図では省略されているが、上記同様に
出力線ＬＳ２はリセット電圧Ｖｖを基準にした出力電圧
に変化させられる。このとき、出力リセット信号Ｒ１は
ロウレベルにされており、これに応じて上記スイッチＭ
ＯＳＦＥＴＱ１０がオフ状態にされている。したがっ
て、キャパシタＣ２２の出力側はフローテンィグ状態に
されており、増幅ＭＯＳＦＥＴＱ１３のゲートには、上
記偶数列のフォトダイオードに対応した増幅ＭＯＳＦＥ
Ｔや読み出し用のスイッチＭＯＳＦＥＴ及びリセット用
のＭＯＳＦＥＴプロセスバラツキ分を相殺させた信号電
荷に対応した出力信号が出力される。
【００３３】上記の実施例から得られる作用効果は、下
記の通りである。すなわち、 （１） 完全空乏化フォトダイオードによって光電変換
された信号電荷を転送ゲートを構成するスイッチＭＯＳ
ＦＥＴを介して電圧信号に変換するキャパシタに転送
し、このキャパシタの保持電圧をソースフォロワ増幅素
子と読み出し選択用のスイッチ素子を介して出力線に出
力させるともに、上記フォトダイオードとキャパシタに
リセット電位をそれぞれ与えるリセット用スイッチ素子
を設け、このような画素セルをライン状に複数個配置
し、上記出力線に一方の電極が結合された出力キャパシ
タを設け、感度設定用のタイミング信号に先行して上記
リセット用スイッチ素子によりフォトダイオードにリセ
ット電圧を与えるとともに、順次に時系列的に第１のタ
イミングにおいて上記出力キャパシタをリセットさせた
後に読み出し選択用のスイッチ素子を介して光電変換信
号に対応した画素信号を出力させ、引き続いて第２のタ
イミングにおいてリセット用スイッチ素子を介して当該
フォトダイオードにリセット電圧を与えて、上記出力キ
ャパシタを介してリセット電位を基準にした画素信号を
得るようにする。この構成では、ＭＯＳＦＥＴのような
スイッチ素子の制御によって電子シャッタ動作と読み出
し動作を行うものであるため約５Ｖのような単一の低電
圧での動作が可能となって低消費電力化が図られるとい
う効果が得られる。
記の通りである。すなわち、 （１） 完全空乏化フォトダイオードによって光電変換
された信号電荷を転送ゲートを構成するスイッチＭＯＳ
ＦＥＴを介して電圧信号に変換するキャパシタに転送
し、このキャパシタの保持電圧をソースフォロワ増幅素
子と読み出し選択用のスイッチ素子を介して出力線に出
力させるともに、上記フォトダイオードとキャパシタに
リセット電位をそれぞれ与えるリセット用スイッチ素子
を設け、このような画素セルをライン状に複数個配置
し、上記出力線に一方の電極が結合された出力キャパシ
タを設け、感度設定用のタイミング信号に先行して上記
リセット用スイッチ素子によりフォトダイオードにリセ
ット電圧を与えるとともに、順次に時系列的に第１のタ
イミングにおいて上記出力キャパシタをリセットさせた
後に読み出し選択用のスイッチ素子を介して光電変換信
号に対応した画素信号を出力させ、引き続いて第２のタ
イミングにおいてリセット用スイッチ素子を介して当該
フォトダイオードにリセット電圧を与えて、上記出力キ
ャパシタを介してリセット電位を基準にした画素信号を
得るようにする。この構成では、ＭＯＳＦＥＴのような
スイッチ素子の制御によって電子シャッタ動作と読み出
し動作を行うものであるため約５Ｖのような単一の低電
圧での動作が可能となって低消費電力化が図られるとい
う効果が得られる。
【００３４】（２） 上記（１）により、フォトダイオ
ードの信号電荷を電圧信号に変換するキャパシタと出力
キャパシタとの容量比に従い信号電荷の増幅動作を行わ
せることができ、しかもリセット電圧を基準にして読み
出し信号を得るものであるため選択経路における素子特
性のバラツキの悪影響を受けなくできるという効果が得
られる。
ードの信号電荷を電圧信号に変換するキャパシタと出力
キャパシタとの容量比に従い信号電荷の増幅動作を行わ
せることができ、しかもリセット電圧を基準にして読み
出し信号を得るものであるため選択経路における素子特
性のバラツキの悪影響を受けなくできるという効果が得
られる。
【００３５】（３） フォトダイオード列に対してシフ
トレジスタ及び読み出し系回路とリセット系回路を上下
に振り分けて分割することにより、フォトダイオードを
高密度に実装することができるという効果が得られる。
トレジスタ及び読み出し系回路とリセット系回路を上下
に振り分けて分割することにより、フォトダイオードを
高密度に実装することができるという効果が得られる。
【００３６】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、第
１図の実施例回路において、リセット用ＭＯＳＦＥＴを
ＰチャンネルＭＯＳＦＥＴとし、増幅ＭＯＳＦＥＴをＮ
チャンネルＭＯＳＦＥＴとするＣＭＯＳ構成としてもよ
い。この場合、リセット信号ＰＲやＲ２が回路の接地電
位のようなロウレベルにしてリセットを行うようにする
ことによって、フォトダイオードＰＤやキャパシタＣ１
に与えられるリセット電圧Ｖｖをそのまま伝えることが
できる。すなわち、動作電圧を約３Ｖのような低電圧化
を図ったときに、電源電圧ＶＤＤとリセット電圧Ｖｖと
が同じ電圧になるような場合、上記のようなＣＭＯＳ構
造とすることにより、リセット用ＭＯＳＦＥＴとしてＮ
チャンネル型ＭＯＳＦＥＴを用いた場合のようにしきい
値電圧によるレベル低下を防止することができる。
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、第
１図の実施例回路において、リセット用ＭＯＳＦＥＴを
ＰチャンネルＭＯＳＦＥＴとし、増幅ＭＯＳＦＥＴをＮ
チャンネルＭＯＳＦＥＴとするＣＭＯＳ構成としてもよ
い。この場合、リセット信号ＰＲやＲ２が回路の接地電
位のようなロウレベルにしてリセットを行うようにする
ことによって、フォトダイオードＰＤやキャパシタＣ１
に与えられるリセット電圧Ｖｖをそのまま伝えることが
できる。すなわち、動作電圧を約３Ｖのような低電圧化
を図ったときに、電源電圧ＶＤＤとリセット電圧Ｖｖと
が同じ電圧になるような場合、上記のようなＣＭＯＳ構
造とすることにより、リセット用ＭＯＳＦＥＴとしてＮ
チャンネル型ＭＯＳＦＥＴを用いた場合のようにしきい
値電圧によるレベル低下を防止することができる。
【００３７】シフトレジスタＳＲ１，ＳＲ２の出力にブ
ートストラップ回路を設けるか、あるいは動作電圧自体
を昇圧された電圧とすることにより、Ｎチャンネル型の
リセットＭＯＳＦＥＴを用いても上記のようにリセット
電圧Ｖｖのレベル損失を防止することができる。フォト
ダイオード列を複数行設けることにより、エリアセンサ
を構成することもできる。この場合には、上記のような
出力キャパシタの出力側に列選択用回路を設けて、プリ
アンプの入力端子に入力すればよい。
ートストラップ回路を設けるか、あるいは動作電圧自体
を昇圧された電圧とすることにより、Ｎチャンネル型の
リセットＭＯＳＦＥＴを用いても上記のようにリセット
電圧Ｖｖのレベル損失を防止することができる。フォト
ダイオード列を複数行設けることにより、エリアセンサ
を構成することもできる。この場合には、上記のような
出力キャパシタの出力側に列選択用回路を設けて、プリ
アンプの入力端子に入力すればよい。
【００３８】この発明に係る固体撮像素子は、５Ｖのよ
うな比較的低い電圧により動作が可能であるため、例え
ばハンディタイプのバーコードリーダー等に適したもの
とすることができる。特に、全の信号電荷を同じタイミ
ングでキャパシタに転送させるものであるため、手振れ
等によりバーコードを誤って読み取るような動作を防止
することができる。上記のようなハンディタイプの装置
に搭載される固体撮像素子にあっては、電池を電源とし
て用いることが便利であり、その動作電圧の低電圧化に
より電池の数や電池寿命を長くできる。
うな比較的低い電圧により動作が可能であるため、例え
ばハンディタイプのバーコードリーダー等に適したもの
とすることができる。特に、全の信号電荷を同じタイミ
ングでキャパシタに転送させるものであるため、手振れ
等によりバーコードを誤って読み取るような動作を防止
することができる。上記のようなハンディタイプの装置
に搭載される固体撮像素子にあっては、電池を電源とし
て用いることが便利であり、その動作電圧の低電圧化に
より電池の数や電池寿命を長くできる。
【００３９】この発明に係る固体撮像素子は、上記のよ
うなハンディタイプのバーコードリーダの他、ラインセ
ンサあるいはエリアセンサとして各種の撮像装置に広く
利用できるものである。
うなハンディタイプのバーコードリーダの他、ラインセ
ンサあるいはエリアセンサとして各種の撮像装置に広く
利用できるものである。
【００４０】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、完全空乏化フォトダイオー
ドによって光電変換された信号電荷を転送ゲートを構成
するスイッチＭＯＳＦＥＴを介して電圧信号に変換する
キャパシタに転送し、このキャパシタの保持電圧をソー
スフォロワ増幅素子と読み出し選択用のスイッチ素子を
介して出力線に出力させるともに、上記フォトダイオー
ドとキャパシタにリセット電位をそれぞれ与えるリセッ
ト用スイッチ素子を設け、このような画素セルをライン
状に複数個配置し、上記出力線に一方の電極が結合され
た出力キャパシタを設け、感度設定用のタイミング信号
に先行して上記リセット用スイッチ素子によりフォトダ
イオードにリセット電圧を与えるとともに、順次に時系
列的に第１のタイミングにおいて上記出力キャパシタを
リセットさせた後に読み出し選択用のスイッチ素子を介
して光電変換信号に対応した画素信号を出力させ、引き
続いて第２のタイミングにおいてリセット用スイッチ素
子を介して当該フォトダイオードにリセット電圧を与え
て、上記出力キャパシタを介してリセット電位を基準に
した画素信号を得るようにする。この構成では、ＭＯＳ
ＦＥＴのようなスイッチ素子の制御によって電子シャッ
タ動作と読み出し動作を行うものであるため約５Ｖのよ
うな単一の低電圧での動作が可能となって低消費電力化
が図られる。
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、完全空乏化フォトダイオー
ドによって光電変換された信号電荷を転送ゲートを構成
するスイッチＭＯＳＦＥＴを介して電圧信号に変換する
キャパシタに転送し、このキャパシタの保持電圧をソー
スフォロワ増幅素子と読み出し選択用のスイッチ素子を
介して出力線に出力させるともに、上記フォトダイオー
ドとキャパシタにリセット電位をそれぞれ与えるリセッ
ト用スイッチ素子を設け、このような画素セルをライン
状に複数個配置し、上記出力線に一方の電極が結合され
た出力キャパシタを設け、感度設定用のタイミング信号
に先行して上記リセット用スイッチ素子によりフォトダ
イオードにリセット電圧を与えるとともに、順次に時系
列的に第１のタイミングにおいて上記出力キャパシタを
リセットさせた後に読み出し選択用のスイッチ素子を介
して光電変換信号に対応した画素信号を出力させ、引き
続いて第２のタイミングにおいてリセット用スイッチ素
子を介して当該フォトダイオードにリセット電圧を与え
て、上記出力キャパシタを介してリセット電位を基準に
した画素信号を得るようにする。この構成では、ＭＯＳ
ＦＥＴのようなスイッチ素子の制御によって電子シャッ
タ動作と読み出し動作を行うものであるため約５Ｖのよ
うな単一の低電圧での動作が可能となって低消費電力化
が図られる。
【図１】この発明に係るラインセンサの一実施例を示す
概略回路図である。
概略回路図である。
【図２】図１のラインセンサの動作の一例を説明するた
めのタイミング図である。
めのタイミング図である。
【図３】この発明に係るラインセンサの他の一実施例を
示す要部回路図である。
示す要部回路図である。
【図４】図３に示されたラインセンサの動作の一例を説
明するためのタイミング図である。
明するためのタイミング図である。
ＳＲ１，ＳＲ２…シフトレジスタ、ＰＤ…フォトダイオ
ード、Ｑ１〜Ｑ１１２…ＭＯＳＦＥＴ、Ｃ１〜Ｃ３…キ
ャパシタ。
ード、Ｑ１〜Ｑ１１２…ＭＯＳＦＥＴ、Ｃ１〜Ｃ３…キ
ャパシタ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中村 重雄 千葉県茂原市早野3300番地 株式会社日立 製作所茂原工場内 (72)発明者 篠原 奈緒美 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内
Claims (3)
- 【請求項１】 完全空乏化フォトダイオード、このフォ
トダイオードにより光電変換された信号電荷を感度設定
用のタイミング信号を受けて転送させる感度設定用スイ
ッチ素子、このスイッチ素子を介して転送された信号電
荷を電圧信号に変換するキャパシタ、このキャパシタの
保持電圧を受けるソースフォロワ増幅素子、この増幅素
子のソース側に設けられる読み出し選択用のスイッチ素
子及び上記フォトダイオードとキャパシタにリセット電
位をそれぞれ与えるリセット用スイッチ素子とを含む画
素セルがライン状に複数個配置され、上記選択用のスイ
ッチを介して出力線に一方の電極が結合された出力キャ
パシタを含む出力回路を備え、感度設定用タイミング信
号に先行して発生されたリセット信号によりリセット用
スイッチ素子を介してフォトダイオードにリセット電圧
を与え、順次発生される時系列的な第１のタイミングに
おいて上記出力キャパシタをリセットさせた後に読み出
し選択用のスイッチ素子を介して光電変換信号に対応し
た画素信号を出力させ、引き続いて第２のタイミングに
おいてリセット用スイッチ素子を介してキャパシタにリ
セット電圧を与えて、上記出力キャパシタを介してリセ
ット電位を基準にした画素信号を取り出すことを特徴と
する固体撮像素子。 - 【請求項２】 上記画素セルに対応して設けられるキャ
パシタに比べて出力キャパシタの容量値が大きく形成さ
れるものであることを特徴とする請求項１の固体撮像素
子。 - 【請求項３】 上記１つのライン状に配置される画素セ
ルは、フォトダイオードが一直線上に配置されるのに対
して、その読み出し回路とリセット回路及びシフトレジ
スタが上記フォトダイオード列を挟んで両側に交互に配
置され、両側の回路に対応して出力キャパシタが設けら
れるものであることを特徴とする請求項１又は請求項２
の固体撮像素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4270827A JPH0698080A (ja) | 1992-09-14 | 1992-09-14 | 固体撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4270827A JPH0698080A (ja) | 1992-09-14 | 1992-09-14 | 固体撮像素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0698080A true JPH0698080A (ja) | 1994-04-08 |
Family
ID=17491569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4270827A Pending JPH0698080A (ja) | 1992-09-14 | 1992-09-14 | 固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0698080A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6556244B1 (en) | 1997-09-25 | 2003-04-29 | Hyundai Electronics Industries Co., Ltd. | Active pixel sensor with electronic shutter |
| WO2004043061A1 (ja) * | 2002-11-07 | 2004-05-21 | Rohm Co., Ltd. | エリアイメージセンサ |
| US7113213B2 (en) | 1995-08-11 | 2006-09-26 | Tokyo Shibaura Electric Co | Image system, solid-state imaging semiconductor integrated circuit device used in the image system, and difference output method used for the image system |
| CN100352265C (zh) * | 2004-05-31 | 2007-11-28 | 松下电器产业株式会社 | 用于减少在长时间曝光下垂直方向上阴影的图像拾取装置 |
| US7369169B2 (en) | 1995-08-11 | 2008-05-06 | Kabushiki Kaisha Toshiba | MOS-type solid-state imaging apparatus |
| JP2012124515A (ja) * | 2012-02-08 | 2012-06-28 | Canon Inc | 固体撮像装置およびその製造方法 |
| US8325259B2 (en) | 2008-12-25 | 2012-12-04 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus and method setting a reverse bias voltage value of a photoelectric conversion element larger than a depleting voltage of the photoelectric conversion element |
-
1992
- 1992-09-14 JP JP4270827A patent/JPH0698080A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7113213B2 (en) | 1995-08-11 | 2006-09-26 | Tokyo Shibaura Electric Co | Image system, solid-state imaging semiconductor integrated circuit device used in the image system, and difference output method used for the image system |
| US7369169B2 (en) | 1995-08-11 | 2008-05-06 | Kabushiki Kaisha Toshiba | MOS-type solid-state imaging apparatus |
| US6556244B1 (en) | 1997-09-25 | 2003-04-29 | Hyundai Electronics Industries Co., Ltd. | Active pixel sensor with electronic shutter |
| DE19825048B4 (de) * | 1997-09-25 | 2004-02-12 | LG Semicon Co., Ltd., Cheongju | Aktiver Bildpunktsensor mit elektronischem Verschluß |
| WO2004043061A1 (ja) * | 2002-11-07 | 2004-05-21 | Rohm Co., Ltd. | エリアイメージセンサ |
| US7423678B2 (en) | 2002-11-07 | 2008-09-09 | Rohm Co., Ltd. | Area image sensor |
| CN100352265C (zh) * | 2004-05-31 | 2007-11-28 | 松下电器产业株式会社 | 用于减少在长时间曝光下垂直方向上阴影的图像拾取装置 |
| US8325259B2 (en) | 2008-12-25 | 2012-12-04 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus and method setting a reverse bias voltage value of a photoelectric conversion element larger than a depleting voltage of the photoelectric conversion element |
| JP2012124515A (ja) * | 2012-02-08 | 2012-06-28 | Canon Inc | 固体撮像装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7292276B2 (en) | High-speed solid-state imaging device capable of suppressing image noise | |
| US9490291B2 (en) | Solid state imaging device and camera system | |
| US7612819B2 (en) | CMOS image sensor and method of operating the same | |
| KR100817801B1 (ko) | 고체 촬상 장치 및 카메라 시스템 | |
| US9083901B2 (en) | Solid-state image pickup device and method of resetting the same | |
| US6903771B2 (en) | Image pickup apparatus | |
| JP4558216B2 (ja) | Ｃｍｏｓイメージセンサーのアクティブピクセル回路 | |
| JP2010213140A (ja) | 固体撮像装置、固体撮像装置の駆動方法および電子機器 | |
| US7116367B2 (en) | Solid-state image pickup apparatus having a reset transistor controlled by an output line | |
| JPH0698081A (ja) | 固体撮像素子 | |
| JP2010028434A (ja) | 固体撮像装置 | |
| JPH0698080A (ja) | 固体撮像素子 | |
| JP2897106B2 (ja) | 固体撮像装置 | |
| US5831675A (en) | Solid state imaging device | |
| US20050151867A1 (en) | Solid-state image pickup device with CMOS image sensor having amplified pixel arrangement | |
| JP2004048813A (ja) | 固体撮像装置 | |
| JP4336544B2 (ja) | 固体撮像装置 | |
| JP3579251B2 (ja) | 固体撮像装置 | |
| JPH0698082A (ja) | 固体撮像素子 | |
| JPH1093868A (ja) | 固体撮像素子及びその駆動方法 | |
| JPS6393282A (ja) | 光電変換装置 | |
| JPH11205686A (ja) | 半導体回路 | |
| JPH1074928A (ja) | 増幅型固体撮像素子及びその駆動方法 | |
| JPH03132175A (ja) | 画素増幅型固体撮像素子 | |
| JPS6041375A (ja) | 固体撮像素子 |