WO2004043061A1 - エリアイメージセンサ - Google Patents

エリアイメージセンサ Download PDF

Info

Publication number
WO2004043061A1
WO2004043061A1 PCT/JP2003/014165 JP0314165W WO2004043061A1 WO 2004043061 A1 WO2004043061 A1 WO 2004043061A1 JP 0314165 W JP0314165 W JP 0314165W WO 2004043061 A1 WO2004043061 A1 WO 2004043061A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
pixel
photoelectric conversion
correction coefficient
row
Prior art date
Application number
PCT/JP2003/014165
Other languages
English (en)
French (fr)
Inventor
Makoto Shimizu
Original Assignee
Rohm Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2002323695A external-priority patent/JP2004159155A/ja
Priority claimed from JP2002323767A external-priority patent/JP3816866B2/ja
Application filed by Rohm Co., Ltd. filed Critical Rohm Co., Ltd.
Priority to US10/533,925 priority Critical patent/US7423678B2/en
Priority to KR1020057007321A priority patent/KR100752283B1/ko
Priority to CNB2003801029191A priority patent/CN100388764C/zh
Publication of WO2004043061A1 publication Critical patent/WO2004043061A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Definitions

  • the present invention relates to a CMOS (Complementary Metal Oxide Semiconductor) type area image sensor incorporated in a digital camera, for example, and more particularly to a technique for improving the image quality of an image captured by the area image sensor.
  • CMOS Complementary Metal Oxide Semiconductor
  • the area image sensor arranges a plurality of photoelectric conversion elements (hereinafter, referred to as pixels) including a plurality of photodiodes in a grid pattern, and forms an image of an object formed on an array surface (imaging surface) of the pixels by an imaging lens.
  • the light image is converted by each pixel into an electric signal (voltage signal) having a magnitude corresponding to the amount of received light, and is output from each pixel in a predetermined order.
  • the electrical signals (signals corresponding to the image density) output from each pixel are converted into digital signals and stored in a memory so that they can be arranged at the light receiving position of each pixel based on the output order. As a result, an electric image corresponding to the subject light image can be obtained.
  • FIG. 23 shows a configuration of one pixel of a conventional CMOS area image sensor disclosed in, for example, Japanese Patent Application Laid-Open Publication No. 2000-013616.
  • One pixel is composed of a photodiode PD that converts into an amount of charge corresponding to the amount of received light and accumulates, and a FET (Field Effect Transistor) force to discharge the charge remaining in the photodiode PD before exposure starts.
  • an amplifying transistor M2 composed of an FET for amplifying the power signal of the power PD.
  • the cathode of the photodiode PD is grounded, and the anode is connected to the source of the reset transistor Ml and the gate of the amplification transistor M2.
  • the drain of the reset transistor Ml and the drain of the amplification transistor M2 are connected to the VDD power supply.
  • the source of the amplifying transistor M2 is connected to the drain of the switching transistor M3, and the source of the switching transistor M3 is connected to the signal line L.
  • the gate of the reset transistor Ml is connected to the reset line R, and the gate of the switching transistor M3 is connected to the address line A.
  • a signal line L for outputting an electric signal (hereinafter, referred to as a light receiving signal) from a plurality of pixels arranged in a grid, for example, a plurality of pixels arranged in the column on the right side of each column is provided.
  • a signal (readout signal) for controlling a readout timing of a light receiving signal to a plurality of pixels arranged in the row below each row, and controlling a timing of releasing residual charges.
  • a reset line R for inputting a signal (reset signal) is provided.
  • a plurality of A / D converters 101 are provided below the imaging surface in correspondence with the respective signal lines L, and the lower ends of the respective signal lines are connected to the corresponding A / D converters 101, respectively.
  • the sources of the switching transistors M3 of the plurality of pixels arranged in each column are connected to the corresponding signal lines L, respectively.
  • each address line A and each reset line R is connected to a control unit 100 that controls the output of a read signal and a reset signal, and a switching transistor of a plurality of pixels arranged in each row.
  • the gates of M3 are connected to the corresponding address lines A, respectively, and the gates of the reset transistors Ml of the plurality of pixels arranged in each row are connected to the corresponding reset lines R, respectively.
  • the imaging operation by the CMOS type area image sensor is performed as follows.
  • the row numbers from the top row of the imaging plane to the bottom row of pixel columns are numbered 1, 2, ... If the address number of the address line corresponding to each row is 1, 2, ⁇ ⁇ , the vertical synchronization signal indicates the exposure operation from the first row to the ⁇ th row, that is, the exposure operation for one screen. It is used as a synchronization signal for controlling, and the horizontal synchronization signal is used as a synchronization signal for controlling the exposure operation of each row.
  • the control unit 100 outputs a readout signal and a reset signal to each row sequentially from the first row in synchronization with the horizontal synchronization signal.
  • a plurality of pixels arranged in each row are reset (discharge of residual charges) by a reset signal after the light receiving signal is read out to the A / D converter 101 via the signal line L by the readout signal, and the exposure is performed. This exposure operation is performed until the next readout signal and reset signal are input.
  • the exposure operation of a plurality of pixels arranged in each row is started with a time difference corresponding to the cycle T h of the horizontal synchronization signal, which corresponds to the cycle T v of the vertical synchronization signal.
  • the exposure operation is completed, the received light signal is read from each pixel, A / D converted by the AZD converter 101, and output to the external frame memory via the shift register. Is done. Since there is a time difference between the start of the exposure on the top row and the start of the exposure on the bottom row by a time corresponding to the period Tv of the substantially vertical synchronization signal, the light reception signals of all the pixels constituting one frame image are exposed. It is obtained after 2 TV elapses, which corresponds to two periods of the vertical synchronization signal from the start.
  • the area image sensor has a horizontally long rectangular flat imaging surface, as described below, when the imaging lens irradiates a uniform amount of light to the imaging surface, the entire imaging surface is exposed. There is a problem that the light amount is not uniformly incident, and the peripheral portion of the captured image is darker than the central portion, that is, the density distribution of the original image is different from that of the subject light image.
  • FIG. 2 is a schematic diagram illustrating an image optical system. According to this figure, considering light reaching the area image sensor IS through the center of the lens Z, the incident light A passes through the center of the lens Z and enters the center S o of the image reading area S of the area image sensor IS. On the other hand, the light B incident at an angle of 0 with respect to the incident light A enters the peripheral portion Sr of the image reading area S.
  • the optical path length from the center of the lens Z to the image reading area S becomes longer as the light reaches the periphery of the image reading area, if the light quantity at the center S o of the image reading area S is 1, then the image reading area S amount of light at the peripheral portion S r of theoretically obtained in COS 4 0.
  • the light amount at the peripheral portion of the image reading area S is smaller than the light amount at the center S o of the image reading area S. This tendency becomes more conspicuous as the distance from the lens to the image sensor is set shorter to make the imaging device more compact.
  • FIG. 25 is a diagram showing the distribution of the amount of light in the image reading area S.
  • the light amount becomes maximum at the center corresponding to the optical center of the lens, and becomes smaller toward the periphery. More specifically, the amount of light gradually decreases as the distance from the center point o increases, and becomes substantially the same in an annular region at substantially the same distance from the center point o.
  • the light intensity distribution in the X-axis cross section in the image reading area S is represented by a quadratic curve with the maximum light intensity at the center point O, as shown in Fig. 25 (b), and separated from the center point O by a distance LX.
  • the light amount is x% of the maximum light amount.
  • the light intensity distribution in the Y-axis cross section is also represented by a quadratic curve with the maximum light intensity at the center point O, as shown in Fig. 25 (c). in terms P 2 above, for example, a y% of the light quantity of the maximum amount of light. If an image is output while reflecting the light amount distribution on the area image sensor as it is, the image becomes darker in the peripheral portion.
  • a digital signal A built-in DSP digital signal processor
  • this DSP multiplies the output value of each light receiving element by the reciprocal value of the ratio of the light quantity at the point where the light receiving element is located to the maximum light quantity. It has been proposed to make corrections.
  • the reciprocal value at this point Pi is (100 m). Therefore, by multiplying the output value of the pixel arranged on the point P i in the image reading area s by the reciprocal value, a correction value almost equal to the maximum light amount can be obtained as shown in FIG. Become. Therefore, by multiplying the output value of each pixel by the reciprocal value corresponding to each pixel and performing correction, the output image has substantially uniform brightness over the entire area.
  • a correction table is created only for pixels corresponding to pixels in one quadrant of the image reading area S, and this is expanded to other quadrants. It is also conceivable to use them. According to this method, the memory capacity can be reduced to about 1 Z4, but it cannot be said that the cost has been sufficiently reduced.
  • the ND filter If the ND filter is placed near the front of the area image sensor, the ND filter can forcibly reduce the light amount at the center of the image reading area S. Therefore, the entire area of the image reading area s can be made to have a uniform light amount. However, in this case, the image reading area is reduced by cutting the incident light.
  • the amount of light in the inner region of S is adjusted to the amount of light in the peripheral region, which causes a disadvantage that the output of the area image sensor as a whole decreases.
  • the conventional CMOS type area image sensor provides a time difference corresponding to the cycle Th of the horizontal synchronization signal from the top row to the bottom row and sequentially corresponds to the cycle TV of the vertical synchronization signal for each row.
  • the exposure operation is performed for a period of time to generate one frame of image data.
  • the position of the subject at the upper exposure timing deviates from the position of the subject at the lower exposure timing, and the captured image becomes an image in which the subject image flows to the right as the position goes lower in the screen.
  • the flow of the subject image increases as the moving speed of the subject increases, and when the subject moves at high speed, image distortion occurs even in a moving image.
  • the present invention has been made in view of the above problems, and at least prevents or reduces image quality deterioration based on an inappropriate density distribution occurring in a captured image and image quality deterioration based on image distortion generated in a captured image.
  • To get a captured image of It is intended to provide an area image sensor that can be used.
  • An area image sensor provided by the present invention includes a plurality of pixels arranged in a grid on an imaging surface, and each pixel electrically emits light of a subject light image formed on the imaging surface via an imaging optical system.
  • An area image sensor that photoelectrically converts the light into a signal and outputs the signal, wherein each pixel stores a charge corresponding to the amount of received light and converts the exposed light into an electric signal;
  • a selection transistor for outputting the accumulated charge from the conversion element to the outside, and a selection transistor provided between the photoelectric conversion element and the selection transistor; and temporarily storing the charge accumulated from the photoelectric conversion element by exposure.
  • At least one capacitor comprising a capacitor for holding and a transfer transistor for controlling transfer of the accumulated charge of the photoelectric conversion element to the capacitor.
  • a reset circuit provided between the selection transistor and the charge holding circuit for releasing residual charges of the capacitor before the start of exposure, and reading an image in the imaging surface.
  • an area image sensor provided by the present invention includes a plurality of pixels arranged in a grid on an imaging surface, and outputs light of a subject light image formed on the imaging surface via an imaging optical system.
  • An area image sensor that photoelectrically converts pixels into electric signals and outputs the electric signals.
  • a photoelectric conversion element for converting the exposed light into an electric signal by accumulating electric charge corresponding to the amount, a selection transistor for outputting the accumulated electric charge from the photoelectric conversion element to the outside after the exposure, and a photoelectric conversion element;
  • a capacitor provided between the conversion element and the selection transistor, for temporarily holding the charge accumulated by exposure from the photoelectric conversion element, and transferring the charge stored in the photoelectric conversion element to the capacitor;
  • One or more charge holding circuits each of which includes a transfer transistor for controlling the charge transfer circuit, and a charge holding circuit that is provided between the selection transistor and the charge holding circuit, and discharges residual charge of the capacitor before the start of exposure. And a reset transistor.
  • an area image sensor provided by the present invention includes a plurality of pixels arranged in a grid on an image pickup surface, and outputs light of a subject light image formed on the image pickup surface via an image pickup optical system.
  • An area image sensor that photoelectrically converts a pixel into an electric signal and outputs the electric signal.
  • the pixel is output from the pixel corresponding to each point located on a horizontal coordinate axis passing through a predetermined point in an image reading area on the imaging surface.
  • a horizontal correction coefficient for correcting the level of the photoelectric conversion signal to be output from the pixel corresponding to each point located on a vertical coordinate axis passing through a predetermined point in the image reading area on the imaging surface.
  • the charge storage circuit may be configured such that one electrode of the capacitor is connected to an output terminal of the transfer transistor, and the other electrode is grounded. One end of the capacitor is connected to the reset transistor side, and one end of the capacitor is connected to the reset transistor side. It is good to have a configuration that continues.
  • each pixel includes two charge holding circuits connected in series between the photoelectric conversion element and the selection transistor, and an input terminal of the photoelectric conversion element. It is preferable that a second reset transistor for discharging residual charges of the photoelectric conversion element be connected before exposure is started.
  • a plurality of signal lines for outputting a photoelectric conversion signal from a plurality of pixels arranged in each column are provided for each column, and a plurality of signal lines arranged in each row are provided for each row.
  • a plurality of transfer control lines, reset lines, and address lines for controlling on / off of the transfer transistor, the reset transistor, and the selection transistor of the pixel are provided, and all reset lines and all transfer control are provided.
  • a plurality of signal lines for outputting a photoelectric conversion signal from a plurality of pixels arranged in each column are provided for each column, and a plurality of signal lines arranged in each row are provided for each row.
  • a plurality of transfer controls for turning on / off the transfer transistor, the reset transistor, and the selection transistor of the pixel, a reset line and an address line are provided, all of which are synchronized with a vertical synchronization signal.
  • a selection signal is sequentially output to the address line for each row in synchronization with a plurality of horizontal synchronization signals output in synchronization with the vertical synchronization signal, and one row is output from a plurality of pixels arranged in each row. It is preferable that the photoelectric conversion signals by the simultaneous exposure of all pixels in the previous exposure period are simultaneously output.
  • the level of the photoelectric conversion signal of the analog output provided from each of the plurality of pixels arranged in each column is compared with a predetermined reference level and converted into a digital signal.
  • a different reference level for each row is determined according to the value related to the vertical correction coefficient.
  • a level setting means is provided.
  • the horizontal direction setting means may set a different base level for each of the AZD conversion means by dividing the reference voltage by a resistor.
  • the level of the photoelectric conversion signal of the analog output provided from each of the plurality of pixels arranged in each column is compared with a predetermined reference level and converted into a digital signal.
  • analog signals are output from a plurality of A / D conversion means and a plurality of pixels arranged in each row on a row basis, a reference level different for each row according to the value related to the above vertical correction coefficient
  • the first reference level setting means for setting the A / D conversion means to the A / D conversion means, and the outputs of the A / D conversion means are counted based on a predetermined count range, and the lateral correction coefficient It is preferable to include second reference level setting means for setting a different count range for each of the A / D conversion means according to a value related to the above.
  • a lateral correction unit corresponding to each point located on a horizontal coordinate axis passing through a predetermined point in the image reading area is provided.
  • the horizontal correction coefficient storage means may thin out and store the horizontal correction coefficient
  • the vertical correction coefficient storage means may thin out and store the vertical correction coefficient
  • a capacitor for temporarily holding the charge accumulated by exposure from the photoelectric conversion element between the photoelectric conversion element of each pixel and the selection transistor is provided. Since a charge holding circuit composed of a transfer transistor for controlling the transfer of the accumulated charge of the photoelectric conversion element to the capacitor is provided, the timing of the exposure operation of each pixel and the photoelectric conversion signal obtained by the exposure operation This makes it possible to separate the readout timing from the readout timing of all pixels, thereby exposing all the pixels at the same timing, and then converting the photoelectric conversion signal obtained from the exposure from each pixel to, for example, a horizontal signal. By sequentially reading the data in units of rows in synchronization with the synchronization signal, a captured image free from image distortion can be obtained even when the subject is a moving object.
  • a vertical correction coefficient for correcting the level of the photoelectric conversion signal output from each pixel located on the vertical coordinate axis passing through a predetermined point in the area is set, and the photoelectric conversion output from each pixel is set.
  • FIG. 1 is a configuration diagram showing a first embodiment of an area image sensor according to the present invention.
  • FIG. 2 is a circuit diagram of a photodiode and a switching circuit.
  • FIG. 3 is a block diagram of the A / D converter.
  • FIG. 4 is a timing chart of the reference voltage signal and the pixel signal.
  • FIG. 5 is a circuit diagram showing an example of the voltage dividing circuit.
  • FIG. 6 is a diagram showing an example of the configuration of the address line.
  • FIG. 7 is a diagram showing the relationship between the amount of light received on the X axis and the Y axis in the image reading area.
  • FIG. 8 is a timing chart of the reference voltage signal and the pixel signal.
  • FIG. 9 is a timing chart of the reference voltage signal and the pixel signal.
  • FIG. 10 is a diagram showing a relationship between a reference voltage signal and a pixel signal.
  • FIG. 11 is a diagram showing the ratio of the amount of received light to the maximum amount of received light in the photodiodes arranged in the horizontal and vertical directions.
  • FIG. 12 is a circuit diagram showing an example of the voltage dividing circuit.
  • FIG. 13 is a diagram illustrating an example of the count range of the A / D converter.
  • FIG. 14 is a diagram showing a block configuration of a conventional DSP.
  • FIG. 15 is a diagram showing a block configuration of the DSP when the DSP is applied to the area image sensor according to the present invention.
  • FIG. 16 is a diagram showing another block configuration of the DSP when the DSP is applied to the area image sensor according to the present invention.
  • FIG. 17 shows one pixel of the second embodiment of the area image sensor according to the present invention.
  • FIG. 3 is a circuit diagram showing a configuration of the embodiment.
  • FIG. 18 is a time chart showing an exposure operation in the normal input mode similar to the conventional one.
  • FIG. 19 is a time chart showing the exposure operation in the global shutter input mode in which the exposure time is the same for all pixels and the exposure time is relatively short.
  • FIG. 20 is a time chart showing an exposure operation in a global shutter input mode in which a relatively long exposure time is set at the same exposure timing for all pixels.
  • FIG. 21 is a circuit diagram showing a configuration for one pixel of a modification of the CMOS type area image sensor according to the second embodiment.
  • FIG. 22 is a time chart showing an exposure operation in a global shutter input mode of the CMOS type area image sensor according to the modification.
  • FIG. 5 is a time chart showing the operation timing at the time of inputting a moving image.
  • FIG. 23 is a diagram showing a configuration of one pixel of a conventional CMOS image sensor.
  • FIG. 24 is a schematic diagram showing an imaging optical system of a digital camera.
  • FIG. 25 is a diagram showing the distribution of the amount of light in the image reading area.
  • FIG. 26 is a diagram showing the relationship between the distance from the center and the ratio of the amount of light in the Y-axis cross section.
  • Figure 27 is a diagram showing an area (one quadrant) of about 1 Z4 of the image reading area
  • FIG. 1 is a configuration diagram showing a first embodiment of an area image sensor according to the present invention.
  • This area image sensor is used for a digital camera or the like, and has a horizontally long image reading area S.
  • a plurality of photodiodes 1 as photoelectric conversion elements arranged in a grid and A plurality of switching circuits 2 connected to the photodiode 1, an address line 3 extending in the row direction (horizontal direction), and a read line 4 extending in the column direction (vertical direction) are provided.
  • the photodiode 1 and the switching circuit 2 constitute one pixel by being combined one by one.
  • a plurality of address lines 3 are provided in the vertical direction for each of the plurality of photodiodes 1 arranged in the horizontal direction.
  • Each address line 3 is connected to a control unit 9, and a control signal (vertical signal) for controlling on / off of a plurality of selection transistors 2 a arranged in a row corresponding to each address line 3 from the control unit 9. (Synchronous signal) is output.
  • a plurality of readout lines 4 are provided in the horizontal direction for each of the plurality of photodiodes 1 arranged in the vertical direction.
  • Each readout line 4 is connected to a plurality of AZD converters 6 provided for each readout line 4 below the image reading area S.
  • the photodiode 1 is an element that converts light into a charge corresponding to the amount of received light and stores the charge. Although not shown in detail, the photodiode 1 has, for example, a light receiving surface (not shown) having a rectangular shape in a plan view, and receives light by this light receiving surface. The anode side of each photodiode 1 is grounded to the ground, and the power source side is connected to the switching circuit 2.
  • the switching circuit 2 is for reading out the charge stored by the photodiode 1, and as shown in FIG. 2, a selection transistor 2a for selecting the photodiode 1 and a photodiode 2a. It comprises an amplifying transistor 2b for amplifying and outputting the amount of charge accumulated in 1 and a reset transistor 2c for releasing (resetting) the residual charge of the photodiode 1.
  • the address line 3 is connected to the gut terminal of the selection transistor 2a.
  • the source terminal of the amplification transistor 2 b is connected to the drain terminal of the selection transistor 2 a, and the read line 4 is connected to the drain terminal of the amplification transistor 2.
  • the photodiode 1 cathode terminal is connected to the gate terminal of the amplifying transistor 2b, and the reset transistor The drain terminal of transistor 2c is connected.
  • a reset line R (not shown in FIG. 1) is connected to the gate terminal of the reset transistor 2c.
  • a bias line B (not shown in FIG. 1) is connected to each source terminal of the selection transistor 2a and the amplification transistor 2b.
  • each reset line R is connected to the control unit 9.
  • the bias line B is connected to a power supply.
  • a control signal for controlling on / off of the plurality of reset transistors 2c arranged in a row corresponding to each reset line R is output from the control unit 9.
  • a plurality of AZD converters 6 for converting an analog signal into a digital signal are connected to the connection end of each read line 4.
  • a shift register 7 is connected to each output terminal of the AZD converter 6, and each shift register 7 is connected in series in a daisy chain.
  • a control unit 9 is connected to the AZD converter 6 via a voltage dividing circuit 8.
  • the A / D converter 6 is schematically configured by a sample & hold circuit 11, a comparator circuit 12, and a counter circuit 13.
  • the sample & hold circuit 11 is connected to the readout line 4 and is a circuit for temporarily holding a signal (hereinafter, referred to as a pixel signal) read from each photodiode 1 through the readout line 4. .
  • the comparator circuit 12 compares the voltage level of the pixel signal temporarily held by the sample and hold circuit 11 with the reference voltage output from the control unit 9. This is a circuit for comparison. That is, one input terminal 12 a of the comparator circuit 12 is connected to the sample & hold circuit 11, and the other input terminal 12 b is connected to the voltage dividing circuit 8.
  • the signal as the reference voltage changes in a slope shape with the passage of time within the selection time T as shown in FIG. It has a substantially sawtooth waveform in which the change is repeated every selection time T.
  • the period of the selection time ⁇ is defined in synchronization with the timing signal output from the control unit 9.
  • the comparator circuit 12 compares the voltage temporarily held by the sample-and-hold circuit 11 with the reference voltage, and outputs a coincidence signal when the two coincide with each other to the counter circuit 13.
  • the counter circuit 13 is connected to the output terminal 12 c of the comparator circuit 12 and outputs, for example, “0” to “10” based on a clock signal output from the control unit 9 and synchronized with the selection time T. 2 3 ”is repeatedly counted for each selected time T.
  • the counter circuit 13 is latched by the coincidence signal from the comparator circuit 12, and outputs the latched count value C to the shift register 7.
  • the count value C is obtained by converting the voltage level of the pixel signal into a digital value (pixel data).
  • the shift register 7 is configured by a flip-flop circuit or the like, and its input terminal is connected to the output of the counter circuit 13 and temporarily holds the count value C output from each counter circuit 13.
  • the plurality of shift registers 7 provided corresponding to each column are connected in series, and the leading end is connected to a frame memory (not shown).
  • the counter value C (pixel data) held in each shift register 7 is sequentially output to the frame memory at a predetermined timing in synchronization with the shift pulse. Since the pixel data is output to the shift register 7 in units of rows, the frame memory stores the pixel data in units of rows. Therefore, when the pixel data for all rows is transferred to the frame memory, one frame of image data is generated.
  • a moving image can be obtained by continuously generating image data for a plurality of frames.
  • the control unit 9 serves as a control center of the area image sensor, and scans each switching circuit 2 for each address line 3 and outputs a selection signal as described above.
  • the control unit 9 inputs a clock signal and a timing signal to the AZD converter 6. Further, the control unit 9 inputs a reference voltage to be compared with the pixel signal read from the photodiode 1 to the comparator circuit 12 of the AZD converter 6 via the voltage dividing circuit 8.
  • the voltage dividing circuit 8 includes an amplifier 15 and a plurality of resistors R1 to R8.
  • the voltage dividing circuit 8 divides the reference voltage and inputs the divided voltage to each A / D converter 6.
  • the amplifier 15 amplifies the reference voltage to a predetermined voltage value based on the setting signal output from the control unit 9, and the resistors R1 to R8 divide the output voltage of the amplifier 15 Things.
  • the resistors R1 to R8 and the first to fifth AZD converters 6A, 6B, 6C, 6D, and 6E connected to them are connected.
  • the five A / D 'converters 6 A, 6 B, 6 C, 6 D, and 6 E are connected to the read line 4 corresponding to the photodiodes 1 arranged in the column direction of the image reading area S.
  • the third A / D converter 6C is connected via a readout line 4 to a photodiode 1 arranged on a vertical coordinate axis passing through the center of the image reading area S. .
  • the amount of light received at the origin O in the image reading area S is defined as the maximum amount of received light (100%) as shown in FIG. 7, the X coordinate of an arbitrary point P in the image reading area S Corresponding point on the X-axis. Multiplied by the ratio of the received light amount at the point P y on the Y-axis corresponding to the Y coordinate of the arbitrary point P to the maximum light amount, gives the maximum of the received light amount at the arbitrary point P. This is based on the finding that it is almost equal to the ratio to the amount of received light.
  • the ratio of the received light amount at the point PX in FIG. 7 to the received light amount at the origin O is 80%
  • the ratio of the received light amount at the point Py to the received light amount at the origin O is Assuming that the ratio is 80%, the ratio of the amount of received light at the point P to the above maximum amount of received light is 64%.
  • the output of the light receiving element at point P is the reciprocal of the ratio of the amount of light at point PX to the maximum light amount at origin O (100Z80), and the maximum amount of light at point Py at origin O
  • (100/80) the maximum amount of light at point Py at origin O
  • a horizontal correction coefficient corresponding to each point located on a horizontal coordinate axis (corresponding to the X axis in FIG. 7) passing through a predetermined point (for example, the center) of the image reading area s A vertical correction coefficient corresponding to each point located on the vertical coordinate axis (corresponding to the Y axis in FIG. 7) passing through the center is defined, and the pixel signal from each photodiode 1 in the image reading area S is determined.
  • the horizontal correction coefficient corresponding to the horizontal coordinate (X coordinate) of the photodiode 1 is multiplied by the vertical correction coefficient corresponding to the vertical coordinate (Y coordinate) of the photodiode 1.
  • the horizontal correction coefficient is calculated using the photodiodes arranged on the horizontal coordinate axis. Received light of photodiode 1 located at the center of image reading area S of arm 1
  • the horizontal correction coefficient is set at the center of the image reading area S of the received light amount of photodiode 1 arranged on the horizontal coordinate axis. If determined based on the reciprocal of the ratio to the received light amount of 1 (the maximum received light amount), the level of the pixel signal from the photo diode 1 at each point in the image reading area S is determined by the photo diode that receives the maximum received light amount The correction can be made so that the level becomes substantially equal to the pixel signal from 1.
  • the output value of each photodiode is changed in the horizontal direction. It is configured to be equivalent to a product of the correction coefficient and the vertical correction coefficient. The operation of the above configuration will be specifically described below.
  • the control unit 9 sends a selection signal for turning on the switching circuit 2 to an address line. Output sequentially every three. At this time, every time the control unit 9 outputs the selection signal to the address line 3, the control unit 9 sets a different reference voltage to the A / D converter 6 according to a value related to the AZD direction correction coefficient. .
  • the reference voltage for outputting the selection signal to the third address line 3C shown in FIG. 6 is a normal reference voltage (100%), and the control unit 9 sends the selection signal to the first address line 3A.
  • the control unit 9 inputs the setting signal to the amplifier 15 of the voltage dividing circuit 8 so that the amplitude of the reference voltage becomes approximately 67.5% of the normal value.
  • the amplifier 15 inputs the reference voltage whose amplitude is 0.675 times to the AZD converter 6.
  • the control unit 9 sets the reference voltage of the A / D converter 6 to a normal reference voltage of, for example, about 90.0%. Set to be.
  • the control unit 9 outputs the normal reference voltage as it is.
  • the control unit 9 sets the reference voltage of the A / D converter 6 to a regular value, for example, about 90.0%.
  • the control section 9 sets the reference voltage of the A / D converter 6 to be a regular reference voltage of, for example, about 67.5%. .
  • the above-mentioned ratios to the normal reference voltage are predetermined based on the assumption that there are five address lines 3, and in an actual area image sensor, the number of the address lines 3 is as described above.
  • the value is different from the example of FIG.
  • the ratio of the amount of light at the point on the vertical coordinate to the maximum amount of light is 67.5%.
  • this value is a value related to the vertical direction correction coefficient.
  • the control unit 9 sets the reference voltage for the A / D converter 6, the other input terminal 12b of the comparator circuit 12 in the A / D converter 6 is connected as shown in FIG. Thus, a reference voltage whose amplitude is reduced at a predetermined rate is input.
  • the voltage value of the pixel signal from the photodiode 1 held by the sample & hold circuit 11 is input to one input terminal 12 a of the comparator circuit 12. Then, the comparator circuit 12 compares the reference voltage with the voltage value of the pixel signal. When the reference voltage value matches the voltage value of the pixel signal, the match signal is output to the counter circuit 13. . Thus, the counter circuit 13 counts the count value C. The output of the counter circuit 13 is sent to the shift register 7 and is set as a normal output value of the photodiode 1.
  • the reference voltage for the AZD converter 6 in the X-axis direction (horizontal direction) in FIG. 7 will be described.
  • the reference voltage given to each A / D converter 6 is The voltage is divided by each of the resistors R1 to R8 of the voltage dividing circuit 8 according to the value related to the correction coefficient, so that the voltage is made different. That is, as shown in FIG. 5, the first A / D converter 6A is supplied with a reference voltage divided based on the resistance ratio between the first resistor R1 and the second resistor R2. Specifically, since the resistance ratio between the first resistor R1 and the second resistor R2 is, for example, 675: 325, the reference voltage is 67.5% of the normal reference voltage. The voltage is input to the first AZD converter 6A.
  • the second AZD converter 6B since the resistance ratio between the third resistor R3 and the fourth resistor R4 is, for example, 9: 1, 90% of the normal reference voltage is equal to the reference voltage. Is entered as Then, since no resistance is connected to the third A / D converter 6C, the reference voltage amplified by the amplifier 15 is directly input. In the fourth A / D converter 6D, since the resistance ratio between the fifth resistor R5 and the sixth resistor R6 is, for example, 9: 1, 90% of the normal reference voltage is applied. Input as a reference voltage. Further, in the fifth AZD converter 6E, since the resistance ratio between the seventh resistor R7 and the eighth resistor R8 is, for example, 675: 325, the regular reference voltage of 67.5 % Voltage is input as the reference voltage.
  • each ratio of the normal reference voltage based on the voltage dividing ratio of the resistor is a predetermined value assuming that there are five read lines 4, and in an actual image sensor, the number of read lines 4 Is larger than the above example, and has a different value according to the number of the readout lines 4.
  • the ratio of the amount of received light at a point on the horizontal coordinate axis to the maximum amount of received light is set to 67.5%. This value is the horizontal correction factor It is a value related to.
  • the ratio of the amount of received light at a point in the image reading area S to the maximum amount of received light is: 6 7 ⁇ '5 X 67.5, which is about 45.5%.
  • the reduced reference voltage (see FIG. 8) is applied to the first, second, fourth, and fourth by the voltage dividing circuit 8 as described above. Further, as the reference voltages applied to the fifth A / D converters 6 A, 6 B, 6 D, and 6 E are reduced at a predetermined rate, the amplitude is further reduced as shown in FIG. Therefore, for example, in the comparator circuit 12 of the first A / D converter 6A, the pixel signal is compared with the reference voltage whose amplitude is further reduced.
  • the coincidence signal at that time is output to the counter circuit 13, and the counter circuit 13 outputs a count value C "higher than the count value C 'to the shift register 7.
  • the output of the counter circuit 13 Is sent to the shift register ⁇ and becomes the normal output value of the photodiode 1, but the count value C ⁇ is higher than the count value C 'described above. Is apparently further increased.
  • the count value (output value of the photodiode 1) counted by the counter circuit 13 increases.
  • the rate at which the count value increases is:
  • the ratio of the reference voltage set for the A / D converter 6 is exactly the reciprocal.
  • FIG. 10 is a diagram showing a change in the count value with respect to a change in the amplitude of the reference voltage.
  • the reference voltage shows only a substantially sawtooth-shaped slope portion, and the count range of that portion is set to “1” to “10”.
  • the count value is, for example, 1.25 times from “4” to “5”, which is just the normal reference voltage.
  • setting the above ratio as a ratio of the reference voltage to the A / D converter 6 means that, for any output value of the photodiode 1, the horizontal direction corresponding to the horizontal coordinate of the photodiode 1
  • the reciprocal of the ratio of the amount of received light at a point on the coordinate axis to the maximum amount of received light (horizontal capture coefficient) and the amount of received light at a point on the vertical coordinate axis corresponding to the vertical coordinate of the photodiode 1 This is equivalent to multiplying by the reciprocal (vertical correction coefficient) of the ratio with respect to the maximum received light amount, whereby the output value of the photodiode 1 can be corrected.
  • the horizontal coordinates of the photodiodes 1 are shown.
  • the ratio of the received light amount at the corresponding point on the horizontal coordinate axis to the maximum received light amount is 67.5%, and the ratio at the point on the vertical coordinate axis corresponding to the vertical coordinate of the photodiode 1 is given. Since the ratio of the received light amount to the maximum received light amount is 67.5%, the ratio of the received light amount to the maximum received light amount at the point where the photodiodes 1 arranged in the first row and the first column are located is as described above. About 45.5%.
  • the amount of received light at the point on the horizontal coordinate axis corresponding to the horizontal coordinate of photodiode 1 is compared with the amount of received light at the point where photodiode 1 arranged in the first row and first column is located.
  • the reciprocal of the ratio of the received light to the maximum received light at the point on the horizontal coordinate axis corresponding to the horizontal coordinate of the photodiode 1 is (100 / 6.5), which is the reciprocal of the ratio to the maximum received light.
  • a correction value may be given to all the photodiodes 1 in the image reading area S or to the output values of the photodiode 1 in one quadrant.
  • the output value of any photodiode 1 in the image reading area S can be easily corrected. Therefore, the memory capacity can be significantly reduced. Further, unlike the case where the ND filter is used, the output of the image sensor as a whole does not decrease.
  • the configuration of the voltage dividing circuit 8 is different from the circuit configuration shown in FIG. 5 in that a reference given to the comparator circuits 12 of the A / D converters 6 A to 6 D is used as shown in FIG. A circuit configuration in which the voltage is divided in series by the resistors R 1:! To R 16 may be used.
  • the third A / D converter 6C is directly connected to the amplifier 15, and the second AZD converter 6B is connected to the amplifier 15 via the resistor R13.
  • the first A / D converter 6A is connected to the amplifier 15 via the resistors R12 and R13
  • the fourth AZD converter 6D is connected to the amplifier 15 via the resistor R14. It is connected to the.
  • the fifth AZD converter 6E is connected to the amplifier 15 via the resistors R14 and R15.
  • One end of the resistor R 11 is connected to the resistor R 12, and the other end has a predetermined potential V. It is connected to the.
  • One end of the resistor R 16 is connected to the resistor R 15, and the other end has a predetermined potential V. It is connected to the.
  • the reference voltage applied to each of the A / D converters 6A, 6B, 6C, 6D, and 6E can be adjusted according to the value related to the lateral correction coefficient. It depends on the value of 16. Specifically, the reference voltage is directly input to the third AZD converter 6C, and the second and fourth AZD converters 6C. For example, 90% of the normal reference voltage is input to the motors 6B and 6D as the reference voltage. Further, a voltage of, for example, 67.5% of the normal reference voltage is input to the first and fifth A / D converters 6A and 6E as the reference voltage. Therefore, this circuit configuration has the same operation and effect as the circuit configuration shown in FIG.
  • the (count addition value) may be set differently for each of the A / D converters 6 A to 6 D according to the value related to the lateral correction coefficient.
  • the counter circuit 13 counts between “0” and “1 023”, but the counter circuit 13 that counts between “0” and “1023” is the third A Only the counter circuit of the / D converter 6C is used, and the counter circuits 13 of the second and fourth AZD converters 6B and 6D count, for example, between “0” and “1 1 38".
  • the counter circuits 13 of the first and fifth AZD converters 6A and 6E are designed to count, for example, between "0" and "1517". Such a change in the setting of the count range can be easily performed by changing the clock frequency input to the counter circuit 13.
  • the values indicating the count range such as “1138” and “1517” are predetermined values assuming that there are five readout lines 4.
  • the counter circuit 13 when correcting the output values of photodiodes 1 arranged in the column direction for each row, the counter circuit 13 counts according to the coincidence signal output from the comparator circuit 12. The value C 'is counted. If the count ranges in the counter circuits 13 of the A / D converters 6 A to 6 D are set to be different from each other, the counter circuit 13 having a wider count range can count a larger value. Can be. Therefore, the output value of the photodiode 1 is apparently increased.
  • the same operation and effect as the circuit configuration having the voltage dividing circuit 8 can be obtained.
  • the voltage dividing circuit 8 can be omitted, so that the cost of parts can be further reduced.
  • the above-described correction method can also be applied to a case where the DSP is built in the area image sensor.
  • a horizontal correction coefficient corresponding to each point on the horizontal coordinate axis passing through the center of the image reading area S, and a vertical coordinate axis passing through the center of the image reading area S are stored in the memory 21.
  • the actual output value of the photodiode 1 is multiplied by a vertical correction coefficient corresponding to the horizontal coordinate of the photodiode 1 by the multiplier 22, and the vertical coordinate of the photodiode 1 is multiplied by the multiplier 22.
  • the corresponding vertical correction coefficient is multiplied by the multiplier 23.
  • a horizontal correction coefficient corresponding to the horizontal coordinate of the photodiode 1 and a vertical correction coefficient corresponding to the vertical coordinate are previously determined.
  • the multiplier 24 multiplies the correction coefficient by the multiplier 24 and multiplies the actual output value of the photodiode 1 by the multiplier 25. May be used.
  • the horizontal correction coefficient and the vertical correction coefficient may be stored in advance as thinned data. That is, in the memory, one correction coefficient is stored for each of a plurality of columns, and one correction coefficient is stored for each of a plurality of rows. According to this, the memory capacity can be further reduced.
  • the deterioration of the image quality of a captured image based on unevenness in the amount of light of the subject light image formed on the imaging surface is improved.
  • a second embodiment for improving the image distortion caused by performing the exposure operation by providing the image forming apparatus will be described.
  • the CMOS type area image sensor according to the second embodiment differs from the CMOS type area image sensor according to the above-described first embodiment in the configuration of each pixel. Is different.
  • FIG. 17 is a circuit diagram showing a configuration of one pixel of the CMOS type area image sensor according to the second embodiment.
  • Each pixel of the CMOS type area image sensor according to the second embodiment also includes a photodiode 10 and a switching circuit 20 connected thereto.
  • the photodiode 1 and the diode 10 correspond to the photodiode 1 of the area image sensor according to the first embodiment described above.
  • the switching circuit 20 includes a transfer transistor TRt, a capacitor C, a reset transistor TRr, an amplification transistor TRa, and a selection transistor TRs.
  • the selection transistor TRs, the reset transistor TRr, and the amplification transistor TRa are respectively a selection transistor 2a and a reset transistor 2 that constitute the switching circuit 2 of the above-described first embodiment. c and the amplifying transistor 2b.
  • the capacitor C temporarily stores the charge accumulated in the phototransistor 10 by the exposure operation.
  • the transfer transistor TRt is a switching element that controls the transfer of the charge stored in the phototransistor 10 to the capacitor C.
  • the photodiode 10 has a cathode as an output terminal connected to the source (input terminal) of the transfer transistor TRt, and an anode grounded.
  • the transfer transistor TRt is composed of an N-channel junction type FET (Field Effect Transistor).
  • the drain as an output terminal is connected to the main electrode of the capacitor C, and the gate is connected to the transfer control line T.
  • the transfer control line T is a signal line for inputting a control signal for controlling on / off of the transfer transistor TRt.
  • a plurality of transfer control lines T correspond to a plurality of pixels arranged in each row. These are provided and connected to the control unit 9 respectively.
  • the main electrode of the capacitor C is connected to a connection point P1 between the source (input terminal) of the reset transistor TRr and the gate of the amplifying transistor TRa, and the other electrode of the capacitor C is grounded.
  • the reset transistor TRr is made of an N-channel junction type FET, and has a gate connected to the reset line R.
  • the amplifying transistor TRa is composed of a P-channel junction type FET, the drain is connected to the bias line B, and the source as the output terminal is connected to the drain of the selection transistor TRs.
  • the selection transistor TRs is composed of a P-channel junction type FET, a source as an output terminal is connected to the signal line L, and a gate is connected to the address line A.
  • the transfer transistor TRt is turned on when a control signal (hereinafter, referred to as a transfer signal) is input from the control unit 9 through the transfer control line T, and transfers the charge accumulated in the photodiode 10 to the capacitor C. . Therefore, the exposure is started when the transfer transistor TRt is turned off from on (exposure start time), and then when the transfer transistor TRt is turned on from off (exposure end time), the exposure is completed by that time. This is realized by transferring all the charges stored in the photodiode 10 to the capacitor C.
  • a control signal hereinafter, referred to as a transfer signal
  • the reset transistor TRr receives the reset signal from the control unit 9 via the reset line R, and turns off the amplifying transistor from the connection point P1 while the reset signal is turned off. The movement of the pixel signal to the transistor TRa is free. Conversely, when the reset transistor TRr is turned on, the electric charge stored in the capacitor C is discharged outside through the connection point P1 and the reset transistor TRr. That is, when the reset transistor TRr is turned on, the residual charge of the capacitor C is released (reset) out of the circuit, and the accumulated charge from the photodiode 10 to the capacitor C (the charge accumulated by the exposure operation). Enables transfer.
  • the width transistor T Ra functions as a source follower.
  • the amplification transistor TRa amplifies the pixel signal (voltage of the capacitor C) input to the gate and outputs the amplified pixel signal to the switching transistor TRs.
  • the selection transistor TRs is turned on when a selection signal is input from the control unit 9 through the address line A, and operates the amplification transistor TRa. That is, when the selection transistor TRs is turned on, the amplified pixel signal is output from the amplification transistor TRa and output to the signal line L via the selection transistor TRs. This pixel signal is input to the AZD converter 6 through the signal line L.
  • the A / D converter 6 synchronizes with the selection signal (horizontal synchronization signal), converts a pixel signal as an analog signal into digital pixel data, and outputs the digital pixel data.
  • the selection transistor TRs is turned on in synchronization with the selection signal, and the pixel signal output from the amplification transistor TRa (a signal obtained by amplifying the pixel signal based on the electric charge accumulated in the capacitor C) is transmitted to the signal line L. Therefore, the A / D conversion operation of the A / D converter 6 is performed every time a pixel signal is read in each row. Then, the pixel data generated by the A / D converter 6 for each row is sequentially transferred to the frame memory via the shift register 7.
  • the control unit 9 controls the output of the selection signal to each address line 3, the output of the reset signal to each reset line R, and the output of the transfer signal to each transfer control line T, as described above.
  • the control unit 9 controls the output timing of the selection signal, the reset signal, and the transfer signal based on the vertical synchronization signal and the horizontal synchronization signal.
  • the selection signal is a signal for selecting a row from which a pixel signal is to be read, and is output in order from the top row to the bottom row in synchronization with the horizontal synchronization signal. In the plurality of pixels arranged in the row where the selection signal is output, the selection transistor TRs is simultaneously turned on, and the pixel signal is output to the AZD converter 6 via the signal line L.
  • the reset signal is a signal for discharging the remaining charge of the capacitor C, and is, for example, an H level pulse signal.
  • the transfer signal is a signal for controlling the transfer of the charge stored in the photodiode 10 to the capacitor C, and is a signal for substantially controlling the exposure operation of the photodiode 10.
  • the charge accumulated in the photodiode 10 by the exposure operation is transferred to the capacitor C after resetting the capacitor C, so that the transfer signal is output simultaneously with or after the reset signal.
  • the charge accumulated in the photodiode 10 is transferred to the capacitor C and temporarily stored, so that the exposure operation and accumulation of the photodiode 10 are performed.
  • the charge readout operation can be separated.
  • the accumulated charge of the photodiode 10 is read immediately upon completion of the exposure, and at the same time, the next exposure operation starts. Therefore, if the exposure start Z end timing of all pixels is
  • Each signal line L is simultaneously imaged from multiple pixels vertically arranged in the corresponding column. Since the raw signals are output and these pixel signals are mixed and input to the AZD converter 6, it is necessary to shift the exposure start Z end timing of the pixels in row units. As a result, the exposure time of the imaging screen is shifted for each row, and in the case of a subject moving at a high speed, image distortion occurs.
  • the exposure operation of the photodiode 10 and the operation of reading the stored charge can be separated, so that the exposure operation of all pixels is simultaneously controlled and the operation of reading the stored charge is performed.
  • the timing is shifted on a row-by-row basis, the light-receiving signals of all pixels can be read out normally as in the conventional case.
  • FIGS. 18 to 20 are time charts showing operation timings when a moving image is input.
  • Fig. 18 shows the normal input mode in which the exposure timing is shifted by one row, as in the conventional case.
  • Fig. 19 shows the global shutter input mode in which the exposure timing is the same for all pixels and the exposure time is relatively short.
  • 0 indicates a global shutter input mode in which all pixels have the same exposure timing and a relatively long exposure time.
  • Each figure shows the operation timing of the second and third rows corresponding to the two address lines A 2 and A 3. Such operation timing is similarly applied to other rows.
  • the normal input mode in FIG. 18 is merely a comparative reference example, and such an operation mode is not actually employed. In the normal input mode, as shown in FIG.
  • control unit 9 sets one cycle from the input of the vertical synchronization signal to the input of the next vertical synchronization signal, and during this one cycle, Write an address value indicating the selected operation sequence of each address line A1 to A6 to the address counter in synchronization with the horizontal synchronization signal.
  • One cycle of this vertical synchronization signal corresponds to one frame of image data.
  • One cycle of the horizontal synchronizing signal corresponds to the signal processing time for one row.
  • the control unit 9 For example, until the control unit 9 reads the address value “A 2” from the address counter and then reads the address value “A 2” again, the photo diode on the second line is read. Are in the exposure state (during charging). Further, the photodiodes 10,... In the third row are in an exposed state until the address value “A 3” is read from the address counter and the read address value “A 3” is read. The pixel signals in the second and third rows by these exposures form part of the first frame (1F). Then, the control unit 9 outputs a transfer signal to the transfer control line T. in the second row when the address value “A 2” is read. Further, the control unit 9 outputs a transfer signal to the transfer control line T in the third row when the address value “A 3” is read.
  • the pixel signal of photodiode 10 is transferred to the capacitor C through the transfer transistor TRt, and the same applies to the third row with a delay of one cycle of the horizontal synchronization signal.
  • the pixel signal of photodiode 10 is transferred to capacitor C.
  • the reset signal on the line 1 and the reset signal on the line R are set to the L level in accordance with the transmission signal transmission timing (the timing when the transfer transistor TRT is turned on).
  • a high-level selection signal is output to each address line A2, A3.
  • the pixel signal is stored (charged) in the capacitor C, and immediately thereafter, the pixel signal is input to the amplifying transistor TRa at the transmission timing of the selection signal (the timing at which the selection transistor TRs is turned on).
  • the amplified pixel signal is further output to the A / D converter 6 via the selection transistor TRs and the signal line L.
  • the pixel signal is converted into digital image data by the AZD converter 6 within one cycle time of the horizontal synchronization signal. Further, the image data is output to the frame memory as one line of serial data by the shift register 7 within the same cycle time.
  • the short exposure mode global shutter input mode will be described.
  • the control unit 9 instantaneously outputs all the H-level reset signals on the reset lines R,. Send out.
  • the control unit 9 also sends out all transfer signals consisting of pulse signals which rise to the H level momentarily on the transfer control lines T,... Of all rows (see timing a).
  • the charges remaining in the photodiodes 10,... And the capacitors c,... Are discharged outside through the reset transistors TR r,..., And the photodiodes 10,. Exposure is started.
  • the control unit 9 retransmits all the H-level transfer signals for a moment.
  • the transfer transistor TRt is turned off for a short time (time from timing a to timing b), and during that time, the photodiodes 10 of all the pixels are simultaneously exposed.
  • the charge accumulated from the photodiodes 10,... To the capacitors C,. (Refer to the charge of the capacitors A2, A3 in 18), and the accumulated charge is temporarily stored in these capacitors C,.
  • the control unit 9 sends a selection signal to the address line A for each row in synchronization with the horizontal synchronization signal (see the horizontal synchronization signal in FIG. 19 and the address selection signals A2 and A3).
  • the pixel signal based on the electric charge accumulated in the capacitor C by the simultaneous exposure of all pixels is amplified by the amplifying transistor TRa and output on the signal line L through the selecting transistor TRs. Is forced.
  • the pixel signals of each row are converted into digital signals by the AZD converter 6 (see AZD conversion in FIG. 19), and then transferred to the frame memory via the shift register 7.
  • image data of a moving image can be obtained by repeating the generation of image data for each frame.
  • the control unit 9 simultaneously transmits all the reset lines R,... Immediately before the vertical synchronization signal is input (see timing a). H-level all reset signals and all transfer signals are momentarily sent to each of the control lines T,. Then, in all the pixels, the charges stored in the photodiodes 10,... And the capacitors C,... Are discharged to the outside through the reset transistors TR r,, and the photodiodes 10,. ... is reset, and exposure starts. 'After that, the control unit 9 does not send out all reset signals or all transfer signals until immediately before the next vertical synchronization signal is input (not shown in FIG. 20).
  • the transfer transistor TRt is turned off for a long time corresponding to the period of the vertical synchronizing signal (corresponding to the time required to capture one frame of image data), and during that time, the photodiodes 10 of all the pixels,. Are simultaneously exposed.
  • the control unit 9 sends a selection signal to the address line A for each row in synchronization with the horizontal synchronizing signal while the exposure operation is being performed on all pixels (see the horizontal synchronizing signal and the horizontal synchronizing signal in FIG. 20).
  • A2, A3 address selection signal ).
  • a pixel signal based on the electric charge stored in the capacitor C by the previous simultaneous exposure of all pixels is amplified by the amplifying transistor TRa, and the signal line is passed through the selecting transistor TRs. Output on L. Thereafter, the pixel signals of each row are converted into digital signals by the AZD converter 6 (see AZD conversion in FIG. 20), and then transferred to the frame memory via the shift register 7. By performing this operation for all rows, one frame of image data is stored in the frame memory.
  • the long-time exposure global shutter input mode while all pixels are simultaneously exposed for a time corresponding to the period of the vertical synchronizing signal, according to the received light amount obtained in the previous simultaneous exposure of all pixels.
  • the A / D converter 6 sequentially reads out the stored charges from the capacitor c of each pixel in row units, converts the charges into digital image data, and stores the digital image data in the frame memory via the shift register 7. Therefore, in the long-time exposure type global shutter input mode, even if the subject is a moving object, there is no image distortion and a sufficient captured image can be obtained in terms of brightness.
  • the exposure start timing is shifted for each row to control the exposure operation of each pixel.Therefore, in order to suppress image distortion, the time shift of each row must be minimized.
  • the frequency (horizontal frequency) of the horizontal synchronizing signal is increased to speed up A / D conversion.
  • the power consumption of the AZD converter 6 and the like is disadvantageously increased, but in the CMOS type area image sensor according to the second embodiment, the exposure operation of all pixels can be performed simultaneously. Therefore, there is no need to increase the clock frequency, and the disadvantage of increased power consumption does not occur.
  • FIG. 21 is a circuit diagram showing a configuration for one pixel of a modification of the CMOS type area image sensor according to the second embodiment.
  • a capacitor for temporarily storing the charge stored in the photodiode 10 has a two-stage configuration.
  • the first set of transfer The source of the transistor TR t1 is connected to the photodiode 10 force source, the drain is connected to the source of the second set of transfer transistors TR t2 and the main electrode of the capacitor C1, and the gate is the first transfer. Connected to control line T1. In addition, the drain of the second set of transfer transistors TRt2 is connected to the connection point P1, and the gate is connected to the second transfer control line T2.
  • a reset transistor for photodiode 10 is provided separately from the reset transistor for the second set of capacitors. Assuming that the latter is the first reset transistor TR t 1 and the former is the second reset transistor TR t 2, the source of the first reset transistor TR t 1 is the output terminal of the photodiode 10. And the gate is connected to the first reset line R1. In addition, the source of the second reset transistor TRt2 is connected to the connection point P1, and the gate is connected to the second reset line R2.
  • FIG. 22 is a time chart showing the operation timing when a moving image is input in the modification.
  • This time chart is a time chart in the global input mode.
  • the second and third wires corresponding to the two address wires ⁇ 2 and A 3 The operation timing according to the third row is shown. Such operation timing is similarly applied to other rows.
  • the control unit 9 sets the same timing as the timing shown in FIG. 19 and simultaneously sets the H-level first reset signal on the first reset line R1 for all rows. For a moment. At the same time, the control unit 9 momentarily sends the first transfer signal at the H level also on the first transfer control line T1 across all rows. Then, the exposure starts simultaneously at the photodiodes 10,... Of all the pixels (see timing a, b).
  • the control section 9 retransmits the H-level first transfer signal for a moment immediately before inputting the vertical synchronization signal (see timings c and d).
  • the first set of transfer transistors T Rt1 is turned off for a short time, during which the photodiodes 10,... Of all the pixels are simultaneously exposed.
  • the pixel signals are transferred from the photodiodes 10,... To the capacitors C 1,. Are transferred, and pixel signals are temporarily stored in these capacitors C 1,....
  • the control unit 9 outputs a second transfer signal to the second transfer control line T2 in the second row, for example, when the address value “A 2” is read from the address counter.
  • the control unit 9 sends a second transfer signal to the second transfer control line T2 in the third row when the address value “A 3” is read from the address counter.
  • the charges (pixel signals) stored in the first set of capacitors C1 are transferred to the second set of capacitors C2 through the second set of transfer transistors TRt2.
  • the charge (pixel signal) stored in the first set of capacitors C1 is transferred to the second set of capacitors C2 in the third row, one cycle later than the horizontal synchronization signal.
  • the second reset signal on the second reset line R2 is at the L level in accordance with the transmission timing of the second transfer signal (the timing at which the second set of transfer transistors TRt2 is turned on). It is said. Also, in each line Immediately after the second reset signal goes to L level, an H level selection signal is output to each address line A 2, A 3. As a result, in each row, the electric charge is accumulated in the second set of capacitors C2 (charge), and immediately thereafter, the pixel signal is amplified by the amplifying transistor at the transmission timing of the selection signal (timing when the switching transistor TRs is turned on). The signal is amplified by being input to TRa, and the amplified pixel signal is output to the AZD converter 6 via the selection transistor TRs and the signal line L.
  • the pixel signal is converted into digital image data by the AZD converter 6 within one cycle time of the horizontal synchronization signal. Further, the image data is output to the frame memory as serial data for one row by the shift register 7 within the same cycle time.
  • the exposure operation is performed simultaneously on all the pixels, and immediately after that, the accumulated charge of the photodiode 10 is reduced to one set of the first set.
  • the accumulated charge temporarily stored in the capacitor C1 is transferred to the second set of capacitors C2 in row units in synchronization with the horizontal synchronization signal.
  • the pixel data is read out sequentially while the data is being transmitted (refer to the pixel signal reading process of the second row in the period e in FIG. 22).
  • the shift register 7 is read out. And stored in the frame memory. Similar to the CMOS type area image sensor according to the second embodiment, a captured image free from image distortion can be obtained even if the subject is a moving object.
  • the effects of the above embodiments are particularly effective when, for example, a moving image is displayed on a liquid crystal monitor of a digital camera, or when moving image data is loaded into a recording memory or the like.
  • the image sensor 1 may be a shift between a color image sensor and a monochrome image sensor.
  • the pixel arrangement is not limited to a lattice, For example, an array such as a honeycomb structure may be used.
  • the control unit 9 may perform interlaced scanning of, for example, every other address line A. In such a case, the frame rate can be increased to reduce the amount of data.
  • the number of capacitors C and the number of transfer transistors TRt per pixel may be three or more.
  • the area image sensor 1 can be applied not only to a digital camera but also to, for example, a digital video camera and a portable telephone having a photographing function, and further can be widely applied to an industrial inspection device and the like.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

　少なくとも撮像画像内に生じる不適切な濃度分布に基づく画質劣化と撮像画像内に生じる画像歪に基づく画質劣化を防止若しくは低減し、高画質の撮像画像を得ることのできるＣＭＯＳ型エリアイメージセンサを提供する。　ＣＭＯＳ型エリアイメージセンサの撮像面に格子状に配列された複数の画素は、フォトダイオード１０と、このフォトダイオード１０から露光による蓄積電荷を出力させるための選択用トランジスタＴＲｓと、フォトダイオード１０から上記蓄積電荷を一時的に保持するためのキャパシタＣと上記蓄積電荷の当該キャパシタＣへの転送を制御するためのトランスファトランジスタＴＲｔとからなる電荷保持回路と、キャパシタＣの残留電荷を放出するためのリセット用トランジスタＴＲｒとで構成される。各画素から出力される光電変換信号は、行毎に予め設定された縦方向補正係数と列毎に予め設定された横方向補正係数とを乗ずることにより、撮像光学系の撮像面への不均一な透過光量分布に起因する各画素の不適正な光電変換信号のレベルが補正される。

Description

明 細 書 エリァイメージセンサ 技術分野
本願発明は、 たとえばディジタルカメラなどに組み込まれた C M〇 S (Complementary Metal Oxide Semiconductor) 型のエリアイメーシセンサ に関し、特に当該エリアイメージセンサで撮像される画像の画質を向上させ る技術に関する。 背景技術
エリアイメージセンサは、複数のフォトダイォード等からなる光電変換素 子 （以下、 画素という。 ） を格子状に配列し、 結像レンズによりその画素の 配列面 （撮像面） に結像された被写体光像を各画素により受光量に応じた大 きさを有する電気信号 （電圧信号） に変換し、 各画素から所定の順番で出力 するものである。 各画素から出力される電気信号 （画像の濃度に相当する信 号） はディジタル信号に変換された後、 出力された順番に基づいて各画素の 受光位置に配列し得るようにメモリに記憶され、 これにより被写体光像に相 当する電気画像が得られるようになっている。
図 2 3は、例えば特開 2 0 0 1— 0 3 6 8 1 6号 報に示される従来の C M O S型ェリアィメージセンサの 1つの画素の構成である。 1つの画素は、 受光量に応じた電荷量に変換して蓄積するフォトダイォード P D、露光開始 前にこのフォトダイォード P Dに残留した電荷を放出するための F E T (Field Effect Transistor) 力、らなるリセット トランジスタ M. 1と、 フォ トダイォード P Dに蓄積された電荷の信号線 Lへの読出タイミング（露光の 終了タイミング） を制御するための F E Tからなるスイッチングトランジス タ M 3と、露光終了後にこのフォトダイォード P Dに蓄積された電荷を信号 線 Lによって外部に出力させる際に当該電荷に ¾づく電圧信号（フォトダイ ォード P Dの力ソードの電圧信号） を増幅するための F E Tからなる増幅用 トランジスタ M 2と、 で構成されている。
フォトダイォード P Dのカソードは接地され、ァノードはリセット トラン ジスタ M lのソースと増幅用トランジスタ M 2のゲートとに接続されてい る。 また、 リセット トランジスタ M lのドレインと増幅用トランジスタ M 2 のドレインは V D D電源に接続されている。増幅用トランジスタ M 2のソー スはスィツチングトランジスタ M 3のドレインに接続され、更にスィッチン グトランジスタ M 3のソースは信号線 Lに接続されている。 また、 リセット トランジスタ M lのゲ一トはリセット線 Rに接続され、スィツチングトラン ジスタ M 3のゲートはァドレス線 Aに接続されている。
格子状に配列された複数個の画素の、例えば各列の右側に当該列に配置さ れた複数の画素から電気信号 （以下、 受光信号という。 ） を出力させるため の信号線 Lが配設され、例えば各行の下側に当該行に配置された複数の画素 へ受光信号の読出タイミングを制御する信号 （読出信号） を入力するための ア ドレス線 Aと、残留電荷の放出タイミングを制御する信号（リセット信号） を入力するためのリセット線 Rとが配設されている。撮像面の下部には各信 号線 Lに対応して複数の A/Dコンバータ 1 0 1が設けられ、各信号線 の 下端はそれぞれ対応する A/Dコンバータ 1 0 1に接続されている。各列に 配置された複数の画素のスィツチングトランジスタ M 3のソースはそれぞ れ対応する信号線 Lに接続されている。
また、 各ァドレス線 A及ぴ各リセット線 Rの一方端は、 読出信号及びリセ ット信号の出力を制御する制御部 1 0 0に接続され、各行に配置された複数 の画素のスィツチングトランジスタ M 3のゲートはそれぞれ対応するァド レス線 Aに接続され、各行に配置された複数の画素のリセットトランジスタ M lのゲートはそれぞれ対応するリセット線 Rに接続されている。
この C MO S型エリアイメージセンサによる撮像動作は以下のように行 われる。
撮像面の最上行の画率列から最下行の画素列に対して行番号を 1 , 2， … nとし、各行に対応するァドレス線のァドレス番号を 1 , 2， ·' · ηとすると、 垂直同期信号は第 1行から第 η行までの露光動作、 すなわち、 1画面分の露 光動作を制御するための同期信号として利用され、水平同期信号は各行の露 光動作を制御するための同期信号として利用される。垂直同期信号が入力さ れると、制御部 1 0 0により第 1行から順に各行に水平同期信号に同期して 読出信号とリセット信号とが出力される。 各行に配列された複数の画素は、 読出信号により受光信号が信号線 Lを介して A/ Dコンバータ 1 0 1に読 み出された後、 リセット信号によりリセット （残留電荷の放出） され、 露光 が開始され、 この露光動作は、 次の読出信号及びリセット信号が入力される まで行なわれる。
従って、 この C MO S型エリアイメージセンサでは、 水平同期信号の周期 T hに相当する時間差を設けて各行に配列された複数の画素の露光動作が 開始され、 垂直同期信号の周期 T vに相当する時間が経過すると、 その露光 動作を終了して各画素から受光信号が読み出され、 AZ Dコンバータ 1 0 1 で A/D変換された後、 シフトレジスタを介して外部のフレームメモリに出 力される。 そして、 最上行の露光開始と最下行の露光開始とは略垂直同期信 号の周期 T vに相当する時間だけ時間差があるため、 1フレーム分の画像を 構成する全画素の受光信号は、露光開始から垂直同期信号の 2周期分に相当 する時間 2 T Vが経過した後に得られるようになっている。
ところで、 従来の C MO S型エリアイメージセンサは、 その構造上、 撮像 画像 （原画像） の画質を劣化させる要因があり、 C M O S型エリアイメージ センサの後段の回路でその画質劣化を補償する処理が必要となっている。 例えばエリアィメージセンサは横長長方形状のフラットな撮像面を有し ているため、 以下に説明するように、 結像レンズにより均一の光量の光をそ の撮像面に照射した場合、 撮像面全体に均一に光量が入射されず、 撮像画像 の周辺部が中央部よりも暗くなる、 すなわち、 原像画像の濃度分布が被写体 光像とは異なるものになるという問題を有している。
図 2 4は、エリアイメージセンサ I Sが設けられたディジタルカメラの撮 像光学系を示す概略図である。 この図によって、 レンズ Zの中心を通ってェ リアイメージセンサ I Sに至る光を検討すると、 入射光 Aは、 レンズ Zの中 心を通りエリアイメージセンサ I Sの画像読取領域 Sの中央 S oに入射す る一方、 この入射光 Aに対して角度 0を有して入射する光 Bは、 画像読取領 域 Sの周縁部分 S rに入射する。 レンズ Zの中心から画像読取領域 Sまでの 光路長は、 画像読取領域の周縁部に到達する光ほど長くなるので、 画像読取 領域 Sの中央 S oにおける光量を 1とすれば、画像読取領域 Sの周縁部分 S rにおける光量は、 理論上、 C O S 4 0で求められる。 このように、 撮像面 がフラットなエリアイメージセンサ I Sでは、画像読取領域 Sの中央 S oに おける光量に比べ、 画像読取領域 Sの周縁部分における光量は小さくなる。 この傾向は、 レンズからィメージセンサまでの距離を短く設定して撮像装置 をコンパクト化するほど顕著となる。
また、 図 2 5は、 画像読取領域 S内における光量の分布を示す図である。 同図に示すように、 画像読取領域 Sでは、 レンズの光学中心と対応する中央 において光量が最大となり、 周縁部分に至るほど光量が小となる。 より具体 的には、 光量は、 中心点 oから遠ざかるにつれて序々に低くなり、 中心点 o からほぼ同じ距離にある環状領域内では、 ほぼ同程度の光量となる。 画像読 取領域 Sにおける X軸断面における光量分布は、 図 2 5 (b)に示すように、 中心点 Oを最大光量とした二次曲線で表され、中心点 Oから距離 L Xだけ離 れた X軸上の点 P iにおいては、 たとえば最大光量の x %の光量となってい る。 また、 Y軸断面における光量分布もまた、 図 2 5 (c)に示すように、 中 心点 Oを最大光量とした二次曲線で表され、中心点 Oから距離 L yだけ離れ た Y軸上の点 P 2においては、 たとえば最大光量の y %の光量となっている。 このようなエリアイメージセンサ上の光量分布をそのまま反映させて画像 を出力すれば、 その画像は、 周辺部ほど暗くなることになる。
そこで、 従来のエリアイメージセンサでは、 上記のような光量分布を補正 して、出力画像の全域にわたつてほぼ均一な明るさを得ることのできる技術 が種々提案されている。 たとえば、 エリアイメージセンサに、 ディジタル信 号を補正するための D S P (digital s ignal processor) を内蔵させ、 この D S Pによって、 各受光素子の出力値に、 当該受光素子が位置する点におけ る光量の最大光量に対する比の逆数値を乗算して補正を行うことが提案さ れている。
たとえば、 図 2 5に示した点 における光量は、 最大光量の x %である ため、 この点 P iにおける逆数値は、 ( 1 0 0ム） となる。 したがって、 画像読取領域 sの点 P i上に配列された画素の出力値に上記逆数値を乗算す ると、 図 2 6に示すように、 最大光量とほぼ同等の補正値が得られることに なる。 そのため、 各画素の出力値に対して各画素に応じた上記逆数値を乗算 して補正を行うことにより、出力画像がその全域においてほぼ均一な明るさ となる。
しかしながら、 この D S Pを用いて逆数値を乗算する方法には、 全ての画 素に対して上記逆数値を割り付ける必要があるため、これら多数の逆数値が 記憶された補正テーブルを備えるメモリを設けなければならないといった 欠点がある。 しかも、 この場合、 画素数が多くなればなるほど、 逆数値の数 は増え、 メモリ容量が大となるとともに、 それによるコストが増大してしま 5。
なお、 メモリ容量を節約するために、 図 2 7に示すように、 補正テーブル を画像読取領域 Sの一つの象限内の画素に対応するものに限って作成し、 こ れを他の象限に展開して用いることも考えられる。 この方法によれば、 メモ リ容量を約 1 Z 4に低減することができるが、 コスト的に十分低減されたと はいい難い。
また、 画素からの出力を補正することなく、 画像読取領域 Sの全域にわた つて均一な光量を得ることのできる方法として、画像読取領域 Sの中央に向 かうほど透光性が減じられた、 いわゆる N D (neutral density) フィルタ をエリアイメージセンサと併用することが提案されている。 すなわち、 この
N Dフィルタをエリアイメージセンサの前面近傍に配置させれば、 N Dフィ ルタによって画像読取領域 Sの中央における光量を強制的に低下させるこ とができるので、 画像読取領域 sの全域を均一な光量にすることができる。 しかしながら、 この場合、 入射光をカットすることによって画像読取領域
Sの内部領域の光量を周辺領域の光量に合わせ込むことになり、エリアィメ ージセンサ全体としての出力が低下してしまうという不都合を生じる。
また、 従来の C MO S型エリアイメージセンサは、 上述したように、 最上 行から最下行まで水平同期信号の周期 T hに相当する時間差を設けて順に 各行毎に垂直同期信号の周期 T Vに相当する時間の露光動作を行って 1フ レーム分の画像データを生成するようにしているので、例えば被写体光像が 被写体の移動に伴って撮像面内で右方向に移動する場合、撮像面内の上部の 露光タイミングにおける被写体の位置と下部の露光タイミングにおける被 写体の位置とがずれ、 撮像画像は、 画面内で下側に行くほど、 被写体像が右 側に流れた画像となる。 この被写体像の流れ具合は被写体の移動速度が速い ほど大きくなり、 被写体が高速移動をしている場合は、 動画像であっても画 像歪が生じることとなる。
この問題を軽減するため、例えば水平同期信号の周期 T hを短くして各行 の露光開始タイミングのずれを可及的に小さくすることも考えられるが、水 平同期信号の周波数を高くすると、 A/ Dコンバータ 1 0 1などの消費電力 の増大によりエリアイメージセンサの消費電力が大きくなるという別の問 題が生じる。
上記のように、 従来の C M O S型エリアイメージセンサは、 その構造上、 少なくとも撮像画像が周縁部に行くほど暗くなる、移動体に対する撮像画像 に画像歪が生じやすい、 といった画質劣化を原画像に生じさせる要因を有し ている。 発明の開示
本願発明は、 上記課題に鑑みてなされてものであり、 少なくとも撮像画像 内に生じる不適切な濃度分布に基づく画質劣化と撮像画像内に生じる画像 歪に基づく画質劣化を防止若しくは低減し、高画質の撮像画像を得ることの できるエリアイメージセンサを提供するものである。
本願発明によって提供されるエリアイメージセンサは、 撮像面に格子状 に配列された複数の画素を備え、 撮像光学系を介して当該撮像面に 結像される被写体光像の光を各画素で電気信号に光電変換して出力 するエリアイメージセンサであって、 各画素は、 受光量に応じた電 荷を蓄積することにより露光した光を電気信号に変換する光電変換 素子と、 露光終了後に上記光電変換素子から蓄積電荷を外部に出力 させるための選択用 トランジスタと、 上記光電変換素子と上記選択 用 トランジスタとの間に設けられ、 上記光電変換素子から露光によ り蓄積された電荷を一時的に保持するためのキャパシタと上記光電 変換素子の蓄積電荷の当該キャパシタへの転送を制御するための ト ランスファ トランジスタ とからなる 1又は 2以上の電荷保持回路と、 上記選択用 トランジスタ と上記電荷保持回路との間に設けられ、 露 光開始前に上記キャパシタの残留電荷を放出するためのリセッ ト用 トランジスタとからなり、 上記撮像面内の画像読取領域の所定点を 通る横方向の座標軸上に位置する各点に対応する上記画素から出力 される光電変換信号のレベルを補正するための横方向補正係数と、 上記撮像面内の画像読取領域の所定点を通る縦方向の座標軸上に位 置する各点に対応する上記画素から出力される光電変換信号のレべ ルを補正するための縦方向補正係数とを定める一方、 上記画像読取 領域内の各画素から出力される光電変換信号に、 各画素の横方向座 標に対応する横方向補正係数と縦方向座標に対応する縦方向補正係 数とを乗ずることにより、 各画素の光電変換信号のレベルを補正す るように構成したことを特徴と している。
また、 本願発明によって提供されるエリアイメージセンサは、 撮 像面に格子状に配列された複数の画素を備え、 撮像光学系を介して 当該撮像面に結像される被写体光像の光を各画素で電気信号に光電 変換して出力するエリアイメージセンサであって、 各画素は、 受光 量に応じた電荷を蓄積することによ り露光した光を電気信号に変換 する光電変換素子と、 露光終了後に上記光電変換素子から蓄積電荷 を外部に出力させるための選択用 トランジスタと、 上記光電変換素 子と上記選択用 トランジスタとの間に設けられ、 上記光電変換素子 から露光により蓄積された電荷を一時的に保持するためのキャパシ タと上記光電変換素子の蓄積電荷の当該キャパシタへの転送を制御 するための トランスファ トランジスタとからなる 1又は 2以上の電 荷保持回路と、 上記選択用 トランジスタと上記電荷保持回路との間 に設けられ、 露光開始前に上記キャパシタの残留電荷を放出するた めのリセッ ト用 トランジスタ とからなるものである。
また、 本願発明によって提供されるエリアイメージセンサは、 撮像面に 格子状に配列された複数の画素を備え、 撮像光学系を介して当該撮 像面に結像される被写体光像の光を各画素で電気信号に光電変換し て出力するエリアィメージセンサであって、 上記撮像面内の画像読 取領域の所定点を通る横方向の座標軸上に位置する各点に対応する 上記画素から出力される光電変換信号のレベルを補正するための横 方向補正係数と、 上記撮像面内の画像読取領域の所定点を通る縦方 向の座標軸上に位置する各点に対応する上記画素から出力される光 電変換信号のレベルを補正するための縦方向補正係数とを定める一 方、 上記画像読取領域内の各画素から出力される光電変換信号に、 各画素の横方向座標に対応する横方向補正係数と縦方向座標に対応 する縦方向補正係数とを乗ずることにより、 各画素の光電変換信号 のレベルを補正するように構成したものである。
上記エリアイメージセンサにおいて、 上記電荷蓄積回路は、 上記キヤ パシタの一方の電極が上記 トランスファ トランジスタの出力端に接 続されるとともに、 他方の電極が接地された構成をなし、 上記トラ ンスファ トランジスタの入力端が上記光電変換素子側に接続され、 上記キャパシタの一方の電極が上記リセッ ト用 トランジスタ側に接 続される構成にするとよい。
また、 上記エリアイメージセンサにおいて、 各画素は、 上記光電変換 素子と上記選択用 トランジスタとの間に上記電荷保持回路が 2個直 列に接続されると ともに、 上記光電変換素子の入力端に、 露光開始 前に当該光電変換素子の残留電荷を放出するための第 2のリセッ ト 用 トランジスタが接続される構成にするとよい。
また、 上記エリアイメージセンサにおいて、 列毎に、 各列に配列され た複数の画素から光電変換信号を出力させるための複数の信号線が 設けられるとともに、 行毎に、 各行に配列された複数の画素の上記 トランスファ トランジスタ、 上記リセッ ト用 トランジスタ及び上記 選択用 トランジスタをそれぞれオンノオフ制御するための複数の転 送制御線、 リセッ ト線及ぴァ ドレス線が設けられ、 全リセッ ト線と 全転送制御線とにそれぞれリセッ ト信号と転送信号とを同時に出力 して全画素同時露光を開始させた後、 所定の露光時間の経過時に全 転送制御線に再度転送信号を出力して当該全画素同時露光を終了さ せ、 その後垂直同期信号に同期して出力される複数の水平同期信号 に同期して各行に対するァ ドレス線に順次、 選択信号を出力して行 毎に、各行に配列された複数の画素から上記全画素同時露光による 光電変換信号が同時に出力される構成にするとよい。
また、 上記エリアイメージセンサにおいて、 列毎に、 各列に配列され た複数の画素から光電変換信号を出力させるための複数の信号線が 設けられるとともに、 行毎に、 各行に配列された複数の画素の上記 トランスファ トランジスタ、 上記リセッ ト用 トランジスタ及び上記 選択用 トランジスタをそれぞれオン/オフ制御するための複数の転 送制御、 リセッ ト線及びア ドレス線が設けられ、 垂直同期信号に同 期して全リセッ ト線と全転送制御線とにそれぞれリセッ ト信号と転 送信号とを同時に出力することにより当該垂直同期信号の周期に相 当する時間の全画素同時露光が繰り返されるとともに、 各露光期間 中に垂直同期信号に同期して出力される複数の水平同期信号に同期 して各行に対するァ ドレス線に順次、 選択信号を出力して行毎に、 各行に配列された複数の画素から 1つ前の露光期間の上記全画素同 時露光による光電変換信号が同時に出力される構成にするとよい。 また、 上記エリアイメージセンサにおいて、 列毎に設けられ、 各列に 配列された複数の画素から出力されるアナ口グの光電変換信号のレ ベルを所定の基準レベルと比較してディジタル信号に変換する複数 の A Z D変換手段と、 行単位で各行に配列された複数の画素から光 電変換信号が出力されるとき、 上記縦方向補正係数に関連した値に 応じて、 行毎に異なる基準レベルを上記 A Z D変換手段に対して設 定する第 1 の基準レベル設定手段と、 上記横方向補正係数に関連し た値に応じて、 異なる基準レベルを上記 A Z D変換手段毎に設定す る第 2 の基準レベル設定手段とを備えるとよい。
また、 上記エリアイメージセンサにおいて、 上記横方向設定手段は、 上記基準電圧を抵抗によって分圧することにより、 上記 A Z D変換 手段毎に異なる基レベルを設定するとよい。
また、 上記エリアイメージセンサにおいて、 列毎に設けられ、 各列に 配列された複数の画素から出力されるアナ口グの光電変換信号のレ ベルを所定の基準レベルと比較してディジタル信号に変換する複数 の A / D変換手段と、 行単位で各行に配列された複数の画素からァ ナログ信号が出力されるとき、 上記縦方向補正係数に関連した値に 応じて、 行毎に異なる基準レベルを上記 A / D変換手段に対して設 定する第 1の基準レベル設定手段と、 上記各 A / D変換手段の出力 を所定のカウント範囲を基準と してカウントし、 上記横方向補正係 数に関連した値に応じて、 異なるカウント範囲を上記 A / D変換手 段毎に設定する第 2 の基準レベル設定手段とを備えるとよい。
また、 上記エリアイメージセンサにおいて、 上記画像読取領域の所定 点を通る横方向の座標軸上に位置する各点に対応する横方向補正係 数を予め記憶する横方向補正係数記憶手段と、 上記画像読取領域の 所定点を通る縦方向の座標軸上に位置する各点に対応する縦方向補 正係数を予め記憶する縦方向補正係数記憶手段と、 上記画像読取領 域内の各画素から出力される光電変換信号に、 上記横方向補正係数 記憶手段に記憶された当該画素の横方向座標に対応する横方向補正 係数と、 上記縦方向補正係数記憶手段に記憶された当該画素の縦方 向座標に対応する縦方向補正係数とを乗算する乗算手段とを備える とよい。
更に、 上記横方向補正係数記憶手段は、 上記横方向補正係数を間 引きして記憶し、 上記縦方向捕正係数記憶手段は、 上記縦方向補正 係数を間引きして記憶するようにするとよい。
' 本願発明に係るエリアイメージセンサによれば、 各画素の光電変 換素子と選択用 トランジスタとの間に、 光電変換素子から露光によ り蓄積された電荷を一時的に保持するためのキャパシタと光電変換 素子の蓄積電荷の当該キャパシタへの転送を制御するための トラン スファ トランジスタとからなる電荷保持回路を設けているので、 各 画素の露光動作のタイミングとその露光動作によって得られた光電 変換信号の読出タイ ミ ングと分離することが可能になり、 これによ り全画素を同一のタイ ミ ングでに露光させた後、 各画素からその露 光によって得られた光電変換信号を、 例えば水平同期信号に同期し て行単位で順次読み出すことにより、 被写体が移動体であっても画 像歪のない撮像画像を得ることができる。
また、 撮像面内の画像読取領域の所定点を通る横方向の座標軸上 に位置する各画素から出力される光電変換信号のレベルを補正する ための横方向補正係数と、 撮像面内の画像読取領域の所定点を通る 縦方向の座標軸上に位置する各画素から出力される光電変換信号の レベルを補正するための縦方向補正係数とをそれぞれ設定しておき、 各画素から出力される光電変換信号に各画素に対応する横方向補正 係数と縦方向補正係数とを乗ずることにより、 各画素の光電変換信 号のレベルを捕正するようにしているので、 光電変換信号のレベル を補正するための補正係数を記憶するメモリの容量を著しく削減するこ とができる。 図面の簡単な説明
図 1は、本願発明に係るエリァイメージセンサの第 1実施形態を示す構成 図である。
図 2は、 フォトダイォードおよびスィツチング回路の回路図である。 図 3は、 A/Dコンバータのプロック図である。
図 4は、 基準電圧信号および画素信号のタイミングチャートである。 図 5は、 分圧回路の一例を示す回路図である。
図 6は、 ア ドレス線の構成の一例を示す図である。
図 7は、画像読取領域の X軸上及び Y軸上での受光量の関係を示す図であ る。
図 8は、 基準電圧信号及び画素信号のタイミングチャートである。
図 9は、 基準電圧信号及び画素信号のタイミングチャートである。
図 1 0は、 基準電圧信号と画素信号との関係を示す図である。
図 1 1は、横方向及び縦方向に配列されたフォトダイォードにおける受光 量の最大受光量に対する比を示す図である。
図 1 2は、 分圧回路の一例を示す回路図である。
図 1 3は、 A/Dコンバータのカウント範囲の一例を示す図である。 図 1 4は、 従来の D S Pのブロック構成を示す図である。
図 1 5は、本願発明に係るエリアイメージセンサに D S Pを適用した場合 の D S Pのプロック構成を示す図である。
図 1 6は、本願発明に係るエリアイメージセンサに D S Pを適用した場合 の D S Pの他のプロック構成を示す図である。
図 1 7は、本願発明に係るエリアイメージセンサの第 2実施形態の 1画素 分の構成を示す回路図である。
図 1 8は、従来と同様のノーマル入力モードでの露光動作を示すタイムチ ヤートである。
図 1 9は、全画素同一の露光タイミングで比較的短い露光時間としたグロ 一バルシャッタ入力モードでの露光動作を示すタイムチヤ一トである。 図 2 0は、全画素同一の露光タイミングで比較的な長い露光時間としたグ ローパルシャッタ入力モードでの露光動作を示すタイムチヤ一トである。 図 2 1は、第 2実施形態に係る C MO S型エリアイメージセンサの変形例 の 1画素分の構成を示す回路図である。
図 2 2は、変形例に係る C M O S型ェリアィメージセンサのグロ一バルシ ャッタ入力モードでの露光動作を示すタイムチヤ一トである。
における動画像入力時の動作タイミングを示すタイムチヤ一トである。 図 2 3は、従来の C MO S型ェリアィメージセンサの 1つの画素の構成を 示す図である。
図 2 4は、 ディジタルカメラの撮像光学系を示す概略図である。
図 2 5は、 画像読取領域における光量の分布を示す図である。
図 2 6は、 Y軸断面における中心からの距離と光量の割合との関係を示す 図である。
図 2 7は、 画像読取領域の約 1 Z 4の領域 （一つの象限） を示す図である
発明を実施するための最良の形態
以下、 本願発明の好ましい実施の形態を、 添付図面を参照して具体的に説 明する。
図 1は、本願発明に係るエリアイメージセンサの第 1実施形態を示す構成 図である。 このェリァイメージセンサは、 ディジタルカメラ等に用いられる もので、 横長の画像読取領域 Sを備えている。 画像読取領域 Sには、 格子状 に配列された複数の光電変換素子であるフォトダイオード 1と、 これらのフ オトダイオード 1に接続された複数のスイッチング回路 2と、 行方向 （横方 向） に延びたア ドレス線 3と、 列方向 （縦方向） に延びた読出線 4とが設け られている。
フォトダイォード 1およぴスィツチング回路 2は、 1つずつ組み合わされ ることにより 1画素を構成している。 ア ドレス線 3は、 横方向に配列された 複数のフォトダイオード 1ごとに、 縦方向に複数本設けられている。 各アド レス線 3は、 制御部 9に接続され、 当該制御部 9から各ァドレス線 3に対応 する行に配列された複数の選択用トランジスタ 2 aのオン/オフを制御す る制御信号 （垂直同期信号） が出力される。
また、 読出線 4は、 縦方向に配列された複数のフォトダイォード 1ごとに 、 横方向に複数本設けられている。 各読出線 4は、 画像読取領域 Sの下部に 読出線 4毎に設けられた複数の AZDコンバータ 6に接続されている。
フォトダイオード 1は、光を受光量に応じた電荷量に変換して蓄える素子 である。 フォトダイオード 1は、 詳細には示していないが、 たとえば平面視 矩形状の受光面（図示略）を有しており、この受光面によって光を受光する。 各フォトダイォード 1は、 そのアノード側がグランドに接地されており、 力 ソード側がスィツチング回路 2に接続されている。
スィツチング回路 2は、 フォトダイォード 1によって蓄えられた電荷を読 み出すためのものであり、 図 2に示すように、 フォトダイォード 1を選択す るための選択用トランジスタ 2 aと、フォトダイオード 1に蓄積された電荷 量を増幅して出力するための増幅用トランジスタ 2 bと、 フォトダイオード 1の残留電荷を放出する （リセットする） ためのリセット用トランジスタ 2 cとによって構成されている。 - 選択用トランジスタ 2 aのグート端子には、ァドレス線 3が接続されてい る。 選択用トランジスタ 2 aのドレイン端子には、 増幅用トランジスタ 2 b のソース端子が接続されており、増幅用トランジスタ 2 のドレイン端子に は、読出線 4が接続されている。増幅用トランジスタ 2 bのゲート端子には、 フォトダイォード 1 カソード端子が接続されるとともに、 リセット用トラ ンジスタ 2 cのドレイン端子が接続されている。 リセッ ト用トランジスタ 2 cのゲート端子には、 リセット線 R (図 1では図示略） が接続されている。 また、選択用トランジスタ 2 aおよび増幅用トランジスタ 2 bの各ソース端 子には、 バイアス線 B (図 1では図示略） が接続されている。
なお、 リセット線 Rは、 アドレス線 3と同様に、 各行に配列された複数の 画素に対応して複数本設けられ、 それぞれ制御部 9に接続されている。 また 、 バイアス線 Bは電源に接続されている。 リセット線 Rには、 制御部 9から 各リセット線 Rに対応する行に配列された複数のリセット用トランジスタ 2 cのオン/オフを制御する制御信号が出力される。
この構成により、 ァドレス線 3に対して、 制御部 9 (後述） から垂直走査 信号 （選択信号） が出力されると、 選択用トランジスタ 2 aがオンする。 こ れにより、 増幅用トランジスタ 2 bはオン動作され、 フォトダイオード 1に 蓄えられていた電荷量に基づく当該フォトダイォードのカソード電圧が増 幅用トランジスタ 2 bで増幅されて読出線 4に出力され、 この出力電圧は、 読出線 4を通じて AZDコンバータ 6 (後述） に入力される。
図 1に戻り、 各読出線 4の接続端には、 アナログ信号をディジタル信号に 変換するための複数の AZDコンバータ 6がそれぞれ接続されている。 AZ Dコンバータ 6の各出力端には、 シフトレジスタ 7がそれぞれ接続され、 各 シフトレジスタ 7は、 ディジーチェーン状に直列に接続されている。 また、 AZDコンバータ 6には、 分圧回路 8を介して制御部 9が接続されている。
A/Dコンバータ 6は、 図 3に示すように、 サンプル &ホールド回路 1 1 と、 コンパレータ回路 1 2と、 カウンタ回路 1 3とによって概略構成されて レヽる。
サンプル &ホールド回路 1 1は、 読出線 4に接続され、 各フォ トダイォー ド 1から読出線 4を通じて読み出された信号（以下、画素信号という。）を、 一時的に保持するための回路である。
コンパレータ回路 1 2は、サンプル &ホールド回路 1 1によって一時的に 保持された画素信号の電圧レベルと、制御部 9から出力される基準電圧とを 比較する回路である。 すなわち、 コンパレータ回路 1 2の一方の入力端子 1 2 aは、サンプル &ホールド回路 1 1に接続され、他方の入力端子 1 2 bは、 分圧回路 8に接続されている。
ここで、 基準電圧としての信号は、 横方向 1ラインのスイッチング回路 2 が選択信号によって選択されるとき、 図 4に示すように、 その選択時間 T内 で時間の経過とともにスロープ状に変化し、その変化が選択時間 Tごとに繰 り返されるような略のこぎり状の波形を有している。 上記選択時間 τは、 制 御部 9から出力されるタイミング信号に同期してその周期が規定される。
コンパレータ回路 1 2は、サンプル &ホールド回路 1 1によって一時的に 保持された電圧と基準電圧とを比較し、両者が一致したときの一致信号を力 ゥンタ回路 1 3に出力する。 カウンタ回路 1 3は、 コンパレータ回路 1 2の 出力端子 1 2 cに接続され、 制御部 9から出力される、 上記選択時間 Tと同 期したクロック信号に基づいて、 たとえば 「0」 〜 「1 0 2 3」 を選択時間 Tごとに繰り返しカウントするものである。 カウンタ回路 1 3は、 コンパレ ータ回路 1 2からの一致信号によってラッチされ、 ラッチされたときのカウ ント値 Cをシフトレジスタ 7に出力する。 このカウント値 Cは、 画素信号の 電圧レベルをディジタル値 （画素データ） に変換したものである。
シフトレジスタ 7は、 フリップフロップ回路などで構成され、 その入力端 はカウンタ回路 1 3の出力に接続され、各カウンタ回路 1 3から出力された カウント値 Cを一時的に保持する。各列に対応して設けられた複数のシフト レジスタ 7は直列に接続され、 その先端は、 図略のフレームメモリに接続さ れている。各シフトレジスタ 7に保持されたカウンタ値 C (画素データ）は、 シフトパルスに同期して所定のタイミングで順次、 フレームメモリに出力さ れる。 シフ トレジスタ 7には行単位で画素データが出力されるので、 フレー ムメモリには、 行単位で画素データが記憶される。 したがって、 全ての行に ついて画素データがフレームメモリに転送されると、 1フレーム分の画像デ ータが生成される。 さらに、 複数フレーム分の画像データが連続的に生成さ れることで動画像が得られる。 制御部 9は、 このエリアイメージセンサの制御中枢となるものであり、 上 記したように各スィツチング回路 2に対してァドレス線 3ごとに走査して 選択信号を出力する。 制御部 9は、 AZDコンバータ 6に対してクロック信 号おょぴタイミング信号を入力する。 また、 制御部 9は、 フォトダイオード 1から読み出された画素信号の比較対象となる基準電圧を、分圧回路 8を介 して AZDコンバータ 6のコンパレータ回路 1 2に入力する。
分圧回路 8は、 図 5に示すように、 増幅器 1 5と複数の抵抗 R 1〜R 8と によって構成されている。 分圧回路 8は、 基準電圧を分圧して各 A/Dコン パータ 6に入力するものである。
増幅器 1 5は、基準電圧を制御部 9から出力される設定信号に基づいて所 定の電圧値に増幅するものであり、抵抗 R 1〜R 8は、 増幅器 1 5の出力電 圧を分圧するものである。
なお、 図 5に示す分圧回路 8では、 説明の便宜上、 抵抗 R 1〜R 8および それらに接続された第 1ないし第 5 AZDコンバータ 6 A, 6 B, 6 C, 6 D, 6 Eの 5つの AZDコンバータしか記載されていないが、 実際は、 読出 線 4の数に応じた数の抵抗および A Z Dコンバータが設けられている。また、 5つの A/D'コンバータ 6 A, 6 B, 6 C, 6 D, 6 Eは、 画像読取領域 S の列方向に配列されたフォトダイォード 1に対応して読出線 4に接続され ており、 特に、 第 3 A/Dコンバータ 6 Cは、 画像読取領域 Sの中心を通る 縦方向の座標軸上に配列されているフォトダイォード 1に読出線 4を介し て接続されているとする。
また、 アドレス線 3は、 説明の便宜上、 図 6に示すように、 第 1ないし第 5アドレス線 3 A， 3 B, 3 C, 3 D, 3 Eの 5本のみ設けられているとし、 特に、 第 3アドレス線 3 Cは、 画像読取領域 Sの中心を通る行方向座標軸上 に配列されているフォトダイォード 1に接続されているとする。
本願発明は、 図 7に示すように、 画像読取領域 S内の原点 Oにおける受光 量を最大受光量 （1 0 0%) としたとき、 画像読取領域 S内の任意の点 Pの X座標に相当する X軸上の点 P Xにおける受光量の上記最大受光量に対す る比と、上記任意の点 Pの Y座標に相当する Y軸上の点 P yにおける受光量 の上記最大光量に対する比とを乗じたものとが、上記任意の点 Pにおける受 光量の上記最大受光量に対する比とほぼ等しいという知見に基づいてなさ れたものである。
すなわち、 画像読取領域 S内の任意の点 Pにおいて、 上記最大光量を受光 する画素と同等の出力値を得るためには、任意の点 Pについての X座標に相 当する X軸上の点 P Xにおける受光量の上記最大受光量に対する比の逆数 と、上記任意の点 Pについての Y座標に相当する Y軸上の点 P yにおける受 光量の上記最大受光量に対する比の逆数とを用い、それらを任意の点 Pにお ける画素の出力値に掛け合わせればよいことになる。
具体的には、図 7における点 P Xにおける受光量の原点 Oにおける受光量 (最大受光量） に対する比を 80%とし、 点 P yにおける受光量の原点 Oに おける受光量 （最大受光量） に対する比を 80%とすると、 点 Pにおける受 光量の上記最大受光量に対する比は 64%となる。 したがって、 点 Pにおけ る受光素子の出力値に対して、点 P Xにおける光量の原点 Oにおける最大光 量に対する比の逆数である （1 00Z80) と、 点 P yにおける光量の原点 Oにおける最大光量に対する比の逆数である （1 00/80) とを乗ずるよ うにすれば、 64 X (1 00/80) X (1 00/80) = 1 00となるこ とから、 上記点 Pにおける受光素子の出力値は、 原点 oにおける画素の出力 値と同等となるように補正されることになる。
そのため、 画像読取領域 sの所定点 （たとえば中心） を通る横方向の座標 軸 （図 7の X軸に相当） 上に位置する各点に対応する横方向補正係数と、 画 像読取領域 Sの中心を通る縦方向の座標軸 （図 7の Y軸に相当） 上に位置す る各点に対応する縦方向補正係数とを定めておき、画像読取領域 Sの各フォ トダイォード 1からの画素信号に対して、 当該フォトダイォード 1の横方向 座標 （X座標） に対応する横方向補正係数と、 当該フォトダイオード 1の縦 方向座標 （Y座標） に対応する縦方向補正係数とを乗ずるようにする。 ここで、 横方向捕正係数を、横方向座標軸上に配列されているフォトダイ オード 1の、画像読取領域 Sの中心に位置するフォトダイォード 1の受光量
(最大受光量） に対する比の逆数に基づいて定め、 横方向補正係数を、 横方 向座標軸上に配列されているフォトダイォード 1の受光量の、画像読取領域 Sの中心に位置するフォトダイオード 1の受光量 （最大受光量） に対する比 の逆数に基づいて定めておけば、画像読取領域 S内の各点におけるフォトダ ィォード 1からの画素信号のレベルを、上記最大受光量を受光するフォトダ ィォード 1からの画素信号とほぼ同等のレベルとなるように補正することが できる。
本実施形態においては、 一例として、 各 AZDコンバータ 6に対する基準 電圧を、上記横方向補正係数および縦方向補正係数に関連させて設定変更す ることにより、各フォトダイォードの出力値に上記横方向捕正係数および縦 方向補正係数を乗じたのと同等となるように構成しており、 以下、 上記構成 における作用を具体的に説明する。
まず、 図 7における Y軸方向 （縦方向） について AZDコンバータ 6に対 して基準電圧を設定する場合について説明すると、 制御部 9は、 スィッチン グ回路 2をオン動作させるための選択信号をァドレス線 3ごとに順次出力 する。 このとき、 制御部 9は、 ア ドレス線 3に選択信号を出力するごとに、 A/Dコンバータ 6に対して AZD方向補正係数に関連する値に応じて、異 なる値の基準電圧を設定する。
たとえば、図 6に示した第 3ァドレス線 3 Cに選択信号を出力するときの 基準電圧を正規の基準電圧 （1 0 0 %) とし、 制御部 9は、 第 1ァドレス線 3 Aに選択信号を出力するとき、 AZDコンバータ 6の基準電圧が、 正規の たとえば約 6 7 . 5 %の基準電圧になるように設定する。 すなわち、 制御部 9は、 基準電圧の振幅が正規の約 6 7 . 5 %になるように、 分圧回路 8の増 幅器 1 5に設定信号を入力する。 これにより、 増幅器 1 5は、 振幅が 0 . 6 7 5倍にされた基準電圧を AZDコンバータ 6に入力する。
次いで、 制御部 9は、 第 2ア ドレス線 3 Bに選択信号を出力するとき、 A /Dコンバータ 6の基準電圧が、 正規のたとえば約 9 0 . 0 %の基準電圧に なるように設定する。 制御部 9は、 第 3ア ドレス線 3 Cに選択信号を出力す るとき、 正規の基準電圧をそのまま出力する。 また、 制御部 9は、 第 4アド レス線 3 Dに選択信号を出力するとき、 A/ Dコンバータ 6の基準電圧が、 正規のたとえば約 9 0 . 0 %になるように設定する。 そして、 制御部 9は、 第 5ア ドレス線 3 Eに選択信号を出力するとき、 A/Dコンバータ 6の基準 電圧が、 正規のたとえば約 6 7 . 5 %の基準電圧になるように設定する。 なお、 上記した正規の基準電圧に対する各割合は、 ア ドレス線 3が 5本の 場合を想定して予め定められたものであり、実際のエリアイメージセンサで は、 ア ドレス線 3の数は上記の例より多く、 ア ドレス線 3の数に応じて異な る値となる。 本実施形態においては、 たとえば、 第 1ア ドレス線 3 Aに接続 されるフォトダイォード 1についての、縦方向座標上の点における光量の最 大光量に対する比が 6 7 . 5 %とされており、 この値が縦方向補正係数に関 連した値とされている。
このように、制御部 9が A/ Dコンバータ 6に対して基準電圧を設定する と、 A/ Dコンバータ 6におけるコンパレータ回路 1 2の他方の入力端子 1 2 bには、 図 8に示すように、 振幅が所定の割合で下げられた基準電圧が入 力されることになる。
通常、 コンパレータ回路 1 2の一方の入力端子 1 2 aには、 サンプル &ホ ールド回路 1 1によって保持されたフォトダイォード 1からの画素信号の 電圧値が入力される。 そして、 コンパレータ回路 1 2において、 基準電圧と この画素信号の電圧値とが比較され、基準電圧の値と画素信号の電圧値とが 一致したとき、 その一致信号がカウンタ回路 1 3に出力される。 これにより 、 カウンタ回路 1 3では、 カウント値 Cがカウントされる。 カウンタ回路 1 3の出力は、 シフトレジスタ 7に送られ、 フォトダイォード 1の正規の出力 値とされる。
上記のように、 コンパレータ回路 1 2に、 振幅が所定の割合で下げられた 基準電圧が入力されると、 同じ画素信号が入力された場合でも、 基準電圧の 値と画素信号の電圧値とが一致するタイミングが遅れることになる。そのた め、 カウンタ回路 1 3では、 カウント値 Cより大きいカウント値 C ' がカウ ントされることになり、 フォトダイオード 1の出力値が見かけ上、 増加する ことになる。
一方、 図 7における X軸方向 （横方向） について AZDコンバータ 6に対 して基準電圧を設定する場合について説明すると、 横方向においては、 各 A /Dコンバータ 6に与えられる基準電圧が、横方向補正係数に関連した値に 応じて、分圧回路 8の各抵抗 R 1〜R 8によって分圧されることにより異な るようにされる。 すなわち、 図 5に示したように、 第 1 A/Dコンバータ 6 Aには、第 1抵抗 R 1と第 2抵抗 R 2との抵抗比に基づいて分圧された基準 電圧が与えられる。具体的には、第 1抵抗 R 1と第 2抵抗 R 2との抵抗比は、 たとえば 6 7 5 ： 3 2 5とされているため、 正規の基準電圧の 6 7 . 5 %の 電圧が基準電圧として第 1 AZDコンバータ 6 Aに入力される。
また、 第 2 AZDコンバータ 6 Bには、 第 3抵抗 R 3と第 4抵抗 R 4との 抵抗比がたとえば 9 ： 1とされているため、 正規の基準電圧の 9 0 %の電圧 が基準電圧として入力される。 そして、 第 3 A/Dコンバータ 6 Cには、 抵 抗が接続されていないため、増幅器 1 5で増幅された基準電圧がそのまま入 力される。 また、 第 4 A/Dコンバータ 6 Dには、 第 5抵抗 R 5と第 6抵抗 R 6との抵抗比がたとえば 9 ： 1とされているため、 正規の基準電圧の 9 0 %の電圧が基準電圧として入力される。 さらに、 第 5 AZDコンバータ 6 Eには、 第 7抵抗 R 7と第 8抵抗 R 8との抵抗比がたとえば 6 7 5 : 3 2 5 とされているため、 正規の基準電圧の 6 7 . 5 %の電圧が基準電圧として入 力される。
なお、 上記した抵抗の分圧比による正規の基準電圧の各割合は、 読出線 4 が 5本の場合を想定して予め定められた値であり、実際のィメージセンサで は、 読出線 4の数は上記の例より多く、 読出線 4の数に応じて異なる値とな る。 本実施形態においては、 たとえば、 第 1 AZDコンバータ 6 Aに接続さ れるフォトダイォード 1についての、横方向座標軸上の点における受光量の 最大受光量に対する比が 6 7 . 5 %とされており、 この値が横方向補正係数 に関連した値とされている。 したがって、 第 1アドレス線 3 Aに接続され、 かつ第 1 A/Dコンバータ 6 Aに接続されるフォトダイォード 1について の、画像読取領域 S内の点における受光量の最大受光量に対する比は、 6 7· ' 5 X 67. 5で求められ、 約 45. 5%となる。
縦方向について AZDコンバータ 6の基準電圧が設定された場合に、振幅 が下げられた基準電圧 （図 8参照） は、 上記のように、 分圧回路 8によって 、 第 1、 第 2、 第 4およぴ第 5 A/Dコンバータ 6 A, 6 B, 6D, 6 Eに 与えられる基準電圧が所定の割合で下げられることにより、図 9に示すよう に、 さらにその振幅が下げられる。 そのため、 たとえば第 1 A/Dコンパ一 タ 6 Aのコンパレータ回路 1 2では、 さらにその振幅が下げられた基準電圧 と画素信号とが比較されることになる。
そして、 そのときの一致信号がカウンタ回路 1 3に出力され、 カウンタ回 路 1 3は、カウント値 C' より高い値のカウント値 C" をシフトレジスタ 7 に出力する。このカウンタ回路 1 3の出力は、シフトレジスタ Ίに送られて、 フォトダイォード 1の正規の出力値とされるが、 カウント値 C〃 は、 上記し たカウント値 C' より高い値であるため、 フォトダイオード 1の出力値は、 見かけ上、 さらに増加されることになる。
ここで、 基準電圧の振幅が所定の割合で下げられると、 カウンタ回路 1 3 においてカウントされるカウント値 （フォトダイオード 1の出力値） は増加 するが、 この場合、 カウント値が増加する割合は、 A/Dコンバータ 6に対 して設定した基準電圧の割合に対して、 ちょうど逆数の関係にある。
図 1 0は、基準電圧の振幅の変化に対するカウント値の変化を示す図であ る。 なお、 この図では、 説明の便宜上、 基準電圧としては、 略のこぎり状波 形の傾斜部分のみを示し、 その部分のカウント範囲は 「1」 〜 「1 0」 に設 定している。 ここで、 仮に基準電圧が 80%の割合でその振幅が下げられた 場合を想定すると、 カウント値は、 たとえば 「4」 から 「5」 の 1. 25倍 になっており、 ちょうど正規の基準電圧に対する割合の逆数である （1 00 /80) と一致する。 つまり、画像読取領域 s内の任意のフォトダイォード 1の最終出力値を最 大受光量のフォトダイォードの出力値と同等としょうとする場合、当該フォ トダイォード 1の横方向座標に相当する横方向座標軸上のフォトダイォ一 ド 1の受光量の上記最大受光量に対する比と、当該フォトダイオード 1の縦 方向座標に相当する縦方向座標上のフォトダイオード 1の受光量の上記最大 受光量に対する比とを、 A/Dコンバータ 6に対して基準電圧の割合として それぞれ設定すればよいことになる。
換言すれば、 A/Dコンバータ 6に対して上記比を基準電圧の割合として 設定することは、任意のフォトダイオード 1の出力値に対して、 当該フォト ダイォード 1の横方向座標に相当する横方向座標軸上の点における受光量 の上記最大受光量に対する比の逆数 （横方向捕正係数） と、 当該フォトダイ ォ一ド 1の縦方向座標に相当する縦方向座標軸上の点における受光量の上 記最大受光量に対する比の逆数（縦方向補正係数）とを乗ずることに相当し、 これにより、 当該フォトダイォード 1の出力値を捕正することができる。 たとえば、 図 1 1に示すように、 5行 5列にわたって配列された各フォト ダイオード 1のうち、第 1行第 1列において配列されたフォトダイォード 1 について、当該フォトダイオード 1の横方向座標に相当する横方向座標軸上 の点における受光量の上記最大受光量に対する比は、 6 7. 5%であり、 ま た、当該フォトダイオード 1の縦方向座標に相当する縦方向座標軸上の点に おける受光量の最大受光量に対する比は、 6 7. 5 %であるため、 第 1行第 1列において配列されたフォトダイォード 1が位置する点の受光量の最大 受光量に対する比は、 上述したように約 4 5. 5 %となる。
そのため、第 1行第 1列において配列されたフォトダイォード 1が位置す る点の受光量に対して、当該フォトダイォード 1の横方向座標に相当する横 方向座標軸上の点における受光量の最大受光量に対する比の逆数である （1 0 0/6 7. 5) と、 当該フォトダイオード 1の横方向座標に相当する横方 向座標軸上の点における受光量の最大受光量に対する比の逆数である （1 0 0/6 7. 5) とを乗ずると、 4 5. 5 X (1 0 0/6 7. 5) X ( 1 0 0 / 6 7 . 5 ) = 1 0 0となることから、 最大受光量のフォトダイオード 1の 出力値と同等となるように、当該フォトダイオード 1の出力値を補正するこ とができる。
従来では、画像読取領域 S内の全てのフォトダイォード 1あるいは一つの 象限にあるフォトダイォード 1の出力値に対してそれぞれ補正値をもたせ ることがあつたが、 本実施形態では、 横方向座標軸上に位置する各点および 縦方向座標軸上に位置する各点についての補正係数を持たせておくだけで、 画像読取領域 S内の任意のフォトダイォード 1の出力値を容易に補正する ことができるので、 メモリ容量を著しく低減させることができる。 また、 N Dフィルタを用いた場合のように、イメージセンサとしての全体としての出 力が低下するということもない。
なお、 分圧回路 8の構成は、 図 5に示した回路構成に代えて、 図 1 2に示 すように、各 A/Dコンバータ 6 A〜 6 Dのコンパレータ回路 1 2に与えら れる基準電圧が抵抗 R 1 ：!〜 R 1 6によって直列的に分圧される回路構成 であってもよい。
すなわち、 第 3 A/Dコンバータ 6 Cは、 増幅器 1 5に直接的に接続され ており、第 2 AZDコンバータ 6 Bは、 抵抗 R 1 3を介して増幅器 1 5に接 続されている。 また、 第 1 A/Dコンバータ 6 Aは、 抵抗 R 1 2， R 1 3 を介して増幅器 1 5に接続されており、 第 4 AZDコンバータ 6 Dは、 抵抗 R 1 4を介して増幅器 1 5に接続されている。 そして、 第 5 AZDコンパ一 タ 6 Eは、 抵抗 R 1 4 , R 1 5を介して増幅器 1 5に接続されている。 抵抗 R l 1は、 一端が抵抗 R 1 2に接続され、 他端が所定電位 V。に接続されて いる。 また、 抵抗 R 1 6は、 一端が抵抗 R 1 5に接続され、 他端が所定電位 V。に接続されている。
この構成により、 各 A/Dコンバータ 6 A, 6 B , 6 C， 6 D , 6 Eに与 えられる基準電圧は、横方向補正係数に関連した値に応じて、 各抵抗 R l 1 〜R 1 6の値によって異なるようにされる。 具体的には、 第 3 AZDコンパ ータ 6 Cには、 基準電圧がそのまま入力され、 第 2および第 4 AZDコンパ ータ 6 B, 6Dには、 正規の基準電圧のたとえば 90%の電圧が基準電圧と して入力される。 また、 第 1および第 5 A/Dコンバータ 6 A, 6 Eには、 正規の基準電圧のたとえば 67. 5%の電圧が基準電圧として入力される。 したがって、 この回路構成により、 図 5に示した回路構成と同様の作用効果 を奏する。
また、 これらの分圧回路 8を設けることに代えて、 図 1 3に示すように、 各 AZDコンバータ 6 A〜 6 Dのカウンタ回路 1 3におけるカウント範囲
(カウント加算値） が A/Dコンバータ 6 A〜6 Dごとに、 横方向補正係数 に関連した値に応じて、 異なるように設定されるようにしてもよレ、。
すなわち、 上記実施形態では、 カウンタ回路 13は、 「0」 〜 「1 023 」 の間でカウントされたが、 この 「0」 〜 「1023」 の間でカウントする カウンタ回路 1 3は、 第 3 A/Dコンバータ 6 Cのカウンタ回路のみとし、 第 2およぴ第 4 AZDコンバータ 6 B, 6 Dの各カウンタ回路 13は、 たと えば 「0」 〜 「1 1 38」 の間でカウントされ、 第 1および第 5 AZDコン バータ 6 A, 6 Eの各カウンタ回路 13は、 たとえば 「0」 〜 「1 51 7」 の間でカウントされるようにする。 このようなカウント範囲の設定変更は、 カウンタ回路 1 3に入力されるクロック周波数を変更することにより容易 に可能である。
なお、 上記した 「1 1 38」 や 「151 7」 といったカウント範囲を示す 値は、 読出線 4が 5本の場合を想定して予め定められた値である。
図 8に示したように、列方向に配列されたフォトダイォード 1の出力値を 行ごとに補正するときに、 カウンタ回路 1 3では、 コンパレータ回路 1 2か ら出力される一致信号によって、カウント値 C' がカウントされる。そして、 各 A/Dコンバータ 6 A〜6 Dのカウンタ回路 1 3におけるカウント範囲 をそれぞれ異なるように設定しておけば、カウント範囲を広く したカウンタ 回路 1 3の方が、 大きな値をカウントすることができる。 したがって、 フォ トダイオード 1の出力値は、 見かけ上、 増加されることになる。
これにより、分圧回路 8を設けた回路構成と同様の作用効果を奏すること ができるとともに、 分圧回路 8を省略することができる結果、 部品コストを 一層削減することができる。
また、 上述した補正方法は、 エリアイメージセンサに D S Pを内蔵させた 場合にも適用させることができる。
すなわち、 従来、 D S Pを用いる方法では、 図 1 4に示すように、 全ての フォトダイォード 1によって読み出された全ての出力値に対して、フォトダ ィォード 1が位置する点における受光量の最大受光量に対する比の逆数を 補正値としてメモリ 3 0から読み出し、乗算器 3 1によって乗算することに より、 画像読取領域 Sにおける光量がほぼ均一になるようにされていた。 こ の方法では、全てのフォトダイォード 1に対してそれぞれ補正値を有しなけ ればならない結果、 メモリの容量が増大していた。
本実施形態では、 図 1 5に示すように、 画像読取領域 Sの中心を通る横方 向座標軸上の各点に対応する横方向補正係数と、画像読取領域 Sの中心を通 る縦方向座標軸上の各点に対応する縦方向補正係数とをそれぞれメモリ 2 1に記憶させておく。
そして、 フォトダイオード 1の実際の出力値に対して、 当該フォトダイォ 一ド 1の横方向座標に対応する縦方向補正係数を乗算器 2 2によつて乗算 し、当該フォトダイオード 1の縦方向座標に対応する縦方向補正係数を乗算 器 2 3によって乗算する。
このようにすれば、 上記横方向補正係数と、 縦方向補正係数とだけを記憶 しておけばよいので、全てのフォトダイォード 1に対してそれぞれ補正値を 有する場合に比べ、 メモリ容量を大幅に低減することができ、 ひいては、 部 品コストの削減化を図ることができる。 しかも、 この方法によれば、 画素数 が増えれば増えるほどより大きな効果を発揮する。
なお、 捕正係数を乗算させる方法としては、 図 1 6に示すように、 あらか じめ、 フォトダイオード 1の横方向座標に対応する横方向補正係数と、 縦方 向座標に対応する縦方向補正係数とを乗算器 2 4によって乗算しておき、そ の乗算結果をフォトダイオード 1の実際の出力値に乗算器 2 5によって乗 算させる方法であってもよい。
また、 上記横方向補正係数および縦方向補正係数は、 予め間引きしたデー タとして記憶されていてもよい。 すなわち、 メモリには、 複数の列ごとに 1 つの補正係数を記憶させるとともに、複数の行ごとに 1つの補正係数を記憶 させておく。 これによれば、 メモリ容量をさらに低減させることができる。 さて、 上記第 1実施形態は、 撮像面に結像される被写体光像の光量の不均 一に基づく撮像画像の画質劣化を改善するものであつたが、 次に、 行毎に時 間差を設けて露光動作を行うことによって生じる画像歪を改善する第 2実 施形態について説明する。
第 2実施形態に係る C MO S型エリアイメージセンサは、上述した第 1実 施形態に係る C MO S型エリアイメージセンサに対して各画素の構成が相 違し、 この構成の相違に基づき露光の制御方法が相違する。
従って、 以下の説明では、 第 2実施形態に係る M O S型エリアイメージセ ンサの画素の構成と露光制御について説明する。 '
図 1 7は、第 2実施形態に係る C MO S型エリアイメージセンサの 1画素 分の構成を示す回路図である。
第 2実施形態に係る C MO S型エリアイメージセンサの各画素もフォト ダイォード 1 0とこれに接続されたスィツチング回路 2 0とで構成されて いる。 フォ 1、ダイォード 1 0は、 上述した第 1実施形態に係るエリアィメー ジセンサのフォトダイオード 1に相当している。
スィツチング回路 2 0は、 トランスファ トランジスタ T R t、 キャパシタ C、 リセット用トランジスタ T R r、 増幅用トランジスタ T R a及び選択用 トランジスタ T R sによって構成されている。 選択用トランジスタ T R s、 リセット用トランジスタ T R r及ぴ増幅用トランジスタ T R aは、 それぞれ 上述した第 1実施形態に係るェリァイメージセンサのスィツチング回路 2 を構成する選択用トランジスタ 2 a、 リセット用トランジスタ 2 c及び増幅 用トランジスタ 2 bに相当している。 キャパシタ Cは、 露光動作によりフォ ト トランジスタ 1 0に蓄積された電荷を一時保存するものである。 また、 ト ランスファ トランジスタ T R tは、 フォト トランジスタ 1 0の蓄積電荷のキ ャパシタ Cへの転送を制御するスィツチング素子である。
フォトダイォード 1 0は、 出力端としてのカソードがトランスファ トラン ジスタ T R tのソース (入力端) に接続され、 アノードが接地されている。 トランスファ トランジスタ T R tは、 Nチャネル接合型の F E T (Field Effect Transistor ) からなり、 出力端としてのドレインがキャパシタ Cの 主電極に接続され、 ゲートが転送制御線 Tに接続されている。 転送制御線 T は、 トランスファ トランジスタ T R tのオン/オフを制御する制御信号を入 力するための信号線で、 アドレス線 3と同様に、 各行に配列された複数の画 素に対応して複数本設けられ、 それぞれ制御部 9に接続されている。
キャパシタ Cの主電極は、 リセッ ト用トランジスタ T R rのソース （入力 端） と増幅用トランジスタ T R aのゲートとの接続点 P 1に接続され、 キヤ パシタ Cの他方の電極は接地されている。 リセット用トランジスタ T R rは 、 Nチャネル接合型の F E Tからなり、 ゲートがリセット線 Rに接続されて いる。 増幅用トランジスタ T R aは、 Pチャネル接合型の F E Tからなり、 ドレインがバイアス線 Bに接続され、 出力端としてのソースが選択用トラン ジスタ T R sのドレインに接続されている。 選択用トランジスタ T R sは、 Pチャネル接合型の F E Tからなり、 出力端としてのソースが信号線 Lに接 続され、 ゲートがアドレス線 Aに接続されている。
トランスファ トランジスタ T R tは、転送制御線 Tを通じて制御部 9から 制御信号 （以下、 転送信号という。 ） が入力されると、 オンになり、 フォト ダイオード 1 0に蓄積された電荷をキャパシタ Cに転送する。 従って、 露光 は、 トランスファ トランジスタ T R tがオンからオフにされた時点で開始さ れ （露光開始時点） 、 次にトランスファ トランジスタ T R tがオフからオン にされると （露光終了時点） 、 それまでにフォトダイオード 1 0に蓄えられ た電荷がすべてキャパシタ Cに転送されることで実現される。
リセット用トランジスタ T R rは、 リセット線 Rを通じて制御部 9からリ セッ ト信号が入力され、 オフにされている間、 接続点 P 1から増幅用トラン ジスタ T R aへの画素信号の移動を自由とする。 逆に、 リセット用トラ スタ T R rをオンにすると、 キャパシタ Cに蓄積された電荷は接続点 P 1及 ぴリセッ ト用トランジスタ T R rを通って外部に放出される。 すなわち、 リ セット用トランジスタ T R rをオンにすると、 キャパシタ Cの残留電荷が回 路外に放出 （リセッ ト） され、 フォトダイオード 1 0からキャパシタ Cへの 蓄積電荷 （露光動作によって蓄積された電荷） の転送を可能にする。
增幅用トランジスタ T R aは、 ソースフォロワとして機能する。 増幅用ト ランジスタ T R aは、 ゲートに入力された画素信号 （キャパシタ Cの電圧） を增幅し、増幅後の画素信号をスィツチングトランジスタ T R sへと出力す る。 選択用トランジスタ T R sは、 アドレス線 Aを通じて制御部 9から選択 信号が入力されると、 オンになり、 増幅用トランジスタ T R aを動作させる 。 すなわち、 選択用トランジスタ T R sがオンになると、 増幅用トランジス タ T R aから増幅後の画素信号が出力され、選択用トランジスタ T R sを介 して信号線 Lに出力される。 この画素信号は、 信号線 Lを通じて AZDコン バータ 6に入力される。
A/Dコンバータ 6は、 上述したように、 選択信号 （水平同期信号） に同 期してアナログ信号としての画素信号をディジタルの画素データに変換し て出力する。選択用トランジスタ T R sは、選択信号に同期してオンになり、 増幅用トランジスタ T R aから出力される画素信号（キャパシタ Cに蓄積さ れた電荷に基づく画素信号を増幅した信号） を信号線 Lを介して A/ Dコン バータ 6に入力するので、 A/Dコンバータ 6の A/ D変換動作は、 各行で 画素信号が読み出される毎に行われる。 そして、 行毎に A/Dコンバータ 6 で生成された画素データは、 シフ トレジスタ 7を介して順次、 フレームメモ リに転送される。
制御部 9は、 上述したように、 各アドレス線 3への選択信号の出力、 各リ セット線 Rへのリセット信号の出力、各転送制御線 Tへの転送信号の出力を 制御する。 制御部 9は、 垂直同期信号及び水平同期信号に基づいて選択信号 、 リセット信号及び転送信号の出力タイミングを制御する。 選択信号は、 画素信号を読み出す行を選択する信号で、 水平同期信号に同 期して最上行から最下行に順番に出力される。選択信号が出力された行に配 列されている複数の画素は、同時に選択用トランジスタ T R sがオンになり、 画素信号が信号線 Lを介して AZDコンバータ 6に出力される。
リセット信号は、キャパシタ Cの残留している電荷を放出するための信号 で、 例えば Hレベルのパルス信号である。 転送信号は、 フォトダイオード 1 0の蓄積電荷のキャパシタ Cへの転送を制御する信号で、実質的にフォトダ ィオード 1 0の露光動作を制御する信号である。転送制御線 Tに Hレベルの 転送信号が出力されると、その転送制御線 Tに対応する行に配列されている 複数の画素は、 同時にトランスファトランジスタ T R sがオンになり、 フォ トダイォード 1 0の露光動作によって蓄積された電荷がキャパシタ Cに転 送される。 その後、 転送制御線 Tに Lレベルの転送信号が出力されると、 そ の転送制御線 Tに対応する行に配列されている複数の画素は、同時にトラン スフアトランジスタ T R sがオフになり、転送信号が Hレベルから Lレベル に反転したタイミングで、 フォトダイオード 1 0からキャパシタ Cへの電荷 転送が禁止され、 露光が開始さ; ίχる。
露光動作によってフォトダイォード 1 0に蓄積された電荷は、キャパシタ Cをリセットした後に当該キャパシタ Cに転送されるため、転送信号はリセ ット信号と同時若しくはその後に出力される。
第 2実施形態に係る C M O S型エリアイメージセンサでは、 フォトダイォ 一ド 1 0に蓄積された電荷をキャパシタ Cに転送して一時保存するように しているので、 フォトダイォード 1 0の露光動作と蓄積電荷の読出動作とを 分離することができるようになっている。
上述した従来の C M O S型ェリアイメージセンサや第 1実施形態に係る C M〇 S型ェリアィメージセンサは、露光終了時に直ちにフォトダイォード 1 0の蓄積電荷が読み出され、それと同時に次の露光動作が開始されるよう に構成されているため、全画素の露光開始 Z終了タイミングを同時にすると
、 各信号線 Lに、 対応する列に縦方向に配列された複数の画素から同時に画 素信号が出力され、 これらの画素信号が混合されて AZ Dコンバータ 6に入 力されることになるので、行単位で画素の露光開始 Z終了タイミングをずら せる必要があった。 この結果、 撮像画面は行単位で露光時刻がずれ、 高速移 動している被写体の場合、 画像歪が生じることとなっていた。
第 2実施形態に係る C M O S型エリアイメージセンサでは、フォトダイォ ード 1 0の露光動作と蓄積電荷の読出動作とが分離できるので、全画素の露 光動作を同時に制御するとともに、蓄積電荷の読出動作の際に行単位でタイ ミングをずらせば、従来と同様に全画素の受光信号を正常に読み出すことが できるようになっている。
次に、第 2実施形態に係る C MO S型エリアイメージセンサの露光動作に ついて説明する。
図 1 8ないし図 2 0は、動画像入力時の動作タイミングを示すタイムチヤ 一トである。 特に、 図 1 8は、 従来と同様に 1行ずつ露光タイミングをずら したノーマル入力モード、 図 1 9は、 全画素同一の露光タイミングで比較的 短い露光時間としたグローバルシャツタ入力モード、 図 2 0は、 全画素同一 の露光タイミングで比較的長い露光時間としたグロ' ^パルシャッタ入力モ 一ドを示している。各図には、 2本のァドレス線 A 2 , A 3に対応した第 2， 第 3行目に係る動作タイミングを示す。 このような動作タイミングは、 他の 行でも同様に適用される。 なお、 図 1 8のノーマル入力モードは、 あくまで も比較参考例にすぎず、 実際にはそのような動作モ一ドは採用されない。 ノ一マル入力モードでは、 図 1 8に示すように、 制御部 9は、 垂直同期信 号が入力されてから次の垂直同期信号が入力されるまでを 1サイクルとし、 この 1サイクルの間に水平同期信号に同期して各ァドレス線 A 1〜A 6の 選択走查順を示すァドレス値をァドレスカウンタに書き込む。 この垂直同期 信号の 1サイクルが画像データの 1フレーム分に相当する。 また、 水平同期 信号の 1サイクルが 1行分の信号処理時間に相当する。
たとえば、 制御部 9がア ドレスカウンタからアドレス値 「A 2」 を読み出 して再びアドレス値 「A 2」 を読み出すまでは、 第 2行目のフォ トダイォー ド 1 0 , …が露光状態 （チャージ中） にある。 また、 アドレスカウンタから ァドレス値「A 3」を読み出して再ぴァドレス値「A 3」を読み出すまでは、 第 3行目のフォトダイオード 1 0， …が露光状態にある。 これらの露光によ る第 2， 第 3行目の画素信号は、 第 1フレーム （1 F ) の一部をなす。 そして、 制御部 9は、 アドレス値 「A 2」 を読み出した時点で第 2行目の 転送制御線 T.に転送信号を出力する。 また、制御部 9は、 アドレス値「A 3」 を読み出した時点で第 3行目の転送制御線 Tに転送信号を出力する。 これに より、 第 2行目では、 フォトダイォード 1 0の画素信号がトランスファトラ ンジスタ T R tを通じてキャパシタ Cに転送され、 さらに水平同期信号の 1 サイクル分遅れて第 3行目でも、同様にしてフォトダイォード 1 0の画素信 号がキャパシタ Cに転送される。
このとき、 各行においては、 転送信号の送出タイミング （トランスファト ランジスタ T R tがオンするタイミング）に合わせてリセッ 1、線 R上のリセ ット信号が Lレベルとされる。 また、 各行においてリセット信号が Lレベル になった直後には、 各アドレス線 A 2， A 3に Hレベルの選択信号が出力さ れる。その結果、各行では、画素信号がキャパシタ Cに蓄えられ（チャージ）、 その直後、 画素信号は、 選択信号の送出タイミング （選択用トランジスタ T R sがオンするタイミング）で増幅用トランジスタ T R aに入力されること で増幅され、 さらに増幅後の画素信号が選択用トランジスタ T R s及び信号 線 Lを介して A/ Dコンバータ 6に出力される。
そして、 AZ Dコンバータ 6によって水平同期信号の 1サイクル時間内に 画素信号がディジタルの画像データに変換される。 さらに、 その画像データ は、同一サイクル時間内にシフトレジスタ 7によって 1行分のシリアルデー タとしてフレームメモリに出力される。 このような一連の動作を行単位、 さ らにはフレーム単位で繰り返し行うことにより、複数フレーム分の連続した 画像データ、 すなわち動画像が得られる。
ところで、 ノーマル入力モードでは、 図 1 8からも明らかなように、 水平 同期信号に同期して各行に配列された複数の画素が順番に露光が開始され るので、 露光開始タイミングが行ごとに異なる。 その結果、 露光時間は同一 であるが、行毎に露光時刻の異なる画素信号によってフレーム画像が構成さ · れるため、 被写体が移動している場合は、 当該フレーム画像に歪みが生じて しまう。 そのため、 実際には、 以下に説明するグローバルシャツタ入力モー ドを採用している。
まず、短時間露光方式のグローバルシャツタ入力モードについて説明する。 図 1 9に示すように、短時間露光方式のグローバルシャッタ入力モードで は、 制御部 9は、 トリガ信号の入力に応じて全行同時にリセット線 R , …上 に Hレベルの全リセット信号を一瞬送出する。 それと同時に、 制御部 9は、 全行の転送制御線 T , …上にも一瞬 Hレベルに上昇するパルス信号からなる 全転送信号を送出する （タイミング a参照） 。 すると、 全画素において、 フ ォトダイォード 1 0， …およびキャパシタ c， …に残留した電荷がリセット 用トランジスタ T R r ,…を通じて外部に放出され、フォトダイオード 1 0 , …およびキャパシタ C , …がリセットされ、 露光が開始される。
その後、制御部 9は、垂直同期信号が入力される直前（タイミング b参照） に Hレベルの全転送信号を一瞬再送出する。 これにより、 トランスファトラ ンジスタ T R tが短時間 （タイミング aからタイミング bの時間） にわたり オフとされ、 その間に全画素のフォトダイオード 1 0， …が同時に露光状態 とされる。 そして、 全画素では、 全転送信号の再送出時点 （タイミング b ) でフォトダイォード 1 0 , …からトランスファ トランジスタ T R tを通じて キャパシタ C , …に受光量に応じて蓄積された電荷が転送され （図 1 8の A 2， A 3のキャパシタチャージ参照） 、 これらのキャパシタ C， …にその蓄 積電荷が一時的に蓄えられた状態とされる。
その後、 制御部 9は、 水平同期信号に同期して 1行ごとにアドレス線 Aに 選択信号を送出する （図 1 9の水平同期信号と A 2， A 3のアドレス選択信 号参照） 。 すると、 各行に配列された複数の画素では、 キャパシタ Cに蓄積 された全画素同時露光による電荷に基づく画素信号が増幅用トランジスタ T R aにより増幅され、選択用トランジスタ T R sを通じて信号線 L上に出 力される。 その後、 各行の画素信号は、 AZDコンバータ 6によりディジタ ル信号に変換された後 （図 1 9の AZD変換参照） 、 シフトレジスタ 7を介 してフレームメモリに転送される。 そして、 この動作を全ての行について行 うことによりフレームメモリに 1フレーム分の画像データが記憶される。更 に、 この 1フレームごとの画像データの生成を繰り返すことにより動画像の 画像データが得られる。
要するに、 短時間露光方式のグローバルシャツタ入力モードでは、 図 1 9 からも明らかなように、比較的短い露光時間で全画素同時に露光動作が行わ れ、その直後にフォトダイォード 1 0に蓄積電荷はー且キャパシタ Cに転送 してフォトダイオード 1 0を露光可能状態にする一方、キャパシタ Cに一時 保存された蓄積電荷は、 水平同期信号に同期して行単位で順次読み出され、
AZDコンバータ 6でディジタル信告の画像データに変換された後、シフト レジスタ 7を介してフレームメモリに記憶される。 従って、 被写体が移動体 であっても画像歪のない撮像画像を得ることができる。
次に、長時間露光方式のグローバルシャツタ入力モードについて説明する。 図 2 0に示すように、長時間露光方式のグローバルシャッタ入力モードで は、 制御部 9は、 垂直同期信号が入力される直前 （タイミング a参照） に、 同時に全てのリセット線 R , …および転送制御線 T , …のそれぞれに Hレべ ルの全リセット信号と全転送信号とを一瞬送出する。 すると、 全画素におい て、 フォトダイオード 1 0 , …およびキャパシタ C , …に蓄えられた電荷が リセッ ト用トランジスタ T R r， …を通じて外部に放出され、 フォ トダイォ ード 1 0， …およびキャパシタ C , …がリセットされ、 露光が開始される。 ' その後、 制御部 9は、 次の垂直同期信号が入力される直前 （図 2 0では表 れていない） になるまで全リセット信号おょぴ全転送信号を送出することは ない。 これにより、 トランスファ トランジスタ T R tが垂直同期信号の周期 に相当する長い時間 （ 1フレーム分の画像データの取込時間に相当） にわた つてオフとされ、 その間に全画素のフォトダイオード 1 0 , …が同時に露光 状態とされる。 また、 制御部 9は、 全画素で露光動作を行わせている間に、 水平同期信号 に同期して 1行ごとにァドレス線 Aに選択信号を送出する （図 2 0の水平同 期信号と A 2， A 3のアドレス選択信号参照） 。 各行に配列された複数の画 素では、キャパシタ Cに蓄積された前回の全画素同時露光による電荷に基づ く画素信号が増幅用トランジスタ T R aにより増幅され、選択用トランジス タ T R sを通じて信号線 L上に出力される。 その後、 各行の画素信号は、 A ZDコンバータ 6によりディジタル信号に変換された後（図 2 0の AZD変 換参照）、シフトレジスタ 7を介してフレームメモリに転送される。そして、 この動作を全ての行について行うことによりフレームメモリに 1フレーム 分の画像データが記憶される。
すなわち、長時間露光方式のグローバルシャツタ入力モードでは、 全画素 で同時に垂直同期信号の周期に相当する時間の露光を行なっている間に、前 の全画素同時露光で得られた受光量に応じた電荷を、各画素のキャパシタ c から行単位で順次、 A/Dコンバータ 6読み出し、 ディジタルの画像データ に変換した後、 シフトレジスタ 7を介してフレームメモリに記憶する。 従つ て、 長時間露光方式のグローバルシャツタ入力モードでは、 被写体が移動体 であっても画像歪がなく、 しかも明るさの点でも十分な撮像画像を得ること ができる。
従来の C MO S型ェリアィメージセンサでは、行単位で露光開始タイミン グをずらせて各画素の露光動作を制御しているので、画像歪を抑制するべく 各行の時間的ずれをできるだけ小さくするために、 水平同期信号の周波数 (ク口ック周波数） を高めて A/D変換などをより高速化することもある。 し力 し、 そうすると、 AZDコンバータ 6などの消費電力が增大するという 不都合が生じるが、第 2実施形態に係る C MO S型エリアイメージセンサで は、 全画素の露光動作を同時に行うことができるので、 クロック周波数を高 める必要がなく、 消費電力が増大するという不都合も生じない。
次に、第 2実施形態に係る C MO S型ェリアィメージセンサの変形例につ いて説明する。 なお、 第 2実施形態と同様の点については、 同一符号を付し てその説明を省略する。
図 2 1は、第 2実施形態に係る C M O S型エリアイメージセンサの変形例 の 1画素分の構成を示す回路図である。
この変形例では、 フォトダイオード 1 0と接続点 P 1との間に、 トランス ファ トランジスタ T R tの出力端 （ドレイン) とキャパシタ Cの主電極とを 接続した組を 2組設けている。 すなわち、 フォトダイオード 1 0の蓄積電荷 を一時的に保存するキャパシタを二段構成としている。
図 2 1に仮想線で囲むプロック K 1， K 2で示すように、 フォ トダイォー ド 1 0に近いブロック K 1を第 1組、 遠いプロック K 2を第 2組とすると、 第 1組のトランスファ トランジスタ T R t 1のソースは、 フォトダイォード 1 0の力ソードに接続され、 ドレインは第 2組のトランスファ トランジスタ T R t 2のソース及びキャパシタ C 1の主電極に接続され、 ゲートは第 1転 送制御線 T 1に接続されている。 また、 第 2組のトランスファ トランジスタ T R t 2のドレインは接続点 P 1に接続され、ゲートは第 2転送制御線 T 2 に接続されている。
また、第 2組のキャパシタに対するリセット用トランジスタとは別にフォ トダイォード 1 0に対するリセット用トランジスタを設けている。後者を第 1 リセッ ト用トランジスタ T R t 1とし、前者を第 2 リセッ ト用トランジス タ T R t 2とすると、第 1 リセッ ト用トランジスタ T R t 1のソースはフォ トダイオード 1 0の出力端 （力ソード） が接続され、 ゲートは第 1のリセッ ト線 R 1に接続されている。 また、 第 2リセット用トランジスタ T R t 2の ソースは接続点 P 1に接続され、ゲートは第 2のリセッ ト線 R 2に接続され ている。
次に、 C MO S型ェリァイメージセンサの変形例の露光動作について説明 する。
図 2 2は、変形例の動画像入力時の動作タイミングを示すタイムチヤ一ト である。 このタイムチャートは、 グローバ シャツタ入力モードにおけるタ ィムチャートである。 また、 2本のア ドレス線 Α 2 , A 3に対応した第 2 , 第 3行目に係る動作タイミングを示す。 このような動作タイミングは、 他の 行でも同様に適用される。
この変形例他によるグローバルシャツタ入力モードでは、 制御部 9は、 図 1 9に示すタイミングと同じタイミングとした上で全行同時に第 1 リセッ ト線 R 1上に Hレベルの第 1 リセッ ト信号を一瞬送出する。 それと同時に、 制御部 9は、全行にわたる第 1転送制御線 T 1上にも Hレベルの第 1転送信 号を一瞬送出する。 すると、 全画素のフォトダイオード 1 0 , …で同時に露 光が開始される （タイミング a， b参照） 。
その後、 制御部 9は、 垂直同期信号を入力する直前に Hレベルの第 1転送 信号を一瞬再送出する （タイミング c， d参照） ） 。 これにより、 第 1組の トランスファ トランジスタ T R t 1が短時間にわたりオフとされ、その間に 全画素のフォトダイオード 1 0， …が同時に露光状態とされる。 そして、 全 画素では、 第 1転送信号の再送出時点 （タイミング d参照） でフォ トダ ィォード 1 0 , …から第 1組のトランスファ トランジスタ T R t 1を通じて 同組のキャパシタ C 1，…に画素信号が転送され、これらのキャパシタ C 1， …に画素信号が一時的に蓄えられた状態とされる。
その後、 制御部 9は、 たとえばア ドレスカウンタからアドレス値 「A 2」 を読み出した時点で第 2行目の第 2転送制御線 T 2に第 2転送信号を出力 する。 また、 制御部 9は、 ア ドレスカウンタからアドレス値 「A 3」 を読み 出した時点で第 3行目の第 2転送制御線 T 2に第 2転送信号を送り出す。 こ れにより、 第 2行目では、 第 1組のキャパシタ C 1に蓄積された電荷 （画素 信号） が第 2組のトランスファ トランジスタ T R t 2を通じて第 2組のキヤ パシタ C 2に転送され、 さらに水平同期信号の 1サイクル分遅れて第 3行目 でも、 同様にして第 1組のキャパシタ C 1に蓄積された電荷 （画素信号） が 第 2組のキャパシタ C 2に転送される。
このとき、 各行においては、 第 2転送信号の送出タイミング （第 2組のト ランスファ トランジスタ T R t 2がオンするタイミング） に合わせて第 2リ セット線 R 2上の第 2リセッ ト信号が Lレベルとされる。 また、 各行におい て第 2リセット信号が Lレベルになった直後には、 各アドレス線 A 2 , A 3 に Hレベルの選択信号が出力される。 その結果、 各行では、 電荷が第 2組の キャパシタ C 2に蓄積され （チャージ） 、 その直後、 画素信号は、 選択信号 の送出タイミング （スィツチングトランジスタ T R sがオンするタイミン グ） で増幅用トランジスタ T R aに入力されることで增幅され、 さらに増幅 後の画素信号が選択用トランジスタ T R s及び信号線 Lを介して AZ Dコ ンバータ 6に出力される。
そして、 AZ Dコンバータ 6によって水平同期信号の 1サイクル時間内に 画素信号がディジタルの画像データに変換される。 さらに、 その画像データ は、 同一サイクル時間内にシフトレジスタ 7によって 1.行分のシリアルデー タとしてフレームメモリに出力される。 このような一連の動作を行単位、 さ らにはフレーム単位に繰り返し行うことにより、複数フレーム分の連続した 画像データ、 すなわち動画像が得られる。
要するに、 変形例に係るグロ一バルシャツタ入力モードでは、 図 2 2から も明らかなように、 全画素同時に露光動作が行われ、 その直後にフォトダイ ォード 1 0の蓄積電荷は一且第 1組のキャパシタ C 1に転送してフォトダ ィオード 1 0を露光可能状態にする一方、キャパシタ C 1に一時保存された 蓄積電荷は、水平同期信号に同期して行単位で第 2組のキャパシタ C 2に転 送しながら順次読み出され（図 2 2の期間 eにおける第 2行目の画素信号の 読出処理参照） 、 A/ Dコンバータ 6'でディジタル信号の画像データに変換 された後、 シフトレジスタ 7を介してフレームメモリに記憶される。 第 2実 施形態に係る C MO S型エリアイメージセンサと同様に、被写体が移動体で あっても画像歪のない撮像画像を得ることができる。
なお、 上記の各実施形態による効果は、 たとえばディジタルカメラの液晶 モニタに動画像を表示させる際や、記録用メモリなどに動画像データを取り 込む際に特に有効とされる。
また、 ェリアイメ一ジセンサ 1は、 カラーイメージセンサ、 モノクロィメ ージセンサのずれであってもよい。 また、 画素配列は格子状に限定されず、 たとえばハ二カム構造などの配列であっても良い。
制御部 9は、たとえばァ ドレス線 A…を 1本おきに飛び越し走査するとし ても良い。 そうした場合、 フレームレートを高めてデータ量を削減すること ができる。
その他の点については、本願発明の範囲内で種々の変更が可能である。 た とえば、 1画素当たりのキャパシタ Cやトランスファ トランジスタ T R tの 数は、 それぞれ 3以上としても良い。
また、 本願発明は、 上記の各実施形態に限定されるものではない。 エリア イメージセンサ 1は、 ディジタルカメラに限らず、 たとえばディジタルビデ ォカメラや撮影機能付きの携帯型電話機などにも適用することができ、 さら には工業用の検查装置などにも広く適用できる。

Claims

請 求 の 範 囲
1 . 撮像面に格子状に配列された複数の画素を備え、 撮像光学系を 介して当該撮像面に結像される被写体光像の光を各画素で電気信号 に光電変換して出力するエリアイメージセンサであって、
各画素は、 受光量に応じた電荷を蓄積することにより露光した光 を電気信号に変換する光電変換素子と、 露光終了後に上記光電変換 素子から蓄積電荷を外部に出力させるための選択用 トランジスタ と、 上記光電変換素子と上記選択用 トランジスタとの間に設けられ、 上 記光電変換素子から露光により蓄積された電荷を一時的に保持する ためのキャパシタと上記光電変換素子の蓄積電荷の当該キャパシタ への転送を制御するためのトランスファ トランジスタとからなる 1 又は 2以上の電荷保持回路と、 上記選択用 トランジスタと上記電荷 保持回路との間に設けられ、 露光開始前に上記キャパシタの残留電 荷を放出するためのリセッ ト用 トランジスタとからなり、
上記撮像面内の画像読取領域の所定点を通る横方向の座標軸上に 位置する各点に対応する上記画素から出力される光電変換信号のレ ベルを補正するための横方向補正係数と、
上記撮像面内の画像読取領域の所定点を通る縦方向の座標軸上に 位置する各点に対応する上記画素から出力される光電変換信号のレ ベルを補正するための縦方向補正係数とを定める一方、
上記画像読取領域内の各画素から出力される光電変換信号に、 各 画素の横方向座標に対応する横方向補正係数と縦方向座標に対応す る縦方向補正係数とを乗ずることにより、 各画素の光電変換信号の レベルを補正するように構成したことを特徴とする、 エリアィメー ジセンサ。
2 . 撮像面に格子状に配列された複数の画素を備え、 撮像光学系を 介して当該撮像面に結像される被写体光像の光を各画素で電気信号 に光電変換して出力するェリアイメージセンサであって、
各画素は、
受光量に応じた電荷を蓄積することにより露光した光を電気信号 に変換する光電変換素子と、
露光終了後に上記光電変換素子から蓄積電荷を外部に出力させる ための選択用 トランジスタと、
.上記光電変換素子と上記選択用 トランジスタとの間に設けられ、 上記光電変換素子から露光により蓄積された電荷を一時的に保持す るためのキャパシタと上記光電変換素子の蓄積電荷の当該キャパシ タへの転送を制御するための トランスファ トランジスタとからなる 1又は 2以上の電荷保持回路と、
上記選択用 トランジスタと上記電荷保持回路との間に設けられ、 露光開始前に上記キャパシタの残留電荷を放出するためのリセッ ト 用 トランジスタ と、
からなることを特徴とするエリアイメージセンサ。
3 . 上記電荷蓄積回路は、 上記キャパシタの一方の電極が上記トラ ンスファ トランジスタの出力端に接続されるとともに、 他方の電極 が接地された構成をなし、 上記トランスファ トランジスタの入力端 が上記光電変換素子側に接続され、 上記キャパシタの一方の電極が 上記リセッ ト用 トランジスタ側に接続されることを特徴とする、 請 求項 1又は 2に記載のェリアィメージセンサ。
4 . 各画素は、 上記光電変換素子と上記選択用 トランジスタとの間 に上記電荷保持回路が 2個直列に接続されるとともに、 上記光電変 換素子の入力端に、 露光開始前に当該光電変換素子の残留電荷を放 出するための第 2のリセッ ト用 トランジスタが接続されていること を特徴とする、 請求項 1又は 2に記載のェリアイメージセンサ。
5 . 列毎に、 各列に配列された複数の画素から光電変換信号を出力 させるための複数の信号線が設けられると ともに、
行毎に、 各行に配列された複数の画素の上記トランスファ トラン ジスタ、 上記リセッ ト用 トランジスタ及び上記選択用 トランジスタ をそれぞれオン Zオフ制御するための複数の転送制御線、 リセッ ト 線及ぴア ドレス線が設けられ、
全リセッ ト線と全転送制御線とにそれぞれリセッ ト信号と転送信 号とを同時に出力して全画素同時露光を開始させた後、 所定の露光 時間の経過時に全転送制御線に再度転送信号を出力して当該全画素 同時露光を終了させ、 その後垂直同期信号に同期して出力される複 数の水平同期信号に同期して各行に対するア ドレス線に順次、 選択 信号を出力して行毎に、各行に配列された複数の画素から上記全画 素同時露光による光電変換信号が同時に出力されることを特徴とす る、 請求項 1又は 2に記載のエリアイメージセンサ。
6 . 列毎に、 各列に配列された複数の画素から光電変換信号を出力 させるための複数の信号線が設けられると ともに、
行毎に、 各行に配列された複数の画素の上記トランスファ トラ ン ジスタ、 上記リセッ ト用 トランジスタ及び上記選択用 トランジスタ をそれぞれオン オフ制御するための複数の転送制御、 リセッ ト線 及びア ドレス線が設けられ、
垂直同期信号に同期して全リセッ ト線と全転送制'御線とにそれぞ れリセッ ト信号と転送信号とを同時に出力することにより当該垂直 同期信号の周期に相当する時間の全画素同時露光が繰り返されると ともに、 各露光期間中に垂直同期信号に同期して出力される複数の 水平同期信号に同期して各行に対するア ド レス線に順次、 選択信号 を出力して行毎に、各行に配列された複数の画素から 1つ前の露光 期間の上記全画素同時露光による光電変換信号が同時に出力される ことを特徴とする、請求項 1又は 2に記載のェリアイメージセンサ。
7 . 撮像面に格子状に配列された複数の画素を備え、 撮像光学系を 介して当該撮像面に結像される被写体光像の光を各画素で電気信号 に光電変換して出力するェリアイメージセンサであって、
上記撮像面内の画像読取領域の所定点を通る横方向の座標軸上に 位置する各点に対応する上記画素から出力される光電変換信号のレ ベルを補正するための横方向補正係数と、
上記撮像面内の画像読取領域の所定点を通る縦方向の座標軸上に 位置する各点に対応する上記画素から出力される光電変換信号のレ ベルを補正するための縦方向捕正係数とを定める一方、
上記画像読取領域内の各画素から出力される光電変換信号に、 各 画素の横方向座標に対応する横方向補正係数と縦方向座標に対応す る縦方向補正係数とを乗ずることにより、 各画素の光電変換信号の レベルを補正するように構成したことを特徴とする、 エリアィメー ジセンサ。
8 . 上記画像読取領域の所定点は、 上記撮像光学系からの基準受光 量が最大となる画素が位置する点である、 請求項 1又は 7に記載の エリアイメージセンサ。
9 . 上記横方向補正係数は、 上記所定点を通る横方向の座標軸上に 配列されている各画素の基準受光量の、 上記所定点に位置する画素 の基準受光量に対する比の逆数に基づいて定められており、
上記縦方向補正係数は、 上記所定点を通る縦方向の座標軸上に配 列されている各画素の基準受光量の、 上記所定点に位置する画素の 基準受光量に対する比の逆数に基づいて定められている、 請求項 1 又は 7に記載のェリアィメージセンサ。
1 0 . 列毎に設けられ、 各列に配列された複数の画素から出力され るアナ口グの光電変換信号のレベルを所定の基準レベルと比較して ディジタル信号に変換する複数の A Z D変換手段と、 行単位で各行に配列された複数の画素から光電変換信号が出力さ れるとき、 上記縦方向補正係数に関連した値に応じて、 行毎に異な る基準レベルを上記 AZD変換手段に対して設定する第 1の基準レ ベル設定手段と、
上記横方向補正係数に関連した値に応じて、 異なる基準レベルを 上記 AZD変換手段毎に設定する第 2の基準レベル設定手段とを備 える、 請求項 1又は 7に記載のエリアイメージセンサ。
1 1. 上記横方向設定手段は、 上記基準電圧を抵抗によって分圧す ることにより、上記 A/D変換手段毎に異なる基レベルを設定する、 請求項 1 0に記載のエリアイメージセンサ。
1 2. 列毎に設けられ、 各列に配列された複数の画素から出力され るアナ口グの光電変換信号のレベルを所定の基準レベルと比較して ディジタル信号に変換する複数の AZD変換手段と、
行単位で各行に配列された複数の画素からアナ口グ信号が出力さ れるとき、 上記縦方向補正係数に関連した値に応じて、 行毎に異な る基準レベルを上記 A/D変換手段に対して設定する第 1の基準レ ベル設定手段と、
上記各 A/D変換手段の出力を所定の力ゥント範囲を基準と して カウントし、 上記横方向補正係数に関連した値に応じて、 異なる力 ゥン ト範囲を上記 AZD変換手段毎に設定する第 2の基準レベル設 定手段とを備える、請求項 1又は 7に記載のェリアイメージセンサ。
1 3. 上記画像読取領域の所定点を通る横方向の座標軸上に位置す る各点に対応する横方向補正係数を予め記憶する横方向補正係数記 憶手段と、
上記画像読取領域の所定点を通る縦方向の座標軸上に位置する各 点に対応する縦方向補正係数を予め記憶する縦方向補正係数記憶手 段と、 上記画像読取領域内の各画素から出力される光電変換信号に、 上 記横方向補正係数記憶手段に記憶された当該画素の横方向座標に対 応する横方向補正係数と、 上記縦方向補正係数記憶手段に記憶され た当該画素の縦方向座標に対応する縦方向補正係数とを乗算する乗 算手段とを備える、請求項 1又は 7に記載のエリアイメージセンサ。
1 4 . 上記横方向補正係数記憶手段は、 上記横方向補正係数を間引 きして記憶するものであり、
上記縦方向補正係数記憶手段は、 上記縦方向補正係数を間引きし て記憶するものである、請求項 1 3に記載のエリアイメージセンサ。
PCT/JP2003/014165 2002-11-07 2003-11-06 エリアイメージセンサ WO2004043061A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US10/533,925 US7423678B2 (en) 2002-11-07 2003-11-06 Area image sensor
KR1020057007321A KR100752283B1 (ko) 2002-11-07 2003-11-06 에리어 이미지 센서
CNB2003801029191A CN100388764C (zh) 2002-11-07 2003-11-06 平面图像传感器

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002323695A JP2004159155A (ja) 2002-11-07 2002-11-07 エリアイメージセンサ
JP2002-323695 2002-11-07
JP2002-323767 2002-11-07
JP2002323767A JP3816866B2 (ja) 2002-11-07 2002-11-07 イメージセンサ

Publications (1)

Publication Number Publication Date
WO2004043061A1 true WO2004043061A1 (ja) 2004-05-21

Family

ID=32314062

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/014165 WO2004043061A1 (ja) 2002-11-07 2003-11-06 エリアイメージセンサ

Country Status (5)

Country Link
US (1) US7423678B2 (ja)
KR (1) KR100752283B1 (ja)
CN (1) CN100388764C (ja)
TW (1) TWI238646B (ja)
WO (1) WO2004043061A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1772011A1 (en) * 2004-07-01 2007-04-11 Mtekvision Co., Ltd. Cmos image sensor
CN100352265C (zh) * 2004-05-31 2007-11-28 松下电器产业株式会社 用于减少在长时间曝光下垂直方向上阴影的图像拾取装置
CN100421459C (zh) * 2004-12-30 2008-09-24 东部亚南半导体株式会社 Cmos图像传感器
CN113542637A (zh) * 2016-07-29 2021-10-22 索尼公司 光检测装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7568628B2 (en) 2005-03-11 2009-08-04 Hand Held Products, Inc. Bar code reading device with global electronic shutter control
US7770799B2 (en) 2005-06-03 2010-08-10 Hand Held Products, Inc. Optical reader having reduced specular reflection read failures
KR100787938B1 (ko) * 2005-07-15 2007-12-24 삼성전자주식회사 공유 능동 화소 센서 구조의 씨모스 이미지 센서 및 그구동 방법
KR101003054B1 (ko) * 2005-09-21 2010-12-21 알제이에스 테크놀로지, 인코포레이티드 고 분해능 및 넓은 동작범위의 적분기
JP4788381B2 (ja) * 2006-02-15 2011-10-05 パナソニック株式会社 映像出力装置およびこれを備えるデジタルカメラ
JP4908067B2 (ja) * 2006-06-01 2012-04-04 オリンパス株式会社 固体撮像装置及びそれを用いた撮像装置システム
JP5226195B2 (ja) * 2006-07-28 2013-07-03 オリンパスメディカルシステムズ株式会社 内視鏡装置及び内視鏡装置の作動方法
JP4929075B2 (ja) * 2007-06-28 2012-05-09 パナソニック株式会社 固体撮像装置およびその駆動方法、撮像装置
JP2009159069A (ja) * 2007-12-25 2009-07-16 Panasonic Corp 固体撮像装置およびカメラ
WO2010119702A1 (ja) 2009-04-16 2010-10-21 パナソニック株式会社 固体撮像素子および駆動方法
SG10201500220TA (en) 2010-01-15 2015-03-30 Semiconductor Energy Lab Semiconductor device and method for driving the same
TWI429282B (zh) * 2011-02-23 2014-03-01 Pixart Imaging Inc 影像感測器
KR101126582B1 (ko) * 2011-07-29 2012-03-23 주식회사 뷰웍스 Ｘ선 영상촬영장치 및 그 구동방법
US9402041B2 (en) 2013-07-11 2016-07-26 Canon Kabushiki Kaisha Solid-state image sensor and imaging apparatus using same
JP6525694B2 (ja) * 2015-04-08 2019-06-05 キヤノン株式会社 撮像装置、撮像システム、および、撮像装置の駆動方法
KR102554664B1 (ko) * 2017-05-26 2023-07-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치 및 전자 기기
JP6857856B2 (ja) * 2018-03-28 2021-04-14 パナソニックＩｐマネジメント株式会社 固体撮像装置、固体撮像システム、固体撮像装置の駆動方法
CN108833751B (zh) * 2018-06-28 2021-06-22 北京大恒图像视觉有限公司 基于面阵图像传感器的高帧率线阵工业相机及其实现方法
WO2021189490A1 (zh) * 2020-03-27 2021-09-30 京东方科技集团股份有限公司 X射线平板探测器及其图像校正方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5480024A (en) * 1977-12-08 1979-06-26 Ricoh Co Ltd Shading correction system
JPH0260380A (ja) * 1988-08-26 1990-02-28 Fuji Electric Co Ltd 電荷蓄積形イメージセンサ回路
JPH04281681A (ja) * 1991-03-08 1992-10-07 Sony Corp Ｘ‐ｙアドレス型固体撮像装置
JPH0548460A (ja) * 1991-06-05 1993-02-26 Matsushita Electric Ind Co Ltd Ａ／ｄ変換器とこれを用いたセンサ及び３次元集積回路
JPH0698080A (ja) * 1992-09-14 1994-04-08 Hitachi Ltd 固体撮像素子
JPH06152856A (ja) * 1992-11-06 1994-05-31 Fuji Xerox Co Ltd 固体撮像装置
JPH06205307A (ja) * 1992-12-28 1994-07-22 Canon Inc 固体撮像素子及び加算装置
JPH08205034A (ja) * 1995-01-20 1996-08-09 Nissan Motor Co Ltd イメージセンサ
JPH09247536A (ja) * 1996-03-13 1997-09-19 Toshiba Corp Ｍｏｓ型固体撮像装置及びその駆動方法
JP2000069371A (ja) * 1998-08-24 2000-03-03 Sony Corp シェーディング補正装置
JP2001016509A (ja) * 1999-06-30 2001-01-19 Canon Inc 撮像装置、画像処理装置及びその方法、並びにメモリ媒体
JP2001275029A (ja) * 2000-03-28 2001-10-05 Minolta Co Ltd デジタルカメラ、その画像信号処理方法及び記録媒体
JP2001346102A (ja) * 2000-06-02 2001-12-14 Canon Inc 固体撮像装置、それを用いた固体撮像システム、及び信号転送装置
JP2002237998A (ja) * 2001-02-07 2002-08-23 Sony Corp 画面補正方法及び撮像装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0698090A (ja) * 1992-09-11 1994-04-08 Smk Corp 手動走査型イメージスキャナの画像合成方法
US5872596A (en) * 1992-09-28 1999-02-16 Canon Kabushiki Kaisha Device for widening the dynamic range of solid-state image pickup elements
JP3466217B2 (ja) 1992-11-07 2003-11-10 富士ゼロックス株式会社 ネットワーク処理装置および処理方法
JPH09130603A (ja) 1995-10-31 1997-05-16 Olympus Optical Co Ltd シェーディング補正装置
JP3587433B2 (ja) * 1998-09-08 2004-11-10 シャープ株式会社 固体撮像素子の画素欠陥検出装置
JP2001036816A (ja) 1999-06-23 2001-02-09 Taiwan Advanced Sensors Corp Ｃｍｏｓ型イメージセンサ内のａ／ｄ変換器の自動較正
US6970193B1 (en) * 1999-07-14 2005-11-29 Olympus Optical Co., Ltd. Electronic imaging apparatus operable in two modes with a different optical black correction procedure being effected in each mode
JP4583680B2 (ja) * 2001-09-28 2010-11-17 パナソニック株式会社 固体撮像装置

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5480024A (en) * 1977-12-08 1979-06-26 Ricoh Co Ltd Shading correction system
JPH0260380A (ja) * 1988-08-26 1990-02-28 Fuji Electric Co Ltd 電荷蓄積形イメージセンサ回路
JPH04281681A (ja) * 1991-03-08 1992-10-07 Sony Corp Ｘ‐ｙアドレス型固体撮像装置
JPH0548460A (ja) * 1991-06-05 1993-02-26 Matsushita Electric Ind Co Ltd Ａ／ｄ変換器とこれを用いたセンサ及び３次元集積回路
JPH0698080A (ja) * 1992-09-14 1994-04-08 Hitachi Ltd 固体撮像素子
JPH06152856A (ja) * 1992-11-06 1994-05-31 Fuji Xerox Co Ltd 固体撮像装置
JPH06205307A (ja) * 1992-12-28 1994-07-22 Canon Inc 固体撮像素子及び加算装置
JPH08205034A (ja) * 1995-01-20 1996-08-09 Nissan Motor Co Ltd イメージセンサ
JPH09247536A (ja) * 1996-03-13 1997-09-19 Toshiba Corp Ｍｏｓ型固体撮像装置及びその駆動方法
JP2000069371A (ja) * 1998-08-24 2000-03-03 Sony Corp シェーディング補正装置
JP2001016509A (ja) * 1999-06-30 2001-01-19 Canon Inc 撮像装置、画像処理装置及びその方法、並びにメモリ媒体
JP2001275029A (ja) * 2000-03-28 2001-10-05 Minolta Co Ltd デジタルカメラ、その画像信号処理方法及び記録媒体
JP2001346102A (ja) * 2000-06-02 2001-12-14 Canon Inc 固体撮像装置、それを用いた固体撮像システム、及び信号転送装置
JP2002237998A (ja) * 2001-02-07 2002-08-23 Sony Corp 画面補正方法及び撮像装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100352265C (zh) * 2004-05-31 2007-11-28 松下电器产业株式会社 用于减少在长时间曝光下垂直方向上阴影的图像拾取装置
EP1772011A1 (en) * 2004-07-01 2007-04-11 Mtekvision Co., Ltd. Cmos image sensor
EP1772011A4 (en) * 2004-07-01 2014-11-05 Mtek Vision Co Ltd CMOS IMAGE SENSOR
CN100421459C (zh) * 2004-12-30 2008-09-24 东部亚南半导体株式会社 Cmos图像传感器
CN113542637A (zh) * 2016-07-29 2021-10-22 索尼公司 光检测装置

Also Published As

Publication number Publication date
CN1711752A (zh) 2005-12-21
US20060164529A1 (en) 2006-07-27
KR20050055044A (ko) 2005-06-10
TWI238646B (en) 2005-08-21
US7423678B2 (en) 2008-09-09
KR100752283B1 (ko) 2007-08-29
TW200423707A (en) 2004-11-01
CN100388764C (zh) 2008-05-14

Similar Documents

Publication Publication Date Title
WO2004043061A1 (ja) エリアイメージセンサ
JP4179719B2 (ja) 固体撮像装置
US10038868B2 (en) Solid-state image sensing device and electronic device
JP4609428B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
US20060266923A1 (en) Solid-state imaging device, driving method therefor, and imaging apparatus
CN108605105B (zh) 固体摄像装置以及摄像装置
US10313588B2 (en) Image capturing system and control method of image capturing system
CN111133750B (zh) 图像传感器和摄像设备
JP2008017388A (ja) 固体撮像装置
CN111149352B (zh) 摄像设备及其控制方法
US20190230299A1 (en) Imaging apparatus and radiation imaging system
JP2018011141A (ja) 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
JP6853652B2 (ja) 放射線撮像装置、放射線撮像システム、放射線撮像装置の駆動方法およびプログラム
JP2007243731A (ja) シフトレジスタ、固体撮像素子及び制御方法
JP2012065309A (ja) 撮像装置
US10969501B2 (en) Radiation imaging apparatus, driving method therefor, and radiation imaging system
JP2018014573A (ja) 撮像装置、放射線撮像システム、撮像装置の駆動方法およびプログラム
JP3816866B2 (ja) イメージセンサ
WO2021172167A1 (ja) 放射線撮像装置、放射線撮像システム、放射線撮像装置の駆動方法、および、プログラム
JP2017220949A (ja) 撮像装置
JP2018019268A (ja) 撮像装置、撮像システムおよび撮像装置の駆動方法
JP2004274306A (ja) 読出アドレス制御方法および装置、並びに半導体システムおよび撮像デバイス
JP2022092710A (ja) 放射線撮像装置、放射線撮像システム、放射線撮像装置の制御方法、および、プログラム
CN118509725A (zh) 摄像设备及其控制方法、图像处理设备和存储介质
CN118509724A (zh) 摄像设备及其控制方法、图像处理设备和存储介质

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR US

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 1020057007321

Country of ref document: KR

ENP Entry into the national phase

Ref document number: 2006164529

Country of ref document: US

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 10533925

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 20038A29191

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 1020057007321

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 10533925

Country of ref document: US