JP2004274306A - 読出アドレス制御方法および装置、並びに半導体システムおよび撮像デバイス - Google Patents
読出アドレス制御方法および装置、並びに半導体システムおよび撮像デバイス Download PDFInfo
- Publication number
- JP2004274306A JP2004274306A JP2003061142A JP2003061142A JP2004274306A JP 2004274306 A JP2004274306 A JP 2004274306A JP 2003061142 A JP2003061142 A JP 2003061142A JP 2003061142 A JP2003061142 A JP 2003061142A JP 2004274306 A JP2004274306 A JP 2004274306A
- Authority
- JP
- Japan
- Prior art keywords
- address
- read
- reverse
- unit
- address value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Color Television Image Signal Generators (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【解決手段】順/逆に拘わらず、順方向アドレス生成回路21は常に順方向にカウント動作をする。減算回路201、順方向アドレス生成回路21からのカウント値AD200と初期値ADmaxとの差を取り、その差分をアドレスAD201として出力する。スイッチ204は、順方向読出モード時にはAD200を、逆方向読出モード時にはアドレスAD201をそれぞれ選択する。間引き読出モードや加算読出モードなどの特殊読出モードに応じたアドレス指定は、順方向アドレス生成回路21に対して、順/逆の何れにおいても共通の値を設定する。スイッチ206,208の一方の入力に、ダミー行の指定や読出禁止に対応するアドレスを設定することで、特定アドレス指定の対応を採る。
【選択図】 図2
Description
【発明の属する技術分野】
本発明は、単位素子が配列されてなる基本セルと読出対象の単位素子を選択するデコーダとを具備してなる半導体装置に対して読出アドレス制御を行なう方法および装置、並びにこの制御装置と半導体装置とを備えてなるシステム、および半導体装置としての撮像デバイスに関する。たとえば、撮像デバイスの読出制御を行なうタイミングジェネレータや、タイミングジェネレータと撮像デバイスとを備えた撮像システムへの適用に好適なアドレス制御の技術に関する。
【0002】
【従来の技術】
X−Yアドレス型固体撮像素子の一種である増幅型固体撮像素子(APS;Active Pixel Sensor /ゲインセルともいわれる)は、画素そのものに増幅機能を持たせるために、MOS構造などの能動素子(MOSトランジスタ)を用いて画素を構成している。すなわち、光電変換素子であるフォトダイオードに蓄積された信号電荷を前記能動素子で増幅し、画像情報として読み出す。
【0003】
この種のX−Yアドレス型固体撮像素子では、たとえば、画素トランジスタが行列状に多数配列されており、ライン(行)ごとあるいは画素ごとに入射光に対応する信号電荷の蓄積が開始され、その蓄積された信号電荷に基づく電流または電圧の信号がアドレス指定によって各画素から順に読み出される(たとえば、特許文献1〜4を参照)。
【0004】
【特許文献1】
特開平11−239299号公報
【特許文献2】
特開2001−069408号公報
【特許文献3】
特開2001−298748号公報
【特許文献4】
特開2003−031785号公報
【0005】
このように、X−Yアドレス型固体撮像素子では、アドレス指定によって任意の位置の画素から信号を取り出すことができ、画素で得られた信号電荷をシフトレジスタで画素を選択して順番に読み出すCCD(Charge Coupled Device )型イメージセンサと異なり、画素の信号を読み出す順番を比較的自由に設定可能であるという特徴を有する。
【0006】
たとえば、デジタルスチルカメラに代表される静止画の撮像技術では、撮像デバイスとして多画素のCMOS型固体撮像素子を用い、全画素の画素情報を独立に読み出すことによって静止画を得る“全画素読出モード”がよく知られているが、このモードの他に、たとえば行や列を数個ずつ飛ばしながら読み出す“間引き読出モード”、たとえば行や列を数個ずつ(隣接した画素に限らない)選択して読み出し加算して出力する“加算読出モード”などの動作ができる。
【0007】
間引き読出モードは、たとえば、被写体を確認している段階(モニタリングモード)で、液晶モニタの画素数に応じた荒い画像(低解像度の画像)で出力したり、動画については画素情報を間引きすることによって情報量を減少させて伝送したりする際に利用される。また、加算読出モードは、複数行(たとえば2行)から信号を出力して、それらを加算することで、ダイナミックレンジを拡大する目的で使用される。
【0008】
CCD型イメージセンサでも、間引き読出モードや加算読出モードを取り得るが、画素で得られた信号電荷をシフトレジスタで画素を選択して順番にしか読出しを行なえないという構造上の制約から、その実体は、イメージセンサから画素情報を全画素分読み出した後、外部の信号処理回路で画素情報の間引き処理や加算処理を行なうようにしていた。これに対して、X−Yアドレス型イメージセンサでは、画素情報の間引き処理や加算処理を実質上、撮像デバイス側で行なうことが可能で、外部の信号処理回路を割愛できる利点がある。
【0009】
【発明が解決しようとする課題】
しかしながら、実際に読出し順に自由度を大きく持たせるには、それぞれのモードに応じたアドレス指定を行なう制御機構が必要となる。たとえば、行や列の選択回路は、シフトレジスタではなく、デコーダが使用される。シフトレジスタでは、行や列の選択がある程度順番である必要があり、任意の行や列を自由に選択できないからである。
【0010】
デコーダを使用した場合は、絶対アドレス(撮像部の実アドレス)を指定すれば任意の行や列を選択できる。しかし、間引き読出モードや加算読出モードなど複数の読出モードが存在するときに、それぞれの読出モードに応じた絶対アドレスを生成する必要があり、その設定が煩雑であり、細かいところで設計ミスが起こり易いという問題がある。
【0011】
また、カメラ部分を180度回転したときにモニタ上で画像が反転しないようにするなどの目的で、反転読出しを行なう逆方向読出モードが要求されることもある。この逆方向読出モードとは、順方向読出モードにおけるアドレス走査の順に対して逆方向に走査するモードである。たとえば、順方向読出モード時には行や列のアドレスを小さい方から順番に走査する場合、逆方向読出モードでは、行や列のアドレスを大きい方から小さい方に走査する。
【0012】
ここで、逆方向読出モードに加えて、間引きや加算の読出モードを実装するには、それぞれのアドレス生成方法に対して、反転読出しも定義しないといけない。つまり、順方向読出モードでは、アドレスをインクリメントしていくアップカウンタを用意し、逆方向読出モードでは、デクリメントしていくダウンカウンタを用意する。
【0013】
他にも、複数行から信号を出力してダイナミックレンジを拡大する加算読出モードや、画面の中心部分のみしか出力しないモードなど、様々な読出モードがあり、さらに、電子シャッタ行の選択の仕方や、ダミー信号を出力するダミー行の扱いなどもある。このため、逆方向読出モードに対して他の動作モードを実装するのは、設計が煩雑であり、設計ミスも起こりやすく、アドレス生成回路の規模も大きくなるという問題がある。
【0014】
上述のような問題は、撮像デバイスを用いたシステムだけでなく、半導体メモリなど、読出アドレスの指定にある程度の自由度がある半導体装置を備えた半導体システムでは、同様に起こり得ることである。
【0015】
本発明は、上記事情に鑑みてなされたものであり、アドレス指定のための回路規模を大きくすることなく、逆方向読出モードに対して間引き読出モードなどの他の動作モードを実装可能とする読出アドレス制御方法および装置、並びに半導体システムおよび撮像デバイスを提供することを目的とする。
【0016】
【課題を解決するための手段】
すなわち、本発明に係る読出アドレス制御方法は、複数の単位素子が配列されてなる基本セルとデコーダを具備してなる半導体装置に対して、読出対象のアドレス値を設定する方法であって、順方向読出モード時には、アドレス値を順方向に漸次変化させることで得られるアドレス値の系統をデコーダに供給するとともに、逆方向読出モード時には、アドレス値を順方向に漸次変化させることで得られるアドレス値を使用して、実質的に逆方向に漸次変化されたアドレス値を得、この実質的に逆方向に漸次変化されたアドレス値の系統をデコーダに供給することとした。
【0017】
つまり、逆方向読出モード時にも、順方向読出モード時と同様のアドレスカウント動作をさせつつ、このカウント値を使って、実質的に逆方向に漸次変化されたアドレス値を得、これをデコーダに供給する。「実質的」とするその具体的な手法としては、たとえば、順方向のカウント動作をさせることで得たカウント値と、予め定められている初期値との差分を取ることで得る手法が簡単である。
【0018】
なお、「アドレス値の系統をデコーダに供給する」といったのは、このアドレス値そのものがデコーダに直接に供給されることに限定されないことを意味する。たとえば、このアドレス値をデコードして別のアドレス値を供給したり、あるいは他のモードとの組合せにより、一時的にこのアドレス値とは異なるアドレス値(たとえば固定的なアドレス値)を供給したりすることも含む意味である。
【0019】
本発明に係る読出アドレス制御装置(たとえばタイミングジェネレータ)は、前記本発明に係る読出アドレス制御方法を実施する装置であって、アドレス値を順方向に漸次変化させる順方向アドレス生成部と、順方向アドレス生成部により生成されているアドレス値を使用してアドレス値を逆方向に漸次変化させる逆方向アドレス生成部と、順方向読出モード時には順方向アドレス生成部により生成されたアドレス値の系統がデコーダに供給され、逆方向読出モード時には逆方向アドレス生成部により生成されたアドレス値の系統がデコーダに供給されるように、切替制御を行なう制御部とを備えるものとした。
【0020】
本発明に係る半導体システムは、本発明に係る読出アドレス制御装置と、この読出アドレス制御装置からアドレス指定を受ける半導体装置とを備えてなるものである。
【0021】
また従属項に記載された発明は、本発明に係る読出アドレス制御装置や半導体システムのさらなる有利な具体例を規定する。
【0022】
たとえば、一方の入力端子には順方向アドレス生成部または逆方向アドレス生成部により生成されたアドレス値が入力され、他方の入力端子には特定のアドレス値が入力され、これらのうちの何れか一方の入力端子に入力されたアドレス値を選択して出力する切替選択部を設けることで、ダミー行(列)やその他の任意の行(列)(実質上読出しを行なわない行や列も含む)の選択をするモードとの組合せを実現してもよい。
【0023】
また、順方向のアドレス生成時に、そのアドレス値そのものと、初期値との差分で得たアドレス値の何れもが、基本セルの実アドレスに対応しないものとなるアドレス値をデコーダに供給することで、実質上読出しを行なわない行(列)の選択を実現してもよい。
【0024】
また、上記読出アドレス制御を実施する対象物である半導体装置としての撮像デバイスや、この撮像デバイスを使用した撮像システムを発明として抽出し得る。この場合、撮像デバイスにおける受光画素と遮光画素との配列や、カラー撮像用の色分離フィルタの配列に関しては、何れも、走査方向(つまり読出方向)において、それらが対称となるようにしておくことが望ましい。また、受光画素と遮光画素との配列に関しては、遮光画素を読出方向における先端側および後端側のうちの何れか一方にだけ配しておき、順方向読出モードおよび逆方向読出モードともに、その一方にだけ配されている遮光画素から読出しを行なうようにしてもよい。
【0025】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について詳細に説明する。なお、以下においては、X−Yアドレス型の固体撮像装置の一例である、CMOS撮像素子に適用した場合を例に説明する。
【0026】
<固体撮像装置の構成>
図1は、本発明の一実施形態に係るCMOS固体撮像装置の概略構成図である。この固体撮像装置1は、カラー画像を撮像し得る電子スチルカメラとして適用されるようになっている。また、静止画撮像モード時には、全画素を順番に読み出すモードが設定されるようになっている。また、通常の静止画モードとは異なる特殊撮影モードとして、行や列を数個ずつ飛ばしながら読み出す間引き読出モード、行や列を数個ずつ選択して読み出し加算して出力する加算読出モードなど、画素の信号を読み出す順番を通常の静止画モードとは異なる順番にする特殊読出モードが設定可能に構成されている。
【0027】
また、カメラ本体を180度回転したときに液晶モニタ上で画像は反転しないようにするなどの目的で、反転読出しが要求される場合には、通常の順番に対して逆順にする逆方向読出モードも用意されている。そして、この逆方向読出モードと、前述の間引き読出モードや加算読出モードとを組み合わせて読み出すモードも設定可能に構成されている。
【0028】
固体撮像装置1は、入射光量に応じた信号を出力する受光素子を含む画素が行および列に配列された(すなわち2次元マトリクス状の)撮像部を有し、各画素からの信号出力が電圧信号であって、CDS(Correlated Double Sampling ;相関2重サンプリング)処理機能部が各列ごとに設けられたカラム型のものである。すなわち、図1(A)に示すように、固体撮像装置1は、複数の単位画素3(単位素子の一例)が行および列に配列された撮像部(画素部)10と、撮像部10の外側に設けられた駆動制御部7と、CDS処理部(カラム回路)26とを備えている。駆動制御部7としては、たとえば、水平走査回路12と垂直走査回路14を備える。
【0029】
図1(A)では、簡単のため行および列の一部を省略して示しているが、現実には、各行や各列には、数十から数千の画素が配置される。また、駆動制御部7の他の構成要素として、水平走査回路12、垂直走査回路14、およびCDS処理部26に所定タイミングのパルス信号を供給するタイミングジェネレータ(読出アドレス制御装置の一例)20が設けられている。これらの駆動制御部7の各要素は、撮像部10とともに、半導体集積回路製造技術と同様の技術を用いて単結晶シリコンなどの半導体領域に一体的に形成され、半導体システムの一例である固体撮像素子(撮像デバイス)として構成される。
【0030】
なお、タイミングジェネレータ20は、撮像部10や水平走査回路12など、他の機能要素とは独立して、別の半導体集積回路として提供されてもよい。この場合、撮像部10や水平走査回路12などから成る撮像デバイスとタイミングジェネレータ20とにより、半導体システムの一例である撮像装置が構築される。この撮像装置は、周辺の信号処理回路や電源回路なども組み込まれた撮像モジュールとして提供されてもよい。
【0031】
単位画素3は、垂直列選択のための垂直制御線15を介して垂直走査回路14と、垂直信号線19を介してCDS処理部26と、それぞれ接続されている。水平走査回路12や垂直走査回路14は、たとえばデコーダを含んで構成され、タイミングジェネレータ20から与えられる駆動パルスに応答してシフト動作(走査)を開始するようになっている。垂直制御線15には、単位画素3を駆動するための種々のパルス信号が含まれる。
【0032】
カラム回路としてのCDS処理部26は列ごとに設けられており、1行分の画素の信号を受けて、その信号を処理する。たとえば、タイミングジェネレータ20から与えられるサンプルパルスSHPとサンプルパルスSHDといった2つのサンプルパルスに基づいて、垂直信号線19を介して入力された電圧モードの画素信号に対して、画素リセット直後の信号レベル(ノイズレベル)と信号レベルとの差分をとる処理を行なうことで、固定パターンノイズ(FPN;Fixed Pattern Noise )やリセットノイズといわれるノイズ信号成分を取り除く。なお、CDS処理部26の後段には、必要に応じてAGC(Auto Gain Control) 回路やADC(Analog Digital Converter)回路などをCDS処理部26と同一の半導体領域に設けることも可能である。
【0033】
水平走査回路12は、水平方向の読出列を規定する(CDS処理部26内の個々のカラム回路を選択する)水平デコーダ12aと、水平デコーダ12aにて規定された読出アドレスに従って、CDS処理部26の各信号を水平信号線18に導く水平駆動回路12bとを有する。垂直走査回路14は、垂直方向の読出行を規定する(撮像部10の行を選択する)垂直デコーダ14aと、垂直デコーダ14aにて規定された読出アドレス上(行方向)の単位画素3に対する制御線にパルスを供給して駆動する垂直駆動回路14bとを有する。なお、垂直デコーダ14aは、信号を読み出す行の他に、電子シャッタ用の行なども選択する。タイミングジェネレータ20は、水平アドレス信号を水平デコーダ12aへ、また垂直アドレス信号を垂直デコーダ14aへ出力し、各デコーダ12a,14aは、それを受けて対応する行もしくは列を選択する。
【0034】
CDS処理部26により処理された電圧信号は、水平走査回路12からの水平選択信号により駆動される図示しない水平選択スイッチを介して水平信号線18に伝達され、出力バッファ28に入力され、この後、撮像信号S0として外部回路100に供給される。つまり、カラム型の固体撮像装置1においては、単位画素3からの出力信号(電圧信号)が、垂直信号線19→CDS処理部26→水平信号線18→出力バッファ28の順で出力される。その駆動は、1行分の画素出力信号は垂直信号線19を介してパラレルにCDS処理部26に送り、CDS処理後の信号は水平信号線18を介してシリアルに出力するようにする。垂直制御線15は、各行の選択を制御するものである。
【0035】
なお、垂直列や水平列ごとの駆動が可能である限り、それぞれのパルス信号を単位画素3に対して行方向および列方向の何れに配するか、すなわちパルス信号を印加するための駆動クロック線の物理的な配線方法は自由である。
【0036】
固体撮像装置1の外部回路100としては、各撮影モードに対応した回路構成が採られる。たとえば、図1(B)に示すように、出力バッファ28から出力されたアナログの撮像信号S0をデジタルの撮像データD0に変換するA/D(Analog to Digital )変換部110と、A/D変換部110によりデジタル化された撮像データD0に基づいてデジタル信号処理を施すデジタル信号処理部(DSP;Digital Signal Processor)130とを備える。デジタル信号処理部130は、たとえば色分離処理を施してR(赤),G(緑),B(青)の各画像を表す画像データRGBを生成し、この画像データRGBに対してその他の信号処理を施してモニタ出力用の画像データD2を生成する。
【0037】
また外部回路100は、デジタル信号処理部130にてデジタル処理された画像データD2をアナログの画像信号S1に変換するD/A(Digital to Analog )変換部136を備える。D/A変換部136から出力された画像信号S1は、図示しない液晶モニタなどの表示デバイスに送られる。操作者は、この表示デバイスの表示画像を見ながら各種の操作を行なうことが可能になっている。
【0038】
<アドレス制御;第1例>
図2は、図1に示した固体撮像装置1の撮像部10に対するアドレス制御の第1実施形態を説明する図である。ここで、図2(A)は撮像部10の行に振られるアドレスの一例を示す。また、図2(B)は、第1実施形態のアドレス制御手法を実施するための拡張アドレス信号生成回路200の一例を示す。この拡張アドレス信号生成回路200は、タイミングジェネレータ20に組み込まれる。
【0039】
なお、以下に説明する第1〜第3の各実施形態では、行の選択を制御する垂直方向のアドレス制御について説明するが、これに限らず、列の選択を制御する水平方向のアドレス制御についても、同様に適用可能である。
【0040】
図2(A)に示すように、実アドレスは、撮像部10上におけるアドレス番号を意味する。撮像部10は、垂直方向の有効画像エリア10aとして、実アドレス0から実アドレス554までが割り当てられている。
【0041】
また、この有効画像エリア10aの実アドレス554のさらに上位アドレスに、1行分のダミー行(実アドレス555)が割り当てられ、撮像部10の基本セル10bが構成されるようになっている。ダミー行の画素は、順方向読出モード時および逆方向読出モード時の何れにおいても、有効画像エリア10aの読出完了後に、選択し続ける画素として割り当てられたものである。たとえば、順方向読出モードおよび逆方向読出モードの何れにおいても、1画面走査してから次の画面の先頭行に戻るまでの間(いわゆるブランキング期間)に選択するダミー行として、このアドレス555を固定して割り当てる。
【0042】
ここで、相対アドレスを0,1,2,…,554として順番に読み出す順方向読出モード時には、相対アドレス番号と同様に撮像部10上でも、実アドレス0,1,2,…,554のように、アドレス番号の小さい順で読み出せばよい。有効画像エリア10aの読出完了後には、その次の実アドレス555のダミー行を選択し続ければよい。
【0043】
これに対して、逆方向読出しでは、相対アドレスは0,1,2,…,554のように当然のごとく順方向読出しと同様となるが、撮像部10上では、実アドレス554,553,552,…,0のように大きい順で読み出さなければならない。また、有効画像エリア10aの読出完了後には、選択し続けるべき実アドレス555のダミー行を選択する必要がある。
【0044】
タイミングジェネレータ20は、垂直アドレス信号を出力し、垂直デコーダ14aがそれを受けて対応する行を選択することで、撮像部10の行方向の読出し順を制御する。ここで、間引き、加算、その他の読出モードに対応して、タイミングジェネレータ20の作成する垂直(行)アドレス信号の生成順はそれぞれ異なる。従来は、それぞれに対してさらに反転読出しのアドレス信号作成回路を準備していた。これに対して、この第1実施形態の構成では、拡張アドレス信号生成回路200にて、以下のようにしてアドレス信号を作成する。
【0045】
タイミングジェネレータ20でのアドレス信号の作り方は、図2(B)に示す拡張アドレス信号生成回路200の構成により理解可能である。拡張アドレス信号生成回路200は、逆方向アドレス生成部の一例である減算回路201と、モードに応じて選択すべきアドレス系統を制御する切替制御回路(制御部の一例)202とを備えて構成されている。
【0046】
切替制御回路202は、タイミングジェネレータ20内の順方向アドレス生成回路(順方向アドレス生成部の一例)21にて通常の作成方法によって生成されたアドレス(本例では0〜554の範囲)AD200と、減算回路201からの出力アドレスAD201の何れか一方を選択するスイッチ204と、このスイッチ204の出力アドレスAD204とダミー行のアドレスAD205(本例では555)の何れか一方を選択するスイッチ206と、このスイッチ206の出力アドレスAD206と基本セル10bに対応しないアドレスAD207の何れか一方を選択するスイッチ208とを有している。基本セル10bに対応しないアドレスAD207としては、本例では“−;マイナス”もしくは556以上であればよく、具体的には“1023”を設定するようにしている。
【0047】
順方向アドレス生成回路21は、図示しないアップカウンタ(インクリメントカウンタ)を内蔵しており、順方向読出モードおよび逆方向読出モードの何れにおいても、アドレス値を順方向に漸次変化(たとえば増分Nとして)させる。たとえば、全画素読出しの場合には増分N=1として、“1”ずつカウント値を増加させる。また、3行ごとの間引き読出しを行なう場合には増分N=3として、“3”ずつカウント値を増加させる。
【0048】
逆方向アドレス生成部の一例である減算回路201は、順方向読出モード時に対応するように、アドレス値を逆方向に漸次変化させる。たとえば、全画素読出しの場合には“1”ずつ出力アドレスAD201を減少させる。また、3行ごとの間引き読出しを行なう場合には“3”ずつ出力アドレスAD201を減少させる。このとき、減算回路201は、単純なデクリメントカウント動作を行なわずに、順方向アドレス生成回路21にて生成されたアドレスAD200と有効画像エリア10aの最上位側アドレスADmax(本例では554)との差を取り、その差分(=ADmax−AD200)をアドレスAD201として出力することで、アドレス値を逆方向に漸次変化させる。つまり、順方向アドレス生成回路21と減算回路201とで、実質的なダウンカウンタを構成する。
【0049】
また、拡張アドレス信号生成回路200は、スイッチ204,206,208の選択動作を制御するレジスタ210を備えて構成されている。スイッチ204,206,208は、何れも、レジスタ210からのレジスタ設定に従い、通常時(レジスタ設定;1)には入力端子a側が選択され、特殊モード時(レジスタ設定;0)には入力端子b側が選択されるようになっている。
【0050】
たとえば、スイッチ204は、レジスタ210からの順/逆レジスタ設定に従い、通常モードである順方向読出モード時(図中F(1)と記す)にはアドレスAD200を選択し、逆方向読出モード時(図中R(0)と記す)にはアドレスAD201を選択する。
【0051】
また、本発明の切替選択部の一例として機能するスイッチ206,208は、レジスタ210からの指令に従い、通常時(図中Nor(1)と記す)は入力端子aのアドレスAD204,AD206を選択するが、特定アドレス設定時には、それぞれ規定されたアドレスAD205,AD207を選択する。
【0052】
具体的には、レジスタ210は、有効画像エリア10aの読出完了後におけるブランキング期間の読出アドレスを設定する目的で、ブランキング期間には、スイッチS206にレジスタ値0を設定する。これにより、順方向読出モードおよび逆方向読出モードの何れにおいてもアドレスAD205(本例では555)が固定的に選択され、特定のダミー行(本例では実アドレス555)が垂直デコーダ14aにて選択されるようにする。
【0053】
また、行をどこも選択したくない場合には、レジスタ210は、スイッチS208にレジスタ値0を設定する。これにより、基本セル10bの実アドレスに対応しないアドレス値アドレスAD207(本例では1023)が垂直デコーダ14aにて選択されるようにする。
【0054】
なお、スイッチ208から出力されたアドレスAD208が垂直デコーダ14aに伝達されるまでには、バッファを通過したり、プリデコードを行なったりすることもあるが、本実施形態における特徴部分のアドレス制御には無関係なので、それらの構成は図示を省略する。
【0055】
このような構成において、タイミングジェネレータ20(の順方向アドレス生成回路21)は、先ず、通常の作成方法によって、アドレス番号0〜554の順番で、順方向の垂直アドレス値を作成する。順方向の垂直アドレスは、減算回路201を通り、図2(B)のように、読出し要求が、順方向であるのか逆方向であるのかによって、スイッチ204により選択(マルチプレクス)される。
【0056】
さらに、特定のダミー行を選択すべき場合や、どこも選択すべきでない場合(1023などの存在しないアドレスにすればよい)には、スイッチ206,208により切り替えることができる。
【0057】
このように、第1実施形態のアドレス制御方式では、順方向読出モードおよび逆方向読出モードの何れにおいても、基本的なアドレス生成は順方向読出モードに対応したもののみを用意し、逆方向読出モード(反転読出し)時における全ての特殊読出モードに対して減算回路201を通すだけにした。順方向アドレスを通常の方法で生成するだけで、逆方向読出モードのアドレスは順/逆レジスタによるスイッチ204の切替えで対応可能である。間引き読出モードや加算読出モードなどの特殊読出モードに応じたアドレス指定は、順方向アドレス生成回路21に対して、順方向および逆方向の何れにおいても共通の値を設定すればよいからである。
【0058】
よって、拡張アドレス信号生成回路200を1個設けておくだけで、逆方向読出モード時にも様々な特殊読出モード(たとえば間引き読出モードや加算読出モードなど)に対応することができる。全ての読出モードに対して、順方向アドレス生成回路21にて順方向の読出し順のアドレスのみ生成すれば、この拡張アドレス信号生成回路200に通すだけで、逆方向のアドレスが自動的に出力されるようになる。
【0059】
従来のように、順方向はインクリメント、逆方向はデクリメントというように、順/逆ごとにアドレスを作り分ける必要がなく、しかも、全ての動作モードに一挙に対応することができる。よって、アドレスを発生する回路が小型化され、設計の負荷が減り、設計ミスを減らすこともできる。コンパクトで安価なアドレス制御回路を提供することが可能となる。
【0060】
また、特定のダミー行を選択すべき場合や、どこも選択すべきでない場合には、切替スイッチ(本例ではスイッチ206,208)を設けて、それらのアドレスに強制的に切り替えることで対応可能となる。このように、特定アドレスへの切替機能を付加することも簡易である。
【0061】
<アドレス制御;第2例>
図3は、図1に示した固体撮像装置1の撮像部10に対するアドレス制御の第2実施形態を説明する図である。ここで図3(A)は撮像部10の行に振られるアドレスの一例を示す。また、図3(B)は、第2実施形態のアドレス制御手法を実施するための拡張アドレス信号生成回路200の一例を示す。この第2実施形態のアドレス制御は、画素配列に反転対称性を持たせることで、撮像素子のOPB(OPtical Black :光学的黒)レベル設定の対応や、カラー画像撮像用の撮像部10を使用する場合への対応を可能とする点に特徴を有する。以下具体的に説明する。
【0062】
図3(A)に示すように、撮像部10は、垂直方向の有効画像エリア10aとして、アドレス0からアドレス554までが割り当てられているが、その内の上下各数ラインに、入射光に対して不感性を有する遮光画素用のライン(以下OPBラインという)10cを割り当てている点に第1の特徴を有する。図示した例では、下側のアドレス0,1と上側のアドレス553,554の各2行がOPBライン10cに割り当てられているが、実際には、より多くの行がOPBライン10cに割り当てられてよい。なお、第2実施形態の撮像部10には、ダミー画素用の読出ラインは設けられていない。
【0063】
OPBライン10cの遮光画素は、その上面(受光面側)に遮光膜が配されるようになっており、撮像素子のOPBレベルを基準レベルに合わせることで映像信号の黒浮きや黒沈みといった問題を防ぐため、この遮光画素の黒レベルを参照するのに使用される。
【0064】
OPBレベル合わせの処理は、通常、1画面内の先頭側において行なうので、撮像部10の下側のOPBライン10cが順方向読出モード時に使用され、上側のOPBライン10cが逆方向読出モード時に使用されるようになっている。また、本実施形態の第2の特徴部分として、上下に同数の遮光画素をOPBライン10cとして用意することで、順方向でも逆方向でも遮光画素と感光画素の位置関係が変わらないようにしている。
【0065】
また、撮像部10は、その実効撮像エリア10d(アドレス2〜552の範囲)に、カラー撮像用の色分離フィルタが単位画素3上に配列されている。図示した配列は、3種類の色が用いられていて、それらがベイヤ(Bayer)配列をなしている。すなわち、色がG(緑)である画素に注目した場合、それらは1画素おきに市松状に配置されている。色がR(赤)である画素に注目した場合、それらは1ラインおきに配置されている。また、色がB(青)である画素に注目した場合も同様に、1ラインおきに配置されている。
【0066】
なお、色分離フィルタの配列は、このようなベイヤ配列に限らず、その他の配列であってもよい。また、画素上に色分離フィルタを形成しカラー画像を得るようにしているが、本実施形態の第3の特徴部分として、実効撮像エリア10d内の感光画素が奇数行で、色分離フィルタの配置を上下対称にしている。
【0067】
図3(B)に示すように、拡張アドレス信号生成回路200は、第1実施形態の構成からスイッチ206を取り外し、スイッチ204の出力をスイッチ208の一方の入力端子a側に接続した構成となっている。撮像部10からダミー画素用の読出ラインを省いたためである。拡張アドレス信号生成回路200の基本的な動作は、第1実施形態のものと同じである。
【0068】
このような構成において、順方向に読出しを行なう場合には、下側から順番に、実アドレス0,1,2,…,552(553,554は読出不要)の方向に読み、逆方向に読出しを行なう場合には、上側から順番に、実アドレス554,553,552,…,2(1,0は読出不要)の方向に読む。
【0069】
なお、順方向読出モード時には実アドレス553,554を、逆方向読出モード時には実アドレス1,0を、それぞれ読出不要としたが、読出しを行なっても不都合はない。また、この実アドレス553,554や、実アドレス1,0を、ダミー画素用の読出ラインに割り当ててもよい。
【0070】
ここで、第2実施形態の撮像部10は、上述のように、上下に同数の遮光画素が用意され、順方向でも逆方向でも遮光画素と感光画素の読出走査における相対的な位置関係が変わらないようにしている。すなわち、受光画素と遮光画素とが、順方向読出モードおよび逆方向読出モードの何れにおいても、相対的に同一アドレスに配されるように、読出方向において対称に配列されるようにしている。このため、固体撮像装置の黒レベルに関する順方向読出し用の信号処理回路に何ら変更を加えることなく、逆方向読出モードにて取得された信号を、その順方向読出し用の信号処理回路に通すだけで、反転画像を得ることができる。
【0071】
加えて、第2実施形態の撮像部10は、単位画素3上に色分離フィルタを形成してカラー画像を得るようにしているが、上述のように、感光画素の総数が奇数で、色分離フィルタの配置を上下対称にし、読出走査における相対的な位置関係が変わらないようにしている。すなわち、受光画素上の色フィルタの色が、順方向読出モードおよび逆方向読出モードの何れにおいても、相対的な同一アドレスには同じ色が配されるように、読出方向において対称に配列されるようにしている。このため、色関係の処理も、やはり順方向読出し用の色処理回路に何ら変更を加えることなく、逆方向読出モードにて取得された信号を、その順方向読出し用の色処理回路に通すだけで、反転カラー画像を得ることができる。
【0072】
図4は、図3に示した第2実施形態のアドレス制御における順方向アドレス生成回路21の、アドレス設定論理を説明するフローチャートである。ここで、図4(A)は、全体の動作手順を示すとともに、スイッチ206を取り外している意義を説明するものである。また、図4(B)は、図4(A)での動作に加えては、スイッチ208を取り外した場合の意義を説明するものである。
【0073】
先ず、図4(A)に示すフローチャートに基づいて説明する。実効撮像エリア10dを走査しているときには、順方向読出モードおよび逆方向読出モードの何れにおいても、順方向アドレス生成回路21は、内蔵のアップカウンタにて順次アドレス値をカウントアップする(S100)。その増分Nは、第1実施形態のアドレス制御にて説明したように、全画素読出しの場合には増分Nを“1”とし、また3行ごとの間引き読出しを行なう場合には増分Nを“3”とする。順方向アドレス生成回路21は、このカウント動作を、垂直方向の走査タイミングを規定する、Vスタートパルスを検出するまで繰り返す(S104−NO,S106,S108)。
【0074】
このカウント動作中に、カウント値AD200が“554”すなわち有効画像エリア10aの最上位側アドレスADmax以上である場合には(S106−YES)、垂直ブランキング期間に該当することになるで、カウント値AD200に“554”を強制的に出力する。一旦カウント値AD200に“554”を強制的に出力すると、順方向アドレス生成回路21は、Vスタートパルスを検出するまでその状態を維持する(S110,S100,S104−NO,S106−YES)。そして、Vスタートパルスを検出すると(S104−YES)、順方向アドレス生成回路21は、カウント値AD200を“0”にリセットして(S112)、上記の動作を繰り返す。
【0075】
したがって、順方向読出モード時の垂直ブランキング期間には、このカウント値AD200=554がそのままスイッチ204にて選択され、スイッチ208を介してアドレス値AD208として出力され、撮像部10上の実アドレス554を選択するようになる。また、逆方向読出モード時の垂直ブランキング期間には、カウント値AD200=554と最上位側アドレスADmax=554との減算回路201による差分AD201=0がスイッチ204にて選択され、スイッチ208を介してアドレス値AD208として出力され、撮像部10上の実アドレス0を選択するようになる。
【0076】
つまり、この第2実施形態のアドレス制御においては、第1実施形態のアドレス制御と異なり、1画面走査してから先頭行に戻るまでの間(垂直ブランキング期間)に選択するダミー行を、スイッチ(図2の206相当)による切替制御にて固定する、という手法を採っていない。その代わりに、順方向アドレス生成回路21のカウンタ値を利用することで、順方向読出モード時には実アドレス554の行を選択し、逆方向読出モード時には実アドレス0の行を選択するようにしている。
【0077】
同様の手法は、「行をどこも選択しない場合の制御」にも適用可能である。たとえば、図4(B)に示すフローチャートのように、ステップS100とS104との間に、「行をどこも選択しない」か否かの判断ステップS102を設ける。そして、行をどこも選択しない場合には(S102−YES)、順方向アドレス生成回路21から出力されるアドレス値AD200をアドレス値AD200αに強制的に設定する(S114)。
【0078】
アドレス値AD200αは、このアドレス値AD200αそのものが基本セル10bの実アドレスに対応しない値で、かつこのアドレス値AD200αを用いた減算回路201による減算結果AD201の値も、基本セル10bの実アドレスに対応しない値となるようなものに設定すればよい。本例の場合、順方向アドレス生成回路21および減算回路201が少なくとも10ビット(1023)まで対応可能であるものとすれば、555以上で1023までの何れかを使用すればよい。
【0079】
こうすることで、減算回路201による減算結果は“負;マイナス”になり、その値が折り返して1023〜555の範囲となり、順方向読出モードおよび逆方向読出モードの何れにおいても、基本セル10bの実アドレスに対応しないアドレス値を垂直デコーダ14aに供給可能となる。すなわち、順方向アドレス生成回路21は、減算回路201に通しても通さなくても、基本セル10bに対応しないアドレス値を出力するものとすれば、「行をどこも選択しない場合の切替制御」を実行するスイッチ(図2や図3での208)を取り外すことが可能となる。
【0080】
このように、第2実施形態のアドレス制御方式によれば、第1実施形態の構成による効果を得ることができることに加えて、遮光画素や色分離フィルタの配列を、読出方向について、実アドレス上で対称となるように配置したので、信号処理回路を特に逆方向読出モードに対応させる必要なく、そのまま用いることが可能となる。すなわち、OPBレベル合わせ回路や色信号処理回路が1系統で済み、コンパクトで安価な撮像装置を構築することが可能となる。加えて、図4に示したように、カウンタ値を適切に設定することで、制御スイッチを設けることなく、順方向アドレス生成回路21のみよって、特定アドレスへの切替機能を実現することができ、ダミー出力画素への選択指定や何も選択しない場合への対応も可能である。
【0081】
<アドレス制御;第3例>
図5は、図1に示した固体撮像装置1の撮像部10に対するアドレス制御の第3実施形態を説明する図である。ここで図5(A)は撮像部10の行に振られるアドレスの一例を示す。また、図5(B)は、第3実施形態のアドレス制御手法を実施するための拡張アドレス信号生成回路200の一例を示す。
【0082】
この第3実施形態のアドレス制御は、第2実施形態と同様に、OPBレベル設定の対応やカラー画像撮像対応を可能とするとともに、実効撮像エリア10dの総ライン数を第2実施形態と同じに維持しつつOPBライン10cを含む有効画像エリア10aの総ライン数を少なくすることで、撮像部10をより小さくすることを可能とする点に特徴を有する。
【0083】
このような構成とするには、先ず、撮像部10を、遮光画素が読出方向における先端側および後端側のうちの何れか一方に配された構造のものとする。そして、切替制御回路202は、順方向読出モードおよび逆方向読出モードの何れにおいても、遮光画素の読出期間には、順方向アドレス生成回路21または減算回路201の何れか一方により生成されたアドレス値が共通に垂直デコーダ14aに供給されるように制御するものとする。以下、第2実施形態の構成との相違点を中心に説明する。
【0084】
第3実施形態の撮像部10は、有効画像エリア10a内の上下何れか一方の数ラインにOPBライン10cを割り当て、遮光画素だけは順方向も逆方向も同じ順番で読み出すようにしている点に特徴を有する。先にも述べたように、OPBレベル合わせの処理は、通常、1画面内の先頭側で行なうので、図5(A)に示した例では、順方向読出モード時にOPBライン10cが先頭側に配されるように、撮像部10の下側(図ではアドレス0,1の2ライン分)にOPBライン10cを設けている。色分離フィルタの配列は、第2実施形態と同様である。
【0085】
図5(B)に示すように、拡張アドレス信号生成回路200は、第2実施形態の拡張アドレス信号生成回路200に準じて、減算回路201、スイッチ204,208、およびレジスタ210を備える。ここで、第3実施形態の減算回路201は、第1および第2実施形態の減算回路201と異なり、順方向アドレス生成回路21にて生成されたアドレスAD200と、“有効画像エリア10aの最上位側アドレスADmax+OPBライン10cの行数(本例では556)”(以下減算初期値アドレスADpreという)との差を取り、その差分(ADpre−AD200)をアドレスAD201として出力する。
【0086】
レジスタ210内には、走査が順方向か逆方向かを指定する順/逆レジスタの設定値(F(1)/R(0))と遮光画素選択期間を示すOPB期間信号(OPB(1))との論理和を取ることORゲート212が設けられている。ORゲート212は、特定期間信号の一例である強制順方向走査信号を作成する回路としての機能を備える。
【0087】
ここで、OPB期間信号とは、順方向アドレス生成回路21の出力がOPBライン10c(すなわち遮光画素の行)に対応するとき(本例ではアドレス0,1のとき)のみ“1;アクティブ”になる信号である。順/逆レジスタは順方向読出モードのとき“1;アクティブ”で、逆方向読み出しのとき“0;インアクティブ”である。
【0088】
これにより、逆方向読出モード時にも、OPB期間信号が“1;アクティブ”である期間は、強制的に減算回路201を経由しない側に信号経路を切り替えることができる。すなわち、逆方向読出モード時のOPB期間には、有効画像エリア10aの下部に割り当てられているOPBライン10cの遮光画素を読み出すように、スイッチ248から特定期間信号の一例である強制順方向走査信号を出力することが可能となる。
【0089】
このように、第3実施形態のアドレス制御方式によれば、第2実施形態の構成による効果を得ることができることに加えて、遮光画素だけは順方向も逆方向も同じ順番で読み出すことの可能な構成としたので、遮光画素を増やさずに済むようになり、この結果、撮像部10を小さくすることが可能となる。
【0090】
なお、上記第3実施形態の説明では、順方向読出モード時にOPBライン10cが先頭側に配されるように、アドレス0,1の2ライン分にOPBライン10cを設け、逆方向読出モード時のOPB期間(強制順方向走査信号が1の期間)には、強制的に減算回路201を通さない信号経路を選択するようにして、有効画像エリア10aの下部に割り当てられているOPBライン10cの遮光画素を読み出すようにしていたが、この関係が逆となるようにしてもよい。
【0091】
すなわち、逆方向読出モード時にOPBライン10cが先頭側に配されるように、アドレス554,553の2ライン分にOPBライン10cを設け、順方向読出モード時のOPB期間(強制逆方向走査信号が1の期間)には、強制的に減算回路201を通さない信号経路を選択するようにして、有効画像エリア10aの上部に割り当てられているOPBライン10cの遮光画素を読み出すようにする。
【0092】
以上、本発明を、実施形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で上記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。
【0093】
また、上記の実施形態は、クレーム(請求項)にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必要であるとは限らない。前述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組合せにより種々の発明を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。
【0094】
たとえば、上記各実施形態で、減算回路201の被減算側の値を固定値ではなくADmaxやADpreのように一般的な符号で示したように、それらの値を可変にすることができる。こうすることで、撮像部10の画素数(列数や行数)やダミー画素の形態など、様々な種類の撮像デバイスに柔軟に対応可能となり、数々のシステムへの応用・発展が容易となる。
【0095】
また、上記実施形態では、複数の単位画素が2次元状に並んで配列されてなるX−Yアドレス型の撮像デバイスにおける読出アドレス制御への事例で説明したが、本発明の技術思想は、X−Yアドレス型の撮像デバイスへの適用に限定されるものではない。たとえば、複数の単位画素(単位素子)が1次元状に並んで配列されてなるラインセンサ(1ラインの撮像デバイス)にも同様に適用可能である。勿論、行数が数行しかないライン状(長尺状)の撮像デバイスにも同様に適用可能である。
【0096】
また、上記実施形態では、行および列状に配列された画素からの信号出力が電圧信号であって、CDS処理機能部が各列ごとに設けられたカラム型の固体撮像装置を一例として説明したが、固体撮像装置は、カラム型のものに限らない。たとえば、画素からの信号出力が電流信号である固体撮像装置であってもよい。要するに、X−Yアドレス型のように、受光素子で得られた信号をアドレス指定によって読み出すことが可能なものであれば、上記実施形態で説明した技術を適用可能で、同様の効果を享受することができる。
【0097】
また、撮像デバイスに限らず、一般的な半導体メモリにおける読出アドレス制御にも適用可能である。すなわち、上記実施形態にて具体的に示した本発明の技術思想は、複数の単位素子が1次元状または2次元状に並んで配列されてなる基本セルおよび複数の単位素子のうちの読出対象のものを選択するデコーダを具備してなる、あらゆる種類の半導体装置における、読出対象の位置を示すアドレス値を設定する読出アドレス制御に適用可能であり、それらにおいても、上記実施形態で示したと同様の効果を享受することができる。たとえば、CCD撮像デバイスにて読み取った撮像信号を一旦ページメモリ(フレームメモリやフィールドメモリ)に保存し、その後、読み出す際の制御に適用可能である。
【0098】
【発明の効果】
以上のように、本発明によれば、逆方向読出モード時にも、順方向アドレス生成部により生成されているアドレス値を使用してアドレス値を逆方向に漸次変化させることで、逆方向読出モード用のアドレス値を設定するようにした。これにより、アドレスカウンタとして順方向読出モード用の1個だけを用意すれば、逆方向読出モード時における様々な特殊な読出し(たとえば加算読出しや間引き読出しなど)など様々な読出し形態に対して、1個のアドレスカウンタ回路で対応可能となる。
【0099】
また、遮光画素や色分離フィルタの配列を対称にすれば、信号処理回路を特に逆方向読出モードに対応させる必要なく、順方向読出モード用の信号処理回路をそのまま用いることができる。また、特定アドレスへの切替機能を付加することも可能であり、ダミー出力画素や、何も選択しない場合にも対応することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係る固体撮像装置の概略構成図である。
【図2】図1に示した固体撮像装置1の撮像部10に対するアドレス制御の第1実施形態を説明する図である。
【図3】図1に示した固体撮像装置1の撮像部10に対するアドレス制御の第2実施形態を説明する図である。
【図4】第2実施形態のアドレス制御におけるアドレス設定論理を説明するフローチャートである。
【図5】図1に示した固体撮像装置1の撮像部10に対するアドレス制御の第3実施形態を説明する図である。
【符号の説明】
1…固体撮像装置、3…単位画素、7…駆動制御部、10…撮像部、10a…有効画像エリア、10b…基本セル、10c…OPBライン、10d…実効撮像エリア、11…水平制御線、12…水平走査回路、12a…水平デコーダ、12b…水平駆動回路、13…水平読出線、13…画素信号線、14…垂直走査回路、14a…垂直デコーダ、14b…垂直駆動回路、15…垂直制御線、18…水平信号線、19…垂直信号線、20…タイミングジェネレータ、21…順方向アドレス生成回路、26…CDS処理部、28…出力バッファ、100…外部回路、110…A/D変換部、130…デジタル信号処理部、136…D/A変換部、200…拡張アドレス信号生成回路、201…減算回路、202…切替制御回路、204,206,208…スイッチ、210…レジスタ、212…ORゲート(特定期間信号を作成する回路)
Claims (17)
- 複数の単位素子が1次元状または2次元状に並んで配列されてなる基本セルおよび前記複数の単位素子のうちの読出対象のものを選択するデコーダを具備してなる半導体装置に対して、前記読出対象の位置を示すアドレス値を設定する方法であって、
順方向読出モード時には、アドレス値を順方向に漸次変化させることで得られるアドレス値の系統を前記デコーダに供給し、
逆方向読出モード時には、アドレス値を順方向に漸次変化させることで得られるアドレス値を使用して、実質的に逆方向に漸次変化されたアドレス値を得、この実質的に逆方向に漸次変化されたアドレス値の系統を前記デコーダに供給する
ことを特徴とする読出アドレス制御方法。 - 前記アドレス値を順方向に漸次変化させることで得られるアドレス値と、予め定められている初期値との差分を取ることで、前記実質的に逆方向に漸次変化されたアドレス値を得る
ことを特徴とする請求項1に記載の読出アドレス制御方法。 - 複数の単位素子が1次元状または2次元状に並んで配列されてなる基本セルおよび前記複数の単位素子のうちの読出対象のものを選択するデコーダを具備してなる半導体装置に対して、前記読出対象の位置を示すアドレス値を設定する読出アドレス制御装置であって、
アドレス値を順方向に漸次変化させる順方向アドレス生成部と、
前記順方向アドレス生成部により生成されているアドレス値を使用して、アドレス値を逆方向に漸次変化させる逆方向アドレス生成部と、
順方向読出モード時には前記順方向アドレス生成部により生成されたアドレス値の系統が前記デコーダに供給され、逆方向読出モード時には前記逆方向アドレス生成部により生成されたアドレス値の系統が前記デコーダに供給されるように、切替制御を行なう制御部と
を備えたことを特徴とする読出アドレス制御装置。 - 前記逆方向アドレス生成部は、予め定められている初期値と前記順方向アドレス生成部により生成されたアドレス値との差分を取る減算処理部を含むものである
ことを特徴とする請求項3に記載の読出アドレス制御装置。 - 前記逆方向アドレス生成部は、前記初期値を任意に設定可能に構成されている
ことを特徴とする請求項4に記載の読出アドレス制御装置。 - 前記制御部は、一方の入力端子には前記順方向アドレス生成部または前記逆方向アドレス生成部により生成されたアドレス値が入力され他方の入力端子には特定のアドレス値が入力され、前記一方および前記他方のうちのの何れか入力端子に入力されたアドレス値を選択して出力する切替選択部を含むものである
ことを特徴とする請求項3に記載の読出アドレス制御装置。 - 前記制御部は、前記基本セルの実アドレスに対応しないアドレス値が前記特定のアドレス値として前記デコーダに供給されるように切替制御を行なう
ことを特徴とする請求項3に記載の読出アドレス制御装置。 - 前記順方向アドレス生成部は、当該順方向アドレス生成部が生成したアドレス値と、このアドレス値に基づいて前記逆方向アドレス生成部により生成されるアドレス値の何れもが、前記基本セルの実アドレスに対応しないアドレス値を生成可能に構成されている
ことを特徴とする請求項3に記載の読出アドレス制御装置。 - 前記制御部は、前記順方向読出モードおよび前記逆方向読出モードの何れにおいても、共通に、予め定められている特定の期間については、前記順方向アドレス生成部または前記逆方向アドレス生成部の何れか一方により生成されたアドレス値が前記デコーダに供給されるように制御する
ことを特徴とする請求項3に記載の読出アドレス制御装置。 - 前記制御部は、前記予め定められている特定の期間を規定する特定期間信号を生成する回路を備える
ことを特徴とする請求項9に記載の読出アドレス制御装置。 - 複数の単位素子が1次元状または2次元状に並んで配列されてなる基本セルおよび前記複数の単位素子のうちの読出対象のものを選択するデコーダを具備してなる半導体装置と、
アドレス値を順方向に漸次変化させる順方向アドレス生成部と、
前記順方向アドレス生成部により生成されているアドレス値を使用して、アドレス値を逆方向に漸次変化させる逆方向アドレス生成部と、
順方向読出モード時には前記順方向アドレス生成部により生成されたアドレス値の系統が前記デコーダに供給され、逆方向読出モード時には前記逆方向アドレス生成部により生成されたアドレス値の系統が前記デコーダに供給されるように、切替制御を行なう制御部と
を備えたことを特徴とする半導体システム。 - 前記半導体装置は、入射光量に応じた信号を出力する受光画素を前記単位素子として含むものである
ことを特徴とする請求項11に記載の半導体システム。 - 前記半導体装置は、
入射光に対して不感性を有する遮光画素を前記単位素子として含むものであり、
前記受光画素と前記遮光画素とが、前記順方向読出モードおよび前記逆方向読出モードの何れにおいても、相対的に同一アドレスに配されるように、読出方向において対称に配列されている
ことを特徴とする請求項12に記載の半導体システム。 - 前記半導体装置は、入射光に対して不感性を有する遮光画素を前記単位素子として含むものであり、かつ、当該遮光画素が前記読出方向における先端側および後端側のうちの何れか一方に配されており、
前記制御部は、前記順方向読出モードおよび前記逆方向読出モードの何れにおいても、前記遮光画素の読出期間には、前記順方向アドレス生成部または前記逆方向アドレス生成部の何れか一方により生成されたアドレス値が共通に前記デコーダに供給されるように制御する
ことを特徴とする請求項12に記載の半導体システム。 - 前記半導体装置は、
前記受光画素のそれぞれの受光面上にカラー画像撮像用の色分離フィルタを構成する何れかの色フィルタが設けられており、
前記受光画素上の前記色フィルタの色は、前記順方向読出モードおよび前記逆方向読出モードの何れにおいても、相対的な同一アドレスには同じ色が配されるように、読出方向において対称に配列されている
ことを特徴とする請求項12から14のうちの何れか1項に記載の半導体システム。 - 入射光量に応じた信号を出力する受光画素と入射光に対して不感性を有する遮光画素とを単位素子として含み、この単位素子が1次元状または2次元状に並んで配列されてなる基本セル、および、
複数の前記単位素子のうちの読出対象のものを選択するデコーダ、
を具備し、
前記受光画素と前記遮光画素とが、読出方向において、実アドレス上、対称に配列されている
ことを特徴とする撮像デバイス。 - 入射光量に応じた信号を出力する受光画素を単位素子として含み、この単位素子が1次元状または2次元状に並んで配列されてなる基本セル、および、
複数の前記単位素子のうちの読出対象のものを選択するデコーダ、
を具備し、
前記受光画素のそれぞれの受光面上にカラー画像撮像用の色分離フィルタを構成する何れかの色フィルタが設けられており、
前記受光画素上の前記色フィルタの色は、相対的な同一アドレスには同じ色が配されるように、読出方向において、実アドレス上、対称に配列されている
ことを特徴とする撮像デバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003061142A JP4232485B2 (ja) | 2003-03-07 | 2003-03-07 | 読出アドレス制御方法および装置、並びに半導体システムおよび撮像デバイス |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003061142A JP4232485B2 (ja) | 2003-03-07 | 2003-03-07 | 読出アドレス制御方法および装置、並びに半導体システムおよび撮像デバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004274306A true JP2004274306A (ja) | 2004-09-30 |
JP4232485B2 JP4232485B2 (ja) | 2009-03-04 |
Family
ID=33123436
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003061142A Expired - Fee Related JP4232485B2 (ja) | 2003-03-07 | 2003-03-07 | 読出アドレス制御方法および装置、並びに半導体システムおよび撮像デバイス |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4232485B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006148931A (ja) * | 2004-11-24 | 2006-06-08 | Magnachip Semiconductor Ltd | 補色カラーフィルタを採用したSoCカメラシステム |
JP2007228367A (ja) * | 2006-02-24 | 2007-09-06 | Kyocera Corp | 感度補正方法および撮像装置 |
JP2008060856A (ja) * | 2006-08-30 | 2008-03-13 | Funai Electric Co Ltd | パノラマ撮像装置 |
JP2012039563A (ja) * | 2010-08-11 | 2012-02-23 | Nikon Corp | 固体撮像素子および撮像装置 |
-
2003
- 2003-03-07 JP JP2003061142A patent/JP4232485B2/ja not_active Expired - Fee Related
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006148931A (ja) * | 2004-11-24 | 2006-06-08 | Magnachip Semiconductor Ltd | 補色カラーフィルタを採用したSoCカメラシステム |
JP2007228367A (ja) * | 2006-02-24 | 2007-09-06 | Kyocera Corp | 感度補正方法および撮像装置 |
JP4659641B2 (ja) * | 2006-02-24 | 2011-03-30 | 京セラ株式会社 | 感度補正方法および撮像装置 |
JP2008060856A (ja) * | 2006-08-30 | 2008-03-13 | Funai Electric Co Ltd | パノラマ撮像装置 |
JP2012039563A (ja) * | 2010-08-11 | 2012-02-23 | Nikon Corp | 固体撮像素子および撮像装置 |
CN102377955A (zh) * | 2010-08-11 | 2012-03-14 | 株式会社尼康 | 固体摄像元件以及摄像装置 |
US9007498B2 (en) | 2010-08-11 | 2015-04-14 | Nikon Corporation | Solid state imaging device and imaging apparatus having a plurality of addition read modes |
US10171784B2 (en) | 2010-08-11 | 2019-01-01 | Nikon Corporation | Solid state imaging device and imaging apparatus having a plurality of addition read modes |
US10681322B2 (en) | 2010-08-11 | 2020-06-09 | Nikon Corporation | Solid state imaging device and imaging apparatus having a plurality of addition read modes |
Also Published As
Publication number | Publication date |
---|---|
JP4232485B2 (ja) | 2009-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7978240B2 (en) | Enhancing image quality imaging unit and image sensor | |
EP1148712B1 (en) | Solid-state image pickup apparatus | |
JP5089017B2 (ja) | 固体撮像装置及び固体撮像システム | |
JP4691930B2 (ja) | 物理情報取得方法および物理情報取得装置、並びに物理量分布検知の半導体装置、プログラム、および撮像モジュール | |
JP4821921B2 (ja) | 固体撮像装置および電子機器 | |
US7907193B2 (en) | Image capturing apparatus | |
JP4622790B2 (ja) | 撮像素子および撮像装置 | |
JP4609092B2 (ja) | 物理情報取得方法および物理情報取得装置 | |
JP2008167004A (ja) | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 | |
US7154542B1 (en) | Image pickup apparatus having an exposure control circuit | |
JP4736819B2 (ja) | 物理情報取得方法および物理情報取得装置ならびに駆動装置 | |
JP2005109994A (ja) | 撮像装置 | |
JP2005109993A (ja) | 撮影装置 | |
JP4929584B2 (ja) | 信号処理方法および信号処理装置並びに物理量分布検知のための半導体装置 | |
JP4058789B2 (ja) | 固体撮像装置及びその駆動方法、並びにカメラ | |
JP4232485B2 (ja) | 読出アドレス制御方法および装置、並びに半導体システムおよび撮像デバイス | |
JP6825675B2 (ja) | 撮像素子及び撮像装置 | |
JP4984517B2 (ja) | 撮像ユニット及び撮像装置 | |
JP6798532B2 (ja) | 撮像素子及び撮像装置 | |
JP2004056407A (ja) | 固体電子撮像素子および固体電子撮像装置 | |
JP2022164803A (ja) | 撮像素子及び撮像装置 | |
JP2009130574A (ja) | 撮像装置及び固体撮像素子の駆動方法 | |
JP2012235342A (ja) | 撮像装置及び電子カメラ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051102 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080806 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080826 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081024 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081118 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081201 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |