JP2001346102A - 固体撮像装置、それを用いた固体撮像システム、及び信号転送装置 - Google Patents
固体撮像装置、それを用いた固体撮像システム、及び信号転送装置Info
- Publication number
- JP2001346102A JP2001346102A JP2000166308A JP2000166308A JP2001346102A JP 2001346102 A JP2001346102 A JP 2001346102A JP 2000166308 A JP2000166308 A JP 2000166308A JP 2000166308 A JP2000166308 A JP 2000166308A JP 2001346102 A JP2001346102 A JP 2001346102A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- signal
- output
- solid
- imaging device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 線型性の問題を改善しつつ、Ａ／Ｄ変換を行
う。 【解決手段】 光電変換手段と、前記光電変換手段で発
生した信号を電流に変換して出力する第１のトランジス
タと、所定の基準レベルを電流に変換して出力する第２
のトランジスタと、第１のトランジスタからの電流値
と、前記第２のトランジスタからの電流値とを比較する
比較手段と、比較手段により比較結果に基づいて前記光
電変換手段で発生した信号に対応するディジタル信号を
出力するアナログ・ディジタル変換手段と、を有する。
う。 【解決手段】 光電変換手段と、前記光電変換手段で発
生した信号を電流に変換して出力する第１のトランジス
タと、所定の基準レベルを電流に変換して出力する第２
のトランジスタと、第１のトランジスタからの電流値
と、前記第２のトランジスタからの電流値とを比較する
比較手段と、比較手段により比較結果に基づいて前記光
電変換手段で発生した信号に対応するディジタル信号を
出力するアナログ・ディジタル変換手段と、を有する。
Description
【０００１】
【発明の属する技術分野】本発明は固体撮像装置、それ
を用いた固体撮像システム、及び信号転送装置に係わ
り、特に信号電荷を増幅する増幅型ＭＯＳセンサーの出
力を取り出す駆動回路、増幅型固体撮像装置の出力電圧
をＡ／Ｄ変換する変換回路に関するものである。
を用いた固体撮像システム、及び信号転送装置に係わ
り、特に信号電荷を増幅する増幅型ＭＯＳセンサーの出
力を取り出す駆動回路、増幅型固体撮像装置の出力電圧
をＡ／Ｄ変換する変換回路に関するものである。
【０００２】
【従来の技術および発明が解決しようとする課題】図１
４に従来のＭＯＳ型固体撮像装置およびそのアナログ信
号出力電圧をＡ／Ｄ変換するＡ／Ｄ変換器の構成を示
し、図１５にその駆動タイミングを示す。単位セルは、
フォトダイオード８１、増幅トランジスタ８２、選択ト
ランジスタ８３、リセットトランジスタ８４から構成さ
れている。
４に従来のＭＯＳ型固体撮像装置およびそのアナログ信
号出力電圧をＡ／Ｄ変換するＡ／Ｄ変換器の構成を示
し、図１５にその駆動タイミングを示す。単位セルは、
フォトダイオード８１、増幅トランジスタ８２、選択ト
ランジスタ８３、リセットトランジスタ８４から構成さ
れている。
【０００３】各セルに配置されたフォトダイオード８１
（８１−１−１，８１−１−２，…）に蓄積された信号
は増幅トランジスタ８２（８２−１−１，８２−１−
２，…）によって電圧として、検出ノードである垂直信
号線８８（８８−１，８８−２，…）に読み出される。
このとき、増幅トランジスタ８２と負荷トランジスタ８
９（８９−１，８９−２，…）によりソースフォロワ回
路が構成されているので、フォトダイオード８１の信号
に対応した電圧が垂直信号線８８に読み出される。この
ような構成のＭＯＳ型固体撮像装置では増幅トランジス
タ８２のしきい値バラツキに対応した固定パターン雑音
が発生する問題があるので、以下にその動作を示すノイ
ズキャンセル回路が通常使用される。
（８１−１−１，８１−１−２，…）に蓄積された信号
は増幅トランジスタ８２（８２−１−１，８２−１−
２，…）によって電圧として、検出ノードである垂直信
号線８８（８８−１，８８−２，…）に読み出される。
このとき、増幅トランジスタ８２と負荷トランジスタ８
９（８９−１，８９−２，…）によりソースフォロワ回
路が構成されているので、フォトダイオード８１の信号
に対応した電圧が垂直信号線８８に読み出される。この
ような構成のＭＯＳ型固体撮像装置では増幅トランジス
タ８２のしきい値バラツキに対応した固定パターン雑音
が発生する問題があるので、以下にその動作を示すノイ
ズキャンセル回路が通常使用される。
【０００４】選択信号線８６−１にパルス５０１を印加
することによって、増幅トランジスタ８２−１−１，８
２−１−２，…の行を活性化させる。このとき、フォト
ダイオード８１−１−１，８１−１−２，…に蓄積され
た信号負荷に対応した出力信号電圧が垂直信号線８８
（８８−１，８８−２，…）に読み出される。セルを活
性化しているパルスが“Ｈ”レベル（パルス５０１）の
間にクランプトランジスタ９１のゲートに接続される端
子１２３に“Ｈ”電圧（パルス５０２）を印加し、垂直
信号線９５（９５−１，９５−２，…）を端子１２４に
印加されるクランプ電圧にクランプする。
することによって、増幅トランジスタ８２−１−１，８
２−１−２，…の行を活性化させる。このとき、フォト
ダイオード８１−１−１，８１−１−２，…に蓄積され
た信号負荷に対応した出力信号電圧が垂直信号線８８
（８８−１，８８−２，…）に読み出される。セルを活
性化しているパルスが“Ｈ”レベル（パルス５０１）の
間にクランプトランジスタ９１のゲートに接続される端
子１２３に“Ｈ”電圧（パルス５０２）を印加し、垂直
信号線９５（９５−１，９５−２，…）を端子１２４に
印加されるクランプ電圧にクランプする。
【０００５】その後、リセット信号線８７（８７−１，
８７−２，…）に“Ｈ”の電圧（パルス５０３）を印加
することで、フォトダイオード８１（８１−１−１，８
１−１−２，…）の電圧をリセットする。このリセット
時の電圧は、垂直信号線８８に現れるので、この電圧を
クランプ容量９０（９０−１，９０−２，…）で垂直信
号線９５（９５−１，９５−２，…）に伝達する。次い
でサンプル−ホールドトランジスタ９２（９２−１，９
２−２，…）をＯＮすることにより、垂直信号線９６
（９６−１，９６−２，…）に信号を伝達する。そして
水平シフトレジスタ１１９からの選択パルス５０５，５
０６，…が水平選択トランジスタ９４（９４−１，９４
−２，…）に印加されることで選択された行の信号が水
平信号線１１７へ読み出される。
８７−２，…）に“Ｈ”の電圧（パルス５０３）を印加
することで、フォトダイオード８１（８１−１−１，８
１−１−２，…）の電圧をリセットする。このリセット
時の電圧は、垂直信号線８８に現れるので、この電圧を
クランプ容量９０（９０−１，９０−２，…）で垂直信
号線９５（９５−１，９５−２，…）に伝達する。次い
でサンプル−ホールドトランジスタ９２（９２−１，９
２−２，…）をＯＮすることにより、垂直信号線９６
（９６−１，９６−２，…）に信号を伝達する。そして
水平シフトレジスタ１１９からの選択パルス５０５，５
０６，…が水平選択トランジスタ９４（９４−１，９４
−２，…）に印加されることで選択された行の信号が水
平信号線１１７へ読み出される。
【０００６】この水平信号線１１７に読み出された信号
電圧は出力アンプ１２０で増幅され、Ａ／Ｄ変換器１２
１に出力されてデジタル信号に変換される。
電圧は出力アンプ１２０で増幅され、Ａ／Ｄ変換器１２
１に出力されてデジタル信号に変換される。
【０００７】この場合、Ａ／Ｄ変換器１２１は１つしか
ないので高速に変換動作を行う必要があり、消費電力、
ノイズの点で問題が発生しやすく、また多画素のセンサ
ー出力を交換する場合により高速性が求められるのでそ
の設計が難しくなるという欠点もあった。
ないので高速に変換動作を行う必要があり、消費電力、
ノイズの点で問題が発生しやすく、また多画素のセンサ
ー出力を交換する場合により高速性が求められるのでそ
の設計が難しくなるという欠点もあった。
【０００８】また図１６に従来の電流出力型ＣＭＯＳセ
ンサーの概略回路図を示す。１３１はフォトダイオー
ド、１３２はフォトダイオード１３１の信号電荷を受け
信号電流に変換、出力する増幅トランジスタ、１３３は
リセットスイッチ、１３４はセンサーセル選択スイッ
チ、１３５は水平選択スイッチ、１３６は固定バイアス
電流源、１３７はセンサーセルからの信号電流を信号電
圧に変換するための抵抗、１３８は出力アンプ、１３９
は出力アンプ１３８のＤＣ出力レベルを定めるバイアス
電圧源である。
ンサーの概略回路図を示す。１３１はフォトダイオー
ド、１３２はフォトダイオード１３１の信号電荷を受け
信号電流に変換、出力する増幅トランジスタ、１３３は
リセットスイッチ、１３４はセンサーセル選択スイッ
チ、１３５は水平選択スイッチ、１３６は固定バイアス
電流源、１３７はセンサーセルからの信号電流を信号電
圧に変換するための抵抗、１３８は出力アンプ、１３９
は出力アンプ１３８のＤＣ出力レベルを定めるバイアス
電圧源である。
【０００９】フォトダイオード１３１で発生した信号電
荷は、増幅トランジスタ１３２のゲートに付随する容量
によって電圧に変換され、その変換された電圧に応じて
増幅トランジスタ１３２はドレイン信号電流を流そうと
する。スイッチ１３４，１３５がＯＮすると電流源１３
６の電流と、増幅トランジスタ１３２の出力電流の差分
が抵抗１３７に流れ、出力アンプ１３８の出力端子に、
その差分電流に応じた電圧が現われる。
荷は、増幅トランジスタ１３２のゲートに付随する容量
によって電圧に変換され、その変換された電圧に応じて
増幅トランジスタ１３２はドレイン信号電流を流そうと
する。スイッチ１３４，１３５がＯＮすると電流源１３
６の電流と、増幅トランジスタ１３２の出力電流の差分
が抵抗１３７に流れ、出力アンプ１３８の出力端子に、
その差分電流に応じた電圧が現われる。
【００１０】図１７に従来の別のタイプの電流出力型の
増幅型ＭＯＳ固体撮像素子、およびその出力を読み出す
読み出し回路の構成を示す。１１０１は光電変換部で、
ここで発生した信号電荷を転送トランジスタ１１０２を
介して増幅トランジスタ１１０３のゲートへ移動させ、
この信号電荷を信号電圧に変換してトランジスタ１１０
３に入力する。増幅トランジスタ１１０３は、この信号
電圧に応じた信号電流Ｉoutを画素選択トランジスタ１
１０４を介して出力線に出力する。この出力された信号
電流は差動増幅器１１０７の出力端子と反転入力端子間
に接続された抵抗１１０６によって電圧に変換され、出
力端子１１０９からバイアス電圧源１１０８の電圧を加
えた形で出力される。しかしながら、これら図１６、図
１７の従来例の場合、図１８に示す増幅トランジスタ１
１０３の入力電圧対出力電流の特性から解るように、出
力電流は入力電圧の２乗に比例し、特にしきい値電圧以
下の入力電圧に対しては指数関数特性となるため、線型
性が悪い、また温度に大きく依存するという欠点があっ
た。
増幅型ＭＯＳ固体撮像素子、およびその出力を読み出す
読み出し回路の構成を示す。１１０１は光電変換部で、
ここで発生した信号電荷を転送トランジスタ１１０２を
介して増幅トランジスタ１１０３のゲートへ移動させ、
この信号電荷を信号電圧に変換してトランジスタ１１０
３に入力する。増幅トランジスタ１１０３は、この信号
電圧に応じた信号電流Ｉoutを画素選択トランジスタ１
１０４を介して出力線に出力する。この出力された信号
電流は差動増幅器１１０７の出力端子と反転入力端子間
に接続された抵抗１１０６によって電圧に変換され、出
力端子１１０９からバイアス電圧源１１０８の電圧を加
えた形で出力される。しかしながら、これら図１６、図
１７の従来例の場合、図１８に示す増幅トランジスタ１
１０３の入力電圧対出力電流の特性から解るように、出
力電流は入力電圧の２乗に比例し、特にしきい値電圧以
下の入力電圧に対しては指数関数特性となるため、線型
性が悪い、また温度に大きく依存するという欠点があっ
た。
【００１１】さらに図１９に、センサーセル内の増幅ト
ランジスタ１１０３のもつ製造バラツキに起因するノイ
ズを抑制する読み出し回路の従来例を示す。スイッチ１
１０８、容量１１１０、トランジスタ１１１２で構成さ
れる電流サンプル／ホールド回路にて、増幅トランジス
タ１１０３がリセット状態にあるときの出力電流を保持
し、スイッチ１１０９、容量１１１１、トランジスタ１
１１３で構成されるもう一方の電流サンプル／ホールド
回路で増幅トランジスタ１１０３が信号電流を出力して
いる時の電流を保持し、それぞれの保持された電流を電
流−電圧変換回路１１１６，１１１７で電圧に変換し、
引き算回路１１１８の出力端子１１１９で最終的な出力
が得られる。
ランジスタ１１０３のもつ製造バラツキに起因するノイ
ズを抑制する読み出し回路の従来例を示す。スイッチ１
１０８、容量１１１０、トランジスタ１１１２で構成さ
れる電流サンプル／ホールド回路にて、増幅トランジス
タ１１０３がリセット状態にあるときの出力電流を保持
し、スイッチ１１０９、容量１１１１、トランジスタ１
１１３で構成されるもう一方の電流サンプル／ホールド
回路で増幅トランジスタ１１０３が信号電流を出力して
いる時の電流を保持し、それぞれの保持された電流を電
流−電圧変換回路１１１６，１１１７で電圧に変換し、
引き算回路１１１８の出力端子１１１９で最終的な出力
が得られる。
【００１２】この従来例ではノイズ抑制のために多くの
トランジスタ、スイッチ、容量、増幅器を必要とし、そ
の消費電力やチップ占有面積が大きいという問題があ
る。また図１７の従来例を用いて光電変換部を多数並列
に配置し、画素選択スイッチを介して共通信号線に出力
する場合を図２０に示す。光電変換素子２０１（２０１
−１，２０１−２，…，２０１−ｎ）の出力電荷は増幅
トランジスタ２０３（２０３−１，２０３−２，…，２
０３−ｎ）のゲートで電圧に変換され、さらに増幅トラ
ンジスタ２０３によって電流に変換され、画素選択トラ
ンジスタ２０４（２０４−１，２０４−２，…，２０４
−ｎ）を介して共通信号線２０９に出力され、増幅アン
プ２１３と帰環抵抗２１２で再び電圧に変換され出力さ
れる。各画素間には高電位電源端子からの配線が有する
寄生抵抗ｒ１〜ｒｎが増幅トランジスタのソース端子に
付随し、電源端子から位置的に遠い画素ほど当然ｒ１〜
ｒｎの和として抵抗は大きくなる。仮に各画素内の光電
変換素子２０１の信号電荷が全く等しく各画素で発生
し、増幅トランジスタ２０３のゲート端子で等しい信号
電圧に変換されても、前記ソース端子に付随する電源配
線寄生抵抗の値の違いで各画素の増幅トランジスタ２０
３の出力電流は変化し、電源端子から遠い画素ほど小さ
くなるいわゆるシェーディングが発生する。この現象は
増幅トランジスタの出力電流が大きくなるほど顕著にな
り、通常光電変換素子からの信号電荷量が大きい時に出
力電流も増え、出力電圧の精度はこの寄生抵抗によって
低下する。
トランジスタ、スイッチ、容量、増幅器を必要とし、そ
の消費電力やチップ占有面積が大きいという問題があ
る。また図１７の従来例を用いて光電変換部を多数並列
に配置し、画素選択スイッチを介して共通信号線に出力
する場合を図２０に示す。光電変換素子２０１（２０１
−１，２０１−２，…，２０１−ｎ）の出力電荷は増幅
トランジスタ２０３（２０３−１，２０３−２，…，２
０３−ｎ）のゲートで電圧に変換され、さらに増幅トラ
ンジスタ２０３によって電流に変換され、画素選択トラ
ンジスタ２０４（２０４−１，２０４−２，…，２０４
−ｎ）を介して共通信号線２０９に出力され、増幅アン
プ２１３と帰環抵抗２１２で再び電圧に変換され出力さ
れる。各画素間には高電位電源端子からの配線が有する
寄生抵抗ｒ１〜ｒｎが増幅トランジスタのソース端子に
付随し、電源端子から位置的に遠い画素ほど当然ｒ１〜
ｒｎの和として抵抗は大きくなる。仮に各画素内の光電
変換素子２０１の信号電荷が全く等しく各画素で発生
し、増幅トランジスタ２０３のゲート端子で等しい信号
電圧に変換されても、前記ソース端子に付随する電源配
線寄生抵抗の値の違いで各画素の増幅トランジスタ２０
３の出力電流は変化し、電源端子から遠い画素ほど小さ
くなるいわゆるシェーディングが発生する。この現象は
増幅トランジスタの出力電流が大きくなるほど顕著にな
り、通常光電変換素子からの信号電荷量が大きい時に出
力電流も増え、出力電圧の精度はこの寄生抵抗によって
低下する。
【００１３】また前記画素選択スイッチ４にはゲート−
ドレイン間重なり容量と呼ばれる寄生容量２０６（２０
６−１，２０６−２，…，２０６−ｎ）やドレイン−ウ
ェル間ＰＮ接合容量という寄生容量２０７（２０７−
１，２０７−２，…，２０７−ｎ）が存在し、多画素の
センサーではこの寄生容量の和は大きな値となるため、
図２０の例では増幅アンプ３の負荷容量として働き、ス
ルーレートの低下やリンギングなどの不安定現象を誘発
するという問題があった。
ドレイン間重なり容量と呼ばれる寄生容量２０６（２０
６−１，２０６−２，…，２０６−ｎ）やドレイン−ウ
ェル間ＰＮ接合容量という寄生容量２０７（２０７−
１，２０７−２，…，２０７−ｎ）が存在し、多画素の
センサーではこの寄生容量の和は大きな値となるため、
図２０の例では増幅アンプ３の負荷容量として働き、ス
ルーレートの低下やリンギングなどの不安定現象を誘発
するという問題があった。
【００１４】上記従来例では、フォトダイオードの信号
を電圧に変換、増幅して、ノイズキャンセルを行いなが
らＡ／Ｄ変換するまでの過程に多くのスイッチトランジ
スタやクランプ容量やサンプルホールド容量などの容量
を必要としており、そのためのチップ占有面積も大き
く、コストの上昇という問題が生じていた。また水平信
号線に現れる、選択された垂直信号線からの信号電圧を
１つのＡ／Ｄ変換器で変換する場合、その変換処理速度
を非常に速くする必要があり、例えばＨＤ（HighDefini
tion）対応センサーでは１画素の変換処理時間は数十ｎ
ｓと非常に短くする必要があり、高価な高速Ａ／Ｄ変換
器を必要とする問題があった。
を電圧に変換、増幅して、ノイズキャンセルを行いなが
らＡ／Ｄ変換するまでの過程に多くのスイッチトランジ
スタやクランプ容量やサンプルホールド容量などの容量
を必要としており、そのためのチップ占有面積も大き
く、コストの上昇という問題が生じていた。また水平信
号線に現れる、選択された垂直信号線からの信号電圧を
１つのＡ／Ｄ変換器で変換する場合、その変換処理速度
を非常に速くする必要があり、例えばＨＤ（HighDefini
tion）対応センサーでは１画素の変換処理時間は数十ｎ
ｓと非常に短くする必要があり、高価な高速Ａ／Ｄ変換
器を必要とする問題があった。
【００１５】さらに電流出力型ＣＭＯＳセンサーでは、
増幅トランジスタ２の出力電流（Ｉ O）とフォトダイオ
ード１からの電荷による信号電圧ＶS の関係は、次式に
示すような２乗特性となり、特に信号電圧が小さい領域
では指数関数特性となるので、直線性が悪いという問題
があった。
増幅トランジスタ２の出力電流（Ｉ O）とフォトダイオ
ード１からの電荷による信号電圧ＶS の関係は、次式に
示すような２乗特性となり、特に信号電圧が小さい領域
では指数関数特性となるので、直線性が悪いという問題
があった。
【００１６】ＩO ＝Ｋ・Ｗ／Ｌ（ＶS−Ｖth）2 Ｋは定数、Ｗ，Ｌはそれぞれ増幅トランジスタ２のゲー
ト幅とゲート長、Ｖthはしきい値電圧である。
ト幅とゲート長、Ｖthはしきい値電圧である。
【００１７】
【課題を解決するための手段および作用】本発明の固体
撮像装置は、光電変換手段と、前記光電変換手段で発生
した信号を電流に変換して出力する第１のトランジスタ
と、所定の基準レベルを電流に変換して出力する第２の
トランジスタと、前記第１のトランジスタからの電流値
と、前記第２のトランジスタからの電流値とを比較する
比較手段と、前記比較手段により比較結果に基づいて前
記光電変換手段で発生した信号に対応するデジタル信号
を出力するアナログ・デジタル変換手段と、を有するこ
とを特徴とするものである。
撮像装置は、光電変換手段と、前記光電変換手段で発生
した信号を電流に変換して出力する第１のトランジスタ
と、所定の基準レベルを電流に変換して出力する第２の
トランジスタと、前記第１のトランジスタからの電流値
と、前記第２のトランジスタからの電流値とを比較する
比較手段と、前記比較手段により比較結果に基づいて前
記光電変換手段で発生した信号に対応するデジタル信号
を出力するアナログ・デジタル変換手段と、を有するこ
とを特徴とするものである。
【００１８】また本発明の固体撮像装置は、光電変換手
段と前記光電変換手段で発生した信号を電流に変換して
出力する第１のトランジスタを含む画素を水平方向及び
垂直方向に複数配列するとともに、垂直方向の一列毎の
画素にそれぞれ接続された垂直出力線と、所定の基準レ
ベルを電流に変換して出力する第２のトランジスタと、
前記第１のトランジスタからの電流値と、前記第２のト
ランジスタからの電流値とを比較する比較手段と、前記
比較手段により比較結果に基づいて前記光電変換手段で
発生した信号に対応するデジタル信号を出力するアナロ
グ・デジタル変換手段とを有し、前記第２のトランジス
タ、前記比較手段及び前記アナログ・デジタル変換手段
を一列の前記画素毎で共通に用いたことを特徴とする。
段と前記光電変換手段で発生した信号を電流に変換して
出力する第１のトランジスタを含む画素を水平方向及び
垂直方向に複数配列するとともに、垂直方向の一列毎の
画素にそれぞれ接続された垂直出力線と、所定の基準レ
ベルを電流に変換して出力する第２のトランジスタと、
前記第１のトランジスタからの電流値と、前記第２のト
ランジスタからの電流値とを比較する比較手段と、前記
比較手段により比較結果に基づいて前記光電変換手段で
発生した信号に対応するデジタル信号を出力するアナロ
グ・デジタル変換手段とを有し、前記第２のトランジス
タ、前記比較手段及び前記アナログ・デジタル変換手段
を一列の前記画素毎で共通に用いたことを特徴とする。
【００１９】また本発明の固体撮像装置は、光電変換手
段と、前記光電変換手段で発生した信号を電流に変換し
て出力する第１のトランジスタと、所定の基準レベルを
電流に変換して出力する第２のトランジスタと、前記第
１のトランジスタからの電流値と、前記第２のトランジ
スタからの電流値とを近づけるように前記第１のトラン
ジスタ又は前記第２のトランジスタを制御する制御手段
と、前記第１のトランジスタからの電流値と、前記第２
のトランジスタからの電流値とを比較する比較手段と、
前記比較手段により比較結果に基づいて前記光電変換手
段で発生した信号に対応する信号を出力する出力手段
と、を有することを特徴とする。
段と、前記光電変換手段で発生した信号を電流に変換し
て出力する第１のトランジスタと、所定の基準レベルを
電流に変換して出力する第２のトランジスタと、前記第
１のトランジスタからの電流値と、前記第２のトランジ
スタからの電流値とを近づけるように前記第１のトラン
ジスタ又は前記第２のトランジスタを制御する制御手段
と、前記第１のトランジスタからの電流値と、前記第２
のトランジスタからの電流値とを比較する比較手段と、
前記比較手段により比較結果に基づいて前記光電変換手
段で発生した信号に対応する信号を出力する出力手段
と、を有することを特徴とする。
【００２０】本発明は、光電変換手段からの信号を第１
のトランジスタにより電流として読み出し、第２のトラ
ンジスタの電流と比較し、その比較結果に基づいて光電
変換手段で発生した信号に対応するデジタル信号をアナ
ログ・デジタル変換手段により出力するものである。ア
ナログ・デジタル変換手段の構成の一例は、第２のトラ
ンジスタの制御電極と主電極との間（例えば絶縁ゲート
型トランジスタの場合はゲート−ソース間）にＤ／Ａ変
換手段で設定された電圧を印加し、主電極（例えばドレ
イン）に表われた電流をカレントミラー回路を用いて前
記第１のトランジスタの出力信号電流と比較するもので
ある。
のトランジスタにより電流として読み出し、第２のトラ
ンジスタの電流と比較し、その比較結果に基づいて光電
変換手段で発生した信号に対応するデジタル信号をアナ
ログ・デジタル変換手段により出力するものである。ア
ナログ・デジタル変換手段の構成の一例は、第２のトラ
ンジスタの制御電極と主電極との間（例えば絶縁ゲート
型トランジスタの場合はゲート−ソース間）にＤ／Ａ変
換手段で設定された電圧を印加し、主電極（例えばドレ
イン）に表われた電流をカレントミラー回路を用いて前
記第１のトランジスタの出力信号電流と比較するもので
ある。
【００２１】またリセット状態の時の第１のトランジス
タの出力電流を保存し、光電変換手段からの信号をＡ／
Ｄ変換する時にはその保持された電流を差し引くことで
いわゆる“ダーク補正”を行う。このような構成とする
ことで、第１のトランジスタのもつ制御電極−主電極間
電圧と出力電流間の非線型性をキャンセルしながら非常
に簡単な回路構成で、ライン毎のＡ／Ｄ変換が可能にな
る。
タの出力電流を保存し、光電変換手段からの信号をＡ／
Ｄ変換する時にはその保持された電流を差し引くことで
いわゆる“ダーク補正”を行う。このような構成とする
ことで、第１のトランジスタのもつ制御電極−主電極間
電圧と出力電流間の非線型性をキャンセルしながら非常
に簡単な回路構成で、ライン毎のＡ／Ｄ変換が可能にな
る。
【００２２】また本発明の固体撮像装置は光電変換手段
と、該光電変換手段からの信号を受ける第１の端子、該
信号を増幅して出力する第２の端子、該第２の端子から
の出力のレベルを制御する制御信号を受ける第３の端子
を有してなる増幅素子と、前記第３の端子に前記制御信
号を送る制御信号源と、前記増幅素子から出力する信号
を保存する保存手段と、前記保存手段に保存された、前
記増幅手段が第１の状態の時の第１の出力と前記増幅手
段が第２の状態の時の第２の出力との差分を信号として
前記制御信号源にフィードバックする手段と、を有し、
前記制御信号源は前記差分の信号に基づいて前記第３の
端子に前記制御信号を送る固体撮像装置である。
と、該光電変換手段からの信号を受ける第１の端子、該
信号を増幅して出力する第２の端子、該第２の端子から
の出力のレベルを制御する制御信号を受ける第３の端子
を有してなる増幅素子と、前記第３の端子に前記制御信
号を送る制御信号源と、前記増幅素子から出力する信号
を保存する保存手段と、前記保存手段に保存された、前
記増幅手段が第１の状態の時の第１の出力と前記増幅手
段が第２の状態の時の第２の出力との差分を信号として
前記制御信号源にフィードバックする手段と、を有し、
前記制御信号源は前記差分の信号に基づいて前記第３の
端子に前記制御信号を送る固体撮像装置である。
【００２３】本発明は、光電変換手段の信号電荷を第１
の端子に受ける増幅素子の第３の端子の入力を、該増幅
素子の第１の状態の時の出力自身によってサンプル−ホ
ールド回路等の保持手段を用い生成した第１の出力と、
該増幅素子の第２の状態の時の第２の出力との差分の信
号をフィードバックすることで制御するものである。こ
のような単一の増幅素子の出力の比較という手段をとる
ことで、増幅素子のもつ入力電圧−出力電流間の非線型
性や、製造上のバラツキに寄因する不完全なキャンセル
による出力信号電圧精度の悪化という問題が解決され
る。また増幅素子の第３の端子の入力を、前記フィード
バックによって制御する場合、前記増幅素子の第１の状
態の時の出力が充分小さい（つまり、配線抵抗による電
圧降下分が無視できる）値に設定することで配線抵抗に
よるシェーディングは問題とならなくなる。
の端子に受ける増幅素子の第３の端子の入力を、該増幅
素子の第１の状態の時の出力自身によってサンプル−ホ
ールド回路等の保持手段を用い生成した第１の出力と、
該増幅素子の第２の状態の時の第２の出力との差分の信
号をフィードバックすることで制御するものである。こ
のような単一の増幅素子の出力の比較という手段をとる
ことで、増幅素子のもつ入力電圧−出力電流間の非線型
性や、製造上のバラツキに寄因する不完全なキャンセル
による出力信号電圧精度の悪化という問題が解決され
る。また増幅素子の第３の端子の入力を、前記フィード
バックによって制御する場合、前記増幅素子の第１の状
態の時の出力が充分小さい（つまり、配線抵抗による電
圧降下分が無視できる）値に設定することで配線抵抗に
よるシェーディングは問題とならなくなる。
【００２４】本発明の信号転送装置は、信号源からの信
号を受ける第１の端子、該信号を増幅して出力する第２
の端子、該第２の端子からの出力のレベルを制御する信
号を受ける第３の端子を有してなる増幅素子と、前記増
幅素子の前記第１の端子に信号が送られた状態で前記第
２の端子から信号を読み出す読み出し手段と、所定の基
準レベルと前記読み出し手段により読み出された信号と
を比較し、その比較結果をもとに前記第３の端子に、前
記第２の端子からの出力のレベルを制御する信号を出力
する比較出力手段と、を備えた信号転送装置。
号を受ける第１の端子、該信号を増幅して出力する第２
の端子、該第２の端子からの出力のレベルを制御する信
号を受ける第３の端子を有してなる増幅素子と、前記増
幅素子の前記第１の端子に信号が送られた状態で前記第
２の端子から信号を読み出す読み出し手段と、所定の基
準レベルと前記読み出し手段により読み出された信号と
を比較し、その比較結果をもとに前記第３の端子に、前
記第２の端子からの出力のレベルを制御する信号を出力
する比較出力手段と、を備えた信号転送装置。
【００２５】本発明の実施形態例を図２１〜図２３を用
いて説明する。なお、信号転送装置は固体撮像装置に好
適に用いることができるものである。
いて説明する。なお、信号転送装置は固体撮像装置に好
適に用いることができるものである。
【００２６】図２１は本発明の信号転送装置の一実施形
態を示す概念図である。図２１において、Ａ１は信号源
であり、電気信号として信号を出力するものであればい
かなるものであってもよい。例えば、フォトダイオード
等の光電変換素子、ホール素子，磁気抵抗効果素子等の
磁電変換素子、電気信号を記憶する半導体メモリ等が挙
げられる。Ａ２はトランジスタ等の増幅素子であり、信
号源Ａ１と接続される第１の端子ＴＭ１、増幅された信
号を出力する第２の端子ＴＭ２、比較・フィードバック
手段Ａ３からの信号を受ける第３の端子ＴＭ３を備えて
いる。比較・フィードバック手段（比較出力手段とな
る）Ａ３は、増幅素子Ａ２から出力される第１の信号と
第２の信号とを比較し、その比較をもとに前記第３の端
子に、前記第２の端子からの出力のレベルを制御する信
号を出力する。
態を示す概念図である。図２１において、Ａ１は信号源
であり、電気信号として信号を出力するものであればい
かなるものであってもよい。例えば、フォトダイオード
等の光電変換素子、ホール素子，磁気抵抗効果素子等の
磁電変換素子、電気信号を記憶する半導体メモリ等が挙
げられる。Ａ２はトランジスタ等の増幅素子であり、信
号源Ａ１と接続される第１の端子ＴＭ１、増幅された信
号を出力する第２の端子ＴＭ２、比較・フィードバック
手段Ａ３からの信号を受ける第３の端子ＴＭ３を備えて
いる。比較・フィードバック手段（比較出力手段とな
る）Ａ３は、増幅素子Ａ２から出力される第１の信号と
第２の信号とを比較し、その比較をもとに前記第３の端
子に、前記第２の端子からの出力のレベルを制御する信
号を出力する。
【００２７】例えば、増幅素子Ａ２の第１の端子ＴＭ１
側をリセットしたときの増幅素子Ａ２の出力を第１の信
号（この第１の信号は所定の基準レベルとなる。）、リ
セット後に信号源Ａ１から出力される信号を増幅素子Ａ
２に入力したときの増幅素子Ａ２の出力を第２の信号と
する場合、比較・フィールドバック手段Ａ３は第１の信
号と第２の信号とを比較し、第２の信号のレベルが前記
第１の信号のレベルに近づくように第３の端子ＴＭ３に
信号を送る。このとき第２の信号の信号レベルは、リセ
ット後に信号が転送されたときのノイズ成分を含む信号
レベルからノイズ成分のレベルである第１の信号のレベ
ルまで変動することになる。この変動を増幅素子Ａ２か
らの出力Ｏ１のレベル変化として検出することでノイズ
成分が除去された信号を得ることが可能である。また、
比較・フィードバック手段Ａ３からの出力Ｏ２のレベル
変化として検出してもノイズ成分が除去された信号を得
ることが可能である。なお、信号源Ａ１から出力される
信号を増幅素子Ａ２に入力したときの増幅素子Ａ２の出
力を第１の信号とし、その出力後にリセット信号を第２
の信号として出力することもできる。このとき第２の信
号の信号レベルは、ノイズ成分のレベルからリセット後
に信号が転送されたときのノイズ成分を含む信号レベル
まで変動することになる。
側をリセットしたときの増幅素子Ａ２の出力を第１の信
号（この第１の信号は所定の基準レベルとなる。）、リ
セット後に信号源Ａ１から出力される信号を増幅素子Ａ
２に入力したときの増幅素子Ａ２の出力を第２の信号と
する場合、比較・フィールドバック手段Ａ３は第１の信
号と第２の信号とを比較し、第２の信号のレベルが前記
第１の信号のレベルに近づくように第３の端子ＴＭ３に
信号を送る。このとき第２の信号の信号レベルは、リセ
ット後に信号が転送されたときのノイズ成分を含む信号
レベルからノイズ成分のレベルである第１の信号のレベ
ルまで変動することになる。この変動を増幅素子Ａ２か
らの出力Ｏ１のレベル変化として検出することでノイズ
成分が除去された信号を得ることが可能である。また、
比較・フィードバック手段Ａ３からの出力Ｏ２のレベル
変化として検出してもノイズ成分が除去された信号を得
ることが可能である。なお、信号源Ａ１から出力される
信号を増幅素子Ａ２に入力したときの増幅素子Ａ２の出
力を第１の信号とし、その出力後にリセット信号を第２
の信号として出力することもできる。このとき第２の信
号の信号レベルは、ノイズ成分のレベルからリセット後
に信号が転送されたときのノイズ成分を含む信号レベル
まで変動することになる。
【００２８】図２２、図２３は増幅素子を絶縁ゲート型
トランジスタ等の電界効果型トランジスタとした場合の
例を示すものであり、図２２は絶縁ゲート型トランジス
タのソース端子に比較・フィードバック手段Ａ３からの
信号を入力した場合、図２３は絶縁ゲート型トランジス
タのバックゲート端子に比較・フィードバック手段Ａ３
からの信号を入力した場合を示す。端子ＴＭ１はゲート
端子、端子ＴＭ２はドレイン端子となる。
トランジスタ等の電界効果型トランジスタとした場合の
例を示すものであり、図２２は絶縁ゲート型トランジス
タのソース端子に比較・フィードバック手段Ａ３からの
信号を入力した場合、図２３は絶縁ゲート型トランジス
タのバックゲート端子に比較・フィードバック手段Ａ３
からの信号を入力した場合を示す。端子ＴＭ１はゲート
端子、端子ＴＭ２はドレイン端子となる。
【００２９】
【実施例】以下、本発明の実施例について図面を用いて
詳細に説明する。 （第１の実施例）図１は本発明の第１の実施例であり、
増幅型ＭＯＳ固体撮像素子（センサーセル）を行列に２
次元的に配列したもので、ここでは簡略化のため３行３
列としている。センサーセル内の構成はフォトダイオー
ド１（１−１−１，１−１−２，…）、ＰＭＯＳ増幅ト
ランジスタ２（２−１−１，２−１−２，…）、選択ト
ランジスタ３（３−１−１，３−１−２，…）、リセッ
トトランジスタ４（４−１−１，４−１−２，…）から
成る。フォトダイオード１で発生する電荷は増幅トラン
ジスタ２のゲート容量により電圧に変換され、増幅トラ
ンジスタ２のソース端子に印加された一定電圧とで決ま
るゲート−ソース間電圧に応じた電流が、垂直シフトレ
ジスタ１６によって垂直選択線１４（１４−１，１４−
２，…）が“Ｈ”レベルになり選択トランジスタ３がＯ
Ｎしたとき垂直信号線８（８−１，８−２，…）へ供給
される。
詳細に説明する。 （第１の実施例）図１は本発明の第１の実施例であり、
増幅型ＭＯＳ固体撮像素子（センサーセル）を行列に２
次元的に配列したもので、ここでは簡略化のため３行３
列としている。センサーセル内の構成はフォトダイオー
ド１（１−１−１，１−１−２，…）、ＰＭＯＳ増幅ト
ランジスタ２（２−１−１，２−１−２，…）、選択ト
ランジスタ３（３−１−１，３−１−２，…）、リセッ
トトランジスタ４（４−１−１，４−１−２，…）から
成る。フォトダイオード１で発生する電荷は増幅トラン
ジスタ２のゲート容量により電圧に変換され、増幅トラ
ンジスタ２のソース端子に印加された一定電圧とで決ま
るゲート−ソース間電圧に応じた電流が、垂直シフトレ
ジスタ１６によって垂直選択線１４（１４−１，１４−
２，…）が“Ｈ”レベルになり選択トランジスタ３がＯ
Ｎしたとき垂直信号線８（８−１，８−２，…）へ供給
される。
【００３０】カウンター１２（１２−１，１２−２，
…）からのデジタル値に応じてアナログ電圧を発生する
Ｄ／Ａ変換器１１（１１−１，１１−２，…）の出力電
圧を電圧−電流変換ＭＯＳトランジスタ９（９−１，９
−２，…）のゲート−ソース端子間に印加する。初期状
態の設定としてカウンター１２の全ビット出力は０、そ
のデジタル値を受けたＤ／Ａ変換器１１のアナログ出力
電圧は、センサーセル内のリセットトランジスタ４（４
−１−１，４−１−２，…）に印加されるリセット電圧
にほぼ等しい電圧が出力されるよう設定されていると仮
定する。
…）からのデジタル値に応じてアナログ電圧を発生する
Ｄ／Ａ変換器１１（１１−１，１１−２，…）の出力電
圧を電圧−電流変換ＭＯＳトランジスタ９（９−１，９
−２，…）のゲート−ソース端子間に印加する。初期状
態の設定としてカウンター１２の全ビット出力は０、そ
のデジタル値を受けたＤ／Ａ変換器１１のアナログ出力
電圧は、センサーセル内のリセットトランジスタ４（４
−１−１，４−１−２，…）に印加されるリセット電圧
にほぼ等しい電圧が出力されるよう設定されていると仮
定する。
【００３１】以下、図２のタイミングチャートも交えて
動作を説明する。
動作を説明する。
【００３２】垂直シフトレジスタ１６によってリセット
信号線１５−１（パルス１０２）と垂直選択信号線１４
−１（パルス１０１）を“Ｈ”レベルにし、センサーセ
ル内のリセットトランジスタ４（４−１−１，４−１−
２，…）と選択トランジスタ３（３−１−１，３−１−
２，…）をＯＮさせ、フォトダイオード１をリセットし
た状態に応じたリセット電流を増幅トランジスタ２（２
−１−１，２−１−２，…）から垂直信号線８（８−
１，８−２，…）に出力する。その時、同時に端子１７
を“Ｈ”レベルにし（パルス１０３）、スイッチ５（５
−１，５−２，…）をＯＮさせ、前記リセット電流によ
って生じるトランジスタ７（７−１，７−２，…）のゲ
ート−ソース間電圧を容量６（６−１，６−２，…）に
サンプリングする。その後、スイッチ５はＯＦＦするの
で容量６によって保持された電圧によってトランジスタ
７はリセット電流を流し続ける。リセット信号線１５−
１が“Ｌ”レベルになりリセットトランジスタ４（４−
１−１，４−１−２，…）がＯＦＦし、フォトダイオー
ド１に信号電荷が蓄積され、その電荷量に応じた電圧が
増幅トランジスタ２（２−１−１，２−１−２，…）の
ゲートに発生する。その時点で垂直選択線１４−１を再
び“Ｈ”レベルにし（パルス１０４）、選択トランジス
タ３（３−１−１，３−１−２，…）をＯＮにして増幅
トランジスタ２の出力電流を垂直信号線８に出力する。
この信号電流の大きさは前記リセット電流の大きさと異
なり、仮にフォトダイオード１で発生する電荷が電子で
ある場合は増幅トランジスタ２のゲート電圧はリセット
時よりも低くなるので増幅トランジスタ２の信号出力電
流はリセット電流よりも大きくなる。したがって垂直信
号線８の電位は選択スイッチトランジスタ３（３−１−
１，３−１−２，…）のソース電位まで上昇する（これ
をＶH とする。）。カウンター１２（１２−１，１２−
２，…）を０からカウント動作させて、そのデジタル出
力をＤ／Ａ変換器１１（１１−１，１１−２，…）に入
力することで、Ｄ／Ａ変換器１１の出力電圧は徐々に下
り（ここでは、入力デジタル値の増加に対しアナログ出
力が減少するタイプを用いている。）、電圧−電流変換
トランジスタ９（９−１，９−２，…）のドレイン電流
は増加していき、カレントミラー１０（１０−１，１０
−２，…）の出力電流も増加する。あるところでセンサ
ーセル内の増幅トランジスタ２（２−１−１，２−１−
２，…）の出力電流値よりも、リセット電流を流すトラ
ンジスタ７の出力電流と前記カレントミラー１０の出力
電流の合算した電流値が上回り、垂直信号線８の電位は
ある低電位（これをＶL とする）に下がる。この垂直信
号線８の電位変化を、比較しきい電圧をＶH とＶL の中
間にしたコンパレーターなどでとらえ、そのタイミング
でカウンター１２を停止させる。このときのカウンター
１２のデジタルデータがフォトダイオード１に発生した
電荷量に応じた値となるのでアナログ−デジタル変換が
行われたことになる。 （第２の実施例）図３は本発明の第２の実施例であり、
センサーセル部とＡ／Ｄ変換に関わる部分だけを抜き出
して図示している。２１はフォトダイオード、２２は増
幅トランジスタ、２３はリセットトランジスタ、２４は
垂直選択トランジスタ、２５は垂直信号線の電位変化を
検出するコンパレーター、２６はＤ／Ａ変換器２７の出
力電圧を電流に変換するトランジスタ、２８はＤ／Ａ変
換器２７にデジタルデータを供給するカウンター、３０
はカレントミラー回路である。図１の第１の実施例から
の変更点は、増幅トランジスタ２２のソース端子と電圧
−電流変換トランジスタ２６のソース端子にそれぞれ抵
抗３１，３２を付加していることである。
信号線１５−１（パルス１０２）と垂直選択信号線１４
−１（パルス１０１）を“Ｈ”レベルにし、センサーセ
ル内のリセットトランジスタ４（４−１−１，４−１−
２，…）と選択トランジスタ３（３−１−１，３−１−
２，…）をＯＮさせ、フォトダイオード１をリセットし
た状態に応じたリセット電流を増幅トランジスタ２（２
−１−１，２−１−２，…）から垂直信号線８（８−
１，８−２，…）に出力する。その時、同時に端子１７
を“Ｈ”レベルにし（パルス１０３）、スイッチ５（５
−１，５−２，…）をＯＮさせ、前記リセット電流によ
って生じるトランジスタ７（７−１，７−２，…）のゲ
ート−ソース間電圧を容量６（６−１，６−２，…）に
サンプリングする。その後、スイッチ５はＯＦＦするの
で容量６によって保持された電圧によってトランジスタ
７はリセット電流を流し続ける。リセット信号線１５−
１が“Ｌ”レベルになりリセットトランジスタ４（４−
１−１，４−１−２，…）がＯＦＦし、フォトダイオー
ド１に信号電荷が蓄積され、その電荷量に応じた電圧が
増幅トランジスタ２（２−１−１，２−１−２，…）の
ゲートに発生する。その時点で垂直選択線１４−１を再
び“Ｈ”レベルにし（パルス１０４）、選択トランジス
タ３（３−１−１，３−１−２，…）をＯＮにして増幅
トランジスタ２の出力電流を垂直信号線８に出力する。
この信号電流の大きさは前記リセット電流の大きさと異
なり、仮にフォトダイオード１で発生する電荷が電子で
ある場合は増幅トランジスタ２のゲート電圧はリセット
時よりも低くなるので増幅トランジスタ２の信号出力電
流はリセット電流よりも大きくなる。したがって垂直信
号線８の電位は選択スイッチトランジスタ３（３−１−
１，３−１−２，…）のソース電位まで上昇する（これ
をＶH とする。）。カウンター１２（１２−１，１２−
２，…）を０からカウント動作させて、そのデジタル出
力をＤ／Ａ変換器１１（１１−１，１１−２，…）に入
力することで、Ｄ／Ａ変換器１１の出力電圧は徐々に下
り（ここでは、入力デジタル値の増加に対しアナログ出
力が減少するタイプを用いている。）、電圧−電流変換
トランジスタ９（９−１，９−２，…）のドレイン電流
は増加していき、カレントミラー１０（１０−１，１０
−２，…）の出力電流も増加する。あるところでセンサ
ーセル内の増幅トランジスタ２（２−１−１，２−１−
２，…）の出力電流値よりも、リセット電流を流すトラ
ンジスタ７の出力電流と前記カレントミラー１０の出力
電流の合算した電流値が上回り、垂直信号線８の電位は
ある低電位（これをＶL とする）に下がる。この垂直信
号線８の電位変化を、比較しきい電圧をＶH とＶL の中
間にしたコンパレーターなどでとらえ、そのタイミング
でカウンター１２を停止させる。このときのカウンター
１２のデジタルデータがフォトダイオード１に発生した
電荷量に応じた値となるのでアナログ−デジタル変換が
行われたことになる。 （第２の実施例）図３は本発明の第２の実施例であり、
センサーセル部とＡ／Ｄ変換に関わる部分だけを抜き出
して図示している。２１はフォトダイオード、２２は増
幅トランジスタ、２３はリセットトランジスタ、２４は
垂直選択トランジスタ、２５は垂直信号線の電位変化を
検出するコンパレーター、２６はＤ／Ａ変換器２７の出
力電圧を電流に変換するトランジスタ、２８はＤ／Ａ変
換器２７にデジタルデータを供給するカウンター、３０
はカレントミラー回路である。図１の第１の実施例から
の変更点は、増幅トランジスタ２２のソース端子と電圧
−電流変換トランジスタ２６のソース端子にそれぞれ抵
抗３１，３２を付加していることである。
【００３３】これは固体撮像装置においてセンサーセル
が多数並べられた場合、増幅トランジスタの電源配線に
は必ずある値の配線抵抗が付随し、その配線抵抗によっ
て増幅トランジスタの出力電流が、フォトダイオードか
ら同じ信号電荷を受けた場合でも変動してしまう問題が
発生するため、その配線抵抗値より充分大きな値の抵抗
を増幅トランジスタのソース端子に付加することで影響
を非常に小さくできるためである。そして電圧−電流変
換トランジスタのソース端子にも、増幅トランジスタの
出力電流との相対精度を向上させるため抵抗を挿入し、
多くの場合同じ値の抵抗を用いることが望ましい。した
がって、本実施例では上記のように増幅トランジスタ２
２のソース端子と電圧−電流変換トランジスタ２６のソ
ース端子にそれぞれ抵抗３１，３２を付加している。
が多数並べられた場合、増幅トランジスタの電源配線に
は必ずある値の配線抵抗が付随し、その配線抵抗によっ
て増幅トランジスタの出力電流が、フォトダイオードか
ら同じ信号電荷を受けた場合でも変動してしまう問題が
発生するため、その配線抵抗値より充分大きな値の抵抗
を増幅トランジスタのソース端子に付加することで影響
を非常に小さくできるためである。そして電圧−電流変
換トランジスタのソース端子にも、増幅トランジスタの
出力電流との相対精度を向上させるため抵抗を挿入し、
多くの場合同じ値の抵抗を用いることが望ましい。した
がって、本実施例では上記のように増幅トランジスタ２
２のソース端子と電圧−電流変換トランジスタ２６のソ
ース端子にそれぞれ抵抗３１，３２を付加している。
【００３４】さらに図３における増幅トランジスタ２２
のゲート−ソース間電圧（ＶGS）と出力ドレイン電流
（ＩO ）の関係は図４に示すような２乗特性であり、と
くにＶ GSがしきい値電圧Ｖth以下の領域では、サブスレ
ッショルド領域と呼ばれ、特性は指数関数となるので、
ＩO とＶGSの線型性は非常に悪くなるので、フォトダイ
オード１をリセットする電圧をある程度制御し、リセッ
ト時の増幅トランジスタのＶGSが図４のＶA のようなし
きい値Ｖthを超える値となるようにし、サブスレッショ
ルド領域に入らないようにすることが好ましい。
のゲート−ソース間電圧（ＶGS）と出力ドレイン電流
（ＩO ）の関係は図４に示すような２乗特性であり、と
くにＶ GSがしきい値電圧Ｖth以下の領域では、サブスレ
ッショルド領域と呼ばれ、特性は指数関数となるので、
ＩO とＶGSの線型性は非常に悪くなるので、フォトダイ
オード１をリセットする電圧をある程度制御し、リセッ
ト時の増幅トランジスタのＶGSが図４のＶA のようなし
きい値Ｖthを超える値となるようにし、サブスレッショ
ルド領域に入らないようにすることが好ましい。
【００３５】図１、図３はセンサーセル内の増幅トラン
ジスタとしてＰＭＯＳトランジスタを用いた場合を示し
たが、反対の導電型のＮＭＯＳトランジスタを用いたも
のにも本発明を適用することができる。
ジスタとしてＰＭＯＳトランジスタを用いた場合を示し
たが、反対の導電型のＮＭＯＳトランジスタを用いたも
のにも本発明を適用することができる。
【００３６】その場合の図３に応じたものを図５に示
す。図５において、導電型を除いては図３に示す部材と
同じ部材なので、同一符号を付する。
す。図５において、導電型を除いては図３に示す部材と
同じ部材なので、同一符号を付する。
【００３７】以上説明したようにセンサーセル内の増幅
トランジスタと同一の導電型のトランジスタを用い、さ
らにそのゲートの大きさも同一にすることによって、そ
れぞれの出力電流を比較するという手段を用いれば、セ
ンサーセル内の増幅トランジスタのもつ、入力電圧と出
力電流との間の非線型性はキャンセルされることが分か
る。 （第３の実施例）図６は本発明の第３の実施例を表わす
図で、４１は光電変換素子、４２は従来例と同様、光電
変換素子４１の信号電荷を増幅トランジスタ４３のゲー
トに転送する転送トランジスタ、４４は画素選択トラン
ジスタ、４５はリセットトランジスタ、４６は増幅トラ
ンジスタ４３の出力電流をスイッチ４７と保存用コンデ
ンサー４８によって電圧として保存し、その電圧を電流
に変換しながら出力する電流源用トランジスタ、４９は
電流源トランジスタ４６の出力電流と、画素選択トラン
ジスタ４４を介して出力される増幅トランジスタ４３の
出力電流との差分の信号を受け、その差信号に応じて電
圧を増幅トランジスタ４３のソース（主電極）端子へ出
力する可変電圧源である。
トランジスタと同一の導電型のトランジスタを用い、さ
らにそのゲートの大きさも同一にすることによって、そ
れぞれの出力電流を比較するという手段を用いれば、セ
ンサーセル内の増幅トランジスタのもつ、入力電圧と出
力電流との間の非線型性はキャンセルされることが分か
る。 （第３の実施例）図６は本発明の第３の実施例を表わす
図で、４１は光電変換素子、４２は従来例と同様、光電
変換素子４１の信号電荷を増幅トランジスタ４３のゲー
トに転送する転送トランジスタ、４４は画素選択トラン
ジスタ、４５はリセットトランジスタ、４６は増幅トラ
ンジスタ４３の出力電流をスイッチ４７と保存用コンデ
ンサー４８によって電圧として保存し、その電圧を電流
に変換しながら出力する電流源用トランジスタ、４９は
電流源トランジスタ４６の出力電流と、画素選択トラン
ジスタ４４を介して出力される増幅トランジスタ４３の
出力電流との差分の信号を受け、その差信号に応じて電
圧を増幅トランジスタ４３のソース（主電極）端子へ出
力する可変電圧源である。
【００３８】上記の構成で、例として増幅トランジスタ
がリセットされた後、光電変換素子からの信号電荷によ
る信号電圧を得る方法を図７のタイミングチャートを交
えて説明する。ここで図６の各トランジスタ４２，４
３，４４，４５はＰＭＯＳトランジスタとして、トラン
ジスタ４６はＮＭＯＳトランジスタとして以降説明す
る。可変電圧源４９はある一定の電圧Ｖ１を出力してい
るものとする。端子φRを“Ｌ”レベルとして（パルス
１０１）リセットトランジスタ４５をＯＮさせ、増幅ト
ランジスタ４３のゲート端子を所定の電位にリセットす
る。その時、同時に端子φXを“Ｌ”レベル（パルス４
０２）にして選択トランジスタ４４をＯＮさせ、またス
イッチ４７もＯＮさせる。増幅トランジスタ４３のリセ
ット時の出力電流は、トランジスタ４６がゲート−ドレ
インが短絡することで発生するゲート電圧の形で保存用
コンデンサ４８に保存される。その後、トランジスタ４
５，４４、スイッチ４７はＯＦＦし、光電変換素子に入
力した光に応じた信号電荷を、端子φT を“Ｌ”レベル
にする（パルス４０３）ことで転送トランジスタ４２が
ＯＮし増幅トランジスタ４３のゲート端子に転送する。
この時のゲート電位はリセット時よりも低い電圧であっ
たとすると増幅トランジスタ４３の出力電流はそれに応
じてリセット時よりも大きい値となる。一方、トランジ
スタ４６は保存用コンデンサ４８の電圧を受け、増幅ト
ランジスタ４３がリセットされた時の電流を出力してい
る。端子φX を“Ｌ”レベルにし（パルス４０４）再び
トランジスタ４４をＯＮさせると出力ライン５０は高電
位ＶＨ になる。
がリセットされた後、光電変換素子からの信号電荷によ
る信号電圧を得る方法を図７のタイミングチャートを交
えて説明する。ここで図６の各トランジスタ４２，４
３，４４，４５はＰＭＯＳトランジスタとして、トラン
ジスタ４６はＮＭＯＳトランジスタとして以降説明す
る。可変電圧源４９はある一定の電圧Ｖ１を出力してい
るものとする。端子φRを“Ｌ”レベルとして（パルス
１０１）リセットトランジスタ４５をＯＮさせ、増幅ト
ランジスタ４３のゲート端子を所定の電位にリセットす
る。その時、同時に端子φXを“Ｌ”レベル（パルス４
０２）にして選択トランジスタ４４をＯＮさせ、またス
イッチ４７もＯＮさせる。増幅トランジスタ４３のリセ
ット時の出力電流は、トランジスタ４６がゲート−ドレ
インが短絡することで発生するゲート電圧の形で保存用
コンデンサ４８に保存される。その後、トランジスタ４
５，４４、スイッチ４７はＯＦＦし、光電変換素子に入
力した光に応じた信号電荷を、端子φT を“Ｌ”レベル
にする（パルス４０３）ことで転送トランジスタ４２が
ＯＮし増幅トランジスタ４３のゲート端子に転送する。
この時のゲート電位はリセット時よりも低い電圧であっ
たとすると増幅トランジスタ４３の出力電流はそれに応
じてリセット時よりも大きい値となる。一方、トランジ
スタ４６は保存用コンデンサ４８の電圧を受け、増幅ト
ランジスタ４３がリセットされた時の電流を出力してい
る。端子φX を“Ｌ”レベルにし（パルス４０４）再び
トランジスタ４４をＯＮさせると出力ライン５０は高電
位ＶＨ になる。
【００３９】その後、可変電圧源４９の出力電圧を徐々
に下げてゆくとそれにともない増幅トランジスタ４３の
出力電流も減少し、ついにはトランジスタ４６の出力電
流と等しい値になる。このとき出力ライン５０の電位は
急速に低下するのでその電位変動を検出し、可変電圧源
４９の出力電圧の変化を停止する。この時の電圧をＶ２
とすると前記Ｖ1 との差電圧（Ｖ1 −Ｖ2 ）は、増幅
トランジスタ４３のゲート電位の、リセットされた時の
電位と信号電荷が転送された時の電位の差分に等しい値
となるので、この（Ｖ1 −Ｖ2 ）を光電変換素子の信号
電荷に応じた信号電圧として取り出せば良い。
に下げてゆくとそれにともない増幅トランジスタ４３の
出力電流も減少し、ついにはトランジスタ４６の出力電
流と等しい値になる。このとき出力ライン５０の電位は
急速に低下するのでその電位変動を検出し、可変電圧源
４９の出力電圧の変化を停止する。この時の電圧をＶ２
とすると前記Ｖ1 との差電圧（Ｖ1 −Ｖ2 ）は、増幅
トランジスタ４３のゲート電位の、リセットされた時の
電位と信号電荷が転送された時の電位の差分に等しい値
となるので、この（Ｖ1 −Ｖ2 ）を光電変換素子の信号
電荷に応じた信号電圧として取り出せば良い。
【００４０】図６の構成における可変電圧源をアナログ
差動増幅回路を用いて実現する一実施例を図８に示す。
差動増幅回路を用いて実現する一実施例を図８に示す。
【００４１】この例では、増幅トランジスタ４３をリセ
ット後に光電変換素子４１の信号電荷を増幅トランジス
タ４３のゲートに転送した後に増幅トランジスタ４３の
出力電流と増幅トランジスタ４３の出力電流の差電流を
差動増幅アンプ４９と容量５１で積分し、前記差電流が
０になったところで増幅アンプ４９の出力電圧の変化は
止まる。初期状態の設定は、増幅トランジスタ４３をリ
セットする時に同時に容量５１を、スイッチ５０をＯＮ
にし、スイッチ５４を電圧源５３側にしてリセットして
おけば増幅トランジスタ４３のソース電位は、電圧源５
３の電圧を初期値とし、パルス４０４と同期してスイッ
チ５４を増幅アンプ４９側にしたところから変化する。
変化が停止した時の前記差電流が０という状態は、増幅
トランジスタ４３の出力電流が、自らがリセットした状
態のときの出力電流に等しい状態であり、それはすなわ
ち増幅トランジスタ４３のゲート電位がリセット状態か
ら信号電荷転送に至る過程で生じた変化の量と、増幅ア
ンプ４９の出力電圧の変化の量が等しいことを意味す
る。
ット後に光電変換素子４１の信号電荷を増幅トランジス
タ４３のゲートに転送した後に増幅トランジスタ４３の
出力電流と増幅トランジスタ４３の出力電流の差電流を
差動増幅アンプ４９と容量５１で積分し、前記差電流が
０になったところで増幅アンプ４９の出力電圧の変化は
止まる。初期状態の設定は、増幅トランジスタ４３をリ
セットする時に同時に容量５１を、スイッチ５０をＯＮ
にし、スイッチ５４を電圧源５３側にしてリセットして
おけば増幅トランジスタ４３のソース電位は、電圧源５
３の電圧を初期値とし、パルス４０４と同期してスイッ
チ５４を増幅アンプ４９側にしたところから変化する。
変化が停止した時の前記差電流が０という状態は、増幅
トランジスタ４３の出力電流が、自らがリセットした状
態のときの出力電流に等しい状態であり、それはすなわ
ち増幅トランジスタ４３のゲート電位がリセット状態か
ら信号電荷転送に至る過程で生じた変化の量と、増幅ア
ンプ４９の出力電圧の変化の量が等しいことを意味す
る。
【００４２】図９は、図６の構成における可変電圧源を
アナログ差動増幅アンプを用いて実現する他の実施例で
あり、図８の場合とは異なり、積分回路は使用せず、単
純な負帰環のループの中に増幅トランジスタ４３、選択
トランジスタ１０４を含めたものである。この例では、
増幅トランジスタ４３のリセット時にはスイッチ５０を
接地側にし、増幅アンプ４９をコンパレーターとして動
作させある所定の高電位（ＶHA）が出力されるように設
定する。電圧源５２の電圧は、トランジスタ４６のゲー
ト−ドレイン間を短絡し、そこに増幅トランジスタ４３
がリセットされた時の出力電流が流れ込んだ時に発生す
るゲート−ソース間電圧程度に設定しておくと精度上好
ましい。増幅トランジスタ４３に信号電荷が転送された
後、パルス４０４と同期してスイッチ５０をトランジス
タ４６の出力端子側にすると、増幅アンプ４９はトラン
ジスタ４６の出力端子電圧が電圧源５２の電圧に等しく
なるように増幅トランジスタ４３のソース電圧を制御す
る。この時増幅トランジスタ４３の出力電流はトランジ
スタ４６のそれに等しい。この制御の変化は前記負帰環
ループの帯域で決まり、通常数μｓオーダーの非常に速
い変化となるので図８の例に比べ処理時間的に優れてい
る。増幅アンプ４９の出力電圧がＶLAのときにトランジ
スタ４６の出力端子電圧が電圧源５２の電圧に等しくな
ったとすると求める光電変換素子の信号電荷に応じた信
号電圧は（ＶHA−ＶLA）となる。
アナログ差動増幅アンプを用いて実現する他の実施例で
あり、図８の場合とは異なり、積分回路は使用せず、単
純な負帰環のループの中に増幅トランジスタ４３、選択
トランジスタ１０４を含めたものである。この例では、
増幅トランジスタ４３のリセット時にはスイッチ５０を
接地側にし、増幅アンプ４９をコンパレーターとして動
作させある所定の高電位（ＶHA）が出力されるように設
定する。電圧源５２の電圧は、トランジスタ４６のゲー
ト−ドレイン間を短絡し、そこに増幅トランジスタ４３
がリセットされた時の出力電流が流れ込んだ時に発生す
るゲート−ソース間電圧程度に設定しておくと精度上好
ましい。増幅トランジスタ４３に信号電荷が転送された
後、パルス４０４と同期してスイッチ５０をトランジス
タ４６の出力端子側にすると、増幅アンプ４９はトラン
ジスタ４６の出力端子電圧が電圧源５２の電圧に等しく
なるように増幅トランジスタ４３のソース電圧を制御す
る。この時増幅トランジスタ４３の出力電流はトランジ
スタ４６のそれに等しい。この制御の変化は前記負帰環
ループの帯域で決まり、通常数μｓオーダーの非常に速
い変化となるので図８の例に比べ処理時間的に優れてい
る。増幅アンプ４９の出力電圧がＶLAのときにトランジ
スタ４６の出力端子電圧が電圧源５２の電圧に等しくな
ったとすると求める光電変換素子の信号電荷に応じた信
号電圧は（ＶHA−ＶLA）となる。
【００４３】さらに図１０に他の実施例として、図６に
おける可変電圧源をＤ／Ａ変換器５５で構成し、増幅ト
ランジスタ４３とトランジスタ４６の差信号をコンパレ
ーター５７で検出し、Ｄ／Ａ変換器５５にデジタル信号
を供給するカウンター５６の動作をコンパレーター５７
の出力で制御するものである。図６の動作と同様にリセ
ットトランジスタ４５をＯＮさせ増幅トランジスタ４３
をリセットするときＤ／Ａ変換器５５はある高電位（Ｖ
ＨＤ）を出力するように設定する。カウンター５６はリ
セットされ、カウント動作はしていない。増幅トランジ
スタ４３のリセット時の出力電流を選択トランジスタ４
４を介してトランジスタ４６に供給し、スイッチ４７を
ＯＮさせることで容量４８にトランジスタ４６が前記リ
セット電流を流すのに必要な電圧を保存する。その後、
転送トランジスタ４２をＯＮし光電変換素子４１の信号
電荷を増幅トランジスタ４３のゲートに転送する。再び
選択トランジスタ４４をＯＮさせるとコンパレーター５
７の入力電位はある高電位（ＶH）に上昇する。この後
カウンター５６を動作し、そのデジタル出力を増幅さ
せ、それを受けるＤ／Ａ変換器５５の出力電圧は徐々に
減少（Ｄ／Ａ変換器５５はデジタル入力信号に対し負極
性のアナログ出力電圧を発生すると仮定する。）する。
ある時点で、増幅トランジスタ４３の出力電流とトラン
ジスタ４６の出力電流が等しくなり、コンパレーター５
７の入力電圧は急速に減少するので、その変化を検出
し、カウンター５６のカウント動作を停止させる。
おける可変電圧源をＤ／Ａ変換器５５で構成し、増幅ト
ランジスタ４３とトランジスタ４６の差信号をコンパレ
ーター５７で検出し、Ｄ／Ａ変換器５５にデジタル信号
を供給するカウンター５６の動作をコンパレーター５７
の出力で制御するものである。図６の動作と同様にリセ
ットトランジスタ４５をＯＮさせ増幅トランジスタ４３
をリセットするときＤ／Ａ変換器５５はある高電位（Ｖ
ＨＤ）を出力するように設定する。カウンター５６はリ
セットされ、カウント動作はしていない。増幅トランジ
スタ４３のリセット時の出力電流を選択トランジスタ４
４を介してトランジスタ４６に供給し、スイッチ４７を
ＯＮさせることで容量４８にトランジスタ４６が前記リ
セット電流を流すのに必要な電圧を保存する。その後、
転送トランジスタ４２をＯＮし光電変換素子４１の信号
電荷を増幅トランジスタ４３のゲートに転送する。再び
選択トランジスタ４４をＯＮさせるとコンパレーター５
７の入力電位はある高電位（ＶH）に上昇する。この後
カウンター５６を動作し、そのデジタル出力を増幅さ
せ、それを受けるＤ／Ａ変換器５５の出力電圧は徐々に
減少（Ｄ／Ａ変換器５５はデジタル入力信号に対し負極
性のアナログ出力電圧を発生すると仮定する。）する。
ある時点で、増幅トランジスタ４３の出力電流とトラン
ジスタ４６の出力電流が等しくなり、コンパレーター５
７の入力電圧は急速に減少するので、その変化を検出
し、カウンター５６のカウント動作を停止させる。
【００４４】このカウンター５６のカウント開始から停
止までに変化したデジタル値は光電変換素子４１の信号
電荷に応じたものになるのでＡ／Ｄ変換が行われたこと
になる。
止までに変化したデジタル値は光電変換素子４１の信号
電荷に応じたものになるのでＡ／Ｄ変換が行われたこと
になる。
【００４５】図１１は図１０の実施例を、光電変換部が
３行３列の２次元に配列された場合に適用させたもので
ある。光電変換素子６１（６１−１−１，６１−１−
２，…）、転送トランジスタ６２（６２−１−１，６２
−１−２，…）、増幅トランジスタ６３（６３−１−
１，６３−１−２，…）、画素選択トランジスタ６４
（６４−１−１，６４−１−２，…）、リセットトラン
ジスタ６５（６５−１−１，６５−１−２，…）、定電
流トランジスタ６６（６６−１，６６−２，…）、増幅
トランジスタ６３の出力電流によってトランジスタ６６
のゲート−ソース間に発生する電圧を取り込み、保存す
るためのスイッチ６７（６７−１，６７−２，…）と容
量６８（６８−１，６８−２，…）、垂直信号線７２
（７２−１，７２−２，…）の電位変化を検出するコン
パレーター７１（７１−１，７１−２，…）、Ｄ／Ａ変
換器６９（６９−１，６９−２，…）にデジタル信号を
供給するカウンター７０（７０−１，７０−２，…）な
ど構成は図５の場合と同様である。
３行３列の２次元に配列された場合に適用させたもので
ある。光電変換素子６１（６１−１−１，６１−１−
２，…）、転送トランジスタ６２（６２−１−１，６２
−１−２，…）、増幅トランジスタ６３（６３−１−
１，６３−１−２，…）、画素選択トランジスタ６４
（６４−１−１，６４−１−２，…）、リセットトラン
ジスタ６５（６５−１−１，６５−１−２，…）、定電
流トランジスタ６６（６６−１，６６−２，…）、増幅
トランジスタ６３の出力電流によってトランジスタ６６
のゲート−ソース間に発生する電圧を取り込み、保存す
るためのスイッチ６７（６７−１，６７−２，…）と容
量６８（６８−１，６８−２，…）、垂直信号線７２
（７２−１，７２−２，…）の電位変化を検出するコン
パレーター７１（７１−１，７１−２，…）、Ｄ／Ａ変
換器６９（６９−１，６９−２，…）にデジタル信号を
供給するカウンター７０（７０−１，７０−２，…）な
ど構成は図５の場合と同様である。
【００４６】一行目の画素の出力を得る場合、垂直シフ
トレジスタ７７からの駆動線７５−１を“Ｌ”レベルに
してリセット用トランジスタ６５（６５−１−１，６５
−１−２，６５−１−３）をＯＮさせ、その後駆動線７
４−１を“Ｌ”レベルにして画素選択トランジスタ６４
（６４−１−１，６４−１−２，６４−１−３）をＯＮ
させて、リセット状態の増幅トランジスタ６３（６３−
１−１，６３−１−２，６３−１−３）の出力電流を垂
直信号線７２（７２−１，７２−２，７２−３）へ出力
し、駆動線７３を“Ｈ”レベルにしてスイッチ６７（６
７−１，６７−２，６７−３）をＯＮさせ、容量６８
（６８−１，６８−２，６８−３）にトランジスタ６６
にリセット状態の出力電流を供給した時のゲート−ソー
ス間に発生する電圧を保持する。
トレジスタ７７からの駆動線７５−１を“Ｌ”レベルに
してリセット用トランジスタ６５（６５−１−１，６５
−１−２，６５−１−３）をＯＮさせ、その後駆動線７
４−１を“Ｌ”レベルにして画素選択トランジスタ６４
（６４−１−１，６４−１−２，６４−１−３）をＯＮ
させて、リセット状態の増幅トランジスタ６３（６３−
１−１，６３−１−２，６３−１−３）の出力電流を垂
直信号線７２（７２−１，７２−２，７２−３）へ出力
し、駆動線７３を“Ｈ”レベルにしてスイッチ６７（６
７−１，６７−２，６７−３）をＯＮさせ、容量６８
（６８−１，６８−２，６８−３）にトランジスタ６６
にリセット状態の出力電流を供給した時のゲート−ソー
ス間に発生する電圧を保持する。
【００４７】その後、図１０の動作と同様にカウンター
７０（７０−１，７０−２，７０−３）のカウント動作
を開始し、Ｄ／Ａ変換器６９（６９−１，６９−２，６
９−３）の出力電圧を減少させ、垂直信号線１２の電位
変動をコンパレーター７１で検出し、カウンター７０の
動作を停止させて、カウント開始から停止までのデジタ
ル値の変化分をデジタル出力としてＡ／Ｄ変換が完了す
る。
７０（７０−１，７０−２，７０−３）のカウント動作
を開始し、Ｄ／Ａ変換器６９（６９−１，６９−２，６
９−３）の出力電圧を減少させ、垂直信号線１２の電位
変動をコンパレーター７１で検出し、カウンター７０の
動作を停止させて、カウント開始から停止までのデジタ
ル値の変化分をデジタル出力としてＡ／Ｄ変換が完了す
る。
【００４８】図１２は光電変換部内の増幅トランジスタ
や選択トランジスタ、転送トランジスタなどがＮＭＯＳ
トランジスタである場合の実施例で、図６の実施例など
から容易に考え得るものである。図１２において、導電
型を除いては図６に示す部材と同じ部材なので、同一符
号を付する。
や選択トランジスタ、転送トランジスタなどがＮＭＯＳ
トランジスタである場合の実施例で、図６の実施例など
から容易に考え得るものである。図１２において、導電
型を除いては図６に示す部材と同じ部材なので、同一符
号を付する。
【００４９】以上の全ての実施例において、画素内の増
幅トランジスタがリセットされた時のゲート−ソース間
電圧をしきい値電圧よりわずかに上回る値になるようリ
セット用電圧源の電圧を設定することで、前記可変電圧
源の電圧を制御して出力電圧を決定する際にも前記増幅
トランジスタの出力電流は小さい状態になっているので
前述の電源配線による寄生抵抗の影響は無視できる。
幅トランジスタがリセットされた時のゲート−ソース間
電圧をしきい値電圧よりわずかに上回る値になるようリ
セット用電圧源の電圧を設定することで、前記可変電圧
源の電圧を制御して出力電圧を決定する際にも前記増幅
トランジスタの出力電流は小さい状態になっているので
前述の電源配線による寄生抵抗の影響は無視できる。
【００５０】またこのように増幅トランジスタの出力電
流が小さくなり、共通信号線の電位変化の速度が共通信
号線に付随する寄生容量によって低下してしまう場合
や、前述の増幅アンプの不安定性が生じる場合には図１
３に示すようなバッファーアンプ２１０による、寄生容
量の２端子のうち、共通信号線側でない方の端子の駆動
が有効になる。２１０は共通信号線の電位を受け、ＡＣ
的に同じ電位を発生するバッファーアンプであり、２０
８−１〜２０８−ｎは図２０のインバーター２０８（２
０８−１，…，２０８−ｎ）の構成を示しており、ｎＭ
ＯＳトランジスタ２０８のソース端子はバッファーアン
プ２１０の出力に接続されている。またバッファーアン
プ２１０の出力はトランジスタ２０４−１のバックゲー
トに接続されている。ｎＭＯＳトランジスタ２０８−１
のソース端子をバッファーアンプ２１０の出力に接続す
ることで、ｎＭＯＳトランジスタ２０８−１がオンした
ときにはトランジスタ２０４−１のゲートとソースとの
間の寄生容量（ゲートとソースとの重なり容量等）の端
子間電圧は一定となる。また、バッファーアンプ１０の
出力をトランジスタ２０４−１のバックゲートに接続す
ることでソース領域の接合容量による寄生容量の端子間
電圧も一定となる。このように、前記寄生容量の端子間
電圧は一定になり、電荷の流入がないため容量としては
機能しない。
流が小さくなり、共通信号線の電位変化の速度が共通信
号線に付随する寄生容量によって低下してしまう場合
や、前述の増幅アンプの不安定性が生じる場合には図１
３に示すようなバッファーアンプ２１０による、寄生容
量の２端子のうち、共通信号線側でない方の端子の駆動
が有効になる。２１０は共通信号線の電位を受け、ＡＣ
的に同じ電位を発生するバッファーアンプであり、２０
８−１〜２０８−ｎは図２０のインバーター２０８（２
０８−１，…，２０８−ｎ）の構成を示しており、ｎＭ
ＯＳトランジスタ２０８のソース端子はバッファーアン
プ２１０の出力に接続されている。またバッファーアン
プ２１０の出力はトランジスタ２０４−１のバックゲー
トに接続されている。ｎＭＯＳトランジスタ２０８−１
のソース端子をバッファーアンプ２１０の出力に接続す
ることで、ｎＭＯＳトランジスタ２０８−１がオンした
ときにはトランジスタ２０４−１のゲートとソースとの
間の寄生容量（ゲートとソースとの重なり容量等）の端
子間電圧は一定となる。また、バッファーアンプ１０の
出力をトランジスタ２０４−１のバックゲートに接続す
ることでソース領域の接合容量による寄生容量の端子間
電圧も一定となる。このように、前記寄生容量の端子間
電圧は一定になり、電荷の流入がないため容量としては
機能しない。
【００５１】図２４に撮像システム概略図を示す。同図
に示すように、光学系２１７１、絞り２１８０を通って
入射した画像光はＣＭＯＳセンサ２１７２上に結像す
る。ＣＭＯＳセンサ２１７２上に配置されている画素ア
レーによって光情報は電気信号へと変換され、ノイズ除
去されて出力される。その出力信号は信号処理回路２１
７３によって予め決められた方法によって信号変換処理
され、出力される。信号処理された信号は、記録系、通
信系２１７４により情報記録装置により記録、あるいは
情報転送される。記録、あるいは転送された信号は再生
系２１７７により再生される。絞り２１８０、ＣＭＯＳ
センサ２１７２、信号処理回路２１７３はタイミング制
御回路２１７５により制御され、光学系２１７１、タイ
ミング制御回路２１７５、記録系・通信系２１７４、再
生系２１７７はシステムコントロール回路２１７６によ
り制御される。
に示すように、光学系２１７１、絞り２１８０を通って
入射した画像光はＣＭＯＳセンサ２１７２上に結像す
る。ＣＭＯＳセンサ２１７２上に配置されている画素ア
レーによって光情報は電気信号へと変換され、ノイズ除
去されて出力される。その出力信号は信号処理回路２１
７３によって予め決められた方法によって信号変換処理
され、出力される。信号処理された信号は、記録系、通
信系２１７４により情報記録装置により記録、あるいは
情報転送される。記録、あるいは転送された信号は再生
系２１７７により再生される。絞り２１８０、ＣＭＯＳ
センサ２１７２、信号処理回路２１７３はタイミング制
御回路２１７５により制御され、光学系２１７１、タイ
ミング制御回路２１７５、記録系・通信系２１７４、再
生系２１７７はシステムコントロール回路２１７６によ
り制御される。
【００５２】
【発明の効果】以上説明したように、本発明によれば、
センサーの線型性の問題を大幅に改善しながら非常に簡
単な回路構成で、センサー信号を、各垂直毎にＡ／Ｄ変
換を行うことが可能となり、したがって変換に必要な時
間は従来の１つのＡ／Ｄ変換器で変換する方法に比べ、
垂直ライン数倍取ることが可能となる。
センサーの線型性の問題を大幅に改善しながら非常に簡
単な回路構成で、センサー信号を、各垂直毎にＡ／Ｄ変
換を行うことが可能となり、したがって変換に必要な時
間は従来の１つのＡ／Ｄ変換器で変換する方法に比べ、
垂直ライン数倍取ることが可能となる。
【００５３】また本発明によれば、固体撮像装置におけ
るセンサーセル内の増幅トランジスタのもつ非線型性
や、その非線型性をキャンセルするために使用される別
のリファレンス用増幅トランジスタのもつ製造バラツキ
による上記キャンセルが不充分になることの問題を解決
し、前記非線型性や製造バラツキは一切出力される信号
には影響を与えないため高精度の信号出力を得ることが
可能である。
るセンサーセル内の増幅トランジスタのもつ非線型性
や、その非線型性をキャンセルするために使用される別
のリファレンス用増幅トランジスタのもつ製造バラツキ
による上記キャンセルが不充分になることの問題を解決
し、前記非線型性や製造バラツキは一切出力される信号
には影響を与えないため高精度の信号出力を得ることが
可能である。
【００５４】さらに従来トランジスタの製造上のバラツ
キに起因するノイズの低減のために必要としていた付加
回路が、本発明では、非常に少ない素子数で同様の効果
が得られるため消費電力やチップ占有面積の点で優れて
いる。
キに起因するノイズの低減のために必要としていた付加
回路が、本発明では、非常に少ない素子数で同様の効果
が得られるため消費電力やチップ占有面積の点で優れて
いる。
【図１】本発明の固体撮像装置の第１の実施例を示す回
路図である。
路図である。
【図２】上記第１の実施例の固体撮像装置の動作を説明
するタイミングチャートである。
するタイミングチャートである。
【図３】本発明の固体撮像装置の第２の実施例を示す一
部回路図である。
部回路図である。
【図４】増幅トランジスタのゲート−ソース間電圧（Ｖ
GS）と出力ドレイン電流（ＩO）の関係を示す特性図で
ある。
GS）と出力ドレイン電流（ＩO）の関係を示す特性図で
ある。
【図５】図３の固体撮像装置の変形例を示す一部回路図
である。
である。
【図６】本発明の固体撮像装置の第３の実施例を示す回
路図である。
路図である。
【図７】上記第３の実施例の固体撮像装置の動作を説明
するタイミングチャートである。
するタイミングチャートである。
【図８】図６の構成における可変電圧源をアナログ差動
増幅回路を用いて実現する一実施例を示す回路図であ
る。
増幅回路を用いて実現する一実施例を示す回路図であ
る。
【図９】図６の構成における可変電圧源をアナログ差動
増幅アンプを用いて実現する他の実施例を示す回路図で
ある。
増幅アンプを用いて実現する他の実施例を示す回路図で
ある。
【図１０】図６の構成を実現するさらに他の実施例を示
す回路図である。
す回路図である。
【図１１】図１０の実施例を、光電変換部が３行３列の
２次元に配列された場合に適用させた場合の固体撮像装
置の回路構成図である。
２次元に配列された場合に適用させた場合の固体撮像装
置の回路構成図である。
【図１２】図６の固体撮像装置の変形例を示す回路図で
ある。
ある。
【図１３】本発明の固体撮像装置の変形例を示す回路図
である。
である。
【図１４】従来のＭＯＳ型固体撮像装置およびそのアナ
ログ信号出力電圧をＡ／Ｄ変換するＡ／Ｄ変換器の構成
を示す回路図である。
ログ信号出力電圧をＡ／Ｄ変換するＡ／Ｄ変換器の構成
を示す回路図である。
【図１５】図１４の駆動タイミングを示すタイミングチ
ャートである。
ャートである。
【図１６】従来の電流出力型ＣＭＯＳセンサーの概略回
路図である。
路図である。
【図１７】従来の増幅型ＭＯＳ固体撮像素子、およびそ
の出力を読み出す読み出し回路の構成を示す回路図であ
る。
の出力を読み出す読み出し回路の構成を示す回路図であ
る。
【図１８】増幅トランジスタの入力電圧対出力電流の特
性を示す図である。
性を示す図である。
【図１９】センサーセル内の増幅トランジスタのもつ製
造バラツキに起因するノイズを抑制する読み出し回路の
従来例を示す図である。
造バラツキに起因するノイズを抑制する読み出し回路の
従来例を示す図である。
【図２０】図１７の従来例を用いて光電変換部を多数並
列に配置し、画素選択スイッチを介して共通信号線に出
力する場合の回路図である。
列に配置し、画素選択スイッチを介して共通信号線に出
力する場合の回路図である。
【図２１】本発明の実施形態例を示す概念図である。
【図２２】本発明の実施形態例を示す概念図である。
【図２３】本発明の実施形態例を示す概念図である。
【図２４】本発明の撮像システムの概略を示す図であ
る。
る。
１ フォトダイオード ２ ＰＭＯＳ増幅トランジスタ ３ 選択トランジスタ ４ リセットトランジスタ ５ スイッチ ６ 容量 ７ トランジスタ ８ 垂直信号線 ９ 電圧−電流変換トランジスタ １０ カレントミラー回路 １１ Ｄ／Ａ変換器 １２ カウンター １４ 垂直選択線 １５ リセット信号線 １６ 垂直シフトレジスタ ４１ 光電変換素子 ４２ 転送トランジスタ ４３ 増幅トランジスタ ４４ 画素選択トランジスタ ４５ リセットトランジスタ ４６ 電流源用トランジスタ ４７ スイッチ ４８ 保存用コンデンサー ４９ 可変電圧源
フロントページの続き Ｆターム(参考） 4M118 AA04 AA05 AA10 AB01 BA14 CA02 DD10 DD12 FA06 5C024 AX01 CX05 CX32 CY16 GX03 GY37 GY38 GZ04 HX13 HX17 HX23 HX29 HX35 HX40 HX44 HX47 5J022 AA02 AB07 AC02 BA04 BA06 CE05 CE09 CF01 CF02 CF04 CF05
Claims (26)
- 【請求項１】 光電変換手段と、前記光電変換手段で発
生した信号を電流に変換して出力する第１のトランジス
タと、 所定の基準レベルを電流に変換して出力する第２のトラ
ンジスタと、 前記第１のトランジスタからの電流値と、前記第２のト
ランジスタからの電流値とを比較する比較手段と、 前記比較手段により比較結果に基づいて前記光電変換手
段で発生した信号に対応するデジタル信号を出力するア
ナログ・デジタル変換手段と、 を有することを特徴とする固体撮像装置。 - 【請求項２】 請求項１に記載の固体撮像装置におい
て、前記アナログ・デジタル変換手段は、計数動作を行
うカウンターを含み、前記カウンターは、前記比較結果
に基づいて制御されるとともに、カウンターから前記光
電変換手段で発生した信号に対応するデジタル信号を出
力することを特徴とする固体撮像装置。 - 【請求項３】 請求項１又は請求項２に記載の固体撮像
装置において、前記第１のトランジスタからの電流値
と、前記第２のトランジスタからの電流値とを近づける
ように前記第１のトランジスタ又は前記第２のトランジ
スタを制御する制御手段を有することを特徴とする固体
撮像装置。 - 【請求項４】 請求項３に記載の固体撮像装置におい
て、前記制御手段は、前記所定の基準レベルを前記比較
結果に基づいて変化させ、前記比較手段は、前記第１の
トランジスタからの電流値と、前記第２のトランジスタ
からの電流値とが一致することを検出し、アナログ・デ
ジタル変換手段は、前記検出結果に基づきデジタル信号
を出力することを特徴とする固体撮像装置。 - 【請求項５】 請求項３に記載の固体撮像装置におい
て、前記制御手段は、前記第１のトランジスタの出力の
レベルを前記比較結果に基づいて変化させ、前記比較手
段は、前記第１のトランジスタからの電流値と、前記第
２のトランジスタからの電流値が一致することを検出
し、アナログ・デジタル変換手段は、前記検出結果に基
づきデジタル信号を出力することを特徴とする固体撮像
装置。 - 【請求項６】 請求項５に記載の固体撮像装置におい
て、前記トランジスタの主電極を制御することにより、
前記出力のレベルを制御することを特徴とする固体撮像
装置。 - 【請求項７】 光電変換手段と前記光電変換手段で発生
した信号を電流に変換して出力する第１のトランジスタ
を含む画素を水平方向及び垂直方向に複数配列するとと
もに、 垂直方向の一列毎の画素にそれぞれ接続された垂直出力
線と、 所定の基準レベルを電流に変換して出力する第２のトラ
ンジスタと、 前記第１のトランジスタからの電流値と、前記第２のト
ランジスタからの電流値とを比較する比較手段と、 前記比較手段により比較結果に基づいて前記光電変換手
段で発生した信号に対応するデジタル信号を出力するア
ナログ・デジタル変換手段とを有し、 前記第２のトランジスタ、前記比較手段及び前記アナロ
グ・デジタル変換手段を一列の前記画素毎で共通に用い
たことを特徴とする固体撮像装置。 - 【請求項８】 光電変換手段と、前記光電変換手段で発
生した信号を電流に変換して出力する第１のトランジス
タと、 所定の基準レベルを電流に変換して出力する第２のトラ
ンジスタと、 前記第１のトランジスタからの電流値と、前記第２のト
ランジスタからの電流値とを近づけるように前記第１の
トランジスタ又は前記第２のトランジスタを制御する制
御手段と、 前記第１のトランジスタからの電流値と、前記第２のト
ランジスタからの電流値とを比較する比較手段と、 前記比較手段により比較結果に基づいて前記光電変換手
段で発生した信号に対応する信号を出力する出力手段
と、を有することを特徴とする固体撮像装置。 - 【請求項９】 請求項８に記載の固体撮像装置におい
て、前記制御手段は、前記所定の基準レベルを前記比較
結果に基づいて変化させ、前記比較手段は、前記第１の
トランジスタからの電流値と、前記第２のトランジスタ
からの電流値が一致することを検出し、出力手段は、前
記検出結果に基づき信号を出力することを特徴とする固
体撮像装置。 - 【請求項１０】 請求項８に記載の固体撮像装置におい
て、前記制御手段は、前記第１のトランジスタの出力の
レベルを前記比較結果に基づいて変化させ、前記比較手
段は、前記第１のトランジスタからの電流値と、前記第
２のトランジスタからの電流値が一致することを検出
し、出力手段は、前記検出結果に基づき信号を出力する
ことを特徴とする固体撮像装置。 - 【請求項１１】 請求項１０に記載の固体撮像装置にお
いて、前記第１のトランジスタの主電極を制御すること
により、前記出力のレベルを制御することを特徴とする
固体撮像装置。 - 【請求項１２】 請求項１に記載の固体撮像装置におい
て、前記第２のトランジスタに与えられる所定の基準レ
ベルはデジタル・アナログ変換手段によって与えられ、
該デジタル・アナログ変換手段に与えられるデジタル値
はカウンターよりなされ、該カウンターのカウント動作
は、前記第１のトランジスタの出力電流と前記第２のト
ランジスタの出力電流との比較結果によって制御される
ことを特徴とする固体撮像装置。 - 【請求項１３】 請求項１に記載の固体撮像装置におい
て、前記第１のトランジスタと第２のトランジスタとの
主電極に、それぞれが接続される電源配線の寄生抵抗の
値より充分大きい値の抵抗を接続することを特徴とする
固体撮像装置。 - 【請求項１４】 請求項１に記載の固体撮像装置におい
て、前記光電変換手段のリセットを行うリセットスイッ
チで第１のトランジスタの入力に与えられるリセット電
圧を、該第１のトランジスタのしきい値電圧より大きい
値が該第１のトランジスタの入力に与えられるよう制御
することを特徴とする固体撮像装置。 - 【請求項１５】 信号源からの信号を受ける第１の端
子、該信号を増幅して出力する第２の端子、該第２の端
子からの出力のレベルを制御する信号を受ける第３の端
子を有してなる増幅素子と、 前記増幅素子の前記第１の端子に信号が送られた状態で
前記第２の端子から信号を読み出す読み出し手段と、 所定の基準レベルと前記読み出し手段により読み出され
た信号とを比較し、その比較結果をもとに前記第３の端
子に、前記第２の端子からの出力のレベルを制御する信
号を出力する比較出力手段と、を備えた信号転送装置。 - 【請求項１６】 請求項１５に記載の信号転送装置にお
いて、前記所定の基準レベルは前記増幅素子の第１の端
子側をリセットしたときに前記第２の端子から出力され
る信号のレベルであり、前記比較出力手段は該信号のレ
ベルに前記読み出し手段により読み出された信号のレベ
ルが近づくように前記第３の端子に信号を出力すること
を特徴とする信号転送装置。 - 【請求項１７】 請求項１５又は請求項１６に記載の信
号転送装置において、前記比較出力手段からの出力信号
に基づいて、前記信号源からの出力データを得る信号転
送装置。 - 【請求項１８】 請求項１５又は請求項１６に記載の信
号転送装置において、前記第２の端子からの出力信号に
基づいて、前記信号源からの出力データを得る信号転送
装置。 - 【請求項１９】 請求項１５に記載の信号転送装置にお
いて、前記増幅素子は絶縁ゲート型トランジスタであ
り、前記第３の端子はソース端子又はバックゲート端子
であること特徴とする信号転送装置。 - 【請求項２０】 光電変換手段と、 該光電変換手段からの信号を受ける第１の端子、該信号
を増幅して出力する第２の端子、該第２の端子からの出
力のレベルを制御する制御信号を受ける第３の端子を有
してなる増幅素子と、 前記第３の端子に前記制御信号を送る制御信号源と、 前記増幅素子から出力する信号を保存する保存手段と、 前記保存手段に保存された、前記増幅手段が第１の状態
の時の第１の出力と前記増幅手段が第２の状態の時の第
２の出力との差分を信号として前記制御信号源にフィー
ドバックする手段と、を有し、 前記制御信号源は前記差分の信号に基づいて前記第３の
端子に前記制御信号を送る固体撮像装置。 - 【請求項２１】 請求項２０に記載の固体撮像装置にお
いて、 前記第１の状態は前記増幅素子の第１の端子側がリセッ
トされた状態であり、前記第２の状態は前記増幅素子に
前記光電変換手段からの信号が送られた状態である固体
撮像装置。 - 【請求項２２】 請求項２０に記載の固体撮像装置にお
いて、 前記第１の状態は前記増幅素子に前記光電変換手段から
の信号が送られた状態であり、前記第２の状態は前記増
幅素子の第１の端子側がリセットされた状態である固体
撮像装置。 - 【請求項２３】 請求項２０に記載の固体撮像装置にお
いて、 前記増幅素子は絶縁ゲート型トランジスタであり、前記
光電変換手段からの信号は該絶縁ゲート型トランジスタ
のゲート端子で受け、前記制御信号源の出力は該絶縁ゲ
ート型トランジスタのソース端子に入力されることを特
徴とする固体撮像装置。 - 【請求項２４】 請求項２０に記載の固体撮像装置にお
いて、 前記制御信号源に差分の信号をフィードバックする前記
手段は、第２の状態の時の出力と、保存手段で保存され
た第１の状態の時の出力とが等しくなるように前記制御
信号源の出力を制御することを特徴とする固体撮像装
置。 - 【請求項２５】 請求項２１又は請求項２２に記載の固
体撮像装置において、 前記リセットの状態のときの前記増幅素子の前記第２の
端子からの出力値が、前記光電変換手段からの信号が送
られた状態のときの前記増幅素子の前記第２の端子から
の出力値よりも小さい固体撮像装置。 - 【請求項２６】 請求項１から１４、２０から２５のい
ずれかの請求項に記載の固体撮像装置と、前記固体撮像
装置へ光を結像する光学系と、前記固体撮像装置からの
出力信号を処理する信号処理回路とを有することを特徴
とする固体撮像システム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000166308A JP3706791B2 (ja) | 2000-06-02 | 2000-06-02 | 固体撮像装置、それを用いた固体撮像システム、及び信号転送装置 |
| US09/781,165 US6518910B2 (en) | 2000-02-14 | 2001-02-13 | Signal processing apparatus having an analog/digital conversion function |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000166308A JP3706791B2 (ja) | 2000-06-02 | 2000-06-02 | 固体撮像装置、それを用いた固体撮像システム、及び信号転送装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005107557A Division JP2005218139A (ja) | 2005-04-04 | 2005-04-04 | 固体撮像装置、それを用いた固体撮像システム、及び信号転送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001346102A true JP2001346102A (ja) | 2001-12-14 |
| JP3706791B2 JP3706791B2 (ja) | 2005-10-19 |
Family
ID=18669647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000166308A Expired - Fee Related JP3706791B2 (ja) | 2000-02-14 | 2000-06-02 | 固体撮像装置、それを用いた固体撮像システム、及び信号転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3706791B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004043061A1 (ja) * | 2002-11-07 | 2004-05-21 | Rohm Co., Ltd. | エリアイメージセンサ |
| WO2007000879A1 (ja) * | 2005-06-29 | 2007-01-04 | National University Corporation NARA Institute of Science and Technology | 固体撮像素子及びその信号読み出し方法 |
| WO2009031693A1 (en) * | 2007-09-07 | 2009-03-12 | Canon Kabushiki Kaisha | Imaging apparatus and radiation imaging system |
| WO2009063659A1 (ja) * | 2007-11-16 | 2009-05-22 | Fujitsu Microelectronics Limited | 撮像装置、撮像方法およびカメラモジュール |
| WO2016031594A1 (ja) * | 2014-08-25 | 2016-03-03 | ソニー株式会社 | 信号処理装置、制御方法、撮像素子、並びに、電子機器 |
| JP2016163330A (ja) * | 2015-03-05 | 2016-09-05 | キヤノン株式会社 | 光電変換装置、光電変換装置の駆動方法、および、光電変換システム |
| JP2017152801A (ja) * | 2016-02-22 | 2017-08-31 | キヤノン株式会社 | 固体撮像装置および撮像装置 |
| CN112740660A (zh) * | 2018-09-28 | 2021-04-30 | 索尼半导体解决方案公司 | 固态成像元件、固态成像元件的控制方法以及电子设备 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3937716B2 (ja) * | 2000-10-24 | 2007-06-27 | キヤノン株式会社 | 固体撮像装置及び撮像システム |
-
2000
- 2000-06-02 JP JP2000166308A patent/JP3706791B2/ja not_active Expired - Fee Related
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7423678B2 (en) | 2002-11-07 | 2008-09-09 | Rohm Co., Ltd. | Area image sensor |
| WO2004043061A1 (ja) * | 2002-11-07 | 2004-05-21 | Rohm Co., Ltd. | エリアイメージセンサ |
| US7923674B2 (en) | 2005-06-29 | 2011-04-12 | National University Corporation NARA Institute of Science and Technology | Solid-state image sensor having a voltage applier and signal readout method thereof |
| WO2007000879A1 (ja) * | 2005-06-29 | 2007-01-04 | National University Corporation NARA Institute of Science and Technology | 固体撮像素子及びその信号読み出し方法 |
| JP4825982B2 (ja) * | 2005-06-29 | 2011-11-30 | 国立大学法人 奈良先端科学技術大学院大学 | 固体撮像素子及びその信号読み出し方法 |
| WO2009031693A1 (en) * | 2007-09-07 | 2009-03-12 | Canon Kabushiki Kaisha | Imaging apparatus and radiation imaging system |
| JP2009063514A (ja) * | 2007-09-07 | 2009-03-26 | Canon Inc | 撮像装置及び放射線撮像システム |
| WO2009063659A1 (ja) * | 2007-11-16 | 2009-05-22 | Fujitsu Microelectronics Limited | 撮像装置、撮像方法およびカメラモジュール |
| WO2016031594A1 (ja) * | 2014-08-25 | 2016-03-03 | ソニー株式会社 | 信号処理装置、制御方法、撮像素子、並びに、電子機器 |
| JPWO2016031594A1 (ja) * | 2014-08-25 | 2017-06-08 | ソニー株式会社 | 信号処理装置、制御方法、撮像素子、並びに、電子機器 |
| US10536654B2 (en) | 2014-08-25 | 2020-01-14 | Sony Corporation | Signal processing apparatus, control method, image pickup element, and electronic device |
| JP2016163330A (ja) * | 2015-03-05 | 2016-09-05 | キヤノン株式会社 | 光電変換装置、光電変換装置の駆動方法、および、光電変換システム |
| JP2017152801A (ja) * | 2016-02-22 | 2017-08-31 | キヤノン株式会社 | 固体撮像装置および撮像装置 |
| CN112740660A (zh) * | 2018-09-28 | 2021-04-30 | 索尼半导体解决方案公司 | 固态成像元件、固态成像元件的控制方法以及电子设备 |
| CN112740660B (zh) * | 2018-09-28 | 2024-04-19 | 索尼半导体解决方案公司 | 固态成像元件、固态成像元件的控制方法以及电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3706791B2 (ja) | 2005-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7154078B2 (en) | Differential column readout scheme for CMOS APS pixels | |
| US6518910B2 (en) | Signal processing apparatus having an analog/digital conversion function | |
| CN109314755B (zh) | 图像传感器和图像处理方法 | |
| US8072512B2 (en) | Signal generator and method for generating signals for reducing noise in signals | |
| US7375748B2 (en) | Differential readout from pixels in CMOS sensor | |
| US8772695B2 (en) | Image sensor arrangement | |
| US7825975B2 (en) | Imaging array with improved dynamic range | |
| US8817153B2 (en) | Column parallel readout image sensors with shared column analog-to-digital converter circuitry | |
| CA3050847A1 (en) | Imaging array with extended dynamic range | |
| KR20080107295A (ko) | Ａ/ｄ 변환 회로, ａ/ｄ 변환 회로의 제어 방법, 고체 촬상장치 및 촬상 장치 | |
| KR20100018586A (ko) | 스위치 없는 능동 픽셀들을 갖는 전류/전압 모드 이미지 센서 | |
| JP2006020171A (ja) | 差動型コンパレータ、アナログ・デジタル変換装置、撮像装置 | |
| US6781627B1 (en) | Solid state imaging device and electric charge detecting apparatus used for the same | |
| CN107613230A (zh) | 高分辨率大动态范围数字化读出装置及其读出方法 | |
| JP3706791B2 (ja) | 固体撮像装置、それを用いた固体撮像システム、及び信号転送装置 | |
| JP2001346106A (ja) | 撮像装置 | |
| JP5953074B2 (ja) | 撮像装置 | |
| US20080225149A1 (en) | Column sample-and-hold cell for CMOS APS sensor | |
| JPWO2018163895A1 (ja) | 固体撮像装置、およびそれを用いるカメラシステム | |
| US8094218B2 (en) | Image sensor circuit having differential signal path, differential analog-to-digital converter and differential signal offsetting means | |
| US20060176401A1 (en) | Imaging device | |
| JP2005218139A (ja) | 固体撮像装置、それを用いた固体撮像システム、及び信号転送装置 | |
| JPH1169231A (ja) | センサ出力読み出し回路 | |
| JPH09139891A (ja) | 光電変換装置およびこれを用いた固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050404 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050726 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050801 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3706791 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080805 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090805 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090805 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100805 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110805 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120805 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120805 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130805 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |