JPH1169231A - センサ出力読み出し回路 - Google Patents

Abstract

(57)【要約】 【課題】 センサ出力を保持するコンデンサを大きくす
ることなく、センサ出力の回路感度を上げ、感度ばらつ
きと感度の温度ドリフトを抑えるようなセンサ出力の読
み出し回路を提供する。 【解決手段】 オペアンプＯＰを用いた読み出し回路と
することにより、オペアンプＯＰの仮想接地動作を利用
して、センサ出力の保持コンデンサＣ11〜Ｃ14に蓄えら
れた全信号電荷を、オペアンプＯＰの積分コンデンサＣ
20に全て転送するような動作をさせる。水平スイッチア
レイＳ11〜Ｓ14の寄生容量は、オペアンプＯＰの仮想接
地点に付くことになるため、信号電荷の転送の前後で電
圧は一定で電荷の出入りはなく、この寄生容量はゲイン
に全く影響しない。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ＣＭＯＳ撮像装
置において光センサセルからの電気信号を順番に取り出
すためのセンサ読み出し回路に関するものである。

【０００２】

【従来の技術】近年、固体撮像装置として、これまで主
流であったＣＣＤに加えてＣＭＯＳが注目を集めつつあ
る。これはＣＭＯＳの場合ＣＣＤに比べて、消費電力と
システムオンチップの面で有利だからである。映像信号
を得るためのイメージセンサとして、ＣＣＤではその構
造上シリアル出力のため、そのまま映像信号とすること
ができる。ところが、ＣＭＯＳでは２次元のマトリック
ス状に配置したセンサセルからの電気信号を、垂直方向
と水平方向に順番に走査してシリアルの映像信号を取り
出すための読み出し回路が必要になってくる。

【０００３】このような映像信号を読み出すための従来
の回路について、図４を用いて説明する。センサセルよ
り到来する信号は一旦、Ｃ11〜Ｃ14のアレイ状のコンデ
ンサに蓄えておく。これをＳ11〜Ｓ14のアレイ状のスイ
ッチを１つづつ順番にオンしていくことにより、コンデ
ンサＣ11〜Ｃ14に保持された画素信号を順次出力に送り
出していく。センサセルの出力は、１ライン分が横に並
ぶことになるので、実際にはコンデンサとスイッチも水
平の画素数分だけ並ぶことになる。例えば、ＶＧＡ対応
のセンサでは、約７００組のコンデンサとスイッチが必
要になる。図４では簡単のため４組だけを表示してあ
る。

【０００４】画素信号を読み出すときには、Ｓ11〜Ｓ14
のスイッチアレイのうち１つのスイッチだけをオン状態
にすることで、コンデンサアレイのうちのスイッチで選
択された１つのコンデンサ電圧だけが増幅器ＡＭＰの入
力となる。この電圧を増幅器ＡＭＰで増幅して出力信号
Ｖout を得る。ところが、増幅器ＡＭＰの入力ライン
は、スイッチＳ11〜Ｓ14の共通接続点になるので、スイ
ッチを構成する素子の寄生容量の総和がかなり大きな容
量Ｃp として付く。スイッチをＮＭＯＳトランジスタで
構成すれば、各素子のＮ型拡散とＰ基板との間にできる
ジャンクションダイオードの逆バイアス時の寄生容量が
付くことになる。各素子あたりの容量は小さいがこれが
数百個から千個の規模で付くことになるので、総和では
かなりの大きさの容量になってしまう。この容量Ｃp は
数ＰＦに達し、センサ出力の保持コンデンサＣ11〜Ｃ14
に比べて無視できない値となる。

【０００５】読み出しスイッチがオンした瞬間、そのス
イッチで選択されたコンデンサの保持電荷の一部は、ス
イッチを介して読み出しラインの寄生容量Ｃp に分配さ
れる。このような電荷移動による電荷の分配比は、コン
デンサの容量比に比例する。例えば今、コンデンサＣ11
がＶ1 の電圧を保持していたとして、スイッチＳ11がオ
ンしたとき電荷分配により、読み出しラインがＶ1'とい
う電圧になったとすると、 Ｃ11Ｖ1 ＝Ｃ11Ｖ1'＋Ｃp Ｖ1' の関係が成り立つ。ゆえに Ｖ1'／Ｖ1 ＝Ｃ11／( Ｃ11＋Ｃp) … （１） となる。この式は画素信号を読み出すときに（１）式で
表わされる振幅減衰が起こることを意味する。すなわち
信号電荷が一部寄生容量Ｃp へ移動することによりゲイ
ン損失が生じるものである。

【０００６】寄生容量Ｃp へ移動した電荷がそのまま残
っていると、次の画素信号を読み出すときに、前の画素
信号の影響が残って水平解像度の極端な低下を引き起こ
してしまう。このため従来回路では図４に示すように、
前の画素信号を読み出してから次の画素信号を読み出す
までに、毎回読み出しラインを定電圧源Ｖref でリセッ
トする。このためのスイッチＳ20が必要である。コンデ
ンサＣ11で保持された画素信号とコンデンサＣ12で保持
された画素信号を出力する場合の具体例で述べると、ま
ずスイッチＳ11をオンしてコンデンサＣ11の信号を読み
出すと、寄生容量Ｃp にはＣp ・Ｖ1'の電荷がたまる。
次にスイッチＳ20をオンして寄生容量Ｃp の電荷をゼロ
にし、次にスイッチＳ12をオンしてコンデンサＣ12の信
号を読み出すと、寄生容量Ｃp にはＣp ・Ｖ2'の電荷が
たまる。次にまたスイッチＳ20をオンして寄生容量Ｃp
の残留電荷をゼロにする。

【０００７】このような操作を繰り返していくことによ
って、前の画素信号の影響が残らないような読み出しを
行う。また、（１）式で表わされるゲイン損失は、これ
を補償するようなゲインを余分に増幅器ＡＭＰに持たせ
ることによって、出力での感度低下を防ぐように対策し
ている。

【０００８】ところが、寄生容量Ｃp は意図して形成す
るデバイスパラメータではないため製造上のばらつきが
大きい。また、（１）式のゲインを表わす式は、このよ
うな寄生容量と正規のコンデンサとの比で表わされる
が、両者には相関が全くないため、その比のばらつきは
大きい。さらに、寄生容量ジャンクション容量のために
温度ドリフトが大きく、従ってゲイン損失の温度ドリフ
トも大きい。増幅器ＡＭＰのゲイン設定で平均のゲイン
損失分は補うことができても、上記ゲインばらつきや温
度ドリフトは補償することが難しい。さらにまた、低電
圧化の要求もあって、増幅器ＡＭＰで高ゲインを設定す
ることは特にＣＭＯＳ回路では難しく、ノイズによる感
度が高くなることも懸念材料であった。

【０００９】このような問題点に対して、従来からとれ
る唯一の手段はセンサ出力の保持コンデンサＣ11〜Ｃ14
を大きくすることであった。こうすれば（１）式で表わ
されるゲインは１に近くなり、損失分は相対的に小さく
なり、寄生容量Ｃp のばらつきに対する感度も小さくな
っていくため、ゲインばらつきや温度ドリフトも小さく
することができる。ただし、センサ出力の保持コンデン
サはアレイ状に水平画素数分だけ並ぶので、保持コンデ
ンサを少しでも大きくすると全体のチップ面積が著しく
大きくなってしまう。このためこれまでは現実的な範囲
で根本的に解決する手段がなかった。

【００１０】

【発明が解決しようとする課題】以上述べてきたよう
に、従来のスイッチと単純な増幅器を用いたセンサ出力
の読み出し回路では、多数のスイッチが読み出しライン
に接続されて付く寄生容量により、センサとしての感度
低下、感度ばらつき、感度の温度ドリフトなどの問題が
生じ、有効な対策手段がないという問題があった。

【００１１】この発明の目的は、センサ出力を保持する
コンデンサを大きくすることなく、センサ出力の回路感
度を上げ、感度ばらつきと感度の温度ドリフトを抑える
ようなセンサ出力の読み出し回路を提供することにあ
る。

【００１２】

【課題を解決するための手段】上記した課題を解決する
ために、この発明のセンサ出力読み出し回路では、光の
明暗を電気信号に変換するセンサセルを２次元的に配列
させ、これを垂直方向と水平方向に分解して走査するこ
とによって映像信号を取り出す方式の固体撮像装置にお
いて、垂直走査により選択されている水平方向のセンサ
セルアレイを順次読み出す回路として、各センサセルか
らの出力信号を一時的に蓄えておく第１のコンデンサア
レイと、前記第１のコンデンサアレイの各コンデンサに
一方の端子を接続しもう一方の端子が共通の読み出しラ
インに接続された第１のスイッチアレイと、前記読み出
しラインに反転入力端子を接続し非反転入力端子に基準
電圧を供給したオペアンプと、前記オペアンプの非反転
入力端子と出力端子間にそれぞれ接続した第２のコンデ
ンサおよび第２のスイッチと、前記第１のスイッチアレ
イと前記第２のスイッチのオンオフを制御するタイミン
グ制御回路とからなる回路を用いる。

【００１３】前記タイミング制御回路は、１つの水平方
向の走査において第１のスイッチアレイのうち１つのス
イッチだけを選択してこれを順次切り換えながら順番に
オンさせる制御を行い、１つのスイッチをオンさせてか
ら次のスイッチをオンさせるまでに一定の時間を設け、
この期間に第２のスイッチをオンさせる、という制御を
行う。

【００１４】この発明において、センサセルの出力から
前記水平読み出し回路までの具体的回路の特徴として、
垂直方向に並んだセンサセルの共通の読み出しライン
は、水平方向に並んだ第３のスイッチアレイの各スイッ
チと、水平方向に並んだ第３のコンデンサアレイの各コ
ンデンサを介して、前記第１のコンデンサアレイと前記
第１のスイッチアレイの各接続点に接続させる。この場
合のタイミング制御回路は、１つの水平方向の走査を始
める前の各センサセルが光入力とは無関係なリセット状
態での電圧を出力している期間において、第１のスイッ
チアレイの全てのスイッチと第２のスイッチと第３のス
イッチアレイの全てのスイッチをオンしておくように制
御する。

【００１５】上述したようなオペアンプを用いた読み出
し回路とすることにより、オペアンプの仮想接地動作を
利用して、センサ出力の保持コンデンサ（第１のコンデ
ンサ）に蓄えられた全信号電荷をオペアンプの積分コン
デンサ（第２のコンデンサ）に全て転送するような動作
をさせる。水平スイッチアレイの寄生容量はオペアンプ
の仮想接地点に付くことになるため、信号電荷の転送の
前後で電圧は一定で電荷の出入りはなく、この寄生容量
はゲイン（感度）に全く影響しない。従って、ゲインは
センサ出力の保持コンデンサ（第１のコンデンサ）とオ
ペアンプの積分コンデンサ（第２のコンデンサ）との比
で正確に決まり、従来の問題であったゲイン損失がな
く、これに伴うゲインのばらつきや温度ドリフトも発生
しない。

【００１６】

【発明の実施の形態】以下、この発明の実施の形態につ
いて、図面を参照しながら詳細に説明する。図１は、こ
の発明の第１の実施の形態について説明するための回路
図である。これは図４の従来回路に対して、増幅器ＡＭ
Ｐの部分をコンデンサＣ20を積分容量とするオペアンプ
ＯＰの積分回路で置き換えた構成になっている。この積
分回路とセンサ出力の保持コンデンサＣ11〜Ｃ14と水平
画素選択スイッチＳ11〜Ｓ14とにより、スイッチトキャ
パシタ積分回路を構成する。なお、図４の従来回路との
対応を明確にするために、同一の役割を持つ素子は同一
の符号を付して説明する。

【００１７】この回路は各画素信号に対応して１次コン
デンサＣ11〜Ｃ14などに蓄えられた電荷を、１画素毎に
２次コンデンサ（積分コンデンサ）Ｃ20へ転送する。転
送に先立って、前の画素電荷をリセットするため、２次
コンデンサＣ20をスイッチＳ20でショートして積分電荷
をゼロとしておく。このときオペアンプＯＰは、出力と
反転入力とをショートしたボルテージホロワの構成にな
る。従って、出力端は非反転入力端に供給している基準
電圧Ｖref を出力する。このとき、スイッチアレイが共
通接続されている水平読み出しラインも、オペアンプＯ
Ｐの反転入力端に接続しているため、オペアンプＯＰの
仮想接地動作により非反転入力と同電位となり、基準電
圧Ｖref で固定される。

【００１８】次に、２次コンデンサＣ20のショートスイ
ッチＳ20を開放するとともに、次の画素信号を蓄えた１
次コンデンサＣ11〜Ｃ14に繋がるスイッチＳ11〜Ｓ14の
いずれかをオンにする。以下、スイッチＳ11〜Ｓ14のい
ずれかをオンし、１次コンデンサＣ11〜Ｃ14のいずれか
に接続された１次コンデンサをＣ１として説明すること
とする。この瞬間、１次コンデンサＣ１に蓄えられてい
た電圧は、オペアンプＯＰの反転入力端−にそのままか
かる。オペアンプＯＰの出力端Ｖout は逆方向の電圧を
発生するが、これが２次コンデンサＣ20を介して反転入
力端−に帰還され、オン状態のスイッチを介して１つだ
けつながっている１次コンデンサＣ１を放電させるよう
に作用する。このようにして、１次コンデンサＣ１に蓄
えられていた画素信号電荷は、急速に２次コンデンサＣ
20側へと移動する。最初１次コンデンサＣ１に蓄えられ
ていた全電荷が２次コンデンサＣ20側へ移った時点で、
反転入力端−の電圧は「リセット時」と同じ基準電圧Ｖ
ref となり、オペアンプＯＰの入力差電圧はゼロとな
る。こうして電荷の転送は止まり、以後は２次コンデン
サＣ20に蓄えた電荷を保持する。

【００１９】転送前の１次コンデンサＣ１の画素信号電
圧をＶin、転送後の２次コンデンサＣ20の転送信号保持
電圧をＶout とすると、以下のような関係になる。

【００２０】 転送前（リセット時）：Ｃ１の電荷＝Ｃ１×Ｖin，Ｃ20の電荷＝０ 転送後 ：Ｃ１の電荷＝０，Ｃ20の電荷＝Ｃ20×Ｖout オペアンプＯＰがＣＭＯＳ素子で構成されているとする
と、入力端はＭＯＳのゲートに繋がっているだけなの
で、以上のような転送動作におけるオペアンプＯＰの入
力端への電荷の出入りは一切ない。従って、１次コンデ
ンサＣ１電荷の放電経路はＣ１→Ｃ20だけであり、転送
前の１次コンデンサＣ１の電荷と転送後の２次コンデン
サＣ20の電荷量は等しくなる。つまり、 Ｃ１×Ｖin＝Ｃ20×（−Ｖout ） Ｖout ＝−（Ｃ１／Ｃ20）Ｖin … （２） となる。このように、この回路のゲインは純粋にコンデ
ンサの比だけで決まり、水平読み出しライン（水平読み
出しスイッチアレイ）の寄生容量Ｃp には無関係であ
る。１次コンデンサＣ１と２次コンデンサＣ20はこれら
はともに同じ種類の正規のコンデンサであり、その比精
度は高い。このため図４の従来回路に比べゲインのばら
つきは小さく、精度が高い。

【００２１】以上のようなゲインを持って信号電荷の転
送が終われば、２次コンデンサを再びショートして次の
画素信号の転送に備える。こうして並列にサンプリング
された画素信号を１画素分づつ順番に転送していくこと
により、シリアルの読み出し信号に変換して出力する。
出力信号はリセット期間では基準電圧Ｖref が、転送期
間には入力の画素信号をＶinとして（２）式で表わされ
るＶout が交互に出力されることになる。

【００２２】以上のスイッチトキャパシタ回路による電
荷転送の動作をさらに細かく見ると、実は「リセット
時」から「転送時」に切り換わった瞬間、１次コンデン
サＣ１に保持されていた電荷は一旦寄生容量Ｃp との間
で分配され、その電圧［Ｃ１Ｖin／（Ｃ１＋Ｃp)］がオ
ペアンプＯＰの反転入力端−にかかる。この電圧は最初
に１次コンデンサＣ１が保持していた電圧よりは小さく
なる。特に経済性を考えてコンデンサを小さく作った場
合、１次コンデンサＣ１の寄生容量Ｃp に対する比はか
なり小さくなるので、電圧減衰は相当大きくなる。しか
し、これは転送開始時の過渡状態でのことであり、転送
直前と転送が完全に終了した状態を考えると、水平読み
出しラインの電圧はともに基準電圧Ｖref なので、転送
前後で寄生容量Ｃp への電荷の出入りはない。従って、
転送時間に対してオペアンプＯＰの帯域が十分広けれ
ば、ゲインは正確に（２）式で表わすことができ、寄生
容量Ｃp には全く無関係である。

【００２３】１次側のコンデンサＣ11〜Ｃ14を選択する
スイッチＳ11〜Ｓ14と２次側のリセットスイッチＳ20と
は、上記に従ったタイミングでオンオフさせる。これら
スイッチの制御信号は、スイッチ制御回路１１で図２
の”水平読み出し期間”で示したようなタイミングで発
生させて各スイッチＳ11〜Ｓ14，Ｓ20にそれぞれ供給し
ている。

【００２４】この実施の形態では、寄生容量Ｃp による
信号の減衰がなく、その分だけ設定するゲインを低く抑
えることができる。また、ゲインを表わす式に寄生容量
Ｃpの項が入らないので、ゲインのばらつきや温度ドリ
フトも小さく精度の高い回路が実現できる。

【００２５】図３は、光センサ出力から水平読み出し回
路までの信号経路についてもう少し具体化して示すとと
もに、この発明の第２の実施の形態について説明するた
めの回路構成図である。

【００２６】この実施の形態は、図１の実施の形態に対
し、光センサ部３１を構成する各セルからの出力信号
を、スイッチアレイＳ31〜Ｓ34とコンデンサアレイＣ31
〜Ｃ34を介してセンサセルの出力を保持する１次コンデ
ンサに供給するものである。２次元のマトリックス上に
配列されたセンサセルに対し、垂直走査回路３２によっ
て読み出す列を選択する。これも１回の水平読み出しが
終わる毎に縦方向に１つづつずらして順番に選択してい
く。

【００２７】まず、水平ブランキングの期間は、図３に
示すスイッチ制御回路１１のタイミング図にあるよう
に、図２の全てのスイッチをオン状態にしておく。この
ときセンサセルはリセット状態にあり、選択された列の
センサセルの無入力状態での出力がスイッチＳ31〜Ｓ34
を介して、読み出し回路への入力コンデンサＣ31〜Ｃ34
センサセル側の電極に掛かっている。センサセルの無入
力状態での出力は、そのセルが持っている固有の直流オ
フセットが出ていて、これが入力コンデンサに蓄えられ
る。

【００２８】一方、スイッチＳ20は閉じているので、オ
ペアンプＯＰはボルテージホロワの構成になっており、
出力端Ｖout と反転入力端−には基準電圧Ｖref に、オ
ペアンプＯＰの入力オフセットが加算された電圧が発生
している。水平画素を選択するスイッチＳ11〜Ｓ14も閉
じているので、基準電圧Ｖref とオペアンプＯＰの入力
オフセット電圧との和の電圧が、画素信号転送の１次コ
ンデンサＣ11〜Ｃ14と読み出し回路への入力コンデンサ
Ｃ31〜Ｃ34の読み出し回路側の電極に掛かっている。す
なわち、画素信号転送の１次コンデンサは、オペアンプ
ＯＰの入力オフセット分が補償された基準電圧でクラン
プされていることになる。この電圧は画素信号読み出し
時の読み出しラインと１次コンデンサの転送終了後の電
圧に等しい。このように、画素信号転送の１次コンデン
サが基準となる電圧で初期化されていることになる。

【００２９】一方、読み出し回路への入力コンデンサＣ
31〜Ｃ34には、クランプ電圧を基準として各センサセル
毎の無信号出力がかかっている。実際の画素信号の読み
出し時には、無信号出力との差分が画素信号転送の１次
コンデンサＣ11〜Ｃ14にかかることになる。これは出力
からゼロオフセットを除いた純粋に光の明暗に対応した
電圧分である。このような手段により、センサセル毎の
オフセットはこの回路で吸収し、これを補償した出力分
だけを読み出すことができる。

【００３０】このような動作となるよう制御しているの
はスイッチ制御回路１１であり、図２に示すようなタイ
ミングで、各スイッチのオンオフ制御により上記動作を
実現させている。

【００３１】この実施の形態では、チップ面積を増大さ
せることなくゲイン損失をなくし、これに伴って感度ば
らつきと感度の温度ドリフトをなくすだけでなく、セン
サセル毎のばらつきやオペアンプのオフセットを容易に
補償することができる。このため、精度が高く固定パタ
ーンの発生の少ない固体撮像装置を実現することができ
る。

【００３２】

【発明の効果】以上記載したように、この発明に係るＣ
ＭＯＳで構成する固体撮像装置は、ＣＭＯＳセンサーの
信号読み出し回路で問題とされていた感度不足や感度ば
らつきと感度の温度ドリフトの問題をチップ面積を増や
すことなく改善することができる。また、センサセル毎
のばらつきやオペアンプのオフセットを容易に補償する
ことができるため、安定で良好な性能を有する撮像装置
を安価でコンパクトに実現することができ、利用価値が
高い。

【図面の簡単な説明】

【図１】この発明の第１の実施の形態について説明する
ための回路構成図。

【図２】この発明に係るスイッチ制御回路のタイミング
図。

【図３】この発明に第２の実施の形態について説明する
ための回路構成図。

【図４】従来技術によるセンサ出力の読み出し回路。

【符号の説明】

Ｃ11〜Ｃ14，Ｃ20，Ｃ31〜Ｃ34…コンデンサ、Ｃp …寄
生容量、Ｓ11〜Ｓ14，Ｓ31〜Ｓ34…スイッチ、ＯＰ…オ
ペアンプ、Ｖref …基準電圧、１１…スイッチ制御回
路、３１…光センサ部、３２…垂直走査回路。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 光の明暗を電気信号に変換するセンサセ
   ルを２次元的に配列させ、これを垂直方向と水平方向に
   分解して走査することによって、映像信号を取り出す固
   体撮像装置において、 垂直走査により選択されている水平方向のセンサセルア
   レイを順次読み出す回路として、各センサセルからの出
   力信号を一時的に蓄えておく第１のコンデンサアレイ
   と、 前記第１のコンデンサアレイの各コンデンサに一方の端
   子を接続し、他方の端子を共通の読み出しラインに接続
   した第１のスイッチアレイと、 前記読み出しラインに反転入力端子を接続し非反転入力
   端子に基準電圧を供給したオペアンプと、 前記オペアンプの非反転入力端子と出力端子間にそれぞ
   れ接続した第２のコンデンサおよび第２のスイッチと、 前記第１のスイッチアレイと前記第２のスイッチのオン
   オフを制御するタイミング制御回路とからなるることを
   特徴とするセンサ出力読み出し回路。
2. 【請求項２】 前記タイミング制御回路は、１つの水平
   方向の走査において第１のスイッチアレイのうち、１つ
   のスイッチだけを選択してこれを順次切り換えながら順
   番にオンさせる制御を行い、１つのスイッチをオンさせ
   てから次のスイッチをオンさせるまでに一定の時間を設
   け、この期間に第２のスイッチをオンさせることを特徴
   とする請求項１に記載のセンサ出力読み出し回路。
3. 【請求項３】 垂直方向に並んだセンサセルの共通の読
   み出しラインは、水平方向に並んだ第３のスイッチアレ
   イの各スイッチと、水平方向に並んだ第３のコンデンサ
   アレイの各コンデンサを介して、前記第１のコンデンサ
   アレイと前記第１のスイッチアレイの各接続点に接続さ
   れていることを特徴とする請求項１に記載のセンサ出力
   読み出し回路。
4. 【請求項４】 前記タイミング制御回路は、１つの水平
   方向の走査を始める前の各センサセルが入力映像とは無
   関係なリセット状態での電圧を出力している期間におい
   て、前記第１および第３のスイッチアレイの全てのスイ
   ッチと第２のスイッチをオンしておくように制御するこ
   とを特徴とする請求項３に記載のセンサ出力読み出し回
   路。
5. 【請求項５】 前記センサセルから前記オペアンプまで
   の全ての素子をＣＭＯＳで同一チップ上に構成したこと
   を特徴とする請求項１または請求項３に記載のセンサ出
   力読み出し回路。