JP4940441B2 - 画像センサのための多点相関サンプリング - Google Patents

画像センサのための多点相関サンプリング Download PDF

Info

Publication number
JP4940441B2
JP4940441B2 JP2008506636A JP2008506636A JP4940441B2 JP 4940441 B2 JP4940441 B2 JP 4940441B2 JP 2008506636 A JP2008506636 A JP 2008506636A JP 2008506636 A JP2008506636 A JP 2008506636A JP 4940441 B2 JP4940441 B2 JP 4940441B2
Authority
JP
Japan
Prior art keywords
rst
signal
pixel
reset
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008506636A
Other languages
English (en)
Other versions
JP2008537408A (ja
Inventor
ボムラー,クリスティアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aptina Imaging Corp
Original Assignee
Aptina Imaging Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aptina Imaging Corp filed Critical Aptina Imaging Corp
Publication of JP2008537408A publication Critical patent/JP2008537408A/ja
Application granted granted Critical
Publication of JP4940441B2 publication Critical patent/JP4940441B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75Circuitry for providing, modifying or processing image signals from the pixel array
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60Noise processing, e.g. detecting, correcting, reducing or removing noise
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/621Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming
    • H04N25/622Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming by controlling anti-blooming drains
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Facsimile Heads (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

この発明は一般的に受働ピクセルセンサ画像装置及び、その装置のための相関サンプリング方法に関する。
画像センサは典型的には光検出素子(フォトセンサ)を用いそして各種の用途にしようされる。かかる画像センサは各種の製造技術を使って形成される。現在のところ二つの一般的に製造されている画像センサは、CMOS画像センサと電荷結合装置(CCD)画像センサである。各センサはフォトセンサを含むピクセルのアレイを含む。画像センサは典型的には光ゲート、光トランジスタあるいは光ダイオードの形態の光センサを用いる。
画像は画像センサアレイ(“撮像アレイ”または“ピクセルアレイ”)とも呼ばれる画像センサアレイ上に合焦する時、画像に対応する光は通常はマイクロレンズを介してピクセルに導かれる。各マイクロレンズは対応するピクセルの回路領域を介して入射光を光センサ領域へと導くために使われても良く、これによって光センサへ到達する光の量を増加する。光センサに到達する光を表わすピクセルの電荷を集める蓄積領域を含む回路を用いることが当業者に知られている。
CMOS撮像装置において、アレイのピクセルはピクセル電荷を光センサによって集められた光に比例したアナログ電圧信号に変換する。ピクセルアレイにおける特定の列を選択すること、及び記憶素子(浮遊拡散領域)に撮像センサ回路による更なる処理のために集められた電荷を表わす出力電圧を列線上に各選択された列上のピクセルが提供できるようにする。したがってピクセルアレイ回路は一度にピクセルアレイの一行(即ち選択された行)の各列においてピクセル出力電圧をサンプリングする。アナログ出力電圧はデジタル信号に変換されこれはアレイの光センサ上に入射する光(すなわち入射光)によって表わされる画像のレプリカを作るために用いられる。例えばデジタル化されたピクセルアレイ電圧信号はモニタ上に対応する画像を記憶しまたは表示するために使用されまたはそうでなければその画像についての情報を与えるために使用される。
画像センサにおいてピクセルの列毎に一つの増幅器を有する受働的ピクセルセンサ(“PPS”)用いることが知られている。PPS画像センサにおいてピクセルの内容を電荷増幅器に切り替えるための電荷ゲートとして用いられるただ一個のトランジスタを含む。
画像センサにおいて能動的ピクセルセンサ(“APS”)を使うこともまた知られている。APSにおいて各ピクセルは増幅器を有する。APSは一般に4個のトランジスタ(4T)を有するがしかし他の構成(例えば3Tおよび5T)もまた知られている。
PPSはCMOS画像センサにおいてAPSの使用より前に使用されているが、CMOS画像センサが商品的に大きく増加するのはAPSの出現まで無かった。これの理由の一部は歴史的にはPPSは固定パターン雑音(“FPN”)及び減少した読み出し感度による雑音及び列線漏洩に関して劣っているという負の評判を得てきたからである。その結果として電荷結合型装置(“CCDs”)はPPSを持っているCMOS画像センサよりも好まれてきた。CCDに対する製造プロセスはCMOS装置に対するよりもよりコストが高いにも関わらずである。
しかしながら、APSの出現と共に増幅器と行選択トランジスタを介してピクセルの浮遊拡散領域を読み出すことが可能となった。列毎に増幅器を有するPPSとは異なり、A
PSはピクセル毎に増幅器を有し各ピクセル毎に雑音を補償することができる。APSは従来からのPPS画像センサ回路と比較して読み出し感度を増加させてきた。
APSはまた減少した列線漏洩のために従来のPPS回路に比較して改善した効率もまた示す。PPSにおいては、ピクセルが漏洩し例えばこれがピクセルのブルーミング(blooming)の時に生じるならば、ピクセルの電荷はそのトランジスタゲートを介して列線へと直進する。PPSと異なり、APSの多数トランジスタ構成によりピクセル信号がバッファされこれにより列線漏洩を減少することができる。
APSは今日はCMOS画像センサの最も共通な形態である。しかしながら従来のPPS回路に比べて読み出し感度が増加したこと及び列線漏洩が減少したという効果にも関わらず、APSはピクセル領域をとり囲む実質的により多くの回路を必要としPPSに関して実質的にフィルファクタ(fill factor)を減少するものである。例えばAPS回路がピクセルアレイ領域の70パーセントを増幅器と他の対応する回路へ向けているということは一般的でないことはない。これは望ましくない。
PPS回路において読み出し感度を改善するために積分器(または積分器または蓄積器:integrator)型増幅器を用いることが知られている。積分器は定列線電圧を維持しピクセルから引き出された電荷をフィードバック(例えば集積(または積分または蓄積)する)キャパシタへ集積する。フィードバックキャパシタンスは高い変換利得を達するためには低くならねばならない。しかしながら低いフィードバックキャパシタンスはkTC雑音を生ずる。これは望ましくない。
PPS撮像装置(imager)回路においてkTSの雑音を除去するために二点相関型二重サンプリング(two−point correlated double sampling)(“CDS”)を用いることもまた知られている。例えば二点CDS(相関型二重サンプリング)はピクセル信号出力を(列積分器回路を介して)サンプリングし第一のサンプル点が取られた時と第二のサンプル点が取られた時の間に生じる列線漏洩に帰因する雑音を除去するために使われる。列線漏洩は多数の発生源から生ずる。かかる漏洩(例えば暗蓄積)は読み出される列における電荷漏洩に本来よっているが、しかしこの読み出し行以外の行においてのブルーミングからもまた生じるかもしれない。ピクセルではなく列線によって検出された(例えばピクセルブルーミングの結果としての)光によって発生された電子は列線上に漏洩電流を生ずる。列線漏洩の量は列毎に変化する可能性があり、これは暗信号を所定の列における全てのピクセルへ加えることになる。更に寄生容量が実質的なものとなり得、増幅器は合理的な動作(settling)設定時間内にこのキャパシタンスを駆動することが困難であろう。その結果リセットと信号サンプリングとの間に要求される時間は、より短い動作時間が達成される場合より長くならねばならない。これは順に暗蓄積の形態で追加の列線漏洩に対してより多くの時間を提供してしまう。二点CDSは積分器を含むPPS回路からkTC雑音を除去するために使われるが、相当量の望ましくない暗蓄積が残り、特に暗電流が二点のサンプリングにおいて第一のサンプル点の時刻の後に生ずる。
増加したピクセルフィルファクタ(fill factor)を有するとともに、サイズの縮小したピクセルと対応する回路とを有する改善された画像センサに対する要求が存在する。増加した読み出し感度を有する改善されたPPSに対する必要性もまた存在する。減少した列線漏洩を有する改善されたPPS回路に対する必要性もまた存在する。更にkTC雑音と暗蓄積の除去のために改善された相関サンプリングを有するPPS回路に対する必要性も存在する。
この発明は各種の方法および装置の例示的実施例において、サンプリング期間に漏洩を積分増幅器に集積する改良されたPPS回路とその動作方法とを提供する。この発明の方法及び装置はバス漏洩及びピクセル行からのブルーミングのようなkTC及び暗蓄積雑音を減少するための改良された相関サンプリングを提供する。
上記または他の特徴及び効果は、積分器回路を通して受信されたピクセル信号に対応して多数の信号をサンプル及びホールドするための相関性サンプリング回路を提供することによって各種の方法及び装置におけるこの発明の例示的実施例において達成される。積分器と相関サンプリング回路とを含むPPSセンサ回路がサイズを減少し、かつ効率を改善した、より簡単な回路を可能にするためにこの発明で用いられる。
以下の詳細の説明においてこの一部を形成しこの発明の特定の実施例を図示する添付図面を参照する。これらの実施例は当業者が発明を作り使用するため十分に詳細に記述される。構造的、論理的または手順的変更が、この発明の精神と範囲を逸脱することなく開示された特定の実施例に対してなされるということもまた理解される。以下の詳細な説明は制限的な意味において解釈されるべきではなく発明の範囲は添付のクレームによってのみ定義される。
図1はCMOS撮像装置10のブロック図を示す。撮像装置10はピクセルアレイ11を含む。ピクセルアレイ11は所定数の列と行に配設された複数のピクセルからなる。アレイ11における所定行のピクセルは全て行選択線によって同時にオンされ、所定の列のピクセルは列選択線によって選択的に出力される。複数の行と列の列線(不図示)が全アレイ11に対して設けられる。行線は行アドレスデコーダ15に応答して行ドライバ14によって選択的に活性化され、列選択線は列アドレスレコーダ19に応答して列ドライバ17によって選択的に活性化される。図1に示すように、列ドライバ17は例えば列メモリ50構造の一部である。アドレスデコーダ15、19を使用して、行及び列アドレスは各ピクセルに対して設けられる。CMOS撮像装置(imager)10はタイミング及び制御回路21によって動作され、これはピクセル読み出しに対して適当な列と行と列線を選択するためのアドレスデコーダ15、19を制御するとともに駆動電圧を選択された行と列線の駆動トランジスタへ供給するための行及び列ドライバ回路14、17を制御する。ピクセルアレイ11は信号VSIGを、撮像装置10によって更に処理をするために使われるアナログ信号として出力される。典型的にはVSIGはアナログデジタル変換器(ADC)44によってデジタル化される。例えば列並列ADCは、対応する列における所定ピクセルから受信されたアナログ信号をメモリ50に記憶されるデジタル値へと、変換するために使用される。他の手段として列並列ADC以外のADC機構が列直列機構(例えば全部の列に対する1個のADC)のようにアナログ信号をデジタイズするために用いられても良い。
APSピクセルを含むCMOS撮像システムにおいて、2個の信号が典型的には考慮され、これらは(浮遊拡散領域がリセットした直後に取得される)リセット信号VRSTおよび(光ダイオード上に集められた電荷に対応した信号が浮遊拡散領域へ転送された後に取得される)ピクセル電荷信号VSIGである。より詳細に以下に説明するように、これらの二つの信号VRST、VSIG、は従来の相関する二重サンプリング方法においてkTC雑音を除去するために用いられるがしかし暗蓄積(dark integration)のための雑音のような他の信号雑音を減少することにも失敗している。この発明は暗電流の減少を含み信号雑音の除去を改善するために少なくとも3個の信号をサンプリングするための構造と方法とを与える。この発明はPPSピクセルの効率を単に改善するばかりでなく浮遊拡散領域上に集められた信号雑音(例えば暗蓄積)がほぼ一定のスピードで増加するAPSピクセル構造へも適応可能である。
図2Aは図1に示されたCMOS撮像装置10のような撮像装置に用いられている4個のトランジスタ(4T)APSピクセルセル12を示す。APSピクセルセル12は光センサ16と浮遊拡散領域22と転送トランジスタ20とリセットトランジスタ38とソースフォロワートランジスタ28と行選択トランジスタ30を含む。光センサ16は光ダイオードとして示されるが他の形の光センサを用いてもよい(例えば光ゲート等)。光センサ16は、転送トランジスタ20が制御信号TXによって活性化される時に転送トランジスタ20によって浮遊拡散領域22に接続される。リセットトランジスタ38は浮遊拡散領域22とアレイピクセル電源電圧VAA-Pixの間に接続される。リセット制御信号RSTはリセットトランジスタ38を活性化するために使われ、これは従来から知られているように浮遊拡散領域22をリセット電圧VRSTへリセットする。ソースフォロワートランジスタ28はそのゲートが浮遊拡散領域22に接続されてピクセル電源電圧VAA-Pixと行選択トランジスタ30との間に接続される。ソースフォロワートランジスタ28は浮遊拡散領域22に集積された電荷を電気出力電圧信号に変換する。行選択トランジスタ30はソースフォロワートランジスタ28とその出力電圧信号をピクセルアレイの列線23へ選択的に接続するために行選択信号行rowによって制御される。図2Aのピクセル回路が図1のシステムに使われている時、各ピクセルは浮遊拡散領域22がリセットされた後で取得されるリセット電圧VRSTと光によって発生された電荷が転送トランジスタ20によって浮遊拡散領域へ転送された後に取得されるピクセル出力電圧VSIGとを出力する。これらの信号は従来の相関性のある二重サンプリングのためにADC44によってVRST−VSIGとして差がとられ、デジタル化されそして他のアレイピクセルからのピクセル画像信号と共に集められたピクセル画像信号を表わす。
図2Bは図1に示されたCMOS撮像装置10のような撮像装置に用いられるPPSピクセルセル13を示す。このPPSピクセルセル13は光センサ16と転送トランジスタ20を含む。APSピクセルセル12(図2A)の場合には、図示された。PPSピクセルセル13は光ダイオードを用いるが、他の形の光センサでもよい。転送トランジスタ20は制御信号TXによって活性化された時、光センサ16は列線23に接続される(集められた電荷を列線23に読み出す)。PPSは例えば以下に述べるものを含んだ多くの効果を有する。PPSは単純な回路として(例えば単一のトランジスタ回路)として構成され、そのピクセルサイズは大きな感光領域を持った非常に小さいものである(例えば準備する必要があるのはより少ない回路であるからである)。PPSピクセルアレイを介しての金属の配線はそのトランジスタのための1個の水平な配線およびその列信号に対する1個の垂直な配線に限定される。PPS回路に対する信号の遅延は、列線が永久的に高電圧に保たれているので、最小である。列線を永久的に高電圧に保つことは他の効果も有する。例えばピン型光ダイオードを使う時、その光ダイオードは自動的にリセットされ、一方読み出しが行われる。なぜならば列線上のキャパシタンス及び増幅器フィードバックループはピン(pin)電圧以下に低下しない定電圧に列線を保つために使用されてもよいからである。ピン電圧以下に列線電圧を低下させないことにより残留電荷が光ダイオードに残ることを回避する。(例えば4T APSを比較してみると、そのための電荷は、浮遊拡散電圧がピン電圧以下に低下する時光ダイオードに残留し、さらにそのためにピクセルがこの残留電荷を除くためにリセットされなければならないのである)。更に、PPS回路におけるピン光ダイオードを使う時、ピン電圧はリセット電圧レベルを達成するのでリセットはkTC雑音を加えることはなく、ブルーミングはトランジスタゲートを介して列線に引き出される。PPS回路はまた低ピクセル暗電流をも有している。これは光ダイオード上には接点がないからである。PPS回路において垂直バイニング(binning)(即ち多数の列からの読み出しの累積)は二つまたはそれ以上の転送トランジスタ20を同時に高にパルス制御する程度に簡単なものである。
APSピクセル性能とは違って、PPSピクセル性能は列回路によって決定されて、ピ
クセルサイズが減少される時でもAPS程には劣化しない。この属性は多くの商業的マーケットにおいて効果を有する。例えばハンドヘルドやセルフォンマーケットにおいて小さいサイズという制約条件を満たすべき製品を製造しコストが相当増加したとしてもより小さなピクセルを有している製品に向かうという流れがある。PPSピクセルはこれらに対して効果のある選択肢であり得そして多くの他のマーケットに対してもである。
従来のPPSセンサ回路の問題の一つは読み出し感度が欠けていることである。読み出し感度を改善するための積分形増幅器からなるPPS回路を用いることが知られている。図3は公知のPPS CMOS回路を図示する。簡単化のために、図3はピクセルアレイ11(図1)からの単一列を図示し、アレイにおける多くの中から、その列の二つのPPSピクセルセンサ13を図示する。PPSピクセルセンサ13は行NおよびN+1に対して示されており、それぞれは各転送ゲート20を制御するための対応する転送信号TX_N、TX_N+1を有する。図3に示されたようにその回路はPPSピクセルセンサ13、積分回路41、二点CDSを行うためのCDS回路50とからなる。図1の撮像装置はピクセルアレイ11(図1)の列線出力とADC44(図1)の入力との間に図3の積分器回路41およびCDS回路50を含むように例えば変形されてもよい。
積分回路41はフィードバックキャパシタ(即ち電荷蓄積キャパシタ)CINTおよび増幅器42を含む。積分回路41は列線23上に定電圧を維持し、列線23を介してピクセル13から受信された電荷をフィードバックキャパシタCINTへ集積しその結果積分回路41の出力で電圧の増加が生ずる。しかしながらフィードバックキャパシタンスは高変換利得を得るためには低くなければならない。低いフィードバックキャパシタンスはkTC雑音を生ずる。かくして積分回路41は読み出し感度を改善するがしかしキャパシタCINT上での低フィードバックキャパシタンスによるkTC雑音を加える。図3において、キャパシタCacは列線23上に定電圧を維持するためのACカップリング機能を行う。
図4に示すように、および図3を更に参照して、二点CDS回路50は従来kTC雑音を除去するために使われている。PPSピクセルセンサ13の所定行上に記憶された電荷は読み出され積分回路41に集積された後で、キャパシタCINTは入力する電荷の次の続きを集積するためにリセットされる。図4のタイミング図部分に示されるように、リセット信号RESETは一連のパルス信号の最初のものであり、ピクセル13によって集められた電荷を受け取るために積分回路41をリセットするために用いられる。図3における実施例においてリセットはRESET信号を供給する時(スイッチRESETが閉の位置にある時)生ずる。
PPSピクセルセンサ13をリセットした後、列線23はVhighに維持され列線23上の電荷は積分回路41のフィードバックキャパシタへと集積されてフィードバックキャパシタがCINTに記憶される。集積された電荷は電圧の増加として積分回路41の出力に表れる。積分回路41は変換の利得を増加するために用いられる。なぜなら対応する利得は1/CINTに比例するからである。したがって、高い変換利得を達成するために、フィードバックキャパシタンスCINTはできるだけ低くする必要があり、したがってkTC雑音はリセットの間に加えられ積分器の出力に含まれる。
図4はRESETパルスが加えられた後で、リセットサンプルパルスSHRが加えられることを示す。信号パルスSHRはリセット信号VRSTがCDS回路50によってサンプルホールドされるようにする。図3の実施例において、SHRはVRSTをサンプルホールドするサンプルホールド回路54に加えられる。VRSTのサンプルホールドは二点CDSサンプリングの最初のサンプル点である。
図4に更に示されるように、SHRは転送信号パルスTXの直前に加えられる。TXは
ピクセル13の読み出し(図3)のための転送ゲート20を駆動するために使用される。パルスTX(図4)の直前にパルスSHRを印加することによって最初のサンプル点VRSTがピクセルが読み出される直前に発生する。このようにして、第一のサンプル点VRSTはリセットの終わり近くであってピクセルの読み出しの始めより前に問われる。
図3においてTXはピクセル13の転送ゲート20に加えられて集められた電荷が所定の行のピクセル上に読み出させるようにする(例えばTX_Nが行Nにおいてピクセルの転送ゲートに加えられ、この行における光センサ16で集められた電荷が列線23へ転送される)。列線上に表れた電荷は積分回路41のフィードバックキャパシタCINT上で集積されこれはPPSセンサピクセル13から集められ読み出された電荷に対応した量だけ積分回路41の出力で電圧を増加するために使用される。
積分回路41の出力VSIGは従ってピクセル信号レベルに対応する。再び、簡単化のために、図3は列線23に対する一続きのPPSピクセルセンサ13のうちの二つだけを示しそしてピクセルアレイにおける一続きの列の一つ(Col_M)を示すのみである。VSIGはパルスSHS(図3)が印加される時にサンプルホールド回路52によってサンプルホールドされる。これは二点CDSサンプリングのうちの第二のサンプル点である。
図3に示すように、CDS回路50はサンプルホールド回路52よってホールドされるピクセル信号レベルVSIGとサンプルホールド回路54によってホールドされる、前にサンプルされたリセットレベルVRSTとの差分電圧(例えばCDS50がVSIGからVRSTを引く)を決定する。VRSTとVSIGはkTC雑音を含むので、二点のCDS方法は、VSIGとリセット信号レベル(VRST)との差分が決定される時にこの雑音をピクセル信号レベル(VSIG)から除去する。
図3は図1のシステムにおいて使用される時、リセット信号が列線に印加され(したがってリセット電圧VRST)およびピクセル出力電圧VSIGは各ピクセルに対して生成される。従来の相関二重サンプリング(CDS)にとって、これらの信号は差分であるVRST−VSIGであって、ADC44によってデジタル化されピクセル画像信号を表わす信号(例えばSig_M)を発生する。
kTC雑音は二点CDS回路50によって除去されるが、暗蓄積が積分回路41で生じ積分回路41の出力における雑音として含まれるかもしれない。暗蓄積は所定の列線23へ永久的に接続される拡散における漏れ電流からの電子あるいは他の列のピクセルであって列線23へブルーミングしたものから生ずる。漏れ電流は多数の行のPPSピクセルセンサ13が列線23に接続されるために相当のものとなる。列線23は積分回路41のフィードバックループによって(例えばキャパシタCacの結合機能によって)および列線キャパシタンスによって仮想的なVhighに維持されるので、前述の漏れは画像が列信号サンプリングの間に大きくは変化しないならば一定であるものと考えられ得る。
図4のタイミング図は2点CDS結果における暗蓄積が存在していることを示す。図4において、リセットが始まった後(即ちRESETが印加された後)およびピクセルの読み出し前(すなわちパルスTXがハイになる直前)に(制御信号SHRに応答して)VRSTがサンプリングされる。図4にまた示すように、2点CDSはRESETとVRSTのサンプリング(すなわち捕えられた暗蓄積)との間に生じる暗蓄積を捕えられるが、VRSTのサンプリングとVSIGのサンプリングとの間に生ずる暗蓄積は捕えられないまま残る(すなわち残留暗蓄積)。したがって従来のCDS回路と方法によって計算されたVRSTとVSIGとの間の差分によってサンプリングVRSTの前に蓄積された暗電流は除去されるが、VRSTとVSIGとの間に生ずる暗電流は除去されない。
暗蓄積は列毎に異なり列の寄生容量はかなり存在するので、この寄生容量を駆動するための列増幅器(不図示)によって要求されるセトリング(動作または定常化:settling)時間は増加されなければならないかもしれない。増加したセトリング時間によって、リセットとピクセル信号のサンプルの間により長い時間がかかることになる。以前に述べたように、列線漏洩(すなわち暗蓄積)は一定であると考え得るので、したがって増加した動作時間によって全列線漏洩が増加することとなるための追加的な時間を許容することになる。
図5は多数のピクセル行と列とを有し多点相関サンプリングを使うPPSアレイ回路60の二つの列を実装したこの発明の例示的実施例を示す。図5に示されるように、PPSアレイ回路60は多数の列からなりその列の各々はPPSピクセルセル13、列線23、積分回路40と相関サンプリング回路90からなる。図5の実施例は列毎に代表数のPPSピクセルセル1、2...1024を示すが、ピクセルアレイは行と列に配設されたいかなる数のPPSピクセルセルを有しても良い。
図5の実施例において、相関サンプリング回路90が、サンプルホールド回路SHにおいて、多数のリセット電圧VRST-1からVRST-N(ここでN2)をサンプルする。変数Nはリセット電圧がサンプルされる回数(すなわちVRST-1からVRST-Nまでのサンプリングの数)。各サンプルホールド値(例えばVRST-i=1、VRST-i=2...VRST-i=NおよびVSIG)は積分回路40から受け取った出力に対応し相関のあるサンプル回路90のサンプルホールド回路SH上に保持される。回路SHは各種の方法で実装されても良い。例えばSHは各サンプルされた信号に対する別のサンプルホールドからなってもよく、または各サンプルされた信号を処理するために使われる単一のサンプルホールド回路からなってもよい。図5の例示的実施例において相関サンプル回路90は第一の二つのサンプルされたリセット値の差及び最後のサンプルされたリセット値VSIGとの間の差とに基づいて相関のあるサンプル出力を生ずる。
望ましくは図5に示すように、オフセット調整回路46は積分増幅器42のオフセット値を記憶するために使用され、制御信号CTRLに応答してキャパシタCINTに印加するために用いられる。列線23からのキャパシタCINTによって受け取られる信号値はそれからCINT上に記憶されたオフセット値によって減少され、これによって増幅器40によって本来に加えられ、そうでなければ積分器40の出力に表れるオフセット誤差を有効的に除去する。積分器40はACカップリングキャパシタを必要としないが、望ましくはトライステートあるいはパワーダウン能力のいずれか一方を有する。当業者は他の積分器の実施例が使われうることを知っている。例えば積分器41(これは以前には図3について説明された)は積分器40の代わりに図5の実施例に用いられる。
相関サンプリング回路90は以下の式に従って出力を生ずる。
RST-i=1−VRST-i=2−VRST-i=N+VSIG=(VRST-1−VRST-2)+(VSIG−VRST-N) (1)
N=2対してはi=2はまたi=Nであり式(1)は以下の如くなる。
RST-i=1−VRST-i=2−VRST-i=2+VSIG=VRST-1−(2RST-i=N=2)+VSIG (2)
したがってN=2に対してはリセット信号に対するただ二つだけの例があるだけなので、最後のリセットサンプルは2度使われなければならない(例えば2度引かれるまたは2倍された後で引かれる)。式(2)をハードウェアに実装する時、(2RST-i=N=2)を達成するために2Xゲインを採用することが実用的かもしれない(すなわち同じ信号値を2回使うために)。
図6はN3に対して図5の相関サンプル回路に対して使うための回路の―特定例を有する図5のPPS回路を示す。簡単化のために図6は式(1)に従う相関のあるサンプル値を計算するためにスイッチトキャパシタ回路ネットワークを有するPPSアレイ回路60の一つのピクセル列(多くの列の中からの)を示すだけである。図6に示すようにそして以下に説明されるように、相関サンプル回路90はサンプリングキャパシタCsmpl、ACカップリングキャパシタCac2、およびフィードバックキャパシタCfbおよび増幅器95からなる。
図6の実施例においてピクセル信号は積分器40に集積され相関サンプル回路90へ出力される。出力信号はまたキャパシタCsmplの上電極へ一方だけ加えられ、基準電圧(参照電圧)がキャパシタCsmplの底部に加えられるかまたはその逆であるのでCsmplを介して所望の差分(正または負)を生ずる。以下に詳細に説明するように、結果として生ずる差分電圧(すなわちCsmplの差分で)はフィードバックキャパシタCfbに加えられ、これは増幅器95の出力に対応する変化を生ずる。
図7はN=3に対して方程式(1)を計算するために図6の特定の例示回路の形で図5のPPS回路の動作を示す。図5、図6の多点相関サンプリングによってリセットVRST(例えば図4に示される従来からのリセットサンプル点)およびVSIG(ピクセル信号サンプル点)との間に生ずる、以前には捕えられなかった暗電流と共に、図3、図4に参照して以前に述べられた2点CDS方法によって捕えられた暗電流を除去する。
図5の積分回路はリセットされて、リセット信号を発生する。このリセット信号は暗電流を含む。リセット信号は2ないしそれ以上の回数サンプルおよびホールドされ各サンプルは時間TSMPだけ離間されてサンプルリセット点VRST1からVRST-i=Nに対応する。リセット信号は暗電流(これは一定の割合で集積される)を含むので、VRST-i=1およびVRST-i=2の差における暗電流は同じ時間(例えばTSMP)だけ離間された次のサンプル点における暗電流に対応する。その代わりに別の方法としてサンプル時間TSMPにわたる暗電流は異なった対応する後続のサンプル時間(例えば2SMP、1/2TSMP等)およびそれに従って変形された式(1)上の暗電流を決定するために用いられる。
例えば第一のサンプルリセット値(例えばVRSTi=1)とその後のサンプルリセット値(例えばVRST-i=2)との間の第一のサンプル時間がTSMPであり、VSIGとその前のリセットサンプル点(例えばVRST-i=Z)との間の第二のサンプル時間が1/2TSMPであるならば、その傾き(すなわち暗電流の増加率)はTSMPだけ広げられたサンプルと1/2TSMPだけ広げられたサンプルとの両方に対する関連するサンプル組(例えば(Δy/Δx/=m(すなわち暗電流の増加率))の各々の間で少なくともなお実質的には同じである。したがってサンプル時間が半分である(たとえばΔxが半分である)場合には暗電流における増加(サンプルされた信号間の差Δy)は半分となり、暗電流は方程式(1)を以下の式に変形することによって第一の二つのリセットサンプルから得られた暗電流測定に基づいてピクセル信号から除去され得る。
1/2(VRST-1−VRST-2)+(VSIG−VRST-N) (3)
リセット値をサンプルホールドした後、ピクセル13は列線23に接続され、これはピクセル信号が積分回路40の増幅器42に集積されるようにする。集積されたピクセル信号はピクセル13によって集められた電荷に対応するが、しかし暗電流も含む。集積されたピクセル信号はVSIGとしてサンプルホールドされる。VSIGはVRST-i=Nの前述のサンプリングの後に時間TSMPでサンプルされる。かくしてVRST-1およびVRST-2の間に生ずる暗電流はTSMPだけ広げられた各連続サンプル組の間に生
ずる暗電流に対応し、これは方程式(1)のVRST-i=NおよびVSIG間に生ずる暗電流を含む。他の例としてVSIGは前のサンプルされたリセット信号(例えば1/2TSMPの時またはVRST-i=Nの後の2TSMP)の後に異なった対応する時間でサンプルされる。
方程式(1)は(i)VRST-1とVRST-2間の信号増加(すなわち−DKTSMP、時間TSMP間の暗電流)と(ii)VRST-i=-NおよびVSIG間の信号増加(すなわちDKTSMP+ピクセル信号)の間の差を計算する。したがって相関サンプル回路90は(−DKTSMP)と(DKTSMP+ピクセル信号)の和を計算し、この和はピクセル信号へ減少するものである。
以下に詳述するように図6は積分回路40の出力をサンプルホールドするためであってかつ方程式(1)に従うピクセル出力信号を発生するための図5の相関サンプリング回路90の特定な例を表わす。N=3の場合に方程式(1)を計算するために使われる図6の回路に示された相関サンプル回路90の特定の例の動作は更に図7を参照して説明される。
図7に示すように、SW1、SW2、SW4、SW7、SW8において一連の高パルス信号が加えられる。SW1、SW2において高パルスを加えることによって積分回路40は列線23を介して信号を受け取るためにリセットされる。積分回路40は公知の差分電圧を積分キャパシタに印加することによってリセットされる。リセットを使用する例示的実施例が図6に示されている。図6の実施例において、リセットスイッチSW1、SW2へ高パルスを印加することによってこれらのスイッチを閉とし、そしてまた低パルスがスイッチ/SWIヘ印加されこのスイッチを開とする。このスイッチの構成によって(積分器42と出力とSW1を介して)高基準電圧が生じそしてCintの両方の電極に印加されるべき低基準電圧が(SW2を介して)生ずる。
図7に示されるように、高パルスはスイッチSW4、SW7、SW8に印加される。図6の特定の実施例においてこれらのパルスを印加することによりスイッチSW4、SW7、SW8を閉とする。このスイッチの構成においてフィードバックキャパシタCfbはリセットされそして増幅器95が積分器40からの信号値を受け取るように準備される。増幅器42のリセット時に、第一のリセット値VRST-1が列線23からサンプルされてその列(例えば図5および図6のCol_M)に対して積分回路40の出力において対応する変化を生ずる。望ましくはVRST-i=1のサンプリングがピクセルのリセット時に速やかに始まる。
図6の特定の回路例においてSW4、SW7、SW8は閉とされそして積分器40の出力はキャパシタCsmplの下電極へ(スイッチSW4を介して)印加される。オフセットが調整された基準電圧はその基準電圧を増幅器95の正の端子に印加することによってSW7を介してCsmplの上電極へ印加されるので、この結果、増幅器95の出力はオフセットが調整された基準電圧となり(すなわちその出力は基準電圧プラス増幅器のオフセットを含む)。そしてSW8、SW10(これらも閉の位置にある)およびSW7を介してキャパシタCsmplの上電極へ印加される。このスイッチ構成はまたフィードバックキャパシタCfbをリセットする。
図7の実施例に示されるように以前に印加されたパルスが低となり(すなわち対応するスイッチが開となる)そして次の一連の高パルスがSW6、SW7に印加される。VRST-i=1信号はそれから増幅器95とCfbとに集積される。VRST-i=1信号のサンプリングは多点サンプリングにおける第一点を表わす。
図7に更に示すように前に印加されたパルス(SW6およびSW7において)は低となり次の一連の高パルスはSW3、SW6に加えられ積分回路40においてリセット電圧VRST-i=2をサンプルホールドする。図6の特定の回路実施例において、このスイッチ構成は(すなわちSW3、SW6が閉)は積分器42(SW3を介して)の出力をサンプリングしてCamplの上電極へ加え、基準電圧を(SW6を介して)サンプリングしてCamplの下電極に加える。図7にさらに示すように(SW3、SW6において)以前に印加されたパルスは低くなりそして次の一連のパルスはSW6、SW7に加えられVRST-i=2を積分する。図6の特定の実施例において、VRST-i=2信号はサンプルホールドされて相関サンプリング回路90へ(SW7を介して)加えられる。VRST-i=2信号のサンプリングは多点サンプリングにおける第二の点を表わす。図6の特定の回路の実施例において、SW9はまた閉じられてその前もって集積されたサンプルVRST-i=1(Cfb上に保持される)はキャパシタCacの最も右の電極に加えられ、サンプル値VRST-i=2はキャパシタCacの最も左の電極に(SW7を介して)加えられ、これによってCacに対して差分(例えばVRST-i=1−VRST-i=2)を生成し、増幅器95へ加えられる。
図7に次に示すように、以前に印加されたパルス(すなわちSW6、SW7)は低くなり(スイッチが開となり)そして次の一連の高パルスはSW3、SW6に加えられ積分回路40でリセット電圧VRST-i=N=3をサンプルホールドするように加えられる。これによって再び積分器42の出力は(SW3を介して)サンプリングされ、基準電圧(SW6を介して)がCamplの上および下電極へ加えられる。次に図7に示すように、以前に印加されたパルスは低となり一連のパルスはSW6、SW7に印加されてVRST-i=3を集積する。VRST-i=3信号はサンプルホールドされて相関サンプリング回路90へ(SW7を介して)加えられる。VRST-i=3のサンプリングは図7の実施例の点サンプリングにおいて第三の(および最終リセット信号)点を表わす。図6の特定の回路実施例においてSW9は閉じられて前に計算された差分VRST-i=1−VRST-i=2(Cfb上に保持される)がキャパシタCacの最も右の電極に印加されてサンプリングされた値VRST-i=3がキャパシタCacの最も左の電極に(SW7を介して)加えられる。これによってCacを介して増幅器95に印加される差分(例えば[(VRST-i=1−VRST-i=2)−VRST-i=3])を生成する。
Nの他の値がこの発明において用いられてもよい。図6の特定の回路の実施例において、積分器40に対して所定のサンプルを与えるためのリセット電圧をサンプルホールドするため(SW3、SW6は閉)およびサンプルされたリセット電圧を相関サンプリング回路90へ集積するため(SW6、SW7は閉)の一連のスイッチ構成はi=Nになるまで各サンプルiに対して繰り返される。
N=3の例は図7に示されており、i=N=3のリセット電圧サンプルのサンプリングの後で図6に関して、転送信号TXは印加され、これにより電荷が集積された光ダイオード16が列線23に配置される。望ましくは図7に示すようにTXはVRST-i=Nのサンプリングの終わりにおいて積分器40に加えられ相関サンプリング回路90の増幅器95に対してVRST-i=N信号の積分の前に加えられる。図6に示すように転送信号TXを印加することにより所定の行の転送トランジスタ20を駆動しこれにより対応するピクセル13上に記憶された電荷が転送される。指定された行に対するピクセル13の電荷は各列線23(例えば図6のCol_M)へ読み出される。
図7にさらに示されるようにVRST-i=Nの積分に対応するパルス信号SW6、SW7は低となった後、次の一連の高パルス(SW4、SW5)がピクセル信号のサンプリングのために相関サンプリング回路90へ印加される。図6の特定の回路実施例においてピクセル信号VSIGはCsmplの下電極へ積分回路からSW4を介して出力され、基準
電圧はCsmplの上電極へ印加される。次に図7に示すように以前に印加されたパルス(SW4、SW5)は低となり一連のパルスはSW6、SW7に印加されてVSIGを、増幅器95とCfbへと集積する。VSIGのサンプリングは多点サンプリングにおける最終点を表わす。図6の特定の回路の実施例においてSW9は閉じられ、以前に計算された差分[(VRST-i=1−VRST-i=2)−VRST-i=3](Cfb上に保持)はキャパシタCacの最も右の電極に印加され、VSIGに対応するサンプル値はキャパシタCac(SW7を介して)の最も左の電極に印加される。VSIG(SW4、SW5)をサンプルするためのスイッチ構成はリセット電圧をサンプルするために使われるスイッチ構成(すなわちSW3、SW6スイッチ構成)に比較してCsmpl上に記憶された電圧の極性を反転し、これによって相関サンプル回路90上に集積されたサンプルされたVSIGは−VSIGとして参照される。Cacにおける結果の差分(例えば[(VRST-i=1−VRST-i=2)−VRST-i=3−(−VSIG)])が増幅器95に加えられ式(1)を
RST-i=1−VRST-i=2−VRST-i=N+VSIG=(VRST-1−VRST-2)+((VSIG−VRSTN)(1)
を計算する。
SIGはピクセル13によって集められた電荷に対応した信号を含む。TXに対する転送信号駆動時間(すなわちTXパルスの長さ)は望ましくは両方ともVRST-i=Nに対するサンプルパルスSW3、SW4が低くなった直後に生じ時間TSMPよりも十分に少ないので、所定の行および列に対するピクセル13上に蓄えられた電荷はVSIG信号の集積以前に、対応する列線上に完全にサンプルされる(すなわちVSigはサンプルされる)。
ハードウェアによって式(1)を計算する代わりとして、増幅器95からの出力信号はソフトウェアを使って(例えば式(1)を計算するために必要とされるサンプル化されたリセット信号VRST-i=1...Nおよびピクセル信号VSIGとに対応する出力信号をデジタル化することによって)計算することもできる。
この多点サンプリング方法を使うことによって、残りの暗電流は、上記の式(1)に従うリセットとピクセル信号サンプル点VSIGとの間で生ずる暗電流の増加を差し引くことによって除去され得る。図7に示すように(VSIG−VRST-i=N)は時間TSMPだけ離間された信号サンプル(VSIG)とリセットサンプル(VRST-i)との差分であり、ここで(VRST-i=1−VRST-i=2)は時間TSMPだけ離間された第一及び第二のリセットサンプル間の差分である。
残留暗電流は従来の2点サンプリング方法によって捕えられない雑音を表わす。従来の2点サンプリング方法は、転送トランジスタがピクセルの転送のために列線へ高として引っ張られる前(例えばVRSTがピクセル信号転送の直前にピクセルリセットの端の近くでサンプリングされ得る)に一度、(サンプル点VRSTで表される)ピクセル電荷転送の後に一度サンプルされる。この従来の2点サンプリング方法はリセット信号を一度だけサンプリングするが第一のサンプリング点VRST後に生ずる残留暗電流を捕えることができない。一つ以上のリセットサンプル点を含むことによって、この発明の方法はVRSTとVSIGとの間に生ずる暗電流を近似するために使用することができ、そうでなければ捕えることができなかった残留の暗電流を捕える事ができる。
積分出力に表れる暗電流は一定であるので、所定の期間(例えばTSMP)に渡っての暗電流の増加の割合は2個のリセットサンプル(VRST-i=1−VRST-i=2)の間の差をサンプリングすることによって測定される。暗電流の増加は所定のサンプル時間TSMPに対するピクセル信号転送の前に決定することができるが、これは比較サンプ
ル点望ましくは同じサンプル点TSMPに渡ってのピクセル信号の転送後に生じる暗電流を決定するために使われる。例えば図7に示すように同じ時間TSMPは第一のリセットサンプル点の端部と第二のリセットサンプル点の端部の間に用いられ、これは最後のリセットサンプル点の端とピクセル信号のサンプル点の端との間に用いられているものと同様である。したがってその差(VRST-i=1−VRST-i=2)は二つのリセットサンプル点の間に生ずる暗電流(−DKTSMP)を表わすだけでなく、VRST-i=Nおよびピクセル信号サンプル点VSIGの間に生ずる暗電流もまた表わす。[VRST-i=1−VRST-i=2](すなわち−DKTSMP)を[VSIG−VRST-i=N](ピクセル信号+DKTSMP)に加えることによって暗電流(DKTSMP)は除去される。
PPSピクセルセル13(図2Bを参照して以前に述べられている)は図5の実施例および図6の特定の回路実施例に示されているが、当業者は各種のピクセルがこの発明において例えば図8AないしCに示される他のPPS実施例において用いることができることを知っているだろう。
図8Aは信号のサンプリングの間に列23から離れて他の行からブルーミング電荷を引き出すためにやや正の電圧でバイアスされたブルーミング防止トランジスタABを有するPPSピクセルを実装している。図8Bは同時にあるいはほぼ同時に印加された(例えばTX_N+1は二つのトランジスタ20Aと20Bとの両方に印加される)転送信号に応答して、2個の光ダイオード16が列線23へ放電するトウウェイ共有ピクセル構成の実施例である。図8Cは同時にあるいはほぼ同時に印加された(例えばTX_N+1が各トランジスタ20A、20B、20Cおよび20Dへ印加される)転送信号に応答して4個の光ダイオードが列線23へ放電するフォウウェイのピクセル構成の実施例である。図8Bおよび8Cの共有構成には非共有構成に対して出力拡散が減少しフィルファクタ(fill factor)が増加するという利点を有する。図8Aのブルーミング防止構成によって図2BのPPSピクセル実施例と比較して追加の雑音を除くという利点を有する。図8Aの実施例において、リセット信号は多数回サンプルされ、そして所定のピクセルに対応したピクセル電荷VSIGがサンプルされ信号ノイズ(例えば暗蓄積)は更に(1)式に応じて減少される。図8Bと8Cの実施例において、リセット信号は多数回サンプルされ、(例えばサンプルVRST-i=1-Nに対応する)およびVSIGは(これは共有されたピクセルプラス信号雑音(これは列線へ転送される暗蓄積を含む)のそれぞれによって集められたピクセル電荷からなる。)、列線23へ転送されてサンプルされる。上述したように、暗蓄積の増加は実質的には一定であると考えることができ、時間間隔TSMPによって離間された2個のリセット信号サンプルによって決定される。この暗電流を使って、共有されたピクセル信号サンプルVSIGと時間TSMPだけ離間された、前のリセット信号サンプルとの間の差は式(1)にしたがってピクセル信号から除去することができる。別に以前に述べたようにVSIGは以前のサンプルされたリセット信号の後に(例えばVRST-i=Nの後1/2TSMP時間または2TSMP時間)異なるが対応する時間にサンプルされ、これにしたがって式(1)は変形される。
図9は積分器を有するPPS回路とこの発明の例示的実施例に従って構成された3点相関サンプル回路からなる撮像装置608を組み込んだプロセッサシステム600のブロック図である。撮像装置608は例えばこの発明の(すなわち実施例にしたがって積分回路622、相関サンプル回路624を組み込んでいる)図1に示すような(すなわち図1のデジタル出力)としてA/D変換器626の出力を生ずるように構成される。プロセッサに基づくシステムの具体例は、、コンピュータシステム、カメラシステム、スキャナ、マシンビジョンシステム、車ナビゲーションシステム、ビデオテレフォン、監視システム、自動フォーカスシステム、星追跡システム、動き検知システム、画像安定化システムおよび他の画像システムを含むが、これらに限定されるものではない。
撮像装置608はアナログ信号(相関のあるピクセル電荷に対応する)を積分回路622に出力するピクセルアレイ620からなり、この回路は集積アナログ信号を相関サンプリング回路624へ出力する。相関サンプリング回路624は三点の相関サンプリングを行い上記の式(1)に対応するアナログ信号をアナログデジタル変換器626に出力する。デジタル変換器626はアナログ信号をデジタル化し対応するデジタル信号を画像プロセッサ628に出力し、これはデジタル信号を処理してそれを出力回路630へ出力する。
システム600は一般に中央処理装置(CPU)602、例えばマイクロプロセッサからなり、これは入力/出力(I/O)装置606とバス604を介して通信する。撮像装置608もまたバス604を介してCPU602と通信する。システム600はまたランダムアクセスメモリ(RAM)610を含みフラッシュメモリのような取り外し可能なメモリ615を含みこれはまたバス604を介してCPU602と通信する。撮像装置608はCPU、デジタルシグナルプロセッサまたはマイクロプロセッサのようなプロセッサと、単一の集積回路上にまたはそのプロセッサ以外の異なったチップ上にメモリ記憶装置を有するかあるいは有しないで結合される。
この発明は更にこの発明の実施例を撮像装置608の一部として製造し、これらを接続する方法であって、この方法は集積回路チップ上に、ピクセルセルおよび読み出し回路からなるピクセルアレイ620、積分回路622、少なくとも二個のピクセルリセット信号とピクセル電荷信号とをサンプルホールドしそのピクセル電荷信号からの残留暗電流を除去するための相関サンプル回路624およびピクセルアレイ620から積分回路622へとおよび積分回路622から相関サンプル回路624へと、アナログ信号を送るための接続とを形成することからなる。相関サンプル回路624を製造する方法は相関サンプル回路624の出力をデジタル信号へ変換するためのアナログデジタル変換器626、、画像プロセッサ628、撮像装置出力回路630、アナログ信号を相関サンプル回路624からアナログデジタル変換回路626へおよびアナログデジタル変換回路626から画像プロセッサ628および撮像装置出力回路630へとアナログ信号を送信するための接続とを製造することを含む。相関サンプル回路624を製造する方法はまた少なくとも二個のピクセルリセット信号とピクセル電荷信号とをサンプルホールドし、残留暗電流をピクセル電荷信号から除去するためのスイッチトキャパシタおよび増幅器ネットワークを製造することを含む。
上記に述べられた処理と装置は例示的方法とこの発明で採用し得る多くの装置とを説明した。以上の説明と図面は例示的実施例を図示するものでありこれはこの発明の目的、特徴、および効果を達成するような例示的実施例を図示する。しかしながらこの発明は厳密には上述の述べられたものに限定されるべきではなく上述のおよび図示された実施例に限定されるべきものではない。この発明のいかなる変形例によっても以下のクレームの精神と範囲内にくるこの発明のいかなる変形についてもこの発明の一部と考えるべきである。
米国の特許証によって新規でかつ保護されることを望むものとして請求されているもの。
この発明の上述の及び他の利点と特徴は、添付図面を参照して以下に述べられた例示的実施例の詳細な説明からより明らかになるであろう。
列並列画像センサのブロック図である。 アナログ信号を発生する画像センサにおけるAPSピクセルセルの概略図である。 アナログ信号を発生する画像センサにおけるPPSピクセルセルの概略図である。 信号を積分器および2点CDS回路へ出力するピクセルのアレイからのPPSピクセルセンサの列の概略図である。 図3の回路のために用いられる従来の2点CDSサンプリング方法のための信号サンプリング値とサンプリングタイミングの図である。 ピクセルのアレイからのPPSピクセルセンサの2個の列がそれぞれ積分器とを少なくとも3個のサンプル点を有する多点相関サンプリング回路へ信号を出力するこの発明の一実施例の概略図である。 切り替えられるキャパシタネットワークの形において4点の相関サンプリング回路を採用するこの発明の図5の実施例の1つの列の概略図である。 (4個のサンプルを取るために)図5の実施例と図6の特定の実施回路例に使用される多点相関サンプリング方法のための信号サンプリング値と信号タイミングの図である。 アンチブルーミング(またはブルーミング防止、anti−blooming)トランジスタを有する画像センサに対するPPSピクセルセルの図である。 画像センサに対するトウウェイ(two−way)共有PPSピクセルセルの概略図である。 画像センサのためのフォウウェイ(four−way)共有PPSピクセルセルの概略図である。 この発明の例示的実施例に従うPPS回路を含む画像センサを備えたプロセッサシステムのブロック図である。

Claims (5)

  1. 画像センサにおいて、
    受動ピクセルセンサのアレイと、
    前記アレイの1またはそれ以上の受動ピクセルセンサによって集められた電荷を受信しリセット電圧を受信しそして対応する積分回路出力信号を発生するための積分回路と、
    少なくとも第一及び第二のリセット信号(V RST - 、V RST - )と、ピクセルセンサの出力に対応したピクセル出力信号SIG )とを、それぞれサンプルホールドするための相関サンプリング回路であって、前第一及び第二のリセット信号間の差分と、前記第一及び第二のリセット信号のうちの1つと前記ピクセル出力信号との間の差分とに対応した出力信号を生成するための相関サンプリング回路と、
    を備え、
    前記相関サンプリング回路は、前記第一のリセット信号(V RST - )、前記第二のリセット信号(V RST - )、及び前記ピクセル出力信号(V SIG )を受信する少なくとも1つのサンプルホールドキャパシタを備え、該少なくとも1つのサンプルホールドキャパシタ上に保持される電圧に対応した信号を受信して、(V RST - −V RST - )+(V SIG −V RST - )との式で表される信号を生成する、
    ことを特徴とする画像センサ。
  2. 前記第一のリセット信号(RST-1 )が最初にサンプルホールドされ、前記第二のリセット信号(RST-2 二番目にサンプルホールドされそして前記ピクセル出力信号(SIG 三番目にサンプルホールドされることを特徴とする請求項1記載の画像センサ。
  3. 画像センサにおいて、
    受動ピクセルセンサのアレイと、
    前記アレイの1またはそれ以上の受動ピクセルセンサによって集められた電荷を受信しリセット電圧を受信しそして対応する積分回路出力信号を発生するための積分回路と、
    少なくとも第一、第二、及び第三のリセット信号(V RST - 、V RST - 、V RST - )と、ピクセルセンサの出力に対応したピクセル出力信号(V SIG )とを、それぞれサンプルホールドするための相関サンプリング回路であって、前記第一、第二、及び第三のリセット信号のうちの2つの間の差分と、前記第一、第二、及び第三のリセット信号のうちの1つと前記ピクセル出力信号との間の差分とに対応した出力信号を生成するための相関サンプリング回路と、
    を備え、
    前記相関サンプリング回路は、前記第一のリセット信号RST-1 )、前記第二のリセット信号RST-2 )、前記第三のリセット信号RST-3 )、及び前記ピクセル出力信号SIG を受信する少なくとも1つのサンプルホールドキャパシタを備え、該少なくとも1つのサンプルホールドキャパシタ上に保持される電圧に対応した信号を受信して、(VRST-1−VRST-2)+(VSIG−VRST-3との式で表される信号を生成する、
    ことを特徴とする画像センサ。
  4. 前記第一のリセット信号(RST-1 )が最初にサンプルホールドされ、前記第二のリセット信号(RST-2 )が二番目にサンプルホールドされ、前記第三のリセット信号(RST-3 )が三番目にサンプルホールドされそして前記ピクセル出力信号(SIG )が四番目にサンプルホールドされることを特徴とする請求項3記載の画像センサ。
  5. 撮像装置の製造方法において、
    動ピクセルセル及び読み出し回路を備えたピクセルアレイを、集積回路チップ上に形成することと
    積分回路と、少なくとも第一のリセット信号(V RST - )、第二のリセット信号(V RST - )、第三のリセット(V RST - )、及びピクセル電荷信号SIG をサンプルホールドして、調節されたピクセル信号を生成するための相関サンプリング回路前記集積回路チップ上に形成することと
    アナログ信号を前記ピクセルアレイから前記積分回路に送信し、また、前記積分回路から前記相関サンプリング回路に送信するための接続を形成することと、
    を含み、
    前記相関サンプリング回路を形成することは、前記第一のリセット信号(V RST - )、前記第二のリセット信号(V RST - )、前記第三のリセット信号(V RST - )、及び前記ピクセル電荷信号(V SIG )を受信するための少なくとも1つのサンプルホールドキャパシタを形成することを含み、
    前記少なくとも1つのサンプルホールドキャパシタを形成することは、前記少なくとも1つのサンプルホールドキャパシタに保持される電圧に対応した信号を受信して、(V RST - −V RST - )+(V SIG −V RST - )との式で表される信号を生成するための差分増幅器を形成することを含む、
    ことを特徴とする撮像装置の製造方法。
JP2008506636A 2005-04-14 2006-04-12 画像センサのための多点相関サンプリング Active JP4940441B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/105,409 2005-04-14
US11/105,409 US7282685B2 (en) 2005-04-14 2005-04-14 Multi-point correlated sampling for image sensors
PCT/US2006/013650 WO2006113271A1 (en) 2005-04-14 2006-04-12 Multi-point correlated sampling for image sensors

Publications (2)

Publication Number Publication Date
JP2008537408A JP2008537408A (ja) 2008-09-11
JP4940441B2 true JP4940441B2 (ja) 2012-05-30

Family

ID=36605648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008506636A Active JP4940441B2 (ja) 2005-04-14 2006-04-12 画像センサのための多点相関サンプリング

Country Status (7)

Country Link
US (3) US7282685B2 (ja)
EP (1) EP1872571A1 (ja)
JP (1) JP4940441B2 (ja)
KR (1) KR100928101B1 (ja)
CN (1) CN101160956A (ja)
TW (1) TWI309112B (ja)
WO (1) WO2006113271A1 (ja)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006047268A1 (en) * 2004-10-21 2006-05-04 Massachusetts Institute Of Technology Analog storage cell with low leakage
US7282685B2 (en) * 2005-04-14 2007-10-16 Micron Technology, Inc. Multi-point correlated sampling for image sensors
US7864229B2 (en) * 2005-12-08 2011-01-04 Samsung Electronics Co., Ltd. Analog to digital converting device and image pickup device for canceling noise, and signal processing method thereof
KR100746197B1 (ko) * 2005-12-08 2007-08-06 삼성전자주식회사 공급 전원 및 스위칭 노이즈를 제거할 수 있는 이미지센서의 기준 전압 발생기, 칼럼 아날로그-디지털 변환장치, 이미지 센서, 및 칼럼 아날로그-디지털 변환방법
US7847846B1 (en) * 2006-05-16 2010-12-07 University Of Rochester CMOS image sensor readout employing in-pixel transistor current sensing
US7990452B2 (en) * 2007-01-31 2011-08-02 Aptina Imaging Corporation Apparatus, methods and systems for amplifier
US8094223B1 (en) * 2007-05-30 2012-01-10 On Semiconductor Trading Ltd. Bus driving in an image sensor
US7782383B2 (en) * 2007-06-18 2010-08-24 Aptina Imaging Corporation Noise and parasitic capacitance reduction for 1T pixel CMOS image sensors
US7872676B2 (en) * 2007-07-13 2011-01-18 Micron Technology, Inc. Methods, systems, and devices for offset compensation in CMOC imagers
US20090039956A1 (en) * 2007-08-07 2009-02-12 Micron Technology, Inc. Amplifier circuits, imager, system and method of operation
US7956914B2 (en) 2007-08-07 2011-06-07 Micron Technology, Inc. Imager methods, apparatuses, and systems providing a skip mode with a wide dynamic range operation
US7858914B2 (en) 2007-11-20 2010-12-28 Aptina Imaging Corporation Method and apparatus for reducing dark current and hot pixels in CMOS image sensors
US7619197B2 (en) * 2008-02-04 2009-11-17 Carestream Health, Inc. Digital radiographic imaging apparatus
US7760019B2 (en) * 2008-03-04 2010-07-20 Micron Technology, Inc. Adaptive operational transconductance amplifier load compensation
CN101557456B (zh) * 2008-04-10 2010-12-29 联咏科技股份有限公司 相关二重取样电路及互补金属氧化物半导体影像感测单元
US8077240B2 (en) 2008-04-23 2011-12-13 Inernational Business Machines Corporation Methods for enhancing quality of pixel sensor image frames for global shutter imaging
US8072525B1 (en) * 2008-06-18 2011-12-06 Infrared Newco, Inc. Imaging signal processing methods and apparatus
US20090321799A1 (en) * 2008-06-25 2009-12-31 Velichko Sergey A Method and apparatus for increasing conversion gain in imagers
CN101674416B (zh) * 2008-09-11 2012-01-04 深圳市奥尼克斯实业有限公司 一种低照度摄像机降低噪声提升增益的方法
EP2377156A2 (en) * 2008-12-16 2011-10-19 Hiok Nam Tay Noise-cancelling image sensors
JP4917618B2 (ja) * 2009-01-16 2012-04-18 旭化成エレクトロニクス株式会社 相関二重サンプリング装置及びイメージセンサシステム
DE102009019034A1 (de) 2009-04-27 2010-10-28 Arnold & Richter Cine Technik Gmbh & Co. Betriebs Kg Bildsensor
JP2011004390A (ja) * 2009-05-18 2011-01-06 Canon Inc 撮像装置、撮像システム、及び撮像装置の駆動方法
TWI412229B (zh) * 2009-10-06 2013-10-11 Himax Tech Ltd 多通道積分器
KR101077408B1 (ko) * 2010-02-05 2011-10-26 서강대학교산학협력단 Cmos 이미지 센서
KR101785131B1 (ko) * 2010-03-22 2017-10-12 홀로직, 인크. 디지털 촬상을 위한 상관해제된 채널 샘플링
JP5601001B2 (ja) * 2010-03-31 2014-10-08 ソニー株式会社 固体撮像素子および駆動方法、並びに電子機器
CN102244517B (zh) * 2010-05-11 2014-07-09 迅宏科技股份有限公司 共享的交换电容式积分器及三角积分调变器及运作方法
EP2589084B1 (en) * 2010-06-30 2016-11-16 Life Technologies Corporation Transistor circuits for detection and measurement of chemical reactions and compounds
KR101198249B1 (ko) * 2010-07-07 2012-11-07 에스케이하이닉스 주식회사 이미지센서의 컬럼 회로 및 픽셀 비닝 회로
KR101171778B1 (ko) 2010-08-16 2012-08-06 주식회사 동부하이텍 수동형 이미지 센서 및 그 동작 방법
KR101697519B1 (ko) 2010-09-08 2017-01-19 삼성전자주식회사 깊이 센싱 장치 및 방법
JP5858652B2 (ja) * 2011-06-08 2016-02-10 キヤノン株式会社 固体撮像装置及び固体撮像装置の駆動方法
US8987646B2 (en) * 2011-06-10 2015-03-24 Semiconductor Components Industries, Llc Pixel and method
JP2013062611A (ja) * 2011-09-12 2013-04-04 Sony Corp 固体撮像素子およびカメラシステム
CN102510452A (zh) * 2011-10-18 2012-06-20 中国科学院上海技术物理研究所 一种用于cmos有源像素传感器的相关三采样电路
EP2634589B1 (en) * 2012-02-28 2014-10-29 Dialog Semiconductor GmbH Battery wake-up
US10297630B2 (en) * 2012-06-18 2019-05-21 Forza Silicon Corporation Pinned charge transimpedance amplifier
KR101401263B1 (ko) * 2012-09-06 2014-05-29 주식회사 룩센테크놀러지 탠덤형 상관 이중 샘플링 회로 및 이미지 센서 장치
JP5990080B2 (ja) * 2012-10-05 2016-09-07 キヤノン株式会社 撮像システム、および撮像システムの駆動方法
KR102054368B1 (ko) 2013-09-09 2019-12-11 삼성디스플레이 주식회사 표시장치 및 그 구동 방법
KR102136055B1 (ko) * 2014-01-08 2020-07-21 삼성전자 주식회사 오픈-루프 증폭기를 포함하는 비전 센서 칩, 이의 동작 방법, 및 이를 포함하는 데이터 처리 시스템
US9704572B2 (en) * 2015-03-20 2017-07-11 Sandisk Technologies Llc Sense amplifier with integrating capacitor and methods of operation
JP6880709B2 (ja) * 2016-12-20 2021-06-02 株式会社リコー 光電変換装置、光電変換方法及び画像形成装置
US10735683B1 (en) 2019-04-09 2020-08-04 Obsidian Sensors, Inc. Systems and methods for low-power image digitization
JP2024521603A (ja) * 2021-05-28 2024-06-04 ヴァレックス イメージング コーポレイション 組み合わせたイメージングアレイとストリップ及びピクセルノイズキャンセリングシステム

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04126477A (ja) * 1990-09-17 1992-04-27 Sanyo Electric Co Ltd デジタルccdカメラ
JPH11355670A (ja) * 1998-05-11 1999-12-24 Hewlett Packard Co <Hp> ピクセルセンサ列増幅器のア―キテクチャ
JP2001169184A (ja) * 1999-10-26 2001-06-22 Eastman Kodak Co 拡大されたダイナミックレンジを有するcmosイメージセンサ
JP2004112740A (ja) * 2002-07-25 2004-04-08 Fujitsu Ltd 画質を向上させたイメージセンサ
JP2005027013A (ja) * 2003-07-02 2005-01-27 Sharp Corp 増幅型固体撮像装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4203413C2 (de) 1992-02-06 1993-11-25 Fraunhofer Ges Forschung Mehrfachabtastungsverfahren
US5751189A (en) * 1995-10-03 1998-05-12 Omnivision Technologies, Inc. Charge amplifier for MOS imaging array and method of making same
US5892540A (en) * 1996-06-13 1999-04-06 Rockwell International Corporation Low noise amplifier for passive pixel CMOS imager
US6421085B1 (en) * 1998-04-14 2002-07-16 Eastman Kodak Company High speed CMOS imager column CDS circuit
KR100265364B1 (ko) * 1998-06-27 2000-09-15 김영환 넓은 동적 범위를 갖는 씨모스 이미지 센서
US6512546B1 (en) * 1998-07-17 2003-01-28 Analog Devices, Inc. Image sensor using multiple array readout lines
US7133074B1 (en) * 1999-09-28 2006-11-07 Zoran Corporation Image sensor circuits including sampling circuits used therein for performing correlated double sampling
JP3965049B2 (ja) * 2001-12-21 2007-08-22 浜松ホトニクス株式会社 撮像装置
US6586789B1 (en) * 2002-10-07 2003-07-01 Lixin Zhao Pixel image sensor
KR100994993B1 (ko) * 2004-03-16 2010-11-18 삼성전자주식회사 서브 샘플링된 아날로그 신호를 평균화하여 디지털 변환한영상신호를 출력하는 고체 촬상 소자 및 그 구동 방법
US7282685B2 (en) * 2005-04-14 2007-10-16 Micron Technology, Inc. Multi-point correlated sampling for image sensors

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04126477A (ja) * 1990-09-17 1992-04-27 Sanyo Electric Co Ltd デジタルccdカメラ
JPH11355670A (ja) * 1998-05-11 1999-12-24 Hewlett Packard Co <Hp> ピクセルセンサ列増幅器のア―キテクチャ
JP2001169184A (ja) * 1999-10-26 2001-06-22 Eastman Kodak Co 拡大されたダイナミックレンジを有するcmosイメージセンサ
JP2004112740A (ja) * 2002-07-25 2004-04-08 Fujitsu Ltd 画質を向上させたイメージセンサ
JP2005027013A (ja) * 2003-07-02 2005-01-27 Sharp Corp 増幅型固体撮像装置

Also Published As

Publication number Publication date
US20080006764A1 (en) 2008-01-10
US7476836B2 (en) 2009-01-13
US20060231733A1 (en) 2006-10-19
US7282685B2 (en) 2007-10-16
KR20070118299A (ko) 2007-12-14
CN101160956A (zh) 2008-04-09
JP2008537408A (ja) 2008-09-11
TW200707922A (en) 2007-02-16
TWI309112B (en) 2009-04-21
EP1872571A1 (en) 2008-01-02
US20090166515A1 (en) 2009-07-02
WO2006113271A1 (en) 2006-10-26
KR100928101B1 (ko) 2009-11-24

Similar Documents

Publication Publication Date Title
JP4940441B2 (ja) 画像センサのための多点相関サンプリング
US11381752B2 (en) Method and apparatus providing pixel array having automatic light control pixels and image capture pixels
US9900528B2 (en) Method, apparatus and system providing a storage gate pixel with high dynamic range
KR100981797B1 (ko) 이미저의 전자 안정화를 위해 픽셀 저장 게이트 전하감지를 제공하는 방법 및 장치
US9979915B2 (en) Pixel array with shared pixels in a single column and associated devices, systems, and methods
US7782383B2 (en) Noise and parasitic capacitance reduction for 1T pixel CMOS image sensors
TWI382757B (zh) 提供多像素整合週期之方法,裝置以及系統
EP1082849B1 (en) Extended dynamic range image sensor system
US20050128329A1 (en) Technique for flagging oversaturated pixels
US20090321799A1 (en) Method and apparatus for increasing conversion gain in imagers
US7755121B2 (en) Imagers, apparatuses and systems utilizing pixels with improved optical resolution and methods of operating the same
US7889256B2 (en) Method and apparatus for reducing temporal row-wise noise in imagers
JP2023111020A (ja) 撮像素子の制御方法、撮像素子及びプログラム
US20120120292A1 (en) Method and system for operating an image data collection device
CN117956307A (zh) 图像传感器、图像传感方法、电子设备

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111007

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111007

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20111017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111206

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120105

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120105

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120203

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120203

R155 Notification before disposition of declining of application

Free format text: JAPANESE INTERMEDIATE CODE: R155

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120203

R150 Certificate of patent or registration of utility model

Ref document number: 4940441

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250