KR100994993B1 - 서브 샘플링된 아날로그 신호를 평균화하여 디지털 변환한영상신호를 출력하는 고체 촬상 소자 및 그 구동 방법 - Google Patents

서브 샘플링된 아날로그 신호를 평균화하여 디지털 변환한영상신호를 출력하는 고체 촬상 소자 및 그 구동 방법 Download PDF

Info

Publication number
KR100994993B1
KR100994993B1 KR1020040017675A KR20040017675A KR100994993B1 KR 100994993 B1 KR100994993 B1 KR 100994993B1 KR 1020040017675 A KR1020040017675 A KR 1020040017675A KR 20040017675 A KR20040017675 A KR 20040017675A KR 100994993 B1 KR100994993 B1 KR 100994993B1
Authority
KR
South Korea
Prior art keywords
signal
averaging
reset
analog
averaged
Prior art date
Application number
KR1020040017675A
Other languages
English (en)
Other versions
KR20050092579A (ko
Inventor
임수헌
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040017675A priority Critical patent/KR100994993B1/ko
Priority to US11/068,205 priority patent/US7554584B2/en
Priority to TW094107090A priority patent/TWI256840B/zh
Priority to FR0502545A priority patent/FR2867936B1/fr
Priority to JP2005073341A priority patent/JP4764036B2/ja
Priority to CN200510074158A priority patent/CN100594709C/zh
Priority to DE102005012509A priority patent/DE102005012509A1/de
Publication of KR20050092579A publication Critical patent/KR20050092579A/ko
Application granted granted Critical
Publication of KR100994993B1 publication Critical patent/KR100994993B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response

Abstract

서브 샘플링된 아날로그 신호를 평균화하여 디지털 변환한 영상신호를 출력하는 고체 촬상 소자 및 그 구동 방법이 개시된다. 상기 고체 촬상 소자는, 서브 샘플링 모드 구동 시, APS 어레이의 모든 픽셀들에서 광전 변환된 영상신호들 중 버려지는 영상신호가 없도록 하기 위하여, 평균화 및 비교회로를 통하여 N 개의 행들로부터의 행 및 열 방향의 영상신호를 평균한 영상신호를 출력한다. 평균화 및 비교회로에서 출력되는 신호는 디지털 신호 출력 회로로 입력되어 상기 평균화된 영상 신호에 대응하는 디지털 신호로 변환되어 출력된다.

Description

서브 샘플링된 아날로그 신호를 평균화하여 디지털 변환한 영상신호를 출력하는 고체 촬상 소자 및 그 구동 방법{Solid state image sensing device and driving method thereof outputting digital image signals of averaged sub-sampled analog signals}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 일반적인 CIS형 고체 촬상 소자를 나타내는 블록도이다.
도 2는 본 발명의 일실시예에 따른 CIS형 고체 촬상 소자를 나타내는 블록도이다.
도 3은 도 2의 APS 어레이의 한 픽셀 회로도이다.
도 4는 도 2의 APS 어레이의 픽셀 구조를 나타내는 도면이다.
도 5는 도 2의 평균화 및 비교 회로를 나타내는 블록도이다.
도 6은 도 5의 비교 회로들의 구체적인 도면이다.
도 7은 도 6 회로의 동작 설명을 위한 타이밍도이다.
도 8은 램프 신호와 비교 회로 출력 간의 관계를 나타내는 타이밍도이다.
도 9는 도 2의 디지털 신호 출력 회로의 구체적인 도면이다.
도 10은 도 5의 평균화 및 비교 회로를 일반화시킨 도면이다.
도 11은 도 10의 각각의 비교 회로의 구체적인 도면이다.
본 발명은 고체 촬상 소자(solid state image sensing device)에 관한 것으로, 특히 CIS(CMOS Image Sensor) 형 고체 촬상 소자에 관한 것이다.
고체 촬상 소자는 크게 두 가지 방식이 있다. 즉, CIS 형 또는 CCD(Charge-Coupled Device) 형으로 분류된다. CIS 형은 CCD 형에 비해 저전압 동작이 가능하고 소비전력이 작으며, 표준 CMOS(complimentary metal-oxide-semiconductor) 공정을 사용하고, 집적화에 유리한 장점으로 인해 CCD 형을 대체하여 현재 많은 분야에서 사용되고 있다.
CIS형 고체 촬상 소자는 휴대폰 카메라, 디지털 스틸 카메라(digital still camera) 등에 장착되어, 시야에 전개되는 영상을 촬상하여 전기적 신호로 변환하여, 디지털 신호 처리부로 전송한다. 디지털 신호 처리부는 고체 촬상 소자에서 출력되는 컬러 이미지 데이터(R, G, B)를 신호 처리하여 LCD(liquid crystal display)와 같은 디스플레이 장치를 구동한다. 특히, CIS형 고체 촬상 소자를 적용하는 시스템에서, 고체 촬상 소자의 서브 샘플링 모드(sub-sampling mode) 구동은 수직 해상도를 낮추어 풀 프레임(full frame) 영상신호를 출력하는 모드이다. 이러한 서브 샘플링 모드는 동영상 디스플레이 단계, 촬상 하고자 하는 영상을 촬상하기 전에 미리 확인하는 프리뷰(preview) 단계, 또는 자동 촛점(focus) 설정 단계 등 고해상도로 디스플레이 할 필요없는 단계에서 높은 프레임 레이트(frame rate) 지원을 위하여 수행된다.
도 1은 일반적인 CIS형 고체 촬상 소자(100)를 나타내는 블록도이다. 도 1을 참조하면, 일반적인 CIS형 고체 촬상 소자(100)는 APS(active pixel sensor) 어레이(110), 로우(row) 드라이버(120), 및 아날로그-디지털 변환부(ADC: analog-digital converter)(130)를 구비한다. 로우 드라이버(120)는 로우 디코더(미도시)에서 제어 신호를 받고, 아날로그-디지털 변환부(130)는 열(column) 디코더(미도시)에서 제어 신호를 받는다. 이외에 상기 고체 촬상 소자(100)는 전반적인 타이밍제어 신호들과 각 픽셀의 선택 및 감지된 영상신호의 출력을 위한 어드레싱(addressing) 신호들을 생성하는 콘트롤부(미도시)를 구비한다. 통상적으로 칼라 고체 촬상 소자(100)인 경우에, APS 어레이(110)를 이루는 각 픽셀 상부에 특정 컬러의 빛만 받아들이도록 컬러 필터(color filter)를 설치하는데, 색 신호를 구성하기 위하여 적어도 3 가지 종류의 컬러 필터를 배치한다. 가장 일반적인 컬러 필터 어레이는 한 행에 R(red), G(green) 2 가지 컬러의 패턴, 및 다른 행에 G(green), B(blue) 2 가지 컬러의 패턴이 반복적으로 배치되는 베이어(Bayer) 패턴을 가진다. 이때, 휘도 신호와 밀접한 관련이 있는 G(green)는 모든 행에 배치되고, R(red) 컬러, B(blue) 컬러는 각 행마다 엇갈리게 배치되어 휘도 해상도를 높인다. 디지털 스틸 카메라 등에는 해상도를 높이기 위하여 100만 픽셀 이상의 많은 픽셀을 배열한 CIS가 적용되어 있다.
이와 같은 픽셀 구조를 가지는 CIS형 고체 촬상 소자(100)에서, 상기 APS 어 레이(110)는 광소자(photodiode)를 이용하여 빛을 감지하여 전기적 신호로 변환하여 영상신호를 생성한다. 상기 APS 어레이(110)에서 출력되는 영상신호는 R(red), G(green), B(blue) 3색의 아날로그 신호이다. 아날로그-디지털 변환부(130)는 상기 픽셀 어레이(110)에서 출력되는 아날로그 영상신호를 받아 디지털 신호로 변환한다.
도 1과 같은 일반적인 CIS형 고체 촬상 소자(100)에서, 광소자에서 감지된 영상신호를 아날로그-디지털 변환부(130)에서 디지털 신호로 변환할 때, CDS(correlated double sampling) 방식을 이용한다. 이와 같은 구동 방식에 대하여는 미국 특허, "USP5,982,318", 또는 "USP6,067,113" 등에 잘 나타나 있다. CDS 방식의 아날로그-디지털 변환에서는 기본적으로 픽셀 어레이(110)에서 리셋신호를 받은 후, 광소자에서 감지된 영상신호를 받아 디지털 신호로 변환하는 두 단계로 구분된다. 광소자에서 소정 주기로 빛을 새로이 감지할 때마다, 광소자가 새로이 감지된 영상신호를 아날로그-디지털 변환부(130)로 출력하기 전에, 픽셀 어레이(110)는 아날로그-디지털 변환부(130)로 리셋신호를 출력한다. 아날로그-디지털 변환부(130)는 리셋신호를 받아 리셋한 후에, 광소자로부터 입력받는 영상신호를 디지털 신호로 변환하여 출력한다. 이와 같이 변환된 디지털 신호는 디지털 신호 처리부로 출력되어 소정 보간(interpolation) 처리된다. 또한, 후속하는 디지털 신호 처리부는 LCD와 같은 디스플레이 장치의 해당 해상도에 적합한 구동 신호들을 생성하여, 디스플레이 장치를 구동한다.
이와 같은 종래의 CIS형 고체 촬상 소자에서, 유저가 촬상하기 원하는 영상 을 촬상할 때에는 APS 어레이(110)의 광소자들에서 감지된 모든 픽셀의 영상신호를 출력한다. 그러나, 서브 샘플링 모드일 때에는, 수직 해상도를 낮추어 영상신호를 출력한다. 예를 들어, APS 어레이(110)가 SXGA(Super Extended Graphics Adapter) 급 해상도를 가지는 CIS형 고체 촬상 소자(100)의 경우에, 영상의 촬상 시에는 SXGA 급으로 영상신호를 출력하지만, 동영상 디스플레이, 프리뷰(preview) 단계, 또는 자동 초점 설정 단계 등 서브 샘플링 모드 동작에서는 VGA(Video Graphics Adapter) 급으로 영상신호를 출력한다. 참고적으로, SXGA 급 해상도의 픽셀수는 1280*1024이고, VGA급 해상도의 픽셀수는 640*480이다. 또한, APS 어레이(110)가 UXGA(Ultra Extended Graphics Adapter)급 해상도를 가지는 CIS형 고체 촬상 소자(100)의 경우에도, 서브 샘플링 모드 동작에서 VGA급 해상도 이하로 영상신호를 출력하여 처리되는 데이터 량을 줄인다. 참고적으로, UXGA 급 해상도의 픽셀수는 1600*1200이다.
이와 같은 종래의 CIS형 고체 촬상 소자(100)의 서브 샘플링 모드에서는, 서브 샘플링을 위하여 일정 간격으로 떨어져 있는 특정 행(row) 및 열(column)의 영상신호만을 아날로그-디지털 변환부(130)로 출력시킴으로써 수직 해상도를 낮춘다. 위의 예에서, SXGA 급 해상도를 VGA 급 해상도로 낮추기 위하여, 2 행 및 2 열에 해당하는 픽셀 데이터들 중에서 하나의 행 및 하나의 열에서 교차되는 하나의 데이터만 선택하고 나머지는 제거하여, 해상도 1/2 축소 모드로 동작시킨다. 마찬가지로, 더 많은 행 및 열에 해당하는 데이터 중에서 하나의 행 및 하나의 열에 해당하는 데이터만 선택되도록 하면, 해상도를 더 축소시킬 수 있고, 이에 따라 처리되는 데이터 량을 더 줄일 수 있다.
그러나, 이와 같은 종래의 CIS형 고체 촬상 소자(100)의 서브 샘플링 모드에서, 이용되지 않고 버려지는 데이터가 존재하므로, 디스플레이 상에서 사선 부분이 부드럽게 연결되지 못하고 지그재그(zigzag) 형태로 나타나는 엘리어싱(aliasing) 노이즈를 야기시킨다.
이러한 왜곡을 없애기 위해서는 일정한 범위의 영상신호들을 평균하여 출력하는 방법이 있다. 즉, 픽셀에서 감지된 영상 신호가 아날로그-디지털 변환부(130)로 출력되기 전에 아날로그적으로 평균화하는 방법과, 아날로그-디지털 변환부(130)로부터 출력되는 디지털 신호를 평균화하는 방법이 있다. 그러나, 도 1과 같은 구조에서는 픽셀에서 감지된 영상 신호에 대하여 아날로그적으로 평균화시키기가 어렵기 때문에, 일반적으로 아날로그-디지털 변환부(130)로부터 출력되는 디지털 신호를 평균화하는 방법으로 왜곡을 보상한다. 그러나, 이와 같은 디지털적인 평균화는 큰 용량의 메모리를 필요로하므로 칩 면적을 증가시키고, 일단 각각의 모든 픽셀의 출력전압에 대해 디지털 변환을 수행해야 하므로 서브 샘플링 모드 시에도 프레임 레이트를 증가시키기 어려운 문제점이 있다.
따라서, 본 발명이 이루고자하는 기술적 과제는, 서브 샘플링 모드 구동 시 픽셀에서 출력되는 영상신호들을 아날로그적으로 평균화하여 디지털 변환한 영상신호를 출력함으로써, 지그재그 노이즈 등 왜곡을 보상하여 디스플레이 품질을 개선하는 고체 촬상 소자를 제공하는 데 있다.
본 발명이 이루고자하는 다른 기술적 과제는, 상기 고체 촬상 소자의 서브 샘플링 모드 구동 방법을 제공하는 데 있다.
상기의 기술적 과제를 달성하기 위한 본 발명에 따른 고체 촬상 소자는, APS(active pixel sensor) 어레이, 평균화 및 비교회로, 및 디지털 신호 출력 회로를 구비하는 것을 특징으로 한다. 상기 APS 어레이는 2차원 행렬형태로 픽셀들이 배열되어 있고, 서브 샘플링 모드 구동에서, 교대로 선택되는 N개의 홀수번째 행들 또는 N개의 짝수번째 행들에서, 리셋신호 및 광소자로부터 광전 변환된 영상신호를 생성하여 출력한다. 상기 평균화 및 비교회로는 상기 서브 샘플링 모드 시에, 상기 리셋신호 및 상기 영상신호 각각을 열 및 행 단위의 홀수번째 N 개 및 짝수번째 N 개를 평균화하고, 상기 평균화된 리셋신호에 대한 상기 평균화된 영상신호의 차이에 따라 서로 다른 시간에 논리 상태가 변동되는 비교 신호를 열단위로 생성한다. 상기 디지털 신호 출력 회로는 상기 비교 신호의 논리 상태가 변동되는 시간에 따라 서로 다른 디지털 값을 가지는 디지털 신호를 생성한다. 상기 N은 2, 3, 또는 4인 것을 특징으로 한다.
상기 APS 어레이는 상기 서브 샘플링 모드 시에, 상기 홀수번째 행들에서 광소자로부터 광전 변환된 제1 색 신호 및 제2 색 신호 각각을 열단위로 출력하고, 상기 짝수번째 행들에서 광소자로부터 광전 변환된 제3 색 신호 및 상기 제1 색 신호 각각을 열단위로 출력하는 것을 특징으로 하고, 상기 제1 색 신호, 상기 제2 색 신호, 및 상기 제3 색 신호는, 베이어 패턴을 구성하는 것을 특징으로 한다. 상기 평균화 및 비교회로는 상기 서브 샘플링 모드 시에, 상기 APS 어레이의 모든 픽셀들에서 광전 변환된 영상신호들 중 버려지는 영상신호 없이 모두 이용하여 상기 평균화된 영상신호를 생성하는 것을 특징으로 한다.
상기 평균화 및 비교회로는 제1 스위치, 제1 비교회로, 및 제2 비교회로를 구비하는 것을 특징으로 한다. 상기 제1 비교회로는 상기 픽셀 어레이의 어느 하나의 열에서, 상기 리셋신호 및 상기 영상신호를 입력받아, 상기 제1 스위치의 단락에 의하여 상기 평균화된 리셋신호, 및 상기 평균화된 영상신호를 생성하고, 램프 신호 및 상기 평균화된 리셋신호와 상기 평균화된 영상신호를 이용하여 상기 비교 신호를 생성한다. 상기 제2 비교회로는 상기 제1 비교회로가 속하는 열과 이웃하는 동일 색 신호 열에서, 상기 리셋신호 및 상기 영상신호를 입력받아, 상기 제1 스위치의 단락에 의하여 상기 평균화된 리셋신호, 및 상기 평균화된 영상신호를 생성하고, 상기 램프 신호 및 상기 평균화된 리셋신호와 상기 평균화된 영상신호를 이용하여 상기 비교 신호를 생성한다. 상기 제1 스위치는 상기 리셋신호들 또는 상기 영상신호들이 입력된 후 단락되고, 다음 행의 리셋신호들 또는 영상신호들이 입력되기 전에 개방되는 것을 특징으로 한다.
상기 제1 비교회로 및 제2 비교회로 각각은, 제2 스위치, 제3 스위치, 영상신호 평균화부, 리셋신호 평균화부, 비교부, 커패시터, 및 증폭부를 구비하는 것을 특징으로 한다. 상기 제2 스위치는 단락 시 상기 리셋신호 및 상기 영상신호를 전달한다. 상기 제3 스위치는 단락 시 상기 램프신호를 전달한다. 상기 영상신호 평균화부는 상기 제1 스위치의 단락에 의하여, 상기 제2 스위치에서 전달된 상기 영 상신호를 열 및 행 단위의 홀수번째 N 개 및 짝수번째 N 개를 평균화시킨다. 상기 리셋신호 평균화부는 상기 제1 스위치의 단락에 의하여, 상기 제2 스위치에서 전달된 상기 리셋신호를 열 및 행 단위의 홀수번째 N 개 및 짝수번째 N 개를 평균화시킨다. 상기 비교부는 상기 평균화된 리셋신호에 대한 상기 평균화된 영상신호의 차이 전압이 상기 램프 신호에 따라 증가될 때, 증가된 전압이 기준 전압보다 큰 경우 및 작은 경우 각각에 서로 다른 논리 상태를 가지는 상기 비교 신호를 생성한다. 상기 커패시터는 한쪽단으로 상기 비교 신호를 받아 다른 쪽 단으로 전달한다. 상기 증폭부는 상기 커패시터를 통하여 전달되는 상기 비교 신호를 안정화시켜 출력한다.
상기의 다른 기술적 과제를 달성하기 위한 본 발명에 따른 고체 촬상 소자 구동 방법은, 2차원 행렬형태로 픽셀들이 배열된 APS 어레이에서, 서브 샘플링 모드 구동에서, 교대로 선택되는 N개의 홀수번째 행들 또는 N개의 짝수번째 행들에서, 리셋신호 및 광소자로부터 광전 변환된 영상신호를 생성하여 출력하는 단계; 상기 서브 샘플링 모드 시에, 상기 리셋신호 및 상기 영상신호 각각을 열 및 행 단위의 홀수번째 N 개 및 짝수번째 N 개를 평균화하여, 평균화된 리셋신호 및 평균화된 영상신호를 생성하는 단계; 상기 평균화된 리셋신호에 대한 상기 평균화된 영상신호의 차이에 따라 서로 다른 시간에 논리 상태가 변동되는 비교 신호를 열단위로 생성하는 단계; 및 상기 비교 신호의 논리 상태가 변동되는 시간에 따라 서로 다른 디지털 값을 가지는 디지털 신호를 생성하는 단계를 구비하는 것을 특징으로 한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2는 본 발명의 일실시예에 따른 CIS형 고체 촬상 소자(200)를 나타내는 블록도이다. 도 2를 참조하면, 상기 고체 촬상 소자(200)는 APS(active pixel sensor) 어레이(210), 로우 드라이버(row driver)(220), 및 아날로그-디지털 변환부(analog-to-digital conversion unit)(230)를 구비한다. 상기 아날로그-디지털 변환부(230)는 평균화 및 비교회로(averaging and comparing circuit)(231), 및 디지털 신호 출력 회로(232)를 구비한다.
주지된 바와 같이, 휴대폰 카메라, 디지털 스틸 카메라(digital still camera) 등에 장착되는 상기 CIS(CMOS image sensor) 형태의 고체 촬상 소자(200)는 시야에 전개되는 영상을 촬상하여 전기적 신호로 변환하여 영상신호를 출력한다. 상기 고체 촬상 소자(200)는 광소자(PD:photodiode)들을 이용하여 외부 빛을 감지하고 전기적 신호로 변환하여 영상신호를 출력한다. 이러한 광소자들(PD)은 상기 APS 어레이(210)에 2차원 행렬 형태로 배열되는 픽셀들 각각에 존재한다.
상기 고체 촬상 소자(200)는 상기 로우 드라이버(220)로부터 생성되는 전달 제어 신호(TX), 리셋 제어 신호(RX), 및 상기 APS 어레이(210)의 행을 선택하는 행 선택신호(SEL)를 이용하여, APS 어레이(210) 상에서 광소자들(PD)에 의하여 감지된 영상신호를 출력한다. 상기 고체 촬상 소자(200)에서 출력되는 삼색 신호(R, G, B)는 소정 영상신호 처리부에서 보간(interpolation) 처리된 후, LCD(liquid crystal display)와 같은 디스플레이 장치로 출력되어 표시된다.
한편, 본 발명의 일실시예에 따른 상기 CIS형 고체 촬상 소자(200)는 수직 해상도를 낮추는 서브 샘플링 모드 구동 시, 버려지는 영상신호 없이 모든 행 및 열의 영상신호를 활용한다. 즉, 수직 해상도를 낮춘 한 프레임의 화면을 구성하기 위하여 일정 간격으로 떨어져 있는 특정 행 및 열의 영상신호에 대응하는 데이터만을 처리하는 종래 방식과는 달리, 본 발명의 일실시예에 따른 CIS형 고체 촬상 소자(200)는, 수직 및 수평 방향으로 영상신호의 평균을 위하여, 같은 색을 가지는 이웃하는 행 및 열의 영상신호들을 아날로그적으로 평균화하여 출력한다.
도 3은 도 2의 APS 어레이(210)의 한 픽셀 회로도이다. 상기 APS 어레이(210)에는 2차원 행렬형태로 픽셀들이 배열되어 있다. 주지된 바와 같이, 상기 APS 어레이(210)의 픽셀들 각각은 도 3과 같은 회로로 구성된다. 도 3를 참조하면, 상기 APS 어레이(210)는, 행 선택신호(SEL)에 의하여 선택된 행에서, 전달 제어 신호(TX)에 응답하여 광소자(PD:photo diode)로부터 광전 변환된 영상신호(VSIG)를 출력하고, 리셋 제어 신호(RX)에 응답하여 리셋신호(VRES)를 생성하여 출력한다. 즉, 도 3에서, 하나의 픽셀은 4개의 MOSFET(metal-oxide-semiconductor field effect transistor)들(M1~M4), 하나의 광소자(PD), 및 바이어스 회로를 모델링하여 나타낸 전류원(CS1)으로 구성된다. 상기 행 선택신호(SEL)가 논리 하이 상태로 액티브된 상태에서, 상기 리셋 제어 신호(RX)가 논리 하이 상태 로 액티브되면, 전원(VDD)로부터 전달된 FD 노드의 전압이 소스 폴로워(source follower) 역할을 하는 M3의 소스 단자를 통하여 출력된다. M3의 소스 단자로 출력된 FD 노드의 전압은 M1의 소스 단자를 통하여 리셋신호(VRES)로서 아날로그-디지털 변환부(230)로 출력된다. 한편, 상기 전달 제어 신호(TX)가 논리 하이 상태로 액티브될 때에는, 상기 리셋 제어 신호(RX)가 논리 로우 상태로 된 상태이며, 이때에는 광소자(PD)로부터 광전 변환된 영상신호(VSIG)가 M1의 소스 단자를 통하여 아날로그-디지털 변환부(230)로 출력된다.
도 4는 도 2의 APS 어레이(210)의 픽셀 구조를 나타내는 도면이다. 도 4를 참조하면, 상기 APS 어레이(210) 상에 배치되는 컬러 필터의 패턴은 한 행에 제1 색 신호(G), 및 제2 색 신호(B) 2 가지 컬러의 패턴, 및 다른 행에 제1 색 신호(G), 및 제3 색 신호(R) 2 가지 컬러의 패턴이 반복적으로 배치되는 베이어(Bayer) 패턴을 가지는 것으로 가정한다. 하지만, 픽셀 어레이 패턴은 다양하게 구성될 수 있으므로 이에 한정되는 것은 아니다.
이와 같은 가정하에, 상기 APS 어레이(210)는 홀수번째 행들에서 광소자(PD)로부터 광전 변환된 제1 색 신호(G) 및 제2 색 신호(B) 각각을 열단위로 출력하고, 짝수번째 행들에서 광소자(PD)로부터 광전 변환된 제3 색 신호(R) 및 상기 제1 색 신호(G) 각각을 열단위로 출력한다. 특히, 서브 샘플링 모드 구동에서, 상기 APS 어레이(210)는 교대로 선택되는 N개의 홀수번째 행들 또는 N개의 짝수번째 행들에서, 리셋신호(VRES) 및 광소자(PD)로부터 광전 변환된 영상신호(VSIG)를 생성하여 출력한다. 여기서, 1/2 해상도 축소를 위한 서브 샘플링 모드 구동의 경우에는, 같 은 색을 가지는 이웃하는 2개의 홀수번째 행들 또는 짝수번째 행들의 리셋신호(VRES) 및 영상신호(VSIG)가 순차적으로 열단위로 출력되고, 1/3 해상도 축소를 위한 서브 샘플링 모드 구동의 경우에는 같은 색을 가지는 이웃하는 3개의 홀수번째 행들 또는 짝수번째 행들의 리셋신호(VRES) 및 영상신호(VSIG)가 순차적으로 열단위로 출력된다. 마찬가지로, 리셋신호(VRES) 및 영상신호(VSIG)가 출력되는 행수에 따라 1/4, 1/5 등의 해상도 축소가 가능하다. 다만, 신호선의 복잡도를 고려할 때, 1행씩 간격을 두고 있는 2개 행의 영상신호들(VSIG)을 열 및 행 방향으로 평균화하는 1/2 해상도 축소 구동이 가장 바람직하다.
예를 들어, 1/2 해상도 축소를 위한 서브 샘플링 모드 구동의 경우에, 도 3의 행 선택신호(SEL)로서, 도 4의 신호들 SEL1 및 SEL3가 순차적으로 액티브되어 2개의 홀수번째 행들이 선택되고, 이에 따라 해당 리셋신호(VRES) 및 영상신호(VSIG)가 순차적으로 열단위로 출력된다. 도 4에서, 열단위로 각 열에서 출력되는 리셋신호(VRES) 및 영상신호(VSIG)는 VRES1/VSIG1, VRES2/VSIG2, VRES3/VSIG4, ...로 나타내었다. 마찬가지로, 1/2 해상도 축소를 위한 서브 샘플링 모드 구동의 경우에, 2개의 홀수번째 행들에서의 해당 리셋신호(VRES) 및 영상신호(VSIG)가 순차적으로 출력된 후에는, 도 4의 신호들 SEL2 및 SEL4가 순차적으로 액티브되어 2개의 짝수번째 행들이 선택되고, 이에 따라 해당 리셋신호(VRES) 및 영상신호(VSIG)가 순차적으로 열단위로 출력된다. 1/3, 1/4, 및 1/5 등 해상도 축소를 위한 서브 샘플링 모드 구동의 경우에 있어서도, 위위 같은 방법으로, 3, 4, 및 5개의 홀수번째 행들 또는 짝수번째 행들의 리셋신호(VRES) 및 영상신호(VSIG) 가 순차적으로 열단위로 출력된다.
한편, 도 2에서, 상기 평균화 및 비교회로(231)는 상기 서브 샘플링 모드 시에, 상기 리셋신호(VRES) 및 상기 영상신호(VSIG) 각각을 열 및 행 단위의 홀수번째 N 개 및 짝수번째 N 개를 평균화한다. 1/N 해상도 축소를 위한 서브 샘플링 모드 구동에서, 열 및 행 단위의 홀수번째 N 개는, 동일 색 신호에 해당하는 가로 및 세로의 N*N 색 신호들을 말한다. 마찬가지로, 1/N 해상도 축소를 위한 서브 샘플링 모드 구동에서, 열 및 행 단위의 짝수번째 N 개도, 동일 색 신호에 해당하는 가로 및 세로의 N*N 색 신호들을 말한다. 예를 들어, 1/2 해상도 축소를 위한 서브 샘플링 모드 구동에서, 도 4의 굵은 실선 안에서, 홀수행의 같은 열에 있는 제1 색 신호(G)들 4개, 제2 색 신호(B)들 4개가 평균화되고, 짝수행의 같은 열에 있는 제3 색 신호(B)들 4개, 제1 색 신호(G)들 4개가 평균화된다.
또한, 상기 평균화 및 비교회로(231)는 상기 평균화된 리셋신호 및 상기 평균화된 영상신호로부터, 상기 평균화된 리셋신호에 대한 상기 평균화된 영상신호의 차이 전압을 판단하고, 이러한 차이 전압에 따라 서로 다른 시간에 논리 상태가 변동되는 비교신호(VCD)를 열단위로 생성한다. 도 2에서, 상기 디지털 신호 출력 회로(232)는 상기 비교신호(VCD)의 논리 상태가 변동되는 시간에 따라 서로 다른 디지털 값을 가지는 디지털 신호를 생성한다. 상기 평균화 및 비교회로(231) 및 상기 디지털 신호 출력회로에 대해서는 아래에서 좀더 자세히 기술된다.
도 5는 도 2의 평균화 및 비교회로(231)를 나타내는 블록도이다. 여기서는 1/2 해상도 축소를 위한 서브 샘플링 모드 구동의 경우를 예로 들어 설명한다. 즉, 도 5의 평균화 및 비교회로(231)는, 상기 서브 샘플링 모드 시에, 상기 리셋신호(VRES) 및 상기 영상신호(VSIG) 각각을 열 및 행 단위의 홀수번째 2 개 및 짝수번째 2 개를 평균화하기 위한 회로이다. 도 5를 참조하면, 상기 평균화 및 비교회로(231)는 제1 스위치(235), 제1 비교회로(236), 및 제2 비교회로(237)를 구비한다. 상기 제1 비교회로(236)는 상기 APS 어레이(210)의 어느 하나의 열(예를 들어, 제1 열)에서, 상기 리셋신호(예를 들어, 제1 및 제3 행의 VR1R1, VR3R1) 및 상기 영상신호(예를 들어, 제1 및 제3 행의 VR1S1, VR3S1)를 입력받아, 상기 제1 스위치(235)의 단락에 의하여 상기 평균화된 리셋신호, 및 상기 평균화된 영상신호를 생성하고, 램프신호(VRAMP) 및 상기 평균화된 리셋신호와 상기 평균화된 영상신호를 이용하여 상기 비교신호(예를 들어, VCD1)를 생성한다.
상기 제2 비교회로(237)는 상기 제1 비교회로(236)가 속하는 열과 이웃하는 동일 색 신호 열(예를 들어, 제3 열)에서, 상기 리셋신호(예를 들어, 제1 및 제3 행의 VR1R3, VR3R3) 및 상기 영상신호(예를 들어, 제1 및 제3 행의 VR1S3, VR3S3)를 입력받아, 상기 제1 스위치(235)의 단락에 의하여 상기 평균화된 리셋신호, 및 상기 평균화된 영상신호를 생성하고, 상기 램프신호(VRAMP) 및 상기 평균화된 리셋신호와 상기 평균화된 영상신호를 이용하여 상기 비교신호(예를 들어, VCD3)를 생성한다. 상기 제1 스위치(235)는 상기 리셋신호들(VRES) 또는 상기 영상신호들(VSIG)이 입력된 후 단락되고, 다음 행의 리셋신호들(VRES) 또는 영상신호들(VSIG)이 입력되기 전에 개방된다(도 7 참조). 상기 제1 스위치(235)의 단락과 개방은 콘트롤러(미도시)에서 생성되는 제어 신호 SAVG에 의하여 제어된다.
도 6은 도 5의 비교회로들(236, 237)의 구체적인 도면이다. 도 6을 참조하면, 상기 제1 비교회로(236)는 제2 스위치(251), 제3 스위치(252), 제1 영상신호 평균화부(253), 제1 리셋신호 평균화부(257), 제1 비교부(261), 제1 커패시터(264), 및 제1 증폭부(265)를 구비한다. 상기 제2 비교회로(237)는 상기 제1 비교회로(236)와 대칭적인 구조를 가지며, 제4 스위치(261), 제5 스위치(262), 제2 영상신호 평균화부(263), 제2 리셋신호 평균화부(267), 제2 비교부(271), 제2 커패시터(274), 및 제2 증폭부(275)를 구비한다.
상기 제2 스위치(251)는 콘트롤러(미도시)에서 생성되는 제어 신호 S1에 의하여 단락될 때, APS 어레이(210)로부터의 상기 리셋신호(예를 들어, 홀수 행의 VR1R1, VR3R1) 및 상기 영상신호(예를 들어, 홀수 행의 VR1S1, VR3S1)를 전달한다. 상기 제3 스위치(252)는 콘트롤러(미도시)에서 생성되는 제어 신호 S1에 의하여 단락될 때, 상기 램프신호(VRAMP)를 전달한다. 상기 제1 영상신호 평균화부(253)는 상기 제1 스위치(235)의 단락에 의하여, 상기 제2 스위치(251)에서 전달된 상기 영상신호를 열 및 행 단위의 홀수번째 N 개 및 짝수번째 N 개를 평균화시킨다. 상기 제1 리셋신호 평균화부(257)는 상기 제1 스위치(235)의 단락에 의하여, 상기 제2 스위치(251)에서 전달된 상기 리셋신호(VRES)를 열 및 행 단위의 홀수번째 N 개 및 짝수번째 N 개를 평균화시킨다. 상기 제1 비교부(261)는 상기 평균화된 리셋신호에 대한 상기 평균화된 영상신호의 차이 전압이 상기 램프신호(VRAMP)에 따라 증가될 때, 증가된 전압이 기준 전압보다 큰 경우 및 작은 경우 각각에 서로 다른 논리 상태를 가지는 상기 비교신호(예를 들어, VCD1)를 생성한다. 상기 제1 커패시터(264) 는 한쪽단으로 상기 비교신호(VCD)를 받아 다른 쪽 단으로 전달한다. 상기 제1 증폭부(265)는 상기 제1 커패시터(264)를 통하여 전달되는 상기 비교신호(예를 들어, VCD1)를 안정화시켜 출력한다.
상기 제2 비교회로(237)의 제4 스위치(261), 제5 스위치(262), 제2 영상신호 평균화부(263), 제2 리셋신호 평균화부(267), 제2 비교부(271), 제2 커패시터(274), 및 제2 증폭부(275) 각각의 동작은 상기 제1 비교회로(236)의 제2 스위치(251), 제3 스위치(252), 제1 영상신호 평균화부(253), 제1 리셋신호 평균화부(257), 제1 비교부(261), 제1 커패시터(264), 및 제1 증폭부(265)과 같으므로 설명을 생략한다.
도 7은 도 6 회로의 동작 설명을 위한 타이밍도이다. 도 7을 참조하여 도 6의 비교회로들(236, 237)의 동작이 좀더 자세히 설명된다. 도 6에서, 상기 제1 영상신호 평균화부(253) 및 상기 제2 영상신호 평균화부(263)를 구성하는 커패시터들(254, 255, 264, 265)의 커패시턴스 CS1, CS2, CS3, 및 CS4는 모두 동일하다고 가정한다. 또한, 상기 제1 리셋신호 평균화부(257) 및 제2 리셋신호 평균화부(267)를 구성하는 커패시터들(259, 260, 269, 270)의 커패시턴스 CR1, CR2, CR3, 및 CR4는 모두 동일하다고 가정한다. 도 6에서, VR1R1 및 VR3R1는 이웃하는 2 홀수행들(예를 들어, 제1 행, 제3행)의 어느 하나의 열(예를 들어, 제1 열)의 리셋신호들이고, VR1S1, VR3S1는 이웃하는 2 홀수행들(예를 들어, 제1 행, 제3행)의 어느 하나의 열(예를 들어, 제1 열)의 영상신호이다. 또한, VR1R3 및 VR3R3는 이웃하는 2 홀수행들(예를 들어, 제1 행, 제3행)의 상기 VR1R1 및 VR3R1 발생열에 이웃하는 열(예를 들어, 제3 열)의 리셋신호들이고, VR1S3, VR3S3는 이웃하는 2 홀수행들(예를 들어, 제1 행, 제3행)의 상기 VR1R1 및 VR3R1 발생열에 이웃하는 열(예를 들어, 제3 열)의 영상신호이다. 도 6에서, 스위치들(251, 252, 262, 266, 256, 258, 또는 261, 262, 272, 276, 266, 268)을 제어하는 신호들 S1, S1, S3, S4, SSIG, 및 SRES는 소정 콘트롤러(미도시)에서 발생되고, 도 7과 같이 제1 논리 상태(논리 로우 상태)에서 제2 논리 상태(논리 하이 상태)로 액티브될 때, 상기 스위치들(251, 252, 262, 266, 256, 258, 또는 261, 262, 272, 276, 266, 268)을 단락시킨다고 가정한다.
이와 같은 가정하에, 도 7의 구간(1)은 제1 행의 리셋신호(VR1R1, VR1R3)를 샘플링하는 구간이고, 상기 스위치들(251, 252, 262, 266, 256, 258, 또는 261, 262, 272, 276, 266, 268)은 모두 단락되어, [수학식 1]과 같은 관계가 성립한다. [수학식 1]에서, Q는 해당 전하량이고, CR1,2는 CR1 또는 CR2를 나타내고, CR3,4는 CR3 또는 CR4를 나타낸다.
[수학식 1]
Figure 112004010811964-pat00001
도 7의 구간(2)는 제1 행의 리셋신호(VR1R1, VR1R3)를 평균화하는 구간이고, 상기 제1 스위치(235)가 단락되어, [수학식 2]와 같은 관계가 성립한다. [수학식 2]에서, CR1,2,3,4는 CR1, CR2, CR3, 또는 CR4를 나타낸다.
[수학식 2]
Figure 112004010811964-pat00002
도 7의 구간(3)은 제1 행의 영상신호(VR1S1, VR1S3)를 샘플링하는 구간이고, S3, S4에 의하여 제어되는 스위치들(262, 266, 272, 276)은 개방되어, [수학식 3]과 같은 관계가 성립한다. [수학식 3]에서, CS1,2는 CS1 또는 CS2를 나타내고, CS3,4는 CS3 또는 CS4를 나타낸다.
[수학식 3]
Figure 112004010811964-pat00003
도 7의 구간(4)는 제1 행의 영상신호(VR1S1, VR1S3)를 평균화하는 구간이고, 상기 제1 스위치(235)가 단락되어, [수학식 4]와 같은 관계가 성립한다. [수학식 4]에서, CS1,2,3,4는 CS1, CS2, CS3, 또는 CS4를 나타낸다.
[수학식 4]
Figure 112004010811964-pat00004
도 7의 구간(5)는 제3 행의 리셋신호(VR3R1, VR3R3)를 샘플링하는 구간이고, SSIG, SRES에 의하여 제어되는 스위치들(256, 258, 266, 268)은 개방되어, [수학식 5]과 같은 관계가 성립한다.
[수학식 5]
Figure 112004010811964-pat00005
도 7의 구간(6)는 제3 행의 리셋신호(VR3R1, VR3R3)를 평균화하는 구간이고, 상기 제1 스위치(235)가 단락되어, [수학식 6]과 같은 관계가 성립한다. [수학식 6]에서, CR2,4는 CR2, 또는 CR4를 나타낸다.
[수학식 6]
Figure 112004010811964-pat00006
도 7의 구간(7)은 제3 행의 영상신호(VR3S1, VR3S3)를 샘플링하는 구간이고, SSIG, SRES, S3, S4에 의하여 제어되는 스위치들(256, 258, 266, 268, 262, 266, 272, 276)은 개방되어, [수학식 7]과 같은 관계가 성립한다.
[수학식 7]
Figure 112004010811964-pat00007
도 7의 구간(8)은 제3 행의 영상신호(VR3S1, VR3S3)를 평균화하는 구간이고, 상기 제1 스위치(235)가 단락되어, [수학식 8]와 같은 관계가 성립한다. [수학식 4]에서, CS2,4는 CS2, 또는 CS4를 나타낸다.
[수학식 8]
Figure 112004010811964-pat00008
도 7의 구간(9)는 제1 행 및 제3 행의 영상신호들(VR1S1, VR1S3, VR3S1, VR3S3) 4개를 평균화하는 구간이고, SSIG, SRES에 의하여 제어되는 스위치들(256, 258, 266, 268)이 단락되어, [수학식 9] 및 [수학식 10]과 같은 관계가 성립한다.
[수학식 9]
Figure 112004010811964-pat00009
[수학식 10]
Figure 112004010811964-pat00010
도 8은 램프신호(VRAMP)와 비교회로(236,237) 출력 간의 관계를 나타내는 타이밍도이다. 도 8을 참조하면, 비교회로(236,237)의 제1 비교부(261) 및 제2 비교부(271)는, 상기 평균화된 리셋신호([수학식 9])에 대한 상기 평균화된 영상신호([수학식 10])의 차이 전압(VIN1)이 상기 램프신호(VRAMP)에 따라 증가될 때, 증가된 전압이 기준 전압보다 큰 경우 및 작은 경우 각각에 서로 다른 논리 상태를 가지는 상기 비교신호(예를 들어, VCD1)를 생성한다.
도 9는 도 2의 디지털 신호 출력 회로(232)의 구체적인 도면이다. 도 9를 참조하면, 상기 디지털 신호 출력 회로(232)는 카운터(241) 및 래치회로(242)를 구비 한다. 상기 카운터(241)는 상기 램프신호(VRAMP)가 상승할 때, 카운팅을 시작하여 상기 비교신호(VCD)의 논리 상태가 변동되는 시간에 해당하는 카운트 값에 해당하는 디지털 값을 상기 래치회로(242)로 출력하고, 상기 래치회로(242)는 상기 카운터(241)로부터 받는 디지털 값을 저장하고, 상기 디지털 값을 상기 평균화된 리셋신호([수학식 9])에 대한 상기 평균화된 영상신호([수학식 10])의 차이에 대응하는 디지털 신호로서 생성하여 출력한다.
1/N 해상도 축소를 위한 서브 샘플링 모드 구동을 위하여, 도 5의 평균화 및 비교회로(231)는 도 10과 같이 변경된다. 도 10은 도 5의 평균화 및 비교회로(231)를 일반화시킨 도면이다. 도 10을 참조하면, 상기 평균화 및 비교회로(231)는, 서브 샘플링 모드 시에, 상기 리셋신호(VRES) 및 상기 영상신호(VSIG) 각각을 열 및 행 단위의 홀수번째 N 개 및 짝수번째 N 개를 평균화하기 위하여, 도 5의 비교회로(236/237)와 동일한 동작을 하는 각 열의 비교회로(280) N개가 SAVG 신호의 제어를 받는 스위치(290)에 의하여 연결되어야 한다.
도 11은 도 10의 각각의 비교회로(290)의 구체적인 도면이다. 도 11을 참조하면, 도 10의 비교회로(290)의 구조는 도 6과 같은 구조로, 제6 스위치(291), 제7 스위치(292), 제3 영상신호 평균화부(293), 제3 영상신호 평균화부(293), 제3 비교부(311), 제3 커패시터(314), 및 제3 증폭부(315)를 구비한다. 이와 같은 회로들의 동작은 도 6의 회로의 동작과 거의 같다. 단지, 제3 영상신호 평균화부(293) 및 제3 영상신호 평균화부(293) 각각은 각 행의 리셋신호(VRES) 및 영상신호(VSIG)를 저장하기 위한 N개의 커패시터들(297~301, 306~360)을 구비한다. 램프신호(VRAMP) 가 상승하기 직전에, 이와 같은 커패시터들(297~301, 306~360)은 모두 스위치들(294~296, 303~305)이 모두 단락됨에 따라, N*N 개의 리셋신호(VRES)와 영상신호(VSIG)를 평균화시킨다. 이 분야에서 통상의 지식을 가진자라면, 도 6의 설명에 따라 도 11의 회로 동작을 충분히 이해할 수 있으므로 도 11에 관한 구체적인 설명은 생략한다.
한편, 상기 아날로그-디지털 변환부(230)가, 이와 같이 상기 평균화된 리셋신호([수학식 9])에 대한 상기 평균화된 영상신호([수학식 10])의 차이에 대응하는 아날로그 신호를 디지털 신호로 변환하여 출력함에 따라, 후속하는 소정 영상신호 처리부는 소정 보간(interpolation) 처리 등을 수행하여 LCD와 같은 디스플레이 장치로 출력한다.
위에서 기술한 바와 같이, 본 발명의 일 실시예에 따른 CIS형 고체 촬상 소자(200)는, 서브 샘플링 모드 구동 시, APS 어레이(210)의 모든 픽셀들에서 광전 변환된 영상신호들(VSIG) 중 버려지는 영상신호가 없도록 하기 위하여, 평균화 및 비교회로(231)를 통하여 N 개의 행들로부터의 행 및 열 방향의 영상신호를 평균한 영상신호를 출력한다. 평균화 및 비교회로(231)에서 출력되는 신호(VCD)는 디지털 신호 출력 회로(232)로 입력되어 상기 평균화된 영상신호([수학식 10])에 대응하는 디지털 신호로 변환되어 출력된다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사 용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 CIS 형 고체 촬상 소자는, 서브 샘플링 모드 구동시, 출력되지 않고 버려지는 영상신호 없이 모든 행 및 열의 영상신호를 활용하므로, 신호 크기가 증대되어 출력 신호의 다이내믹 레인지(dynamic range)를 향상시키고, 디스플레이 상에서 나타나는 지그재그 노이즈를 저감하므로, 휴대폰 카메라, 또는 디지털 스틸 카메라와 같은 모바일 용 소용 시스템에 적용할 때, 디스플레이 품질을 개선시킬 수 있는 효과가 있다. 또한, 아날로그 평균화 방법을 적용하므로, 메모리를 사용하지 않아 칩 크기를 증가시키지 않고, 프레임 레이트를 증가시킬 수 있는 효과가 있다.

Claims (69)

  1. 2차원 행렬형태로 픽셀들이 배열되어 있고, 서브 샘플링 모드 구동에서 교대로 선택되는 N개의 홀수번째 행들 또는 N개의 짝수번째 행들에서, 리셋신호 및 광소자로부터 광전 변환된 영상신호를 생성하여 출력하는 APS(active pixel sensor) 어레이;
    상기 서브 샘플링 모드 시에, 상기 리셋신호 및 상기 영상신호 각각을 열 및 행 단위의 홀수번째 N 개 및 짝수번째 N 개를 평균화하고, 상기 평균화된 리셋신호에 대한 상기 평균화된 영상신호의 차이에 따라 서로 다른 시간에 논리 상태가 변동되는 비교신호를 열단위로 생성하는 평균화 및 비교회로; 및
    상기 비교신호의 논리 상태가 변동되는 시간에 따라 서로 다른 디지털 값을 가지는 디지털 신호를 생성하는 디지털 신호 출력 회로를 구비하며,
    상기 서브 샘플링 모드 시에, 상기 APS 어레이의 모든 픽셀들에서 광전 변환된 영상신호들 중 버려지는 영상신호 없이 모두가 이용되어 생성되는 것을 특징으로 하는 고체 촬상 소자.
  2. 제 1항에 있어서, 상기 N은,
    2 인 것을 특징으로 하는 고체 촬상 소자.
  3. 제 1항에 있어서, 상기 N은,
    3 인 것을 특징으로 하는 고체 촬상 소자.
  4. 제 1항에 있어서, 상기 N은,
    4 인 것을 특징으로 하는 고체 촬상 소자.
  5. 제 1항에 있어서, 상기 APS 어레이는,
    상기 서브 샘플링 모드 시에, 상기 홀수번째 행들에서 광소자로부터 광전 변환된 제1 색 신호 및 제2 색 신호 각각을 열단위로 출력하고, 상기 짝수번째 행들에서 광소자로부터 광전 변환된 제3 색 신호 및 상기 제1 색 신호 각각을 열단위로 출력하는 것을 특징으로 하는 고체 촬상 소자.
  6. 제 5항에 있어서, 상기 제1 색 신호, 상기 제2 색 신호, 및 상기 제3 색 신호는,
    베이어 패턴을 구성하는 것을 특징으로 하는 고체 촬상 소자.
  7. 삭제
  8. 제 1항에 있어서, 상기 평균화 및 비교회로는,
    제1 스위치;
    상기 픽셀 어레이의 어느 하나의 열에서, 상기 리셋신호 및 상기 영상신호를 입력받아, 상기 제1 스위치의 단락에 의하여 상기 평균화된 리셋신호, 및 상기 평균화된 영상신호를 생성하고, 램프신호 및 상기 평균화된 리셋신호와 상기 평균화된 영상신호를 이용하여 상기 비교신호를 생성하는 제1 비교회로; 및
    상기 제1 비교회로가 속하는 열과 이웃하는 동일 색 신호 열에서, 상기 리셋신호 및 상기 영상신호를 입력받아, 상기 제1 스위치의 단락에 의하여 상기 평균화된 리셋신호, 및 상기 평균화된 영상신호를 생성하고, 상기 램프신호 및 상기 평균 화된 리셋신호와 상기 평균화된 영상신호를 이용하여 상기 비교신호를 생성하는제2 비교회로를 구비하고,
    상기 제1 스위치는 상기 리셋신호들 또는 상기 영상신호들이 입력된 후 단락되고, 다음 행의 리셋신호들 또는 영상신호들이 입력되기 전에 개방되는 것을 특징으로 하는 고체 촬상 소자.
  9. 제 8항에 있어서, 상기 제1 비교회로 및 제2 비교회로 각각은,
    단락 시 상기 리셋신호 및 상기 영상신호를 전달하는 제2 스위치;
    단락 시 상기 램프신호를 전달하는 제3 스위치;
    상기 제1 스위치의 단락에 의하여, 상기 제2 스위치에서 전달된 상기 영상신호를 열 및 행 단위의 홀수번째 N 개 및 짝수번째 N 개를 평균화시키는 영상신호 평균화부;
    상기 제1 스위치의 단락에 의하여, 상기 제2 스위치에서 전달된 상기 리셋신호를 열 및 행 단위의 홀수번째 N 개 및 짝수번째 N 개를 평균화시키는 리셋신호 평균화부; 및
    상기 평균화된 리셋신호에 대한 상기 평균화된 영상신호의 차이 전압이 상기 램프신호에 따라 증가될 때, 증가된 전압이 기준 전압보다 큰 경우 및 작은 경우 각각에 서로 다른 논리 상태를 가지는 상기 비교신호를 생성하는 비교부를 구비하는 것을 특징으로 하는 고체 촬상 소자.
  10. 제 9항에 있어서, 상기 제1 비교회로 및 제2 비교회로 각각은,
    한쪽단으로 상기 비교신호를 받아 다른 쪽 단으로 전달하는 커패시터; 및
    상기 커패시터를 통하여 전달되는 상기 비교신호를 안정화시켜 출력하는 증폭부를 구비하는 것을 특징으로 하는 고체 촬상 소자.
  11. 2차원 행렬형태로 픽셀들이 배열된 APS 어레이에서, 서브 샘플링 모드 구동에서, 교대로 선택되는 N개의 홀수번째 행들 또는 N개의 짝수번째 행들에서, 리셋신호 및 광소자로부터 광전 변환된 영상신호를 생성하여 출력하는 단계;
    상기 서브 샘플링 모드 시에, 상기 리셋신호 및 상기 영상신호 각각을 열 및 행 단위의 홀수번째 N 개 및 짝수번째 N 개를 아날로그적으로 평균화하여, 평균화된 리셋신호 및 평균화된 영상신호를 생성하는 단계;
    상기 평균화된 리셋신호에 대한 상기 평균화된 영상신호의 차이에 따라 서로 다른 시간에 논리 상태가 변동되는 비교신호를 열단위로 생성하는 단계; 및
    상기 비교신호의 논리 상태가 변동되는 시간에 따라 서로 다른 디지털 값을 가지는 디지털 신호를 생성하는 단계를 구비하며,
    상기 서브 샘플링 모드 시에, 상기 APS 어레이의 모든 픽셀들에서 광전 변환된 영상신호들 중 버려지는 영상신호 없이 모두가 이용되어 생성되는 것을 특징으로 하는 고체 촬상 소자 구동 방법.
  12. 제 11항에 있어서, 상기 N은,
    2 인 것을 특징으로 하는 고체 촬상 소자 구동 방법.
  13. 제 11항에 있어서, 상기 N은,
    3 인 것을 특징으로 하는 고체 촬상 소자 구동 방법.
  14. 제 11항에 있어서, 상기 N은,
    4 인 것을 특징으로 하는 고체 촬상 소자 구동 방법.
  15. 제 11항에 있어서, 상기 APS 어레이의 상기 홀수번째 행들은,
    광소자로부터 광전 변환된 제1 색 신호 및 제2 색 신호 각각을 열단위로 출력하고, 상기 짝수번째 행들은 광소자로부터 광전 변환된 제3 색 신호 및 상기 제1 색 신호 각각을 열단위로 출력하는 것을 특징으로 하는 고체 촬상 소자 구동 방법.
  16. 제 15항에 있어서, 상기 제1 색 신호, 상기 제2 색 신호, 및 상기 제3 색 신호는,
    베이어 패턴을 구성하는 것을 특징으로 하는 고체 촬상 소자 구동 방법.
  17. 삭제
  18. 제 11항에 있어서, 상기 평균화된 리셋신호 및 평균화된 영상신호 생성 단계는,
    상기 픽셀 어레이의 어느 하나의 열에서, 상기 리셋신호 및 상기 영상신호를 입력받아, 제1 스위치의 단락에 의하여 상기 평균화된 리셋신호, 및 상기 평균화된 영상신호를 생성하는 단계; 및
    상기 픽셀 어레이의 상기 어느 하나의 열과 이웃하는 동일 색 신호 열에서, 상기 리셋신호 및 상기 영상신호를 입력받아, 상기 제1 스위치의 단락에 의하여 상기 평균화된 리셋신호, 및 상기 평균화된 영상신호를 생성하는 단계를 포함하고,
    상기 제1 스위치는 상기 리셋신호들 또는 상기 영상신호들이 입력된 후 단락되고, 다음 행의 리셋신호들 또는 영상신호들이 입력되기 전에 개방되는 것을 특징으로 하는 고체 촬상 소자 구동 방법.
  19. 제 18항에 있어서, 상기 비교신호 생성 단계는,
    램프신호에 따라 상기 평균화된 리셋신호에 대한 상기 평균화된 영상신호의 차이 전압을 증가시키는 단계를 포함하고,
    상기 비교신호는 상기 증가된 전압이 기준 전압보다 큰 경우 및 작은 경우 각각에 서로 다른 논리 상태를 가지는 것을 특징으로 하는 고체 촬상 소자 구동 방법.
  20. 제 19항에 있어서, 상기 비교신호 생성 단계는,
    커패시터의 한쪽단으로 상기 비교신호를 받아 상기 커패시터의 다른 쪽 단으로 전달하는 단계; 및
    상기 커패시터를 통하여 전달되는 상기 비교신호를 안정화시켜 출력하는 단계를 더 구비하는 것을 특징으로 하는 고체 촬상 소자 구동 방법.
  21. 행들과 열들에 배열된 다수의 픽셀들로 구성되고,
    각 열의 픽셀들이,
    최소한 두 리셋 신호 전하를 저장하는 최소한 두 리셋 신호 저장 커패시터들 및 최소한 두 영상 신호 전하를 저장하는 최소한 두 영상 신호 저장 커패시터들에 스위치로 연결되며, 그리고
    상기 최소한 두 리셋 신호 저장 커패시터들은, 상기 최소한 두 리셋 신호 전하를 이용하여, 같은 열에 배열된 최소한 두 픽셀들에 대하여 평균화된 리셋 신호 를 생성하기 위해 스위치로 연결된 것을 특징으로 하는 고체 촬상 소자.
  22. 제 21항에 있어서, 상기 고체 촬상 소자는,
    상기 최소한 두 리셋 신호 전하를 이용하여 제1 평균화 동작을 수행하여 평균된 리셋 신호를 생성하는 평균화 회로를 더 구비하는 것을 특징으로 하는 고체 촬상 소자.
  23. 제 22항에 있어서, 상기 평균화 회로는,
    상기 최소한 두 영상 신호 전하를 이용하여 제2 평균화 동작을 수행하여 평균된 영상 신호를 생성하는 것을 특징으로 하는 고체 촬상 소자.
  24. 제 23항에 있어서, 상기 제1 및 제2 평균화 동작은, 아날로그 상태의 신호를 처리하는 아날로그 도메인에서 수행되는 것을 특징으로 하는 고체 촬상 소자.
  25. 제 23항에 있어서, 상기 고체 촬상 소자는,
    상기 평균된 영상 신호로부터 상기 평균된 리셋 신호를 감산하여 차분(differential) 전압을 생성하는 아날로그 감산 수단을 더 구비하는 것을 특징으로 하는 고체 촬상 소자.
  26. 제 25항에 있어서, 상기 고체 촬상 소자는,
    상기 아날로그 차분 전압을 디지털로 변환하는 동작을 수행하는 디지털 신호 출력회로를 더 구비하는 것을 특징으로 하는 고체 촬상 소자.
  27. 제 26항에 있어서, 상기 평균화 회로는,
    램프 신호에 의하여 바이어스되는 것을 특징으로 하는 고체 촬상 소자.
  28. 제 27항에 있어서, 상기 램프 신호는,
    상기 제1 및 제2 평균화 동작 동안 제1 전압 레벨이고, 상기 아날로그 차분 전압을 디지털로 변환하는 동작 동안 제2 전압 레벨이며, 상기 제1 전압 레벨은 상기 제2 전압 레벨과 다른 것을 특징으로 하는 고체 촬상 소자.
  29. 제 22항에 있어서, 상기 제1 평균화 동작은,
    같은 행에 배열된 픽셀들의 리셋 신호들을 평균화하는 제1 스텝 및 같은 열에 배열된 픽셀들의 리셋 신호들을 평균화하는 제2 스텝을 포함하는 것을 특징으로 하는 고체 촬상 소자.
  30. 제 29항에 있어서, 상기 평균화의 제1 스텝은,
    상기 평균화의 제2 스텝이 수행되기 전에 수행되는 것을 특징으로 하는 고체 촬상 소자.
  31. 제 22항에 있어서, 상기 평균화 회로는,
    상기 최소한 두 리셋 신호 전하를 저장하는 상기 최소한 두 커패시터들 사이에 놓인 스위치를 포함하는 것을 특징으로 하는 고체 촬상 소자.
  32. 제 23항에 있어서, 상기 평균화 회로는,
    상기 최소한 두 영상 신호 전하를 저장하는 상기 최소한 두 커패시터들 사이에 놓인 스위치를 포함하는 것을 특징으로 하는 고체 촬상 소자.
  33. 제 21항에 있어서, 상기 고체 촬상 소자는 CMOS 타입인 것을 특징으로 하는 고체 촬상 소자.
  34. APS 어레이에서 픽셀을 서브 샘플링하는 방법에 있어서,
    상기 APS 어레이에서 L2 픽셀들로부터 수신되는 L2 아날로그 픽셀 리셋 신호 전하를 제1 세트의 N2 커패시터들에 저장하는 단계; 및,
    상기 제1 세트의 N2 커패시터들에 저장된 L2 아날로그 픽셀 리셋 신호 전하 모두를 합성하는 제1 평균화 동작을 수행하는 단계를 포함하며,
    상기 L과 N은 1 이상의 정수인 것을 특징으로 하는 서브 샘플링 방법.
  35. 제 34항에 있어서, 상기 서브 샘플링 방법은,
    상기 APS 어레이에서 L2 픽셀들로부터 수신되는 L2 아날로그 픽셀 영상 신호 전하를 제2 세트의 N2 커패시터들에 저장하는 단계를 더 포함하는 것을 특징으로 하는 서브 샘플링 방법.
  36. 삭제
  37. 제 34항에 있어서, 상기 L2 아날로그 픽셀 리셋 신호 전하 모두를 합성하는 동작은,
    아날로그 상태의 신호를 처리하는 아날로그 도메인에서 수행되는 것을 특징으로 하는 서브 샘플링 방법.
  38. 삭제
  39. 제 34항에 있어서, 상기 제1 평균화 동작은,
    서로 병렬인 상기 제1 세트의 N2 커패시터들 중 최소한 두 커패시터들을 연결하는 단계를 포함하는 것을 특징으로 하는 서브 샘플링 방법.
  40. 제 34항에 있어서, 상기 서브 샘플링 방법은,
    제2 세트의 N2 커패시터들에 저장된 L2 아날로그 픽셀 영상 신호 전하로 제2 평균화 동작을 수행하는 단계를 더 포함하는 것을 특징으로 하는 서브 샘플링 방법.
  41. 제 40항에 있어서, 상기 제2 평균화 동작은,
    상기 L2 아날로그 픽셀 영상 신호 전하를 합성하는 단계; 및
    서로 병렬인 상기 제2 세트의 N2 커패시터들 중 최소한 두 커패시터들을 연결하는 단계를 포함하는 것을 특징으로 하는 서브 샘플링 방법.
  42. 제 41항에 있어서, 상기 서브 샘플링 방법은,
    아날로그 상태의 신호를 처리하는 아날로그 도메인에서 감산 동작을 더 포함하고,
    상기 감산 동작에서, 상기 제2 세트의 N2 커패시터들 중 최소한 한 커패시터와 상기 제1 세트의 N2 커패시터들 중 최소한 한 커패시터를 직렬 연결하여 차분 전압를 생성하는 것을 특징으로 하는 서브 샘플링 방법.
  43. 제 42항에 있어서, 상기 서브 샘플링 방법은,
    상기 감산 동작으로부터의 상기 차분 전압을 아날로그-디지털 변환하는 단계를 더 포함하는 것을 특징으로 하는 서브 샘플링 방법.
  44. 제 43항에 있어서, 상기 평균화 동작 및 상기 차분 전압을 아날로그-디지털 변환하는 동작은,
    하나의 램프 신호에 의하여 바이어스된 회로에 의하여 수행되는 것을 특징으로 하는 서브 샘플링 방법.
  45. 제 44항에 있어서, 상기 하나의 램프 신호는,
    상기 평균화 동작 동안 제1 전압 레벨이고, 상기 차분 전압을 아날로그-디지털 변환하는 동작 동안 제2 전압 레벨이며, 상기 제2 전압 레벨은 상기 제1 전압 레벨보다 높은 것을 특징으로 하는 서브 샘플링 방법.
  46. 제 41항에 있어서, 상기 L과 N은 같고, 상기 N은 2인 것을 특징으로 하는 서브 샘플링 방법.
  47. 제 46항에 있어서, 상기 4 픽셀들은 두 행 및 두 컬럼에 배열되고,
    상기 제1 평균화 동작은,
    상기 제1 행의 제1 픽셀쌍으로부터 두 리셋 신호 전하들에 대한 제1 동일-행 평균을 생성하는 단계;
    상기 제2 행의 제2 픽셀쌍으로부터 두 리셋 신호 전하들에 대한 제2 동일-행 평균을 생성하는 단계; 및
    상기 제1 동일-행 평균 및 상기 제2 동일-행 평균을 평균하는 단계를 포함하는 것을 특징으로 하는 서브 샘플링 방법.
  48. 다수의 행들과 다수의 컬럼들에 배열된 픽셀 어레이로 구성되고,
    각 컬럼 픽셀들의 각 픽셀이 평균화부에 연결되는 동작이 이루어지며,
    각 평균화부는,
    제1 픽셀 및 제2 픽셀로부터의 아날로그 리셋 신호를 저장하는 제1 및 제2 저장 커패시터;
    상기 제1 픽셀 및 상기 제2 픽셀로부터의 아날로그 영상 신호를 저장하는 제3 및 제4 저장 커패시터를 구비하며,
    상기 제1 및 제2 저장 커패시터는, 상기 아날로그 리셋 신호를 이용하여, 같은 열에 배열된 상기 제1 픽셀 및 제2 픽셀에 대한 평균화된 아날로그 리셋 신호를 생성하기 위해서 서로 간에 스위치로 연결된 것을 특징으로 하는 고체 촬상 소자.
  49. 제 48항에 있어서, 상기 제1 픽셀 및 상기 제2 픽셀로부터의 상기 아날로그 리셋 신호는 전하로서 저장되는 것을 특징으로 하는 고체 촬상 소자.
  50. 제48항에 있어서, 상기 고체 촬상 소자는,
    최소한 두 평균화부들에 저장된 아날로그 리셋 신호를 평균화하는 것을 포함하는 제1 평균화 동작을 수행하는 제1 평균화 스위치를 포함하는 것을 특징으로 하는 고체 촬상 소자.
  51. 제 50항에 있어서, 상기 제1 평균화 스위치는,
    최소한 두 평균화부들에 저장된 아날로그 영상 신호를 평균화하는 것을 포함하는 제2 평균화 동작을 수행하는 것을 특징으로 하는 고체 촬상 소자.
  52. 제 51항에 있어서, 상기 제1 및 제2 평균화 동작은,
    아날로그 상태의 신호를 처리하는 아날로그 도메인에서 수행되는 것을 특징으로 하는 고체 촬상 소자.
  53. 제 48항에 있어서, 상기 각 평균화부는,
    N번째 픽셀로부터의 아날로그 영상 신호를 저장하는 N번째 저장 커패시터를 더 포함하는 것을 특징으로 하는 고체 촬상 소자.
  54. 제 48항에 있어서, 상기 각 평균화부는,
    N번째 픽셀로부터의 아날로그 리셋 신호를 저장하는 2N번째 저장 커패시터를 더 포함하는 것을 특징으로 하는 고체 촬상 소자.
  55. 제 48항에 있어서, 상기 고체 촬상 소자는,
    상기 평균화부들로부터의 다수의 출력들을 아날로그-디지털 변환하는 각 컬럼을 위한 디지털 신호 출력부를 더 포함하는 것을 특징으로 하는 고체 촬상 소자.
  56. 제 55항에 있어서, 상기 각각의 디지털 신호 출력부는,
    상기 평균화부들로부터의 다수의 출력들을 병렬로 아날로그-디지털 변환하는 것을 특징으로 하는 고체 촬상 소자.
  57. 제 55항에 있어서, 상기 평균화부들은,
    램프 신호에 의하여 바이어스되는 것을 특징으로 하는 고체 촬상 소자.
  58. 제 57항에 있어서, 상기 램프 신호는,
    상기 평균화 동작 동안 제1 전압 레벨이고 상기 아날로그-디지털 변환 동안 제2 전압 레벨이며, 상기 제1 전압 레벨은 상기 제2 전압 레벨과 다른 것을 특징으로 하는 고체 촬상 소자.
  59. 제51항에 있어서, 상기 제1 평균화 동작은,
    같은 행에 배열된 픽셀들에 대한 아날로그 리셋 신호를 평균화하는 것을 포함하는 것을 특징으로 하는 고체 촬상 소자.
  60. 제 52항에 있어서, 상기 제2 평균화 동작은,
    같은 행에 배열된 픽셀들에 대한 아날로그 영상 신호를 평균화하는 것을 포함하는 것을 특징으로 하는 고체 촬상 소자.
  61. 제48항에 있어서, 각 평균화부는
    같은 컬럼의 픽셀들에 대한 아날로그 리셋 신호를 평균화하는 제1 및 제2 저장 커패시터 사이에 놓인 리셋-평균화 스위치를 더 포함하는 것을 특징으로 하는 고체 촬상 소자.
  62. 제 48항에 있어서, 상기 각 평균화부는,
    같은 컬럼의 픽셀들에 대한 아날로그 영상 신호를 평균화하는 제3 및 제4 저장 커패시터 사이에 놓인 영상 신호-평균화 스위치를 더 포함하는 것을 특징으로 하는 고체 촬상 소자.
  63. 제 48항에 있어서, 상기 고체 촬상 소자는,
    CMOS 타입인 것을 특징으로 하는 고체 촬상 소자.
  64. 제 55항에 있어서, 상기 고체 촬상 소자는,
    상기 디지털 신호 출력을 처리하는 디지털 영상 신호 처리기를 더 포함하는 것을 특징으로 하는 고체 촬상 소자.
  65. 각 픽셀이 리셋 전압과 영상 신호 전압을 출력하는, 다수의 행들과 다수의 컬럼들에 배열된 픽셀들을 가지는 어레이에서,
    제1 세트의 저장 커패시터들에서 다수의 픽셀들로부터 출력되는 다수의 리셋 전압들을 저장하는 단계;
    제2 세트의 저장 커패시터들에서 다수의 픽셀들로부터 출력되는 다수의 영상 신호 전압들을 저장하는 단계;
    상기 제1 세트의 저장 커패시터들에 저장된 상기 다수의 리셋 전압들을 합성하는 단계; 및
    상기 제2 세트의 저장 커패시터들에 저장된 상기 다수의 영상 신호 전압들을 합성하는 단계를 포함하는 것을 특징으로 하는 서브 샘플링 방법.
  66. 제 65항에 있어서, 상기 서브 샘플링 방법은,
    상기 제1 세트의 저장 커패시터들 중의 최소한 하나의 저장 커패시터와 상기 제2 세트의 저장 커패시터들 중의 최소한 하나의 저장 커패시터를 직렬로 연결하는 단계를 더 포함하는 것을 특징으로 하는 서브 샘플링 방법.
  67. 제 65항에 있어서, 상기 서브 샘플링 방법은,
    상기 제1 및 제2 세트의 저장 커패시터들 중 직렬 연결된 저장 커패시터들을 가로지르는 전압을 검출하는 단계를 더 포함하는 것을 특징으로 하는 서브 샘플링 방법.
  68. 제 65항에 있어서, 상기 서브 샘플링 방법은,
    상기 제1 및 제2 세트의 저장 커패시터들 중 직렬 연결된 저장 커패시터들을 가로지르는 전압을 디지털로 양자화하는 단계를 더 포함하는 것을 특징으로 하는 서브 샘플링 방법.
  69. 각 픽셀이 리셋 전압과 영상 신호 전압을 출력하는, N 행들과 N 컬럼들에 배열된 N2 픽셀들을 가지는 APS 어레이에서,
    제1 커패시터에서 제1 픽셀의 리셋 신호 전압을 제1 전하로서 저장하는 단계;
    제2 커패시터에서 제2 픽셀의 리셋 신호 전압을 제2 전하로서 저장하는 단계; 및
    상기 제1 및 제2 전하를 평균된 리셋 신호 전하로 합성하는 단계를 포함하는 것을 특징으로 하는 서브 샘플링 방법.
KR1020040017675A 2004-03-16 2004-03-16 서브 샘플링된 아날로그 신호를 평균화하여 디지털 변환한영상신호를 출력하는 고체 촬상 소자 및 그 구동 방법 KR100994993B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020040017675A KR100994993B1 (ko) 2004-03-16 2004-03-16 서브 샘플링된 아날로그 신호를 평균화하여 디지털 변환한영상신호를 출력하는 고체 촬상 소자 및 그 구동 방법
US11/068,205 US7554584B2 (en) 2004-03-16 2005-02-28 Method and circuit for performing correlated double sub-sampling (CDSS) of pixels in an active pixel sensor (APS) array
TW094107090A TWI256840B (en) 2004-03-16 2005-03-09 Method and circuit for performing correlated double sub-sampling (CDSS) of pixels in an active pixel sensor (APS) array
FR0502545A FR2867936B1 (fr) 2004-03-16 2005-03-15 Procede et capteur d'image pour effectuer un double sous-echantillonnage correle(cdss) de pixels dans une matrice de capteurs a pixels actifs (aps)
JP2005073341A JP4764036B2 (ja) 2004-03-16 2005-03-15 アクティブピクセルセンサアレイで、ピクセルの相関性二重サブサンプリングを行う方法及び回路
CN200510074158A CN100594709C (zh) 2004-03-16 2005-03-16 对传感器阵列中的像素执行相关双重子采样的方法和电路
DE102005012509A DE102005012509A1 (de) 2004-03-16 2005-03-16 Bildsensor und Pixelabtastverfahren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040017675A KR100994993B1 (ko) 2004-03-16 2004-03-16 서브 샘플링된 아날로그 신호를 평균화하여 디지털 변환한영상신호를 출력하는 고체 촬상 소자 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20050092579A KR20050092579A (ko) 2005-09-22
KR100994993B1 true KR100994993B1 (ko) 2010-11-18

Family

ID=34985800

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040017675A KR100994993B1 (ko) 2004-03-16 2004-03-16 서브 샘플링된 아날로그 신호를 평균화하여 디지털 변환한영상신호를 출력하는 고체 촬상 소자 및 그 구동 방법

Country Status (2)

Country Link
US (1) US7554584B2 (ko)
KR (1) KR100994993B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101324088B1 (ko) * 2011-10-04 2013-10-31 주식회사 동부하이텍 이미지센서 및 이미지센서의 행간 평균화 방법
KR101580178B1 (ko) * 2014-07-30 2015-12-24 주식회사 동부하이텍 이미지 센서
KR101585978B1 (ko) * 2014-07-29 2016-01-15 주식회사 동부하이텍 이미지 센서
US11929003B2 (en) 2021-09-16 2024-03-12 Samsung Display Co., Ltd. Display device

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100866950B1 (ko) * 2004-02-03 2008-11-05 삼성전자주식회사 Ｓ/ｎ비 향상을 위한 ｃｄｓ회로 및 상기 ｃｄｓ회로를이용한 신호변환방법
KR100871687B1 (ko) * 2004-02-11 2008-12-05 삼성전자주식회사 서브 샘플링 모드에서 디스플레이 품질을 개선한 고체촬상 소자 및 그 구동 방법
JP2006014316A (ja) * 2004-06-22 2006-01-12 Samsung Electronics Co Ltd サブサンプリングされたアナログ信号を平均化する改善された固体撮像素子及びその駆動方法
US7609303B1 (en) * 2004-10-12 2009-10-27 Melexis Tessenderlo Nv Low noise active pixel image sensor using a modified reset value
US20060077273A1 (en) * 2004-10-12 2006-04-13 Hae-Seung Lee Low noise active pixel image sensor
US7282685B2 (en) * 2005-04-14 2007-10-16 Micron Technology, Inc. Multi-point correlated sampling for image sensors
JP4529834B2 (ja) * 2005-07-29 2010-08-25 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および撮像装置
US20070072705A1 (en) * 2005-09-26 2007-03-29 Shoich Ono System for pitching of baseball
US7932752B2 (en) * 2005-11-08 2011-04-26 Panasonic Corporation Correlated double sampling circuit and sample hold circuit
KR100765255B1 (ko) * 2005-12-30 2007-10-09 엠텍비젼 주식회사 이미지 서브 샘플링 방법 및 이를 이용한 이미지 센서
US7488926B2 (en) * 2006-01-06 2009-02-10 Microsoft Corporation Pixel array with shared pixel output lines
US7538304B2 (en) * 2006-03-30 2009-05-26 Aptina Imaging Corporation Reducing noise in an imager by sampling signals with a plurality of capacitances connected to an output line
US7688366B2 (en) * 2006-09-07 2010-03-30 Aptina Imaging Corporation Method and apparatus for suppressing noise in image sensor devices
KR100826513B1 (ko) 2006-09-08 2008-05-02 삼성전자주식회사 멀티플 샘플링을 이용한 ｃｄｓ 및 ａｄｃ 장치 및 방법
US7944020B1 (en) 2006-12-22 2011-05-17 Cypress Semiconductor Corporation Reverse MIM capacitor
US7990452B2 (en) * 2007-01-31 2011-08-02 Aptina Imaging Corporation Apparatus, methods and systems for amplifier
JP2008294913A (ja) * 2007-05-28 2008-12-04 Panasonic Corp 固体撮像装置およびその駆動方法
US20090040351A1 (en) * 2007-08-09 2009-02-12 Micron Technology, Inc. Method and apparatus for reducing noise in a pixel array
US20090103827A1 (en) * 2007-10-19 2009-04-23 John Ladd Methods, systems, and apparatuses that compensate for noise generated in an imager device
GB2454744A (en) * 2007-11-19 2009-05-20 Selex Sensors & Airborne Sys Imaging device and method
US8481907B2 (en) * 2008-01-18 2013-07-09 California Institute Of Technology Mapping electrical crosstalk in pixelated sensor arrays
US8305474B2 (en) * 2008-03-21 2012-11-06 STMicroelectronics (R&D) Ltd. Analog-to-digital conversion in image sensors
EP2104234B1 (en) 2008-03-21 2011-08-31 STMicroelectronics Limited Analog-to-digital conversion in image sensors
KR101496712B1 (ko) 2008-06-11 2015-02-27 삼성전자주식회사 아날로그-디지털 변환 장치와 이를 포함하는 이미지 촬상 장치
US7889256B2 (en) * 2008-06-11 2011-02-15 Aptina Imaging Corporation Method and apparatus for reducing temporal row-wise noise in imagers
JP5288965B2 (ja) * 2008-09-22 2013-09-11 キヤノン株式会社 固体撮像装置及びその駆動方法
US20100252717A1 (en) * 2008-09-29 2010-10-07 Benoit Dupont Active-pixel sensor
US8575534B2 (en) * 2009-03-25 2013-11-05 The Board Of Trustees Of The Leland Stanford Junior University Cross-strip charge multiplexing readout for differential detector arrays with capacitive row and column charge splitters
JP4854769B2 (ja) * 2009-06-30 2012-01-18 キヤノン株式会社 撮像装置、撮像システム及びそれらの制御方法
KR101241501B1 (ko) * 2011-07-12 2013-03-11 엘지이노텍 주식회사 컨버터 회로 및 그 구동 방법
KR101180387B1 (ko) * 2011-11-21 2012-09-10 동국대학교 산학협력단 엣지 추출을 위한 이미지 센서 및 이를 이용한 엣지 이미지 생성 방법.
US10419700B2 (en) 2011-12-27 2019-09-17 Nikon Corporation Imaging device and imaging apparatus
CN103636192B (zh) * 2012-04-09 2017-05-31 奥林巴斯株式会社 固体摄像装置
US8830361B2 (en) * 2012-04-12 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of reducing column fixed pattern noise
JP6305169B2 (ja) * 2014-04-07 2018-04-04 キヤノン株式会社 固体撮像素子、撮像装置及びその制御方法、プログラム、記憶媒体
FR3023653B1 (fr) * 2014-07-09 2017-11-24 Commissariat Energie Atomique Capteur d'images cmos a echantillonnage multiple correle
US9380234B1 (en) 2015-05-01 2016-06-28 Omnivision Technologies, Inc. Reduced random telegraph signal noise CMOS image sensor and associated method
KR102546182B1 (ko) * 2016-03-16 2023-06-22 에스케이하이닉스 주식회사 이미지 센싱 장치
KR102470223B1 (ko) * 2016-04-27 2022-11-23 주식회사 디비하이텍 이미지 센서 및 이미지 센서의 센싱 방법
JP7029890B2 (ja) * 2017-03-02 2022-03-04 ソニーセミコンダクタソリューションズ株式会社 撮像素子、撮像素子の制御方法、及び、電子機器
US10270992B1 (en) * 2017-11-30 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Sampling device and method for reducing noise
EP3985555B1 (en) * 2020-08-21 2023-10-11 Shenzhen Goodix Technology Co., Ltd. Image sensor, fingerprint detection apparatus, and electronic device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002330349A (ja) * 2001-04-26 2002-11-15 Fujitsu Ltd Ｘｙアドレス型固体撮像装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5272481A (en) * 1991-07-02 1993-12-21 David Sarnoff Research Center, Inc. Successive approximation analog to digital converter employing plural feedback digital to analog converters
JP3146716B2 (ja) * 1993-02-10 2001-03-19 富士電機株式会社 光電変換回路
GB2289983B (en) * 1994-06-01 1996-10-16 Simage Oy Imaging devices,systems and methods
US5892540A (en) * 1996-06-13 1999-04-06 Rockwell International Corporation Low noise amplifier for passive pixel CMOS imager
GB9619088D0 (en) * 1996-09-12 1996-10-23 Vlsi Vision Ltd Ofset cancellation in array image sensors
US6885396B1 (en) * 1998-03-09 2005-04-26 Micron Technology, Inc. Readout circuit with gain and analog-to-digital a conversion for image sensor
US6476864B1 (en) * 1998-05-11 2002-11-05 Agilent Technologies, Inc. Pixel sensor column amplifier architecture
WO2000062526A1 (fr) * 1999-04-13 2000-10-19 Hamamatsu Photonics K.K. Dispositif imageur
US6753912B1 (en) * 1999-08-31 2004-06-22 Taiwan Advanced Sensors Corporation Self compensating correlated double sampling circuit
US6424375B1 (en) * 1999-09-21 2002-07-23 Pixel Devices, International Low noise active reset readout for image sensors
US6839452B1 (en) * 1999-11-23 2005-01-04 California Institute Of Technology Dynamically re-configurable CMOS imagers for an active vision system
US7268815B1 (en) * 2000-10-06 2007-09-11 Cypress Semiconductor Corporation (Belgium) Bvba Differential readout of a pixel array with elimination of pixel- and column-wise fixed pattern noise
US6895256B2 (en) * 2000-12-07 2005-05-17 Nokia Mobile Phones Ltd. Optimized camera sensor architecture for a mobile telephone
US6501411B2 (en) * 2001-05-03 2002-12-31 Texas Instruments Incorporated System and method for optimizing power in pipelined data converters
US6914227B2 (en) 2001-06-25 2005-07-05 Canon Kabushiki Kaisha Image sensing apparatus capable of outputting image by converting resolution by adding and reading out a plurality of pixels, its control method, and image sensing system
US20040246354A1 (en) 2003-06-04 2004-12-09 Hongli Yang CMOS image sensor having high speed sub sampling
JP4297416B2 (ja) * 2003-06-10 2009-07-15 シャープ株式会社 固体撮像素子、その駆動方法およびカメラ
US7154075B2 (en) * 2003-11-13 2006-12-26 Micron Technology, Inc. Method and apparatus for pixel signal binning and interpolation in column circuits of a sensor circuit
KR100716736B1 (ko) * 2005-05-18 2007-05-14 삼성전자주식회사 서브 샘플링 모드에서 고 프레임 레이트를 지원하는 칼럼아날로그-디지털 변환 장치 및 그 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002330349A (ja) * 2001-04-26 2002-11-15 Fujitsu Ltd Ｘｙアドレス型固体撮像装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101324088B1 (ko) * 2011-10-04 2013-10-31 주식회사 동부하이텍 이미지센서 및 이미지센서의 행간 평균화 방법
US9006631B2 (en) 2011-10-04 2015-04-14 Dongbu Hitek Co., Ltd. Image sensor and row averaging method for image sensor
KR101585978B1 (ko) * 2014-07-29 2016-01-15 주식회사 동부하이텍 이미지 센서
US9456160B2 (en) 2014-07-29 2016-09-27 Dongbu Hitek Co., Ltd. Image sensor
KR101580178B1 (ko) * 2014-07-30 2015-12-24 주식회사 동부하이텍 이미지 센서
US9667891B2 (en) 2014-07-30 2017-05-30 Dongbu Hitek Co., Ltd. Image sensor
US11929003B2 (en) 2021-09-16 2024-03-12 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
US7554584B2 (en) 2009-06-30
KR20050092579A (ko) 2005-09-22
US20050206752A1 (en) 2005-09-22

Similar Documents

Publication Publication Date Title
KR100994993B1 (ko) 서브 샘플링된 아날로그 신호를 평균화하여 디지털 변환한영상신호를 출력하는 고체 촬상 소자 및 그 구동 방법
KR100855957B1 (ko) 화면 주변부의 밝기를 보상하는 고체 촬상 소자 및 그구동 방법
KR101574798B1 (ko) 고체 촬상 장치, 및 고체 촬상 장치의 구동 방법
US7456886B2 (en) Image pickup apparatus
JP5442556B2 (ja) センサ回路の列回路における画素信号のビニングおよび補間
US20150189249A1 (en) Solid state imaging apparatus and imaging system using the same
KR100674963B1 (ko) 컬럼간 아날로그 신호 합을 이용하여 서브 샘플링을 지원하는 고체 촬상 소자 및 방법
US7508429B2 (en) Solid-state image-sensing device for averaging sub-sampled analog signals and method of driving the same
US8355068B2 (en) Solid-state image sensing device, analog-digital conversion method of solid-state image sensing device, and electronic apparatus
US9148590B2 (en) Imaging apparatus with reference signals having different rate of change first and second pixels having same color
US20150271427A1 (en) Physical information acquisition method, a physical information acquisition apparatus, and a semiconductor device
US20130194468A1 (en) Solid-state imaging apparatus
KR100674957B1 (ko) 임의의 서브-샘플링 레이트로 아날로그 신호를 평균화하여서브-샘플링하는 고체 촬상 소자 및 그 구동 방법
US8508641B2 (en) Solid-state image sensor and imaging apparatus
KR100660869B1 (ko) 향상된 프레임 레이트 및 화질의 서브 샘플링을 위한이미지 센서 및 방법
JP2005229603A (ja) サブサンプリングモードでディスプレイ品質を改善した固体撮像素子及びその駆動方法
KR100640603B1 (ko) 서브 샘플링된 아날로그 신호를 평균화하는 개선된 고체촬상 소자 및 그 구동 방법
JP2012065309A (ja) 撮像装置
JP2006148509A (ja) 物理情報取得方法および物理情報取得装置並びに物理量分布検知の半導体装置
JP2017220949A (ja) 撮像装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141031

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181031

Year of fee payment: 9