JP3146716B2 - 光電変換回路 - Google Patents
光電変換回路Info
- Publication number
- JP3146716B2 JP3146716B2 JP02156493A JP2156493A JP3146716B2 JP 3146716 B2 JP3146716 B2 JP 3146716B2 JP 02156493 A JP02156493 A JP 02156493A JP 2156493 A JP2156493 A JP 2156493A JP 3146716 B2 JP3146716 B2 JP 3146716B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- integration circuit
- integration
- capacitance
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 25
- 230000010354 integration Effects 0.000 claims description 95
- 239000003990 capacitor Substances 0.000 description 26
- 230000035945 sensitivity Effects 0.000 description 19
- 230000003071 parasitic effect Effects 0.000 description 7
- 230000003321 amplification Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 101150079361 fet5 gene Proteins 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
- H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
- H03F3/087—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with IC amplifier blocks
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J1/00—Photometry, e.g. photographic exposure meter
- G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
- G01J1/44—Electric circuits
- G01J1/46—Electric circuits using a capacitor
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、光電変換素子と演算増
幅回路（以下オペアンプと称する）を用いた積分回路を
備えた光電変換回路に関するものである。
幅回路（以下オペアンプと称する）を用いた積分回路を
備えた光電変換回路に関するものである。
【０００２】
【従来の技術】従来のフォトダイオードなどの光電変換
素子を用いた光電変換回路は、図３（ａ）に示すよう
に、フォトダイオード１，読出スイッチ２，リセットス
イッチ３及び負荷容量４で構成されてなるものや、図３
（ｂ）のようにフォトダイオード１からの出力をソース
ホロアＦＥＴで増幅するものがある。ここで５はソース
ホロアＦＥＴ、Ｃ1 はソースホロアＦＥＴの寄生容量で
ある。
素子を用いた光電変換回路は、図３（ａ）に示すよう
に、フォトダイオード１，読出スイッチ２，リセットス
イッチ３及び負荷容量４で構成されてなるものや、図３
（ｂ）のようにフォトダイオード１からの出力をソース
ホロアＦＥＴで増幅するものがある。ここで５はソース
ホロアＦＥＴ、Ｃ1 はソースホロアＦＥＴの寄生容量で
ある。
【０００３】同図（ａ）の回路によれば、フォトダイオ
ード１によって生成された光電流がこの場合一定時間Ｔ
の間負荷容量４によって電荷が蓄積されたのち、外部に
出力される電圧ΔＶは、
ード１によって生成された光電流がこの場合一定時間Ｔ
の間負荷容量４によって電荷が蓄積されたのち、外部に
出力される電圧ΔＶは、
【０００４】
【数１】
【０００５】となる。ここでＣPDはフォトダイオード１
の接合容量、ＣL は負荷容量４の容量値、ｉはフォトダ
イオード１によって発生される光電流をそれぞれ示す。
の接合容量、ＣL は負荷容量４の容量値、ｉはフォトダ
イオード１によって発生される光電流をそれぞれ示す。
【０００６】また、同様にして、同図（ｂ）の回路によ
れば、この場合に出力される電圧ΔＶは、
れば、この場合に出力される電圧ΔＶは、
【０００７】
【数２】
【０００８】となる。
【０００９】上記した図３（ａ），（ｂ）の回路におい
て、感度を向上させるためにフォトダイオード１の接合
容量ＣPDやソースホロアＦＥＴ５の寄生容量Ｃ1 を低減
させることが考えられる。しかし、フォトダイオード１
の接合容量ＣPDはフォトダイオード１の面積に比例する
ため、これを縮小すると光電流ｉが低下してしまうの
で、これを低減させることは難しい。
て、感度を向上させるためにフォトダイオード１の接合
容量ＣPDやソースホロアＦＥＴ５の寄生容量Ｃ1 を低減
させることが考えられる。しかし、フォトダイオード１
の接合容量ＣPDはフォトダイオード１の面積に比例する
ため、これを縮小すると光電流ｉが低下してしまうの
で、これを低減させることは難しい。
【００１０】また、Ｃ1 もソースフォロアＦＥＴの精度
を一定レベル以上に保つために、極端には小さくできな
い。
を一定レベル以上に保つために、極端には小さくできな
い。
【００１１】このため、さらに感度を向上させる回路と
して、図３（ｃ）のように、オペアンプを用いた光電変
換回路が提案されている。
して、図３（ｃ）のように、オペアンプを用いた光電変
換回路が提案されている。
【００１２】図３（ｃ）において、６はオペアンプ、７
は積分容量、８はリセットスイッチである。
は積分容量、８はリセットスイッチである。
【００１３】当該回路によれば、フォトダイオード１に
よって生成された光電流が、オペアンプ６と積分容量７
によって構成される積分回路に入力され、この積分容量
７に蓄積され、増幅されて出力電圧ΔＶとして出力され
る。
よって生成された光電流が、オペアンプ６と積分容量７
によって構成される積分回路に入力され、この積分容量
７に蓄積され、増幅されて出力電圧ΔＶとして出力され
る。
【００１４】このとき、フォトダイオードの出力部、す
なわちオペアンプの反転入力部は積分時間中常にＶref
に保たれているため、フォトダイオードで発生した光電
流ｉはフォトダイオードの接合容量ＣPDや、寄生容量Ｃ
1 に蓄積されることなく、全て積分容量７にのみ蓄積さ
れる。このため当該回路における出力ΔＶは、
なわちオペアンプの反転入力部は積分時間中常にＶref
に保たれているため、フォトダイオードで発生した光電
流ｉはフォトダイオードの接合容量ＣPDや、寄生容量Ｃ
1 に蓄積されることなく、全て積分容量７にのみ蓄積さ
れる。このため当該回路における出力ΔＶは、
【００１５】
【数３】
【００１６】となる。ここでＣ2 は積分容量７の容量値
である。Ｃ2 はＣPDやＣ1 のような他の特性との関連が
なく、独立しているので適当に変化させることができ、
これを低減させることで出力ΔＶが大きくなるので、感
度の向上が実現できる。
である。Ｃ2 はＣPDやＣ1 のような他の特性との関連が
なく、独立しているので適当に変化させることができ、
これを低減させることで出力ΔＶが大きくなるので、感
度の向上が実現できる。
【００１７】
【発明が解決しようとする課題】しかしながら、上記回
路では以下の問題点がある。
路では以下の問題点がある。
【００１８】即ち、感度向上のため容量Ｃ2 を低減した
場合、リセットスイッチ８をＯＦＦ（非導通）した時に
発生するスイッチングノイズの影響が大きくなるといっ
た問題が生じる。つまり、リセットスイッチ８は通常Ｍ
ＯＳＦＥＴにより形成されるが、ＭＯＳＦＥＴには図４
に示すように、ゲート−ドレイン間、及びゲート−ソー
ス間にそれぞれカップリング容量ＣGD，ＣGSが存在し、
これらの容量を介してゲートの電位変化がソース及びド
レインに影響を与えるので、スイッチ切替えの際に、図
３（ｃ）のオペアンプ６の入力側に、スイッチングノイ
ズが入力される。
場合、リセットスイッチ８をＯＦＦ（非導通）した時に
発生するスイッチングノイズの影響が大きくなるといっ
た問題が生じる。つまり、リセットスイッチ８は通常Ｍ
ＯＳＦＥＴにより形成されるが、ＭＯＳＦＥＴには図４
に示すように、ゲート−ドレイン間、及びゲート−ソー
ス間にそれぞれカップリング容量ＣGD，ＣGSが存在し、
これらの容量を介してゲートの電位変化がソース及びド
レインに影響を与えるので、スイッチ切替えの際に、図
３（ｃ）のオペアンプ６の入力側に、スイッチングノイ
ズが入力される。
【００１９】このスイッチングノイズはオペアンプによ
り増幅され、その増幅率はほぼ積分容量７の容量値Ｃ2
の逆数に比例するので、容量値Ｃ2 を低減すればするほ
どこのノイズの影響は大きくなる。
り増幅され、その増幅率はほぼ積分容量７の容量値Ｃ2
の逆数に比例するので、容量値Ｃ2 を低減すればするほ
どこのノイズの影響は大きくなる。
【００２０】また、容量値Ｃ2 を低減した場合、製造誤
差の影響が大きくなってくる。すなわち、微小な容量値
Ｃ2 を製造するためには微細なパターンを形成する必要
があるが、そのパターンが微細になればなるほど、その
誤差は大きくなる。
差の影響が大きくなってくる。すなわち、微小な容量値
Ｃ2 を製造するためには微細なパターンを形成する必要
があるが、そのパターンが微細になればなるほど、その
誤差は大きくなる。
【００２１】よって、当該回路によって複数のセンサを
有する回路を構成したときに、各々の容量値Ｃ2 がばら
つくので、各センサの感度にばらつきが生じてしまうと
いった問題が生じる。
有する回路を構成したときに、各々の容量値Ｃ2 がばら
つくので、各センサの感度にばらつきが生じてしまうと
いった問題が生じる。
【００２２】以上説明したように、従来のオペアンプに
よる光電変換回路においては、感度を向上させるために
積分容量を低減する必要があるが、それを低減すること
で出力ノイズや感度のばらつきが大きくなるため、感度
向上に限界があるという問題があった。
よる光電変換回路においては、感度を向上させるために
積分容量を低減する必要があるが、それを低減すること
で出力ノイズや感度のばらつきが大きくなるため、感度
向上に限界があるという問題があった。
【００２３】そこで、本発明は、上記問題点を解決する
ものであり、その課題は、積分容量を低減することな
く、出力ノイズや感度のばらつきを低減しつつ、感度向
上が可能になる光電変換回路を提供することにある。
ものであり、その課題は、積分容量を低減することな
く、出力ノイズや感度のばらつきを低減しつつ、感度向
上が可能になる光電変換回路を提供することにある。
【００２４】
【課題を解決するための手段】上記問題点を解決するた
めに、本発明が講じた手段は、光量に応じて光電流を生
成する光電変換素子と、光電流を積分して電圧に変換す
る第１の積分回路と、電圧を増幅する第２の積分回路と
を具備し、第１の積分回路及び第２の積分回路は、演算
増幅器，積分容量及びスイッチとからなり、光電変換素
子が第１の積分回路に接続され、第１の積分回路が第２
の積分回路と接続容量成分を介して接続され、第１の積
分回路のスイッチと第２の積分回路のスイッチのスイッ
チングは、第１の積分回路のスイッチのＯＦＦ動作に遅
延して第２の積分回路のスイッチをＯＦＦ動作するタイ
ミングであることを特徴とする。
めに、本発明が講じた手段は、光量に応じて光電流を生
成する光電変換素子と、光電流を積分して電圧に変換す
る第１の積分回路と、電圧を増幅する第２の積分回路と
を具備し、第１の積分回路及び第２の積分回路は、演算
増幅器，積分容量及びスイッチとからなり、光電変換素
子が第１の積分回路に接続され、第１の積分回路が第２
の積分回路と接続容量成分を介して接続され、第１の積
分回路のスイッチと第２の積分回路のスイッチのスイッ
チングは、第１の積分回路のスイッチのＯＦＦ動作に遅
延して第２の積分回路のスイッチをＯＦＦ動作するタイ
ミングであることを特徴とする。
【００２５】
【００２６】
【作用】まず、光電変換素子と第１の積分回路と第２の
積分回路とを具備し、光電変換素子と第１の積分回路と
が接続され、第１の積分回路と第２の積分回路とが接続
容量成分を介して接続されている。
積分回路とを具備し、光電変換素子と第１の積分回路と
が接続され、第１の積分回路と第２の積分回路とが接続
容量成分を介して接続されている。
【００２７】例えば、光電変換素子によって光量に応じ
た光電流が生成され、第１の積分回路によって光電流が
電圧に変換され、接続容量成分を介して該電圧が第２の
積分回路によって増幅されて外部に出力される。
た光電流が生成され、第１の積分回路によって光電流が
電圧に変換され、接続容量成分を介して該電圧が第２の
積分回路によって増幅されて外部に出力される。
【００２８】このため、第１の積分回路から出力される
電圧は第２の積分回路によって増幅され、その増幅率は
第１の積分回路と第２の積分回路との間に設けられた接
続容量成分と第２の積分回路の積分容量との容量比に依
存するので、従来のように積分回路の容量成分を低減さ
せることなく当該回路の出力電圧を上げることができ
る。
電圧は第２の積分回路によって増幅され、その増幅率は
第１の積分回路と第２の積分回路との間に設けられた接
続容量成分と第２の積分回路の積分容量との容量比に依
存するので、従来のように積分回路の容量成分を低減さ
せることなく当該回路の出力電圧を上げることができ
る。
【００２９】これにより、積分容量を低減することによ
って生じるスイッチングノイズが生じず、また、当該回
路を複数用いた場合の各回路の感度のバラツキを抑止し
つつ、当該回路の感度を向上させることが可能になる。
って生じるスイッチングノイズが生じず、また、当該回
路を複数用いた場合の各回路の感度のバラツキを抑止し
つつ、当該回路の感度を向上させることが可能になる。
【００３０】特に、本発明においては、第１の積分回路
及び第２の積分回路は、演算増幅器，積分容量及びスイ
ッチとからなり、第１の積分回路のスイッチのＯＦＦ動
作に遅延して、第２の積分回路のスイッチをＯＦＦ動作
している。
及び第２の積分回路は、演算増幅器，積分容量及びスイ
ッチとからなり、第１の積分回路のスイッチのＯＦＦ動
作に遅延して、第２の積分回路のスイッチをＯＦＦ動作
している。
【００３１】このため、第１の積分回路のスイッチをＯ
ＦＦにしたときに生じるスイッチングノイズの影響が納
まったのちに、第２の積分回路のスイッチをＯＦＦにす
ることで、第１の積分回路によって生じるスイッチング
ノイズの影響が出力されることを抑止することが可能に
なる。
ＦＦにしたときに生じるスイッチングノイズの影響が納
まったのちに、第２の積分回路のスイッチをＯＦＦにす
ることで、第１の積分回路によって生じるスイッチング
ノイズの影響が出力されることを抑止することが可能に
なる。
【００３２】
【実施例】図１に本発明による光電変換回路の回路図の
一例を示す。
一例を示す。
【００３３】図１において、１は光を検知して光電流を
生成するフォトダイオード、６は第１のオペアンプ、７
は第１の積分容量、８はそれがＯＮされることによって
第１の積分容量７の電荷をリセットする第１のリセット
スイッチ、９は第１のオペアンプ６と第２のオペアンプ
１０との間に設けられた容量、１０は第２のオペアン
プ、１１は第２の積分容量、１２はそれがＯＮされるこ
とによって第２の積分容量１１の電荷をリセットする第
２のリセットスイッチである。
生成するフォトダイオード、６は第１のオペアンプ、７
は第１の積分容量、８はそれがＯＮされることによって
第１の積分容量７の電荷をリセットする第１のリセット
スイッチ、９は第１のオペアンプ６と第２のオペアンプ
１０との間に設けられた容量、１０は第２のオペアン
プ、１１は第２の積分容量、１２はそれがＯＮされるこ
とによって第２の積分容量１１の電荷をリセットする第
２のリセットスイッチである。
【００３４】またＣ1 はフォトダイオード１から第１の
オペアンプ６までのラインの寄生容量であり、Ｃ3 は第
１のオペアンプ６の出力部から容量９までのラインの寄
生容量である。更にＣPDはフォトダイオード１の接合容
量であり、Ｖ1 は第１のオペアンプ６の出力電位であ
り、Ｖ2 は第２のオペアンプ１０の出力電位である。
オペアンプ６までのラインの寄生容量であり、Ｃ3 は第
１のオペアンプ６の出力部から容量９までのラインの寄
生容量である。更にＣPDはフォトダイオード１の接合容
量であり、Ｖ1 は第１のオペアンプ６の出力電位であ
り、Ｖ2 は第２のオペアンプ１０の出力電位である。
【００３５】さらに、Ｓ１は、第１のオペアンプ６，第
１の積分容量７及び第１のリセットスイッチ８によって
構成された第１の積分回路であり、Ｓ２は、第２のオペ
アンプ１０，第２の積分容量１１及び第２のリセットス
イッチ１２によって構成された第２の積分回路である。
１の積分容量７及び第１のリセットスイッチ８によって
構成された第１の積分回路であり、Ｓ２は、第２のオペ
アンプ１０，第２の積分容量１１及び第２のリセットス
イッチ１２によって構成された第２の積分回路である。
【００３６】以下で当該回路の動作を図２を参照しなが
ら説明する。図２は本発明の実施例に係る光電変換回路
の動作を表すタイミングチャートである。
ら説明する。図２は本発明の実施例に係る光電変換回路
の動作を表すタイミングチャートである。
【００３７】まず図２（ａ）に示すように、リセットス
イッチ８，１２を同時にＯＮ（導通）状態にする。する
と、図１の第１のオペアンプ６の入出力部の電位は全て
基準電圧Ｖref に初期設定され、第１の積分容量７及び
第２の積分容量１１の電荷が全てリセットされる。
イッチ８，１２を同時にＯＮ（導通）状態にする。する
と、図１の第１のオペアンプ６の入出力部の電位は全て
基準電圧Ｖref に初期設定され、第１の積分容量７及び
第２の積分容量１１の電荷が全てリセットされる。
【００３８】次に、時刻ｔ1 で第１のリセットスイッチ
８がＯＦＦ（非導通）状態にされる。
８がＯＦＦ（非導通）状態にされる。
【００３９】このとき、フォトダイオード１によって生
成された光電流が第１の積分回路Ｓ１の第１の積分容量
７に蓄積されはじめ、それとともに第１のオペアンプ６
の出力電位Ｖ1 は時間とともに低下する。この時点で
は、まだオペアンプ６の入力部の電位及びオペアンプ１
０の入出力部（Ｖ2 を含む）の電位はイマジナリーショ
ートによりＶref に保たれている。次に時刻ｔ2 に第２
のリセットスイッチ１２がＯＦＦされる。このとき、第
２の積分回路Ｓ２によって第１のオペアンプ６の出力電
位Ｖ1 が増幅されるので、第２のオペアンプ１０の出力
電位Ｖ2 は時間とともに上昇する。
成された光電流が第１の積分回路Ｓ１の第１の積分容量
７に蓄積されはじめ、それとともに第１のオペアンプ６
の出力電位Ｖ1 は時間とともに低下する。この時点で
は、まだオペアンプ６の入力部の電位及びオペアンプ１
０の入出力部（Ｖ2 を含む）の電位はイマジナリーショ
ートによりＶref に保たれている。次に時刻ｔ2 に第２
のリセットスイッチ１２がＯＦＦされる。このとき、第
２の積分回路Ｓ２によって第１のオペアンプ６の出力電
位Ｖ1 が増幅されるので、第２のオペアンプ１０の出力
電位Ｖ2 は時間とともに上昇する。
【００４０】なお、第１の積分容量７の容量をＣ2 とす
ると、時刻ｔ1 から時間Ｔ1 たった時刻におけるＶ1 の
値は以下のようになる。
ると、時刻ｔ1 から時間Ｔ1 たった時刻におけるＶ1 の
値は以下のようになる。
【００４１】
【数４】
【００４２】ここで、ｉはフォトダイオードで発生する
光電流である。時刻ｔ2 後、出力電位Ｖ2 は時間と共に
上昇していくが、容量９と第２の積分回路Ｓ２は電荷増
幅器を構成しているので、Ｖ2 がＶref から変化する量
ΔＶ2 は、以下のようになる。
光電流である。時刻ｔ2 後、出力電位Ｖ2 は時間と共に
上昇していくが、容量９と第２の積分回路Ｓ２は電荷増
幅器を構成しているので、Ｖ2 がＶref から変化する量
ΔＶ2 は、以下のようになる。
【００４３】
【数５】
【００４４】ここでＣ4 は積分容量１１の容量値、Ｃ5
は容量９の容量値であり、ΔＶ1 は時刻ｔ2 後にＶ1 が
Ｖref から変化する量である。
は容量９の容量値であり、ΔＶ1 は時刻ｔ2 後にＶ1 が
Ｖref から変化する量である。
【００４５】式に示すように、ΔＶ2 はΔＶ1 をＣ5
／Ｃ4 倍に増幅した値になっているので、当該回路の感
度がＣ5 ／Ｃ4 倍になったことになる。
／Ｃ4 倍に増幅した値になっているので、当該回路の感
度がＣ5 ／Ｃ4 倍になったことになる。
【００４６】このことにより、従来のように第１の積分
容量７の容量値Ｃ2 を低減することなく、Ｃ5 ／Ｃ4 の
値を増大することで当該回路の感度を向上することがで
きるので、第１のリセットスイッチ８のノイズによる影
響が殆ど現れずに済む。
容量７の容量値Ｃ2 を低減することなく、Ｃ5 ／Ｃ4 の
値を増大することで当該回路の感度を向上することがで
きるので、第１のリセットスイッチ８のノイズによる影
響が殆ど現れずに済む。
【００４７】また、容量値Ｃ2 を低減するために、第１
の積分容量７を形成するパターンを微細化させる必要も
ないので、製造誤差の影響を低減することができ、よっ
て、当該回路を複数用いた場合に生じる、各回路の感度
のばらつきを低減することが可能になる。
の積分容量７を形成するパターンを微細化させる必要も
ないので、製造誤差の影響を低減することができ、よっ
て、当該回路を複数用いた場合に生じる、各回路の感度
のばらつきを低減することが可能になる。
【００４８】ところで、当該回路には第２のリセットス
イッチ１２の動作によるスイッチングノイズの影響がＶ
2 に現れることが考えられるが、積分容量１１の容量値
Ｃ4を大きく（１ｐＦ程度）することによって、その影
響を抑止することが可能になる。
イッチ１２の動作によるスイッチングノイズの影響がＶ
2 に現れることが考えられるが、積分容量１１の容量値
Ｃ4を大きく（１ｐＦ程度）することによって、その影
響を抑止することが可能になる。
【００４９】以上の要求を満たしつつ、第２の積分回路
Ｓ２による増幅率を例えば１０倍程度に設定するために
は、積分容量１１の容量値Ｃ4 が１ｐＦ程度なので、容
量９の容量値Ｃ5 を１０ｐＦと設定すればよいことにな
る。
Ｓ２による増幅率を例えば１０倍程度に設定するために
は、積分容量１１の容量値Ｃ4 が１ｐＦ程度なので、容
量９の容量値Ｃ5 を１０ｐＦと設定すればよいことにな
る。
【００５０】さらに、当該回路により、第１のリセット
スイッチ８によるスイッチングノイズは積分容量７の容
量値Ｃ2 を大きくすることにより低減されるが、たとえ
オペアンプ６の出力部にノイズが現れても、第１のリセ
ットスイッチ８をＯＦＦしたのちに第２のリセットスイ
ッチ１２をＯＦＦすることにより、ノイズの影響をキャ
ンセルすることができる。つまり、図２（ｂ）に示すよ
うに、スイッチ８をＯＦＦした瞬間に第１のオペアンプ
６の出力電圧Ｖ1 にはノイズの影響が現れるが、そのと
きスイッチ１２はまだＯＮした状態なので、第２のオペ
アンプ１２の入力部はまだＶref に保たれたままであ
る。
スイッチ８によるスイッチングノイズは積分容量７の容
量値Ｃ2 を大きくすることにより低減されるが、たとえ
オペアンプ６の出力部にノイズが現れても、第１のリセ
ットスイッチ８をＯＦＦしたのちに第２のリセットスイ
ッチ１２をＯＦＦすることにより、ノイズの影響をキャ
ンセルすることができる。つまり、図２（ｂ）に示すよ
うに、スイッチ８をＯＦＦした瞬間に第１のオペアンプ
６の出力電圧Ｖ1 にはノイズの影響が現れるが、そのと
きスイッチ１２はまだＯＮした状態なので、第２のオペ
アンプ１２の入力部はまだＶref に保たれたままであ
る。
【００５１】そして、ノイズの影響が収まった後（１〜
１０μｓｅｃ後）時刻ｔ2 に第２のスイッチ１２をＯＦ
Ｆすることにより、第２のオペアンプ１０の出力Ｖ2 は
時刻ｔ2 後のＶ1 の出力変化ΔＶ1 のＣ5 ／Ｃ4 倍だけ
変化するが、このとき、スイッチングノイズの影響はＶ
2 には現れない。
１０μｓｅｃ後）時刻ｔ2 に第２のスイッチ１２をＯＦ
Ｆすることにより、第２のオペアンプ１０の出力Ｖ2 は
時刻ｔ2 後のＶ1 の出力変化ΔＶ1 のＣ5 ／Ｃ4 倍だけ
変化するが、このとき、スイッチングノイズの影響はＶ
2 には現れない。
【００５２】以上説明したように、本発明の実施例の光
電変換回路によれば、光量に応じて光電流を生成するフ
ォトダイオード１，第１の積分回路Ｓ１及び第２の積分
回路Ｓ２を具備し、フォトダイオード１と第１の積分回
路Ｓ１とが接続され、第１の積分回路Ｓ１と、第２の積
分回路Ｓ２とが容量成分を介して接続され、第１の積分
回路Ｓ１及び第２の積分回路Ｓ２は、演算増幅器の一方
の入力側と出力側とに容量成分とスイッチが並列に接続
されてなる積分回路である。
電変換回路によれば、光量に応じて光電流を生成するフ
ォトダイオード１，第１の積分回路Ｓ１及び第２の積分
回路Ｓ２を具備し、フォトダイオード１と第１の積分回
路Ｓ１とが接続され、第１の積分回路Ｓ１と、第２の積
分回路Ｓ２とが容量成分を介して接続され、第１の積分
回路Ｓ１及び第２の積分回路Ｓ２は、演算増幅器の一方
の入力側と出力側とに容量成分とスイッチが並列に接続
されてなる積分回路である。
【００５３】このため、第１の積分回路Ｓ１から出力さ
れる電圧は第２の積分回路Ｓ２によって増幅され、その
増幅率は第１の積分回路Ｓ１と第２の積分回路Ｓ２との
間に設けられた容量９と第２の積分回路Ｓ２の第２の積
分容量１１との容量値の比（Ｃ5 ／Ｃ4 ）に依存するの
で、従来のように積分回路の容量成分を低減させること
なく当該回路の出力電圧を上げることができる。
れる電圧は第２の積分回路Ｓ２によって増幅され、その
増幅率は第１の積分回路Ｓ１と第２の積分回路Ｓ２との
間に設けられた容量９と第２の積分回路Ｓ２の第２の積
分容量１１との容量値の比（Ｃ5 ／Ｃ4 ）に依存するの
で、従来のように積分回路の容量成分を低減させること
なく当該回路の出力電圧を上げることができる。
【００５４】これにより、積分容量を低減することによ
って生じるスイッチングノイズが生じず、また、当該回
路を複数用いた場合の各回路の感度のバラツキを抑止し
つつ、当該回路の感度を向上させることが可能になる。
って生じるスイッチングノイズが生じず、また、当該回
路を複数用いた場合の各回路の感度のバラツキを抑止し
つつ、当該回路の感度を向上させることが可能になる。
【００５５】さらに、本発明において、第１のリセット
スイッチ８をＯＦＦにしたのちに第２のリセットスイッ
チ１２をＯＦＦにしている。
スイッチ８をＯＦＦにしたのちに第２のリセットスイッ
チ１２をＯＦＦにしている。
【００５６】このため、第１のリセットスイッチ８をＯ
ＦＦにしたときに第１の積分回路Ｓ１に生じるスイッチ
ングノイズの影響がおさまったのちに、第２のリセット
スイッチ１２をＯＦＦにすることで、第１の積分回路Ｓ
１によって生じるスイッチングノイズが第２の積分回路
Ｓ２を介して外部に出力されることを抑止することが可
能になる。
ＦＦにしたときに第１の積分回路Ｓ１に生じるスイッチ
ングノイズの影響がおさまったのちに、第２のリセット
スイッチ１２をＯＦＦにすることで、第１の積分回路Ｓ
１によって生じるスイッチングノイズが第２の積分回路
Ｓ２を介して外部に出力されることを抑止することが可
能になる。
【００５７】なお、本実施例において、フォトダイオー
ド１は光電変換素子の一実施例であり、容量９は接続容
量成分の一実施例である。
ド１は光電変換素子の一実施例であり、容量９は接続容
量成分の一実施例である。
【００５８】
【発明の効果】以上説明したように、本発明は、光電変
換素子と第１の積分回路と第２の積分回路とを具備し、
第１の積分回路及び第２の積分回路は、演算増幅器，積
分容量及びスイッチとからなり、光電変換素子と第１の
積分回路とが接続され、第１の積分回路と第２の積分回
路とが接続容量成分を介して接続され、第１の積分回路
のスイッチと第２の積分回路のスイッチのスイッチング
は、第１の積分回路のスイッチのＯＦＦ動作に遅延して
第２の積分回路のスイッチをＯＦＦ動作するタイミング
であることことを特徴とする。
換素子と第１の積分回路と第２の積分回路とを具備し、
第１の積分回路及び第２の積分回路は、演算増幅器，積
分容量及びスイッチとからなり、光電変換素子と第１の
積分回路とが接続され、第１の積分回路と第２の積分回
路とが接続容量成分を介して接続され、第１の積分回路
のスイッチと第２の積分回路のスイッチのスイッチング
は、第１の積分回路のスイッチのＯＦＦ動作に遅延して
第２の積分回路のスイッチをＯＦＦ動作するタイミング
であることことを特徴とする。
【００５９】このため、従来のように積分回路の容量成
分を低減させることなく当該回路の出力電圧を上げるこ
とができる。これにより、積分容量を低減することによ
って生じるスイッチングノイズが生じず、また、当該回
路を複数用いた場合の各回路の感度のバラツキを抑止し
つつ、当該回路の感度を向上させることが可能になる。
分を低減させることなく当該回路の出力電圧を上げるこ
とができる。これにより、積分容量を低減することによ
って生じるスイッチングノイズが生じず、また、当該回
路を複数用いた場合の各回路の感度のバラツキを抑止し
つつ、当該回路の感度を向上させることが可能になる。
【００６０】さらに、本発明においては、第１の積分回
路のスイッチのＯＦＦ動作に遅延して第２の積分回路の
スイッチをＯＦＦ動作するタイミングにより、第１の積
分回路によって生じるスイッチングノイズの影響が第２
の積分回路へは波及せず、出力に含まれるスイッチング
ノイズを低減できる。
路のスイッチのＯＦＦ動作に遅延して第２の積分回路の
スイッチをＯＦＦ動作するタイミングにより、第１の積
分回路によって生じるスイッチングノイズの影響が第２
の積分回路へは波及せず、出力に含まれるスイッチング
ノイズを低減できる。
【図１】本発明による光電変換回路の構成図である。
【図２】本発明による光電変換回路の動作を説明するタ
イミングチャートである。
イミングチャートである。
【図３】従来例に係る光電変換回路の構成図である。
【図４】従来例に係るＭＯＳＦＥＴのカップリルング容
量を示す説明図である。
量を示す説明図である。
１ フォトダイオード、 ２ 読出スイッチ、 ３ リセットスイッチ、 ４ 負荷容量、 ５ ソースホロアＦＥＴ、 ６ 第１のオペアンプ、 ７ 第１の積分容量、 ８ 第１のリセットスイッチ、 ９ 容量、 １０ 第２のオペアンプ、 １１ 第２の積分容量、 Ｃ1 寄生容量、 Ｃ3 寄生容量、 ＣPD フォトダイオードの接合容量、 Ｓ１ 第１の積分回路、 Ｓ２ 第２の積分回路、 Ｖref 基準電圧。
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G01J 1/42 - 1/46 G01V 9/04 G01S 7/48 - 7/50 G01S 17/00 - 17/88 H01L 31/10 - 31/12 H01H 35/00 H03K 17/78
Claims (1)
- 【請求項１】 光量に応じて光電流を生成する光電変換
素子と、前記光電流を積分して電圧に変換する第１の積
分回路と、前記電圧を増幅する第２の積分回路とを具備
し、前記第１の積分回路及び第２の積分回路は、演算増幅
器，積分容量及びスイッチとからなり、 前記光電変換素
子が第１の積分回路に接続され、前記第１の積分回路が
第２の積分回路と接続容量成分を介して接続され、前記
第１の積分回路のスイッチと前記第２の積分回路のスイ
ッチのスイッチングは、前記第１の積分回路のスイッチ
のＯＦＦ動作に遅延して前記第２の積分回路のスイッチ
をＯＦＦ動作するタイミングであることを特徴とする光
電変換回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02156493A JP3146716B2 (ja) | 1993-02-10 | 1993-02-10 | 光電変換回路 |
| US08/192,692 US5448056A (en) | 1993-02-10 | 1994-02-07 | Photoelectric converting circuit having an amplification factor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02156493A JP3146716B2 (ja) | 1993-02-10 | 1993-02-10 | 光電変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06235658A JPH06235658A (ja) | 1994-08-23 |
| JP3146716B2 true JP3146716B2 (ja) | 2001-03-19 |
Family
ID=12058523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02156493A Expired - Fee Related JP3146716B2 (ja) | 1993-02-10 | 1993-02-10 | 光電変換回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5448056A (ja) |
| JP (1) | JP3146716B2 (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5705807A (en) * | 1994-10-24 | 1998-01-06 | Nissan Motor Co., Ltd. | Photo detecting apparatus for detecting reflected light from an object and excluding an external light componet from the reflected light |
| US6054705A (en) * | 1995-03-20 | 2000-04-25 | Carroll; Lewis | Charge-integrating preamplifier for capacitive transducer |
| US6351283B1 (en) * | 1995-10-03 | 2002-02-26 | Omnivision Technologies, Inc. | Charge amplifier for MOS imaging array |
| US5751189A (en) * | 1995-10-03 | 1998-05-12 | Omnivision Technologies, Inc. | Charge amplifier for MOS imaging array and method of making same |
| US5798520A (en) * | 1996-07-31 | 1998-08-25 | Imec Vzw | Cell for optical-to-electrical signal conversion and amplification, and operation method thereof |
| US6031217A (en) * | 1997-01-06 | 2000-02-29 | Texas Instruments Incorporated | Apparatus and method for active integrator optical sensors |
| US6097021A (en) * | 1997-01-06 | 2000-08-01 | Texas Instruments Incorporated | Apparatus and method for a managed integration optical sensor array |
| US6025589A (en) * | 1997-01-06 | 2000-02-15 | Texas Instruments Incorporated | Apparatus and method for normalizing multiple color signals |
| US5962844A (en) * | 1997-09-03 | 1999-10-05 | Foveon, Inc. | Active pixel image cell with embedded memory and pixel level signal processing capability |
| JP4390881B2 (ja) * | 1998-12-02 | 2009-12-24 | 浜松ホトニクス株式会社 | 光検出装置 |
| DE19839997C1 (de) * | 1998-09-02 | 2000-06-21 | Siemens Ag | Elektronische Schaltungsanordnung |
| JP2002071832A (ja) * | 2000-08-28 | 2002-03-12 | Matsushita Electric Works Ltd | 赤外線検出装置 |
| JP2002162664A (ja) * | 2000-11-29 | 2002-06-07 | Seiko Precision Inc | 測光装置及び測光方法 |
| US7173230B2 (en) * | 2001-09-05 | 2007-02-06 | Canesta, Inc. | Electromagnetic wave detection arrangement with capacitive feedback |
| US6803555B1 (en) * | 2001-09-07 | 2004-10-12 | Indigo Systems Corporation | Two-stage auto-zero amplifier circuit for electro-optical arrays |
| FR2838903B1 (fr) * | 2002-04-17 | 2005-08-05 | St Microelectronics Sa | Procede et dispositif de lecture de cellules photosensibles |
| JP4469638B2 (ja) | 2004-03-12 | 2010-05-26 | キヤノン株式会社 | 読み出し装置及び画像撮影装置 |
| KR100994993B1 (ko) * | 2004-03-16 | 2010-11-18 | 삼성전자주식회사 | 서브 샘플링된 아날로그 신호를 평균화하여 디지털 변환한영상신호를 출력하는 고체 촬상 소자 및 그 구동 방법 |
| CA2529766C (en) | 2004-12-13 | 2011-09-20 | Hubbell Incorporated | Photo controller for switching a load in a hazardous environment |
| US7947940B2 (en) * | 2007-01-31 | 2011-05-24 | Olympus Corporation | Photoelectric current integrating circuit including a current passing circuit |
| US8653435B2 (en) * | 2010-09-06 | 2014-02-18 | King Abdulaziz City Science And Technology | Time-delay integration imaging method and apparatus using a high-speed in-pixel analog photon counter |
| FR2968133B1 (fr) * | 2010-11-29 | 2012-12-07 | Soc Fr Detecteurs Infrarouges Sofradir | Circuit de détection a double échantillonnage corrélé avec circuit d'anti-éblouissement amélioré |
| US9052497B2 (en) | 2011-03-10 | 2015-06-09 | King Abdulaziz City For Science And Technology | Computing imaging data using intensity correlation interferometry |
| US9099214B2 (en) | 2011-04-19 | 2015-08-04 | King Abdulaziz City For Science And Technology | Controlling microparticles through a light field having controllable intensity and periodicity of maxima thereof |
| KR101842259B1 (ko) * | 2011-09-23 | 2018-03-27 | 삼성전자주식회사 | 이미지 센서 및 이를 포함하는 엑스-레이 이미지 센싱 모듈 |
| JP2013239876A (ja) * | 2012-05-15 | 2013-11-28 | Seiko Npc Corp | 電荷増幅回路 |
| US9380208B1 (en) * | 2015-04-13 | 2016-06-28 | Omnivision Technologies, Inc. | Image sensor power supply rejection ratio noise reduction through ramp generator |
| CN113108905A (zh) * | 2020-01-10 | 2021-07-13 | 罗姆股份有限公司 | 光学传感器 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4390258A (en) * | 1980-12-15 | 1983-06-28 | Olympus Optical Co. Ltd. | Photomeric circuit for camera |
| US4666301A (en) * | 1985-05-08 | 1987-05-19 | E. I. Du Pont De Nemours And Company | Radiation responsive integrating amplifier |
| US5233180A (en) * | 1990-08-30 | 1993-08-03 | Fuji Electric Co., Ltd. | Light sensor having an integration circuit |
| JP3146502B2 (ja) * | 1990-08-30 | 2001-03-19 | 富士電機株式会社 | フォトセンサ回路 |
| EP0529176B1 (de) * | 1991-08-26 | 1995-02-22 | Gretag Imaging Ag | Verfahren und Vorrichtung zur Messung kleiner Lichtmengen |
| JP2884205B2 (ja) * | 1992-01-29 | 1999-04-19 | オリンパス光学工業株式会社 | 固体撮像装置 |
-
1993
- 1993-02-10 JP JP02156493A patent/JP3146716B2/ja not_active Expired - Fee Related
-
1994
- 1994-02-07 US US08/192,692 patent/US5448056A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06235658A (ja) | 1994-08-23 |
| US5448056A (en) | 1995-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3146716B2 (ja) | 光電変換回路 | |
| US11212470B2 (en) | Dynamic, single photodiode pixel circuit and operating method thereof | |
| EP1240485B1 (en) | Photodetector and method for detecting radiation | |
| JP3146502B2 (ja) | フォトセンサ回路 | |
| JP2001008101A (ja) | アクティブピクセルセンサ | |
| US4978872A (en) | Integrating capactively coupled transimpedance amplifier | |
| US7436342B2 (en) | Numerical full well capacity extension for photo sensors with an integration capacitor in the readout circuit using two and four phase charge subtraction | |
| US5153423A (en) | Circuit arrangement for reading out sensors sensitive to light or x-rays | |
| US4023048A (en) | Self-scanning photo-sensitive circuits | |
| US4998265A (en) | Method of driving a charge detection circuit | |
| JP3111585B2 (ja) | 光センサー装置 | |
| US8598507B2 (en) | Sensor circuit integrated with signal processing circuit and charging circuit | |
| US7485839B2 (en) | Image sensor with image signal shaping circuit | |
| JPH095436A (ja) | 受光センサ | |
| JPH0548844A (ja) | イメージセンサ | |
| JP3356412B2 (ja) | 電荷発生型検知素子の信号処理回路 | |
| JPH0531865B2 (ja) | ||
| JP3173806B2 (ja) | 電荷検出回路の駆動方法 | |
| JPH0381091B2 (ja) | ||
| JPH04125965A (ja) | 半導体装置 | |
| JPH04357872A (ja) | 光電変換装置 | |
| JPH0367133A (ja) | 光電変換装置 | |
| JPS57181499A (en) | Sample hold circuit for output of photodetector | |
| JPH04369440A (ja) | フォトダイオードの出力読み出し回路 | |
| JPH06132322A (ja) | 電荷検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080112 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090112 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090112 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |