JPH0548844A - イメージセンサ - Google Patents
イメージセンサInfo
- Publication number
- JPH0548844A JPH0548844A JP3200612A JP20061291A JPH0548844A JP H0548844 A JPH0548844 A JP H0548844A JP 3200612 A JP3200612 A JP 3200612A JP 20061291 A JP20061291 A JP 20061291A JP H0548844 A JPH0548844 A JP H0548844A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- follower circuit
- field effect
- image sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 本発明は原稿情報を読み取るイメージセンサ
に関するもので、チップ内でオフセット電圧を補正して
読み取り性能の向上と周辺回路の簡略化を図る。 【構成】 フォトダイオード１ａ〜１ｄとこのフォトダ
イオードの一方の電極の電圧を受けて動作する電界効果
トランジスタ２ａ〜２ｄからなるソースフォロア回路
と、前記フォトダイオードの一方の電極の電圧を初期状
態に戻す電界効果トランジスタ４ａ〜４ｄ、蓄積コンデ
ンサ５ａ〜５ｄ、蓄積コンデンサのリセット用ＦＥＴ６
ａ〜６ｄ、アクセス用電界効果トランジスタ７ａ〜７
ｄ、アクセス用電界効果トランジスタのソース電極を画
素間で共通に接続してなる画像信号出力ライン９と、走
査用シフトレジスタ８とからなりソースフォロア回路の
オフセット信号をキャンセルした画像信号を出力する。
に関するもので、チップ内でオフセット電圧を補正して
読み取り性能の向上と周辺回路の簡略化を図る。 【構成】 フォトダイオード１ａ〜１ｄとこのフォトダ
イオードの一方の電極の電圧を受けて動作する電界効果
トランジスタ２ａ〜２ｄからなるソースフォロア回路
と、前記フォトダイオードの一方の電極の電圧を初期状
態に戻す電界効果トランジスタ４ａ〜４ｄ、蓄積コンデ
ンサ５ａ〜５ｄ、蓄積コンデンサのリセット用ＦＥＴ６
ａ〜６ｄ、アクセス用電界効果トランジスタ７ａ〜７
ｄ、アクセス用電界効果トランジスタのソース電極を画
素間で共通に接続してなる画像信号出力ライン９と、走
査用シフトレジスタ８とからなりソースフォロア回路の
オフセット信号をキャンセルした画像信号を出力する。
Description
【０００１】
【産業上の利用分野】本発明は、簡単な構成で原稿情報
を高解像且つ高速で読み取ることを可能にするイメージ
センサに関するものである。
を高解像且つ高速で読み取ることを可能にするイメージ
センサに関するものである。
【０００２】
【従来の技術】情報通信機器の進展に伴って、その入力
装置としてイメージセンサのニーズが高まっている。Ｉ
Ｃ、ＬＳＩの発展に伴ってイメージセンサを製作するた
めのシーズも高まり、ＣＣＤイメージセンサやＭＯＳイ
メージセンサが開発、実用化されている。開発の焦点は
解像度およびＳ／Ｎアップ、高速化、周辺を含めた回路
の簡略化、低コスト化である。昨今、通常のＭＯＳ−Ｉ
Ｃプロセスで製作でき、コスト面で有利なＭＯＳイメー
ジセンサの開発が活発化している。
装置としてイメージセンサのニーズが高まっている。Ｉ
Ｃ、ＬＳＩの発展に伴ってイメージセンサを製作するた
めのシーズも高まり、ＣＣＤイメージセンサやＭＯＳイ
メージセンサが開発、実用化されている。開発の焦点は
解像度およびＳ／Ｎアップ、高速化、周辺を含めた回路
の簡略化、低コスト化である。昨今、通常のＭＯＳ−Ｉ
Ｃプロセスで製作でき、コスト面で有利なＭＯＳイメー
ジセンサの開発が活発化している。
【０００３】ＭＯＳイメージセンサは、少なくとも光電
変換素子としてのフォトダイオードとアクセス用電界効
果トランジスタ（ＦＥＴ）と走査用シフトレジスタから
なり、蓄積信号電荷をアクセスＦＥＴを介して順次出力
ラインに導き画像信号を得るものである。昨今、感度ま
たはＳ／Ｎ向上のために図５に示すように、フォトダイ
オード１ａ〜１ｄ、増幅用ＦＥＴ２１ａ〜２１ｄ、アク
セス用ＦＥＴ２２ａ〜２２ｄ、リセット用ＦＥＴ４ａ〜
４ｄ、走査用シフトレジスタ８からなる増幅型ＭＯＳイ
メージセンサが開発されている。この増幅型ＭＯＳイメ
ージセンサは、光電流による放電後のフォトダイオード
１ａ〜１ｄの残留電圧を増幅用ＦＥＴ２１ａ〜２１ｄの
ゲートに受け、順次アクセス用ＦＥＴ２２ａ〜２２ｄ、
リセット用ＦＥＴ４ａ〜４ｄを導通させることによって
時系列の画像信号を画像信号出力ライン９に得ている。
変換素子としてのフォトダイオードとアクセス用電界効
果トランジスタ（ＦＥＴ）と走査用シフトレジスタから
なり、蓄積信号電荷をアクセスＦＥＴを介して順次出力
ラインに導き画像信号を得るものである。昨今、感度ま
たはＳ／Ｎ向上のために図５に示すように、フォトダイ
オード１ａ〜１ｄ、増幅用ＦＥＴ２１ａ〜２１ｄ、アク
セス用ＦＥＴ２２ａ〜２２ｄ、リセット用ＦＥＴ４ａ〜
４ｄ、走査用シフトレジスタ８からなる増幅型ＭＯＳイ
メージセンサが開発されている。この増幅型ＭＯＳイメ
ージセンサは、光電流による放電後のフォトダイオード
１ａ〜１ｄの残留電圧を増幅用ＦＥＴ２１ａ〜２１ｄの
ゲートに受け、順次アクセス用ＦＥＴ２２ａ〜２２ｄ、
リセット用ＦＥＴ４ａ〜４ｄを導通させることによって
時系列の画像信号を画像信号出力ライン９に得ている。
【０００４】このセンサはフォトダイオード毎に、それ
に近接して配置した増幅用ＦＥＴ２１ａ〜２１ｄにより
増幅した信号をアクセスＦＥＴ２２ａ〜２２ｄを介して
出力するためにランダムノイズは非常に小さくできる
が、暗時においてもオフセット信号が出力され、ＦＥＴ
のばらつきによって生ずるオフセット信号の不均一性が
固定パターンノイズ（ＦＰＮ）となる欠点がある。この
ＦＰＮを除去するため従来のイメージセンサでは外部補
正回路でオフセット信号を差し引くことによりＦＰＮを
改善している。
に近接して配置した増幅用ＦＥＴ２１ａ〜２１ｄにより
増幅した信号をアクセスＦＥＴ２２ａ〜２２ｄを介して
出力するためにランダムノイズは非常に小さくできる
が、暗時においてもオフセット信号が出力され、ＦＥＴ
のばらつきによって生ずるオフセット信号の不均一性が
固定パターンノイズ（ＦＰＮ）となる欠点がある。この
ＦＰＮを除去するため従来のイメージセンサでは外部補
正回路でオフセット信号を差し引くことによりＦＰＮを
改善している。
【０００５】
【発明が解決しようとする課題】増幅型ＭＯＳイメージ
センサではその回路構成の上、暗時のおいてもオフセッ
ト信号が出力される。各素子のばらつきがオフセット信
号のばらつき（ＦＰＮ）となりイメージセンサの読み取
り品質を低下させる。外部補正回路で除去することも可
能であるが、全体としての回路が複雑になりコストもか
かるという課題を有していた。
センサではその回路構成の上、暗時のおいてもオフセッ
ト信号が出力される。各素子のばらつきがオフセット信
号のばらつき（ＦＰＮ）となりイメージセンサの読み取
り品質を低下させる。外部補正回路で除去することも可
能であるが、全体としての回路が複雑になりコストもか
かるという課題を有していた。
【０００６】
【課題を解決するための手段】本発明のイメージセンサ
はフォトダイオードと、このフォトダイオードの一方の
電極の電圧を受けて動作する電界効果トランジスタを備
えるソースフォロア回路と、前記フォトダイオードの一
方の電極の電圧を初期状態に戻すリセット用電界効果ト
ランジスタと、前記ソースフォロア回路の出力電圧を蓄
積する蓄積コンデンサと、前記蓄積コンデンサのリセッ
ト用電界効果トランジスタと、前記蓄積コンデンサの電
圧をアクセスするためのアクセス用電界効果トランジス
タと、走査用シフトレジスタと、前記アクセス用電界効
果トランジスタのソース電極を画素間で共通に接続して
なる画像信号出力ラインとを備える。
はフォトダイオードと、このフォトダイオードの一方の
電極の電圧を受けて動作する電界効果トランジスタを備
えるソースフォロア回路と、前記フォトダイオードの一
方の電極の電圧を初期状態に戻すリセット用電界効果ト
ランジスタと、前記ソースフォロア回路の出力電圧を蓄
積する蓄積コンデンサと、前記蓄積コンデンサのリセッ
ト用電界効果トランジスタと、前記蓄積コンデンサの電
圧をアクセスするためのアクセス用電界効果トランジス
タと、走査用シフトレジスタと、前記アクセス用電界効
果トランジスタのソース電極を画素間で共通に接続して
なる画像信号出力ラインとを備える。
【０００７】
【作用】蓄積コンデンサのリセット用ＦＥＴを導通させ
ることにより蓄積コンデンサにフォトダイオードのリセ
ット直後のソースフォロア回路の出力電圧を画素毎に保
持させる。その後、光電流の蓄積によってフォトダイオ
ードの一方の電極の電圧、つまりソースフォロア回路の
入力電圧が上昇し、その結果ソースフォロア回路の出力
電圧も上昇する。各蓄積コンデンサにはリセット直後の
ソースフォロア回路の出力電圧が保持されているため
に、その蓄積コンデンサの他端には光信号の蓄積による
信号電圧のみが現われる。 蓄積コンデンサの他端に接
続したアクセス用ＦＥＴを介して画像信号出力ラインか
ら光信号の蓄積による信号電圧のみを出力させることが
できる。なお、画像信号出力ラインを低入力インピーダ
ンスの電流電圧変換アンプとそれに続いて積分アンプを
接続することにより、蓄積光信号電荷に比例する電圧を
出力させることができる。
ることにより蓄積コンデンサにフォトダイオードのリセ
ット直後のソースフォロア回路の出力電圧を画素毎に保
持させる。その後、光電流の蓄積によってフォトダイオ
ードの一方の電極の電圧、つまりソースフォロア回路の
入力電圧が上昇し、その結果ソースフォロア回路の出力
電圧も上昇する。各蓄積コンデンサにはリセット直後の
ソースフォロア回路の出力電圧が保持されているため
に、その蓄積コンデンサの他端には光信号の蓄積による
信号電圧のみが現われる。 蓄積コンデンサの他端に接
続したアクセス用ＦＥＴを介して画像信号出力ラインか
ら光信号の蓄積による信号電圧のみを出力させることが
できる。なお、画像信号出力ラインを低入力インピーダ
ンスの電流電圧変換アンプとそれに続いて積分アンプを
接続することにより、蓄積光信号電荷に比例する電圧を
出力させることができる。
【０００８】
【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。
説明する。
【０００９】図１は本発明の実施例におけるイメージセ
ンサの等価回路である。このイメージセンサはフォトダ
イオード１ａ〜１ｄと増幅用ＦＥＴ２ａ〜２ｄおよび電
流供給用ＦＥＴ３ａ〜３ｄからなるソースフォロア回
路、フォトダイオードのリセット用ＦＥＴ４ａ〜４ｄ、
蓄積コンデンサ５ａ〜５ｄ、蓄積コンデンサのリセット
用ＦＥＴ６ａ〜６ｄ、アクセス用ＦＥＴ７ａ〜７ｄとか
らなる各画素と、走査用シフトレジスタ８とからなり、
アクセスＦＥＴのソース電極を共通に接続して画像信号
出力ライン９としている。なお、フォトダイオードのリ
セット用ＦＥＴ４ａ〜４ｄはフォトダイオード１ａ〜１
ｄの一方の電極およびリセット電源Ｖｒｓの間に接続さ
れ、リセットパルス入力ライン１０から供給されるリセ
ットタイミングパルスとアクセスパルスをＡＮＤ回路１
１ａ〜１１ｄを通じて出力される信号によってリセット
される。各画素の電流供給用ＦＥＴ３ａ〜３ｄのゲート
電極はバイアス電源１２に接続されている。リニアリテ
ィの観点からＦＥＴを飽和領域で動作させる必要があ
る。そのために、バイアス電圧をＶｂｂ、リセット電圧
をＶｒｓとすると、ＶｂｂはＦＥＴの閾値電圧ＶｔとＶ
ｒｓ−Ｖｔの範囲の値に設定しなければならない。
ンサの等価回路である。このイメージセンサはフォトダ
イオード１ａ〜１ｄと増幅用ＦＥＴ２ａ〜２ｄおよび電
流供給用ＦＥＴ３ａ〜３ｄからなるソースフォロア回
路、フォトダイオードのリセット用ＦＥＴ４ａ〜４ｄ、
蓄積コンデンサ５ａ〜５ｄ、蓄積コンデンサのリセット
用ＦＥＴ６ａ〜６ｄ、アクセス用ＦＥＴ７ａ〜７ｄとか
らなる各画素と、走査用シフトレジスタ８とからなり、
アクセスＦＥＴのソース電極を共通に接続して画像信号
出力ライン９としている。なお、フォトダイオードのリ
セット用ＦＥＴ４ａ〜４ｄはフォトダイオード１ａ〜１
ｄの一方の電極およびリセット電源Ｖｒｓの間に接続さ
れ、リセットパルス入力ライン１０から供給されるリセ
ットタイミングパルスとアクセスパルスをＡＮＤ回路１
１ａ〜１１ｄを通じて出力される信号によってリセット
される。各画素の電流供給用ＦＥＴ３ａ〜３ｄのゲート
電極はバイアス電源１２に接続されている。リニアリテ
ィの観点からＦＥＴを飽和領域で動作させる必要があ
る。そのために、バイアス電圧をＶｂｂ、リセット電圧
をＶｒｓとすると、ＶｂｂはＦＥＴの閾値電圧ＶｔとＶ
ｒｓ−Ｖｔの範囲の値に設定しなければならない。
【００１０】走査用シフトレジスタ８は外部からのスタ
ート信号ＳＴおよびクロック信号ＣＫを受けて動作し、
その出力信号を順次アクセスＦＥＴ７ａ〜７ｄおよび蓄
積コンデンサ５ａ〜５ｄのリセットＦＥＴ６ａ〜６ｄの
ゲートに印加している。図２は動作タイミングチャート
であり、クロック信号ＣＫ、スタート信号ＳＴと共に走
査用シフトレジスタ８の出力信号Ｙ１、Ｙ２、Ｙ３、Ｙ
４および画像信号電圧Ｓｉｇを示している。
ート信号ＳＴおよびクロック信号ＣＫを受けて動作し、
その出力信号を順次アクセスＦＥＴ７ａ〜７ｄおよび蓄
積コンデンサ５ａ〜５ｄのリセットＦＥＴ６ａ〜６ｄの
ゲートに印加している。図２は動作タイミングチャート
であり、クロック信号ＣＫ、スタート信号ＳＴと共に走
査用シフトレジスタ８の出力信号Ｙ１、Ｙ２、Ｙ３、Ｙ
４および画像信号電圧Ｓｉｇを示している。
【００１１】次に、図１の等価回路および図２のタイミ
ングチャートを参照しながら本発明の実施例の動作を説
明する。フォトダイオードのリセット用ＦＥＴ４ａ〜４
ｄの導通時にフォトダイオード１ａ〜１ｄが一定電圧
（Ｖｄｄ−Ｖｒｓ）に充電されることによってフォトダ
イオード１ａ〜１ｄに一定の電荷が蓄えられる。蓄積コ
ンデンサ５ａ〜５ｄのリセットＦＥＴ６ａ〜６ｄが導通
するタイミングでリセット直後のソースフォロア回路の
出力電圧つまり暗時の基準電圧が蓄積コンデンサ５ａ〜
５ｄに蓄えられ、保持される。次のフォトダイオード１
ａ〜１ｄにおける光信号の蓄積期間では蓄えられた充電
電荷が光電流によって放電してフォトダイオード１ａ〜
１ｄの一方の電極の電位が上昇し、ソースフォロア回路
の出力電圧もそれに従って上昇する。その結果、蓄積コ
ンデンサ５ａ〜５ｄの他端には蓄積後のソースフォロア
回路の出力電圧と蓄積前のソースフォロア回路の出力電
圧の差電圧、つまり光信号による変化分の電圧のみが現
われる。この結果、ソースフォロア回路のオフセット電
圧がキャンセルされた光信号電圧のみが画像信号出力ラ
イン９から得られる。走査用シフトレジスタ８の出力信
号に従って順次、各画素のオフセット電圧を除去した光
信号電圧が画像信号出力ライン９に現われる。回路を簡
略化するために前段画素の蓄積コンデンサ５ａ〜５ｄの
リセット用ＦＥＴ６ａ〜６ｄのゲートと後段画素のアク
セス用ＦＥＴ７ａ〜７ｄのゲートとを共通に接続してい
る。そのために、後段画素の画像信号の出力と前段画素
の蓄積コンデンサ５ａ〜５ｄのリセットが同時に行われ
る。
ングチャートを参照しながら本発明の実施例の動作を説
明する。フォトダイオードのリセット用ＦＥＴ４ａ〜４
ｄの導通時にフォトダイオード１ａ〜１ｄが一定電圧
（Ｖｄｄ−Ｖｒｓ）に充電されることによってフォトダ
イオード１ａ〜１ｄに一定の電荷が蓄えられる。蓄積コ
ンデンサ５ａ〜５ｄのリセットＦＥＴ６ａ〜６ｄが導通
するタイミングでリセット直後のソースフォロア回路の
出力電圧つまり暗時の基準電圧が蓄積コンデンサ５ａ〜
５ｄに蓄えられ、保持される。次のフォトダイオード１
ａ〜１ｄにおける光信号の蓄積期間では蓄えられた充電
電荷が光電流によって放電してフォトダイオード１ａ〜
１ｄの一方の電極の電位が上昇し、ソースフォロア回路
の出力電圧もそれに従って上昇する。その結果、蓄積コ
ンデンサ５ａ〜５ｄの他端には蓄積後のソースフォロア
回路の出力電圧と蓄積前のソースフォロア回路の出力電
圧の差電圧、つまり光信号による変化分の電圧のみが現
われる。この結果、ソースフォロア回路のオフセット電
圧がキャンセルされた光信号電圧のみが画像信号出力ラ
イン９から得られる。走査用シフトレジスタ８の出力信
号に従って順次、各画素のオフセット電圧を除去した光
信号電圧が画像信号出力ライン９に現われる。回路を簡
略化するために前段画素の蓄積コンデンサ５ａ〜５ｄの
リセット用ＦＥＴ６ａ〜６ｄのゲートと後段画素のアク
セス用ＦＥＴ７ａ〜７ｄのゲートとを共通に接続してい
る。そのために、後段画素の画像信号の出力と前段画素
の蓄積コンデンサ５ａ〜５ｄのリセットが同時に行われ
る。
【００１２】図３は本発明のイメージセンサに用いる従
来の出力回路の一例である。この回路はイメージセンサ
の画像信号出力端子に接続される入力端子１３とリセッ
トスイッチ１４とフォロアアンプ１５とからなってい
て、通常のＭＯＳイメージセンサの出力回路として用い
られ周知である。この回路では蓄積容量Ｃ１、出力ライ
ン容量Ｃ２とすると、センサ内部で発生する信号電圧が
Ｃ１／（Ｃ１＋Ｃ２）の比で減衰してしまうという課題
を有する。
来の出力回路の一例である。この回路はイメージセンサ
の画像信号出力端子に接続される入力端子１３とリセッ
トスイッチ１４とフォロアアンプ１５とからなってい
て、通常のＭＯＳイメージセンサの出力回路として用い
られ周知である。この回路では蓄積容量Ｃ１、出力ライ
ン容量Ｃ２とすると、センサ内部で発生する信号電圧が
Ｃ１／（Ｃ１＋Ｃ２）の比で減衰してしまうという課題
を有する。
【００１３】図４はイメージセンサに用いる本発明の出
力回路の回路図である。この回路は画像信号出力端子に
接続される入力端子１３と低入力インピーダンスのベー
ス接地トランジスタ１６によるＩ／Ｖ変換部と、バッフ
ァートランジスタ１７と、直流カット用コンデンサ１８
と、積分アンプ１９と各画像信号毎にリセットするリセ
ット用スイッチ２０とからなっている。なお、２１はベ
ース接地トランジスタ１６のベースバイアス用電源であ
る。
力回路の回路図である。この回路は画像信号出力端子に
接続される入力端子１３と低入力インピーダンスのベー
ス接地トランジスタ１６によるＩ／Ｖ変換部と、バッフ
ァートランジスタ１７と、直流カット用コンデンサ１８
と、積分アンプ１９と各画像信号毎にリセットするリセ
ット用スイッチ２０とからなっている。なお、２１はベ
ース接地トランジスタ１６のベースバイアス用電源であ
る。
【００１４】この回路では信号を電流として取り出して
いるために図３の回路のような容量分割による信号成分
の減衰はなく、本発明のイメージセンサの出力回路とし
て好都合である。
いるために図３の回路のような容量分割による信号成分
の減衰はなく、本発明のイメージセンサの出力回路とし
て好都合である。
【００１５】なお、Ｉ／Ｖ変換部はオペアンプによるＩ
／Ｖ変換器でも同様の動作をさせることができる。
／Ｖ変換器でも同様の動作をさせることができる。
【００１６】
【発明の効果】以上説明したように本発明は各画素にフ
ォトダイオードと、ソースフォロア回路と、蓄積コンデ
ンサと、２種のリセットスイッチと、アクセススイッチ
を設け、リセット直後の各画素の暗時の基準電圧をその
出力端に接続した蓄積コンデンサに蓄え、保持し、光信
号蓄積後の光信号電圧のみを画像信号出力端子に取り出
すことを可能にするものである。従って、イメージセン
サチップ内部でオフセット電圧つまり暗時の基準電圧を
除去するために、高精度で暗レベルが設定され且つ周辺
回路が大幅に簡略化できる。よって、本発明のイメージ
センサは情報処理機器の入力装置として極めて有用であ
り、その産業上の利用価値は極めて大きいという優れた
効果を奏する。
ォトダイオードと、ソースフォロア回路と、蓄積コンデ
ンサと、２種のリセットスイッチと、アクセススイッチ
を設け、リセット直後の各画素の暗時の基準電圧をその
出力端に接続した蓄積コンデンサに蓄え、保持し、光信
号蓄積後の光信号電圧のみを画像信号出力端子に取り出
すことを可能にするものである。従って、イメージセン
サチップ内部でオフセット電圧つまり暗時の基準電圧を
除去するために、高精度で暗レベルが設定され且つ周辺
回路が大幅に簡略化できる。よって、本発明のイメージ
センサは情報処理機器の入力装置として極めて有用であ
り、その産業上の利用価値は極めて大きいという優れた
効果を奏する。
【図１】本発明におけるイメージセンサの等価回路図
【図２】本発明におけるイメージセンサの動作タイミン
グチャート
グチャート
【図３】本発明のイメージセンサに用いる従来の出力回
路の回路図
路の回路図
【図４】イメージセンサに用いる本発明の出力回路の回
路図
路図
【図５】従来のイメージセンサの等価回路図
１ａ，１ｂ，１ｃ，１ｄ フォトダイオード ２ａ，２ｂ，２ｃ，２ｄ 増幅用ＦＥＴ ３ａ，３ｂ，３ｃ，３ｄ 電流供給用ＦＥＴ ４ａ，４ｂ，４ｃ，４ｄ フォトダイオードのリセット
用ＦＥＴ ５ａ，５ｂ，５ｃ，５ｄ 蓄積コンデンサ ６ａ，６ｂ，６ｃ，６ｄ 蓄積コンデンサのリセット用
ＦＥＴ ７ａ，７ｂ，７ｃ，７ｄ アクセス用ＦＥＴ ８ 走査用シフトレジスタ ９ 画像信号出力ライン １０ リセットパルス入力ライン １１ａ，１１ｂ，１１ｃ，１１ｄ ＡＮＤゲート １２ バイアス電源 １３ 出力回路の入力端子 １４ 画像信号のリセットスイッチ １５ オペアンプ １６ ベース接地トランジスタ １７ バッファー用トランジスタ １８ 直流カット用コンデンサ １９ オペアンプ ２０ 画像信号のリセットスイッチ ２１ バイアス電源 ２２ａ，２２ｂ，２２ｃ，２２ｄ 増幅用ＦＥＴ ２３ａ，２３ｂ，２３ｃ，２３ｄ アクセス用ＦＥＴ
用ＦＥＴ ５ａ，５ｂ，５ｃ，５ｄ 蓄積コンデンサ ６ａ，６ｂ，６ｃ，６ｄ 蓄積コンデンサのリセット用
ＦＥＴ ７ａ，７ｂ，７ｃ，７ｄ アクセス用ＦＥＴ ８ 走査用シフトレジスタ ９ 画像信号出力ライン １０ リセットパルス入力ライン １１ａ，１１ｂ，１１ｃ，１１ｄ ＡＮＤゲート １２ バイアス電源 １３ 出力回路の入力端子 １４ 画像信号のリセットスイッチ １５ オペアンプ １６ ベース接地トランジスタ １７ バッファー用トランジスタ １８ 直流カット用コンデンサ １９ オペアンプ ２０ 画像信号のリセットスイッチ ２１ バイアス電源 ２２ａ，２２ｂ，２２ｃ，２２ｄ 増幅用ＦＥＴ ２３ａ，２３ｂ，２３ｃ，２３ｄ アクセス用ＦＥＴ
Claims (3)
- 【請求項１】フォトダイオードと、このフォトダイオー
ドの一方の電極の電圧を受けて動作する電界効果トラン
ジスタを備えるソースフォロア回路と、前記フォトダイ
オードの一方の電極の電圧を初期状態に戻すリセット用
電界効果トランジスタと、前記ソースフォロア回路の出
力電圧を蓄積する蓄積コンデンサと、前記蓄積コンデン
サのリセット用電界効果トランジスタと、前記蓄積コン
デンサの電圧をアクセスするためのアクセス用電界効果
トランジスタと、走査用シフトレジスタと、前記アクセ
ス用電界効果トランジスタのソース電極を画素間で共通
に接続してなる画像信号出力ラインとを備え、ソースフ
ォロア回路のオフセット信号をキャンセルした画像信号
を出力するイメージセンサ。 - 【請求項２】ソースフォロア回路に接続した蓄積コンデ
ンサにリセット直後のソースフォロア回路の出力電圧ま
たは電荷を保持させた後、光による信号電荷を蓄積した
後のソースフォロア回路の出力電圧または電荷の変化分
を各画素のアクセスのタイミングで出力させることによ
りオフセット信号をキャンセルすることを特徴とする請
求項１記載のイメージセンサ。 - 【請求項３】出力ラインの入力を電流電圧変換する低入
力インピーダンスの電流電圧変換部と、前記電流電圧変
換部の出力の信号電荷に比例する電圧を出力させる積分
アンプとを備えるイメージセンサ用出力増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3200612A JPH0548844A (ja) | 1991-08-09 | 1991-08-09 | イメージセンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3200612A JPH0548844A (ja) | 1991-08-09 | 1991-08-09 | イメージセンサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0548844A true JPH0548844A (ja) | 1993-02-26 |
Family
ID=16427268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3200612A Pending JPH0548844A (ja) | 1991-08-09 | 1991-08-09 | イメージセンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0548844A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7067785B2 (en) | 2002-05-17 | 2006-06-27 | Toko, Inc. | Solid-state image pickup device used as a photoelectric conversion device with improved dynamic range |
| US7869100B2 (en) | 2006-09-13 | 2011-01-11 | Rohm Co., Ltd. | Image sensor, module and electronic device |
| US10187599B2 (en) | 2016-07-13 | 2019-01-22 | SK Hynix Inc. | Pixel signal readout device, method thereof, and CMOS image sensor including the same |
| US10447957B2 (en) | 2016-04-12 | 2019-10-15 | SK Hynix Inc. | Unit pixel and operating method thereof and CMOS image sensor using the same |
-
1991
- 1991-08-09 JP JP3200612A patent/JPH0548844A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7067785B2 (en) | 2002-05-17 | 2006-06-27 | Toko, Inc. | Solid-state image pickup device used as a photoelectric conversion device with improved dynamic range |
| US7869100B2 (en) | 2006-09-13 | 2011-01-11 | Rohm Co., Ltd. | Image sensor, module and electronic device |
| US10447957B2 (en) | 2016-04-12 | 2019-10-15 | SK Hynix Inc. | Unit pixel and operating method thereof and CMOS image sensor using the same |
| US10187599B2 (en) | 2016-07-13 | 2019-01-22 | SK Hynix Inc. | Pixel signal readout device, method thereof, and CMOS image sensor including the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2965777B2 (ja) | 固体撮像装置 | |
| KR100660193B1 (ko) | 자기-보상 상관 이중 샘플링 회로 | |
| KR100399954B1 (ko) | 아날로그 상호 연관된 이중 샘플링 기능을 수행하는씨모스 이미지 센서용 비교 장치 | |
| JP3581031B2 (ja) | 光検出装置 | |
| JP2002077733A (ja) | 固体撮像装置 | |
| US6995797B2 (en) | Charge detecting device for a solid state imaging device | |
| US5168153A (en) | Integrator and image read device | |
| US4556910A (en) | Image sensing device having on-chip fixed-pattern noise reducing circuit | |
| JP3571934B2 (ja) | イメージセンサー | |
| US4945418A (en) | Solid state image pickup apparatus with charge storage device | |
| JP4082056B2 (ja) | 固体撮像装置 | |
| JPH0548844A (ja) | イメージセンサ | |
| JPS6337996B2 (ja) | ||
| JPH06105068A (ja) | イメージセンサ | |
| JP3610144B2 (ja) | 固体撮像装置 | |
| US6822212B2 (en) | Photoelectric device having noise reduction circuitry | |
| JPH0965215A (ja) | 固体撮像装置 | |
| JP3149126B2 (ja) | 固体撮像装置 | |
| JP2791073B2 (ja) | 固体撮像装置 | |
| JP2865209B2 (ja) | 固体撮像装置 | |
| JPH0556213A (ja) | 固体撮像装置 | |
| JPS59229966A (ja) | 光学読取装置 | |
| KR100996342B1 (ko) | 광전 변환 장치 | |
| JPH02155363A (ja) | イメージセンサ | |
| JP2531781B2 (ja) | 減算回路 |