JPH06105068A - イメージセンサ - Google Patents
イメージセンサInfo
- Publication number
- JPH06105068A JPH06105068A JP4254530A JP25453092A JPH06105068A JP H06105068 A JPH06105068 A JP H06105068A JP 4254530 A JP4254530 A JP 4254530A JP 25453092 A JP25453092 A JP 25453092A JP H06105068 A JPH06105068 A JP H06105068A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- field effect
- voltage
- effect transistor
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
Abstract
(57)【要約】
【目的】 本発明は原稿情報を読み取るイメージセンサ
に関するもので、チップ内でオフセット電圧を補正して
読み取り性能の向上と周辺回路の簡略化を図る。 【構成】 フォトダイオードとＦＥＴからなるソースフ
ォロア回路、リセット用ＦＥＴ、蓄積コンデンサ、蓄積
コンデンサにオフセット電圧を充電する充電用ＦＥＴ、
アクセス用ＦＥＴ、アクセス用ＦＥＴのソース電極を画
素間で共通に接続してなる画像信号出力ラインおよび走
査用シフトレジスタからなり、シフトレジスタからのシ
フト信号に従ってアクセス用、リセット用、充電用の３
種のＦＥＴを順次導通させることによりのオフセット信
号をキャンセルした画像信号を出力する。また、蓄積コ
ンデンサからの信号をバイポーラトランジスタによるエ
ミッタフォロア回路により容量分割による信号電圧の減
衰を削減できる。
に関するもので、チップ内でオフセット電圧を補正して
読み取り性能の向上と周辺回路の簡略化を図る。 【構成】 フォトダイオードとＦＥＴからなるソースフ
ォロア回路、リセット用ＦＥＴ、蓄積コンデンサ、蓄積
コンデンサにオフセット電圧を充電する充電用ＦＥＴ、
アクセス用ＦＥＴ、アクセス用ＦＥＴのソース電極を画
素間で共通に接続してなる画像信号出力ラインおよび走
査用シフトレジスタからなり、シフトレジスタからのシ
フト信号に従ってアクセス用、リセット用、充電用の３
種のＦＥＴを順次導通させることによりのオフセット信
号をキャンセルした画像信号を出力する。また、蓄積コ
ンデンサからの信号をバイポーラトランジスタによるエ
ミッタフォロア回路により容量分割による信号電圧の減
衰を削減できる。
Description
【０００１】
【産業上の利用分野】本発明は、簡単な構成で原稿情報
を高解像且つ高速で読み取ることを可能にするイメージ
センサに関するものである。
を高解像且つ高速で読み取ることを可能にするイメージ
センサに関するものである。
【０００２】
【従来の技術】情報通信機器の進展に伴って、その入力
装置としてイメージセンサのニーズが高まっている。Ｉ
Ｃ、ＬＳＩの発展に伴ってイメージセンサを製作するた
めのシーズも高まり、ＣＣＤイメージセンサやＭＯＳイ
メージセンサが開発、実用化されている。開発の焦点は
解像度およびＳ／Ｎ向上、高速化、周辺を含めた回路の
簡略化、低コスト化である。昨今、通常のＭＯＳ−ＩＣ
プロセスで製作でき、コスト面で有利なＭＯＳイメージ
センサの開発が活発化している。
装置としてイメージセンサのニーズが高まっている。Ｉ
Ｃ、ＬＳＩの発展に伴ってイメージセンサを製作するた
めのシーズも高まり、ＣＣＤイメージセンサやＭＯＳイ
メージセンサが開発、実用化されている。開発の焦点は
解像度およびＳ／Ｎ向上、高速化、周辺を含めた回路の
簡略化、低コスト化である。昨今、通常のＭＯＳ−ＩＣ
プロセスで製作でき、コスト面で有利なＭＯＳイメージ
センサの開発が活発化している。
【０００３】ＭＯＳイメージセンサは、少なくとも光電
変換素子としてのフォトダイオードとアクセス用電界効
果トランジスタ（ＦＥＴ）と走査用シフトレジスタから
なり、蓄積信号電荷をアクセスＦＥＴを介して順次出力
ラインに導き画像信号を得るものである。昨今、感度ま
たはＳ／Ｎ向上のために図５に示すように、フォトダイ
オード１ａ〜１ｄ、増幅用ＦＥＴ２ａ〜２ｄ、アクセス
用ＦＥＴ７ａ〜７ｄ、リセット用ＦＥＴ４ａ〜４ｄ、走
査用シフトレジスタ８からなる増幅型ＭＯＳイメージセ
ンサが開発されている。なお、１１はリセット用の内部
バイアス電源である。この増幅型ＭＯＳイメージセンサ
は、光電流による放電後のフォトダイオード１ａ〜１ｄ
の残留電圧を増幅用ＦＥＴ２ａ〜２ｄのゲートに受け、
順次、シフトレジスタ８から発せられるアクセスパルス
によってアクセス用ＦＥＴ７ａ〜７ｄ、リセット用ＦＥ
Ｔ４ａ〜４ｄを順次、導通させることにより時系列の画
像信号を画像信号出力ライン９に得ている。
変換素子としてのフォトダイオードとアクセス用電界効
果トランジスタ（ＦＥＴ）と走査用シフトレジスタから
なり、蓄積信号電荷をアクセスＦＥＴを介して順次出力
ラインに導き画像信号を得るものである。昨今、感度ま
たはＳ／Ｎ向上のために図５に示すように、フォトダイ
オード１ａ〜１ｄ、増幅用ＦＥＴ２ａ〜２ｄ、アクセス
用ＦＥＴ７ａ〜７ｄ、リセット用ＦＥＴ４ａ〜４ｄ、走
査用シフトレジスタ８からなる増幅型ＭＯＳイメージセ
ンサが開発されている。なお、１１はリセット用の内部
バイアス電源である。この増幅型ＭＯＳイメージセンサ
は、光電流による放電後のフォトダイオード１ａ〜１ｄ
の残留電圧を増幅用ＦＥＴ２ａ〜２ｄのゲートに受け、
順次、シフトレジスタ８から発せられるアクセスパルス
によってアクセス用ＦＥＴ７ａ〜７ｄ、リセット用ＦＥ
Ｔ４ａ〜４ｄを順次、導通させることにより時系列の画
像信号を画像信号出力ライン９に得ている。
【０００４】このセンサはフォトダイオード毎に、それ
に近接して配置した増幅用ＦＥＴ２ａ〜２ｄにより増幅
した信号をアクセスＦＥＴ７ａ〜７ｄを介して画像信号
出力ライン９に出力するためにランダムノイズは非常に
小さくできるが、暗時においてＦＥＴの動作上オフセッ
ト信号が出力され、ＦＥＴのばらつきによって生ずるオ
フセット信号の不均一性が固定パターンノイズ（ＦＰ
Ｎ）となる欠点がある。この欠点を回避するために、図
６に示すようなイメージセンサも開発されている。リセ
ットパルス入力端子ＲＳからアクセスパルスより狭いリ
セットタイミングパルスが入力され、ＡＮＤゲート１８
ａ〜１８ｄによってリセットタイミングパルスとアクセ
スパルスとの論理積を取ることにより、各フォトダイオ
ードのリセットパルスを形成してリセット用ＦＥＴのゲ
ート電極に印加している。この回路により、アクセスパ
ルスの前半にオフセット信号を含む画像信号を、後半に
オフセット信号を順次画像信号出力ライン９から出力さ
せることができる。外部回路によって、画素毎に前半の
信号から後半の信号を差し引くことによってオフセット
成分が除去でき、ＦＰＮを削減できる。
に近接して配置した増幅用ＦＥＴ２ａ〜２ｄにより増幅
した信号をアクセスＦＥＴ７ａ〜７ｄを介して画像信号
出力ライン９に出力するためにランダムノイズは非常に
小さくできるが、暗時においてＦＥＴの動作上オフセッ
ト信号が出力され、ＦＥＴのばらつきによって生ずるオ
フセット信号の不均一性が固定パターンノイズ（ＦＰ
Ｎ）となる欠点がある。この欠点を回避するために、図
６に示すようなイメージセンサも開発されている。リセ
ットパルス入力端子ＲＳからアクセスパルスより狭いリ
セットタイミングパルスが入力され、ＡＮＤゲート１８
ａ〜１８ｄによってリセットタイミングパルスとアクセ
スパルスとの論理積を取ることにより、各フォトダイオ
ードのリセットパルスを形成してリセット用ＦＥＴのゲ
ート電極に印加している。この回路により、アクセスパ
ルスの前半にオフセット信号を含む画像信号を、後半に
オフセット信号を順次画像信号出力ライン９から出力さ
せることができる。外部回路によって、画素毎に前半の
信号から後半の信号を差し引くことによってオフセット
成分が除去でき、ＦＰＮを削減できる。
【０００５】
【発明が解決しようとする課題】増幅型ＭＯＳイメージ
センサではその回路構成により、必然的に暗時において
もオフセット信号が出力される。オフセット信号のばら
つきはＦＰＮとなりイメージセンサの読み取り品質を低
下させる。外部補正回路でオフセット信号を除去するこ
とも可能であるが、全体としての回路が複雑になりコス
ト的にも不利である。また、図６の方式では１アクセス
時間中に画像信号出力、フォトダイオードのリセットお
よびオフセット信号出力の３動作を行う必要があり、ク
ロック周期の短い高速読み取りセンサには不利である。
センサではその回路構成により、必然的に暗時において
もオフセット信号が出力される。オフセット信号のばら
つきはＦＰＮとなりイメージセンサの読み取り品質を低
下させる。外部補正回路でオフセット信号を除去するこ
とも可能であるが、全体としての回路が複雑になりコス
ト的にも不利である。また、図６の方式では１アクセス
時間中に画像信号出力、フォトダイオードのリセットお
よびオフセット信号出力の３動作を行う必要があり、ク
ロック周期の短い高速読み取りセンサには不利である。
【０００６】
【課題を解決するための手段】本発明はフォトダイオー
ド、フォトダイオードの個別電極の電位を受けて動作す
るソースフォロア回路、フォトダイオードの個別電極の
電位を初期状態に戻すリセット用ＦＥＴ、蓄積コンデン
サ、アクセス用ＦＥＴ、蓄積コンデンサにオフセット電
圧を充電する充電用ＦＥＴとからなる複数個の画素と、
走査信号を出力する走査用シフトレジスタで構成する。
アクセス用ＦＥＴのソースを画素間で共通に接続して画
像信号出力ラインとする。ｎ番目の画素のアクセス用Ｆ
ＥＴのゲート電極にはシフトレジスタのｎ段目の出力信
号を、その画素のリセット用ＦＥＴのゲート電極にはシ
フトレジスタのｎ＋１段目の出力信号を、その画素の充
電用ＦＥＴのゲート電極にはシフトレジスタのｎ＋２段
目の出力信号を印加する。従って、ｎ画素のリニアイメ
ージセンサには少なくともｎ＋２段のシフトレジスタが
必要である。第２の実施例のイメージセンサでは、各画
素の蓄積コンデンサとアクセス用ＦＥＴの間にバッファ
ー用バイポーラトランジスタを挿入している。
ド、フォトダイオードの個別電極の電位を受けて動作す
るソースフォロア回路、フォトダイオードの個別電極の
電位を初期状態に戻すリセット用ＦＥＴ、蓄積コンデン
サ、アクセス用ＦＥＴ、蓄積コンデンサにオフセット電
圧を充電する充電用ＦＥＴとからなる複数個の画素と、
走査信号を出力する走査用シフトレジスタで構成する。
アクセス用ＦＥＴのソースを画素間で共通に接続して画
像信号出力ラインとする。ｎ番目の画素のアクセス用Ｆ
ＥＴのゲート電極にはシフトレジスタのｎ段目の出力信
号を、その画素のリセット用ＦＥＴのゲート電極にはシ
フトレジスタのｎ＋１段目の出力信号を、その画素の充
電用ＦＥＴのゲート電極にはシフトレジスタのｎ＋２段
目の出力信号を印加する。従って、ｎ画素のリニアイメ
ージセンサには少なくともｎ＋２段のシフトレジスタが
必要である。第２の実施例のイメージセンサでは、各画
素の蓄積コンデンサとアクセス用ＦＥＴの間にバッファ
ー用バイポーラトランジスタを挿入している。
【０００７】
【作用】蓄積コンデンサの充電用ＦＥＴを導通させるこ
とにより蓄積コンデンサにフォトダイオードのリセット
直後のソースフォロア回路の出力電圧を保持させる。そ
の後、光電流の蓄積によってフォトダイオードの個別電
極の電圧、つまりソースフォロア回路の入力電圧が上昇
し、その結果ソースフォロア回路の出力電圧も上昇す
る。蓄積コンデンサ自体にはリセット直後のソースフォ
ロア回路の出力電圧が保持されているために、蓄積コン
デンサの他端には光信号の蓄積による信号電圧のみが現
われる。 シフトレジスタのｎ段目の出力信号によって
蓄積コンデンサの他端に接続したアクセス用ＦＥＴを介
してｎ番目の画素のオフセット成分を除去した画像信号
が画像信号出力ラインから出力させることができる。シ
フトレジスタのｎ＋１段目の出力信号によってフォトダ
イオードがリセットされ、シフトレジスタのｎ＋２段目
の出力信号によって蓄積コンデンサがオフセット電圧に
充電される。このオフセット電圧は次回の画像信号出力
のために保持される。この方式によれば、画像信号出
力、リセットおよびオフセット電圧のサンプルに各々１
クロック周期の時間が与えられ、高速読み取りにおいて
も何ら障害とならない。第２の実施例では蓄積コンデン
サからの電圧をバイポーラトランジスタのエミッタフォ
ロア動作により、低インピーダンスで出力させることが
できる。
とにより蓄積コンデンサにフォトダイオードのリセット
直後のソースフォロア回路の出力電圧を保持させる。そ
の後、光電流の蓄積によってフォトダイオードの個別電
極の電圧、つまりソースフォロア回路の入力電圧が上昇
し、その結果ソースフォロア回路の出力電圧も上昇す
る。蓄積コンデンサ自体にはリセット直後のソースフォ
ロア回路の出力電圧が保持されているために、蓄積コン
デンサの他端には光信号の蓄積による信号電圧のみが現
われる。 シフトレジスタのｎ段目の出力信号によって
蓄積コンデンサの他端に接続したアクセス用ＦＥＴを介
してｎ番目の画素のオフセット成分を除去した画像信号
が画像信号出力ラインから出力させることができる。シ
フトレジスタのｎ＋１段目の出力信号によってフォトダ
イオードがリセットされ、シフトレジスタのｎ＋２段目
の出力信号によって蓄積コンデンサがオフセット電圧に
充電される。このオフセット電圧は次回の画像信号出力
のために保持される。この方式によれば、画像信号出
力、リセットおよびオフセット電圧のサンプルに各々１
クロック周期の時間が与えられ、高速読み取りにおいて
も何ら障害とならない。第２の実施例では蓄積コンデン
サからの電圧をバイポーラトランジスタのエミッタフォ
ロア動作により、低インピーダンスで出力させることが
できる。
【０００８】
【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。図１は本発明の実施例１におけるイメージセ
ンサの等価回路である。このイメージセンサはフォトダ
イオード１ａ〜１ｄと増幅用ＦＥＴ２ａ〜２ｄおよび電
流供給用ＦＥＴ３ａ〜３ｄからなるソースフォロア回
路、フォトダイオードのリセット用ＦＥＴ４ａ〜４ｄ、
蓄積コンデンサ５ａ〜５ｄ、蓄積コンデンサにオフセッ
ト電圧を充電する充電用ＦＥＴ６ａ〜６ｄ、アクセス用
ＦＥＴ７ａ〜７ｄとからなる各画素と、走査用シフトレ
ジスタ８とからなり、アクセスＦＥＴのソース電極を共
通に接続して画像信号出力ライン９としている。なお、
フォトダイオード１ａ〜１ｄのリセット用ＦＥＴ４ａ〜
４ｄはフォトダイオード１ａ〜１ｄの個別電極および共
通のリセット電源１１の間に接続され、シフトレジスタ
８から出力されるリセットパルスによって、フォトダイ
オード１ａ〜１ｄの個別電極の電位をリセット電源１１
の電圧値Ｖrsにリセットする。各画素の電流供給用ＦＥ
Ｔ３ａ〜３ｄのゲート電極は共通のバイアス電源１０に
接続されている。リニアリティの関点からこのＦＥＴ３
ａ〜３ｄを飽和領域で動作させる必要がある。従って、
バイアス電源１０の電圧をＶbb、リセット電圧をＶrsと
すると、ＶbbはＦＥＴの閾値電圧ＶtとＶrsの範囲の値
に設定しなければならない。蓄積コンデンサ５ａ〜５ｄ
はソースフォロア回路の出力端子と充電用ＦＥＴ６ａ〜
６ｄの間に接続され、充電用ＦＥＴ６ａ〜６ｄがオンの
際に、リセット直後のソースフォロア回路の出力電圧を
蓄積する。走査用シフトレジスタ８は外部からのスター
ト信号ＳＴおよびクロック信号ＣＫを受けて動作し、そ
の出力端子Ｙ1、Ｙ2、Ｙ3〜Ｙn+2から順次走査用信号を
出力する。第１画素において、アクセス用ＦＥＴ７ａの
ゲート電極は端子Ｙ1に、リセット用ＦＥＴ４ａのゲー
ト電極は端子Ｙ2に、充電用ＦＥＴ６ａのゲート電極は
Ｙ3に各々接続している。第２画素のアクセス用ＦＥＴ
７ｂのゲート電極、リセット用ＦＥＴ４ｂのゲート電極
および充電用ＦＥＴ６ｂのゲート電極は第１画素のゲー
ト電極に対して各々１クロック遅れた信号を発する端子
に接続している。画素数ｎのリニアイメージセンサの場
合、第ｎ画素においてアクセス用ＦＥＴ７ｄのゲート電
極は端子Ｙnに、リセット用ＦＥＴ４ｄのゲート電極は
端子Ｙn+1に、充電用ＦＥＴ６ｄのゲート電極は端子Ｙn
+2に各々接続している。従って、本実施例においてはシ
フトレジスタの走査段数は少なくとも画素数＋２である
ことが必要である。
説明する。図１は本発明の実施例１におけるイメージセ
ンサの等価回路である。このイメージセンサはフォトダ
イオード１ａ〜１ｄと増幅用ＦＥＴ２ａ〜２ｄおよび電
流供給用ＦＥＴ３ａ〜３ｄからなるソースフォロア回
路、フォトダイオードのリセット用ＦＥＴ４ａ〜４ｄ、
蓄積コンデンサ５ａ〜５ｄ、蓄積コンデンサにオフセッ
ト電圧を充電する充電用ＦＥＴ６ａ〜６ｄ、アクセス用
ＦＥＴ７ａ〜７ｄとからなる各画素と、走査用シフトレ
ジスタ８とからなり、アクセスＦＥＴのソース電極を共
通に接続して画像信号出力ライン９としている。なお、
フォトダイオード１ａ〜１ｄのリセット用ＦＥＴ４ａ〜
４ｄはフォトダイオード１ａ〜１ｄの個別電極および共
通のリセット電源１１の間に接続され、シフトレジスタ
８から出力されるリセットパルスによって、フォトダイ
オード１ａ〜１ｄの個別電極の電位をリセット電源１１
の電圧値Ｖrsにリセットする。各画素の電流供給用ＦＥ
Ｔ３ａ〜３ｄのゲート電極は共通のバイアス電源１０に
接続されている。リニアリティの関点からこのＦＥＴ３
ａ〜３ｄを飽和領域で動作させる必要がある。従って、
バイアス電源１０の電圧をＶbb、リセット電圧をＶrsと
すると、ＶbbはＦＥＴの閾値電圧ＶtとＶrsの範囲の値
に設定しなければならない。蓄積コンデンサ５ａ〜５ｄ
はソースフォロア回路の出力端子と充電用ＦＥＴ６ａ〜
６ｄの間に接続され、充電用ＦＥＴ６ａ〜６ｄがオンの
際に、リセット直後のソースフォロア回路の出力電圧を
蓄積する。走査用シフトレジスタ８は外部からのスター
ト信号ＳＴおよびクロック信号ＣＫを受けて動作し、そ
の出力端子Ｙ1、Ｙ2、Ｙ3〜Ｙn+2から順次走査用信号を
出力する。第１画素において、アクセス用ＦＥＴ７ａの
ゲート電極は端子Ｙ1に、リセット用ＦＥＴ４ａのゲー
ト電極は端子Ｙ2に、充電用ＦＥＴ６ａのゲート電極は
Ｙ3に各々接続している。第２画素のアクセス用ＦＥＴ
７ｂのゲート電極、リセット用ＦＥＴ４ｂのゲート電極
および充電用ＦＥＴ６ｂのゲート電極は第１画素のゲー
ト電極に対して各々１クロック遅れた信号を発する端子
に接続している。画素数ｎのリニアイメージセンサの場
合、第ｎ画素においてアクセス用ＦＥＴ７ｄのゲート電
極は端子Ｙnに、リセット用ＦＥＴ４ｄのゲート電極は
端子Ｙn+1に、充電用ＦＥＴ６ｄのゲート電極は端子Ｙn
+2に各々接続している。従って、本実施例においてはシ
フトレジスタの走査段数は少なくとも画素数＋２である
ことが必要である。
【０００９】図２は動作タイミングチャートであり、ク
ロック信号ＣＫ、スタート信号ＳＴと共に走査用シフト
レジスタ８の出力端子Ｙ1、Ｙ2〜Ｙn+1から発せられる
走査信号および画像信号電圧Ｓｉｇを示している。次
に、図１の等価回路および図２のタイミングチャートを
参照しながら本発明の実施例の動作を説明する。フォト
ダイオード１ａ、増幅用ＦＥＴ２ａ、電流供給用ＦＥＴ
３ａ、リセット用ＦＥＴ４ａ、蓄積用コンデンサ５ａ、
充電用ＦＥＴ６ａおよびアクセス用ＦＥＴ７ａからなる
第１画素について説明する。端子Ｙ1からの信号によっ
てアクセス用ＦＥＴがオンになり蓄積コンデンサからの
信号電圧が画像信号出力ライン９に取り出される。つぎ
のタイミングで端子Ｙ2からの信号によってリセット用
ＦＥＴが導通し、フォトダイオードが一定電圧（Ｖｄｄ
−Ｖｒｓ）に充電され、一定の電荷が蓄えられる。更に
次のタイミングで端子Ｙ3からの信号によって充電用Ｆ
ＥＴが導通して蓄積コンデンサ５ａにリセット直後のソ
ースフォロア回路の出力電圧つまり暗時の基準電圧が蓄
えられ、保持される。以降のタイミングではすべてのＦ
ＥＴ７ａ、ＦＥＴ４ａおよびＦＥＴ６ａがオフになり光
信号の蓄積期間に入る。蓄積期間ではフォトダイオード
に蓄えられた充電電荷が光電流によって放電してフォト
ダイオード１ａの個別電極の電位が上昇し、ソースフォ
ロア回路の出力電圧もそれに従って上昇する。その結
果、蓄積コンデンサ５ａの他端には蓄積後のソースフォ
ロア回路の出力電圧と蓄積前のソースフォロア回路の出
力電圧の差電圧、つまり光信号による変化分の電圧のみ
が現われる。次のスタート信号による端子Ｙ1からのア
クセス信号によってアクセス用ＦＥＴ７ａが導通して、
ソースフォロア回路のオフセット電圧がキャンセルされ
た光信号電圧のみが画像信号出力ライン９から得られ
る。以下、第２、第３画素については、シフトレジスタ
８の出力端子とＦＥＴのゲート電極との接続状態から分
かるように、１クロック周期ずつ遅れて同様の動作をす
ることによって、画像信号出力端子９からオフセット電
圧をキャンセルした画像信号を得ることができる。この
方式によれば、画像信号出力、フォトダイオードのリセ
ットおよび蓄積コンデンサへのオフセット電圧の充電が
各々１クロック周期で行えるため、従来例における図６
の方式に比べて高速読み取りにおいて有利である。
ロック信号ＣＫ、スタート信号ＳＴと共に走査用シフト
レジスタ８の出力端子Ｙ1、Ｙ2〜Ｙn+1から発せられる
走査信号および画像信号電圧Ｓｉｇを示している。次
に、図１の等価回路および図２のタイミングチャートを
参照しながら本発明の実施例の動作を説明する。フォト
ダイオード１ａ、増幅用ＦＥＴ２ａ、電流供給用ＦＥＴ
３ａ、リセット用ＦＥＴ４ａ、蓄積用コンデンサ５ａ、
充電用ＦＥＴ６ａおよびアクセス用ＦＥＴ７ａからなる
第１画素について説明する。端子Ｙ1からの信号によっ
てアクセス用ＦＥＴがオンになり蓄積コンデンサからの
信号電圧が画像信号出力ライン９に取り出される。つぎ
のタイミングで端子Ｙ2からの信号によってリセット用
ＦＥＴが導通し、フォトダイオードが一定電圧（Ｖｄｄ
−Ｖｒｓ）に充電され、一定の電荷が蓄えられる。更に
次のタイミングで端子Ｙ3からの信号によって充電用Ｆ
ＥＴが導通して蓄積コンデンサ５ａにリセット直後のソ
ースフォロア回路の出力電圧つまり暗時の基準電圧が蓄
えられ、保持される。以降のタイミングではすべてのＦ
ＥＴ７ａ、ＦＥＴ４ａおよびＦＥＴ６ａがオフになり光
信号の蓄積期間に入る。蓄積期間ではフォトダイオード
に蓄えられた充電電荷が光電流によって放電してフォト
ダイオード１ａの個別電極の電位が上昇し、ソースフォ
ロア回路の出力電圧もそれに従って上昇する。その結
果、蓄積コンデンサ５ａの他端には蓄積後のソースフォ
ロア回路の出力電圧と蓄積前のソースフォロア回路の出
力電圧の差電圧、つまり光信号による変化分の電圧のみ
が現われる。次のスタート信号による端子Ｙ1からのア
クセス信号によってアクセス用ＦＥＴ７ａが導通して、
ソースフォロア回路のオフセット電圧がキャンセルされ
た光信号電圧のみが画像信号出力ライン９から得られ
る。以下、第２、第３画素については、シフトレジスタ
８の出力端子とＦＥＴのゲート電極との接続状態から分
かるように、１クロック周期ずつ遅れて同様の動作をす
ることによって、画像信号出力端子９からオフセット電
圧をキャンセルした画像信号を得ることができる。この
方式によれば、画像信号出力、フォトダイオードのリセ
ットおよび蓄積コンデンサへのオフセット電圧の充電が
各々１クロック周期で行えるため、従来例における図６
の方式に比べて高速読み取りにおいて有利である。
【００１０】図３は本発明のイメージセンサに用いる出
力回路の一例である。この回路はイメージセンサの画像
信号出力端子に接続される入力端子１３と入力端子のリ
セット用スイッチ１４と正相アンプ１５とからなってい
て、通常のＭＯＳイメージセンサの出力回路として用い
られる周知の回路である。この回路では蓄積容量５ａ〜
５ｄの容量値をＣ１、画像信号出力ラインの容量値をＣ
２とすると、センサ内部で発生する信号電圧がＣ１／
（Ｃ１＋Ｃ２）の比で減衰する。減衰の度合はＣ２／Ｃ
１に依存し、減衰を小さく抑えるにはＣ１＞Ｃ２にする
必要がある。なお、減衰の大きい場合には、正相アンプ
の利得を大きく設定する必要がある。
力回路の一例である。この回路はイメージセンサの画像
信号出力端子に接続される入力端子１３と入力端子のリ
セット用スイッチ１４と正相アンプ１５とからなってい
て、通常のＭＯＳイメージセンサの出力回路として用い
られる周知の回路である。この回路では蓄積容量５ａ〜
５ｄの容量値をＣ１、画像信号出力ラインの容量値をＣ
２とすると、センサ内部で発生する信号電圧がＣ１／
（Ｃ１＋Ｃ２）の比で減衰する。減衰の度合はＣ２／Ｃ
１に依存し、減衰を小さく抑えるにはＣ１＞Ｃ２にする
必要がある。なお、減衰の大きい場合には、正相アンプ
の利得を大きく設定する必要がある。
【００１１】図４は実施例２におけるイメージセンサの
等価回路である。本回路は実施例１に比べて、蓄積コン
デンサ５ａ〜５ｄとアクセス用ＦＥＴ７ａ〜７ｄの間に
エミッタフォロア動作をするバイポーラトランジスタ１
６ａ〜１６ｄを挿入している。本図において図１と同一
の符号を付した素子は図１のものと同一の機能をする素
子である。なお、１７は蓄積コンデンサの充電用電源で
あって、コンデンサ５ａ〜５ｄの端子およびトランジス
タ１６ａ〜１６ｄのベース電位を設定するものであり、
トランジスタ１６ａ〜１６ｄを常にアクティブ状態で動
作させるために、０．６ｖ〜１．５ｖに設定する。本実
施例ではＣ１＜Ｃ２の場合でもトランジスタのエミッタ
フォロア作用により減衰の少ない信号電圧を出力ライン
９に取り出すことができる。なお、この場合にはバイポ
ーラトランジスタのベース−エミッタ電圧Ｖｂｅの不均
一が固定パターンノイズを発生させる懸念があるが、バ
イポーラトランジスタではチップ上でのＶｂｅの不均一
は５ｍＶ以下であり、問題にならない程度である。本実
施例では、各画素に付随した蓄積コンデンサ５ａ〜５ｄ
の容量を小さくできるために、センサチップの面積を削
減できること、および減衰の少ない信号電圧を出力ライ
ン９に得られるために図３に示す正相アンプの利得を小
さく設定することができ、Ｓ／Ｎの向上が達成できる。
等価回路である。本回路は実施例１に比べて、蓄積コン
デンサ５ａ〜５ｄとアクセス用ＦＥＴ７ａ〜７ｄの間に
エミッタフォロア動作をするバイポーラトランジスタ１
６ａ〜１６ｄを挿入している。本図において図１と同一
の符号を付した素子は図１のものと同一の機能をする素
子である。なお、１７は蓄積コンデンサの充電用電源で
あって、コンデンサ５ａ〜５ｄの端子およびトランジス
タ１６ａ〜１６ｄのベース電位を設定するものであり、
トランジスタ１６ａ〜１６ｄを常にアクティブ状態で動
作させるために、０．６ｖ〜１．５ｖに設定する。本実
施例ではＣ１＜Ｃ２の場合でもトランジスタのエミッタ
フォロア作用により減衰の少ない信号電圧を出力ライン
９に取り出すことができる。なお、この場合にはバイポ
ーラトランジスタのベース−エミッタ電圧Ｖｂｅの不均
一が固定パターンノイズを発生させる懸念があるが、バ
イポーラトランジスタではチップ上でのＶｂｅの不均一
は５ｍＶ以下であり、問題にならない程度である。本実
施例では、各画素に付随した蓄積コンデンサ５ａ〜５ｄ
の容量を小さくできるために、センサチップの面積を削
減できること、および減衰の少ない信号電圧を出力ライ
ン９に得られるために図３に示す正相アンプの利得を小
さく設定することができ、Ｓ／Ｎの向上が達成できる。
【００１２】
【発明の効果】以上説明したように本発明は各画素にフ
ォトダイオード、ソースフォロア回路、蓄積コンデン
サ、リセット用ＦＥＴ、充電用ＦＥＴおよびアクセスス
イッチを設け、リセット直後のソースフォロア回路の出
力電圧をその出力端に接続した蓄積コンデンサに蓄え、
光信号蓄積後の光信号電圧のみを画像信号出力端子に取
り出すことを可能にするものである。従って、イメージ
センサチップ内部でオフセット電圧つまり暗時の基準電
圧を除去するために、高精度で暗レベルが設定され且つ
周辺回路が大幅に簡略化できる。よって、本発明のイメ
ージセンサは情報処理機器の入力装置として極めて有用
であり、その産業上の利用価値は極めて大きいという優
れた効果を奏する。
ォトダイオード、ソースフォロア回路、蓄積コンデン
サ、リセット用ＦＥＴ、充電用ＦＥＴおよびアクセスス
イッチを設け、リセット直後のソースフォロア回路の出
力電圧をその出力端に接続した蓄積コンデンサに蓄え、
光信号蓄積後の光信号電圧のみを画像信号出力端子に取
り出すことを可能にするものである。従って、イメージ
センサチップ内部でオフセット電圧つまり暗時の基準電
圧を除去するために、高精度で暗レベルが設定され且つ
周辺回路が大幅に簡略化できる。よって、本発明のイメ
ージセンサは情報処理機器の入力装置として極めて有用
であり、その産業上の利用価値は極めて大きいという優
れた効果を奏する。
【図１】本発明の実施例１におけるイメージセンサの等
価回路図
価回路図
【図２】本発明におけるイメージセンサの動作タイミン
グチャート
グチャート
【図３】イメージセンサに用いる出力回路図
【図４】本発明の実施例２におけるイメージセンサの等
価回路図
価回路図
【図５】従来例における増幅型ＭＯＳイメージセンサの
等価回路図
等価回路図
【図６】従来例における画像信号とオフセット信号を直
列に出力するイメージセンサの等価回路図
列に出力するイメージセンサの等価回路図
１ａ〜１ｄ フォトダイオード ２ａ〜２ｄ 増幅用ＦＥＴ ３ａ〜３ｄ 電流供給用ＦＥＴ ４ａ〜４ｄ フォトダイオードのリセット用ＦＥＴ ５ａ〜５ｄ 蓄積コンデンサ ６ａ〜６ｄ 充電用ＦＥＴ ７ａ〜７ｄ アクセス用ＦＥＴ ８ 走査用シフトレジスタ ９ 画像信号出力ライン １０ 内部バイアス電源 １１ リセット電源 １３ 入力端子 １４ 入力端子のリセット用スイッチ １５ 正相アンプ １６ａ〜１６ｄ バイポーラトランジスタ １７ 充電用電源 １８ａ〜１８ｄ ＡＮＤゲート
Claims (4)
- 【請求項１】フォトダイオード、フォトダイオードの個
別電極の電圧を受けて動作する電界効果トランジスタか
らなるソースフォロア回路、フォトダイオードの個別電
極の電圧を初期状態に戻すリセット用電界効果トランジ
スタ、蓄積コンデンサ、蓄積コンデンサにオフセット電
圧を充電するための充電用電界効果トランジスタ、アク
セス用電界効果トランジスタとからなる複数個の画素
と、走査用シフトレジスタ、アクセス用電界効果トラン
ジスタのソース電極を画素間で共通に接続してなる画像
信号出力ラインからなり、ソースフォロア回路のオフセ
ット信号電圧を各画素に付随した蓄積コンデンサに蓄
積、保持することによりオフセット信号をキャンセルし
た画像信号を出力することを特徴とするイメージセン
サ。 - 【請求項２】ｎ番目の画素において、アクセス用電界効
果型トランジスタのゲート電極にはシフトレジスタのｎ
段目の出力信号を、リセット用電界効果型トランジスタ
のゲート電極にはシフトレジスタのｎ＋１段目の出力信
号を、充電用電界効果型トランジスタのゲート電極には
シフトレジスタのｎ＋２段目の出力信号を印加すること
により、ソースフォロア回路に接続した蓄積コンデンサ
にリセット直後のソースフォロア回路の出力電圧を保持
させた後、光による信号電荷の蓄積過程を経て、アクセ
ス用電界効果型トランジスタを導通させることによりオ
フセット信号をキャンセルした画像信号を出力させるこ
とを特徴とする請求項１記載のイメージセンサ。 - 【請求項３】フォトダイオード、フォトダイオードの個
別電極の電圧を受けて動作する電界効果トランジスタか
らなるソースフォロア回路、フォトダイオードの個別電
極の電圧を初期状態に戻すリセット用電界効果トランジ
スタ、蓄積コンデンサ、蓄積コンデンサにオフセット電
圧を充電するための充電用電界効果トランジスタ、蓄積
コンデンサの電圧をベースに受けて動作するバッファ用
バイポーラトランジスタ、バッファー用トランジスタの
エミッタ電極に接続したアクセス用電界効果トランジス
タとからなる複数個の画素と、走査用シフトレジスタ、
アクセス用電界効果トランジスタのソース電極を画素間
で共通に接続してなる画像信号出力ラインからなり、ソ
ースフォロア回路のオフセット信号電圧を各画素に付随
した蓄積コンデンサに蓄積、保持することによりオフセ
ット信号をキャンセルした画像信号を、バッファー用ト
ランジスタを介して低出力インピーダンスで出力するこ
とを特徴とするイメージセンサ。 - 【請求項４】ｎ番目の画素において、アクセス用電界効
果型トランジスタのゲート電極にはシフトレジスタのｎ
段目の出力信号を、リセット用電界効果型トランジスタ
のゲート電極にはシフトレジスタのｎ＋１段目の出力信
号を、充電用電界効果型トランジスタのゲート電極には
シフトレジスタのｎ＋２段目の出力信号を印加すること
により、ソースフォロア回路に接続した蓄積コンデンサ
にリセット直後のソースフォロア回路の出力電圧を保持
させた後、光による信号電荷の蓄積過程を経て、アクセ
ス用電界効果型トランジスタを導通させることによりオ
フセット信号をキャンセルした画像信号を出力させるこ
とを特徴とする請求項３記載のイメージセンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4254530A JPH06105068A (ja) | 1992-09-24 | 1992-09-24 | イメージセンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4254530A JPH06105068A (ja) | 1992-09-24 | 1992-09-24 | イメージセンサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06105068A true JPH06105068A (ja) | 1994-04-15 |
Family
ID=17266328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4254530A Pending JPH06105068A (ja) | 1992-09-24 | 1992-09-24 | イメージセンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06105068A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010068545A (ja) * | 2009-12-21 | 2010-03-25 | Semiconductor Energy Lab Co Ltd | 半導体装置の駆動方法 |
| US7808535B2 (en) | 2000-04-12 | 2010-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of driving the same |
| JP2012054952A (ja) * | 2011-09-28 | 2012-03-15 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の駆動方法 |
| JP2013093872A (ja) * | 2012-12-19 | 2013-05-16 | Semiconductor Energy Lab Co Ltd | 半導体装置、ｘ線カメラ及び電子機器 |
| JP2017152801A (ja) * | 2016-02-22 | 2017-08-31 | キヤノン株式会社 | 固体撮像装置および撮像装置 |
-
1992
- 1992-09-24 JP JP4254530A patent/JPH06105068A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7808535B2 (en) | 2000-04-12 | 2010-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of driving the same |
| US8203636B2 (en) | 2000-04-12 | 2012-06-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of driving the same |
| US8355065B2 (en) | 2000-04-12 | 2013-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of driving the same |
| US8743250B2 (en) | 2000-04-12 | 2014-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of driving the same |
| US9019408B2 (en) | 2000-04-12 | 2015-04-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of driving the same |
| US9274236B2 (en) | 2000-04-12 | 2016-03-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of driving the same |
| US9568615B2 (en) | 2000-04-12 | 2017-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of driving the same |
| JP2010068545A (ja) * | 2009-12-21 | 2010-03-25 | Semiconductor Energy Lab Co Ltd | 半導体装置の駆動方法 |
| JP2012054952A (ja) * | 2011-09-28 | 2012-03-15 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の駆動方法 |
| JP2013093872A (ja) * | 2012-12-19 | 2013-05-16 | Semiconductor Energy Lab Co Ltd | 半導体装置、ｘ線カメラ及び電子機器 |
| JP2017152801A (ja) * | 2016-02-22 | 2017-08-31 | キヤノン株式会社 | 固体撮像装置および撮像装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100660193B1 (ko) | 자기-보상 상관 이중 샘플링 회로 | |
| KR100399954B1 (ko) | 아날로그 상호 연관된 이중 샘플링 기능을 수행하는씨모스 이미지 센서용 비교 장치 | |
| JP2976242B2 (ja) | 集積回路とその集積回路を用いたカメラ並びに該集積回路技術を用いて作製されたイメージセンサへの副次的な入射光線を検出する方法 | |
| US5296696A (en) | Solid state image pickup apparatus and driving method | |
| EP0272152B1 (en) | Signal reading out circuit | |
| EP0400985B1 (en) | Photoelectric converting apparatus | |
| US6903771B2 (en) | Image pickup apparatus | |
| EP1187217A2 (en) | Solid-state image sensing device | |
| JPH06339082A (ja) | 光電変換装置 | |
| EP0577391B1 (en) | Solid state image pickup apparatus | |
| JPH0946597A (ja) | 固体撮像装置およびその駆動方法 | |
| JP2575964B2 (ja) | 固体撮像装置 | |
| US4556910A (en) | Image sensing device having on-chip fixed-pattern noise reducing circuit | |
| US4945418A (en) | Solid state image pickup apparatus with charge storage device | |
| JPH06105068A (ja) | イメージセンサ | |
| US6731336B1 (en) | Solid-state imaging apparatus with self-compensating voltage supply circuit | |
| US4716317A (en) | Control method for an integrated circuit using a three-level clock pulse signal | |
| US7199828B2 (en) | Active pixel sensor cell array | |
| JP3444906B2 (ja) | 光電変換装置 | |
| US6822212B2 (en) | Photoelectric device having noise reduction circuitry | |
| JPH0548844A (ja) | イメージセンサ | |
| JP2791073B2 (ja) | 固体撮像装置 | |
| JPH0965215A (ja) | 固体撮像装置 | |
| JP3149126B2 (ja) | 固体撮像装置 | |
| CN216313265U (zh) | 一种双存储cmos图像传感器电路 |