JP3444906B2 - 光電変換装置 - Google Patents
光電変換装置Info
- Publication number
- JP3444906B2 JP3444906B2 JP17079992A JP17079992A JP3444906B2 JP 3444906 B2 JP3444906 B2 JP 3444906B2 JP 17079992 A JP17079992 A JP 17079992A JP 17079992 A JP17079992 A JP 17079992A JP 3444906 B2 JP3444906 B2 JP 3444906B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit means
- circuit
- maximum value
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Automatic Focus Adjustment (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
Description
に被写体の照度に対応して蓄積時間を変化させ、常に一
定範囲内の出力電圧を得ることのできる光電変換装置に
関するものである。 【0002】 【従来の技術】従来、カメラのAF(オートフォーカ
ス)機構等に用いられる光電変換装置においては、被写
体の照度が10-3〜103 ルクス程度と非常に広い範囲
にわたることに対応するために、蓄積時間を一定にする
だけの制御では出力電圧のダイナミックレンジが十分に
確保できないことに鑑みて、被写体の照度に対応して蓄
積時間を変化させ、その時間に応じて出力電圧を所定の
ゲインで増幅する、いわゆるAGC(オートゲインコン
トロール)を行なっている。このAGCによって被写体
の照度に関わらず、常に一定の出力電圧を取り出させる
ようになる。 【0003】このような制御を行なうためには、被写体
の照度を蓄積時間中にリアルタイムで検出し、その値が
所定の値に達した時点で蓄積を終了させるという制御方
式が提案されている。例えば、特開昭61−16791
6号は、被写体の照度の最大値を検出する手段を有して
制御を行なっている。この方式によれば、出力電圧に被
写体の照度の最大値に応じた所定の増幅を行なうため、
被写体の如何にかかわらず、常に出力電圧を飽和させる
ことなく得ることができる。 【0004】図5は従来の照度の最大値検出機能を備え
た光電変換装置の構成を示す回路ブロック図である。5
01は受光素子となるNPNトランジスタ、502はN
PNトランジスタ501のベースをリセットするための
スイッチングトランジスタ、503は同じくエミッタを
リセットするためのスイッチングトランジスタ、505
はNPNトランジスタ501の出力を一時的に蓄積する
ための容量、504はNPNトランジスタ501の出力
を容量505へ転送する為のスイッチングトランジス
タ、506は容量505に蓄積された電荷を読み出すた
めのスイッチングトランジスタ、512は出力が読み出
される共通出力ライン、510は出力バッファ、519
は出力端子、511は読み出し用スイッチングトランジ
スタ506を順次ONさせるためのシフトレジスタであ
る。 【0005】又、507は受光素子NPNトランジスタ
501の出力を受けるアンプ回路であって、すべての有
効画素についているアンプ回路507の出力同士を共通
接続することにより、出力ライン521には全有効画素
の出力の最大値がリアルタイムで出力される。更に、出
力ライン522にはダーク基準となる画素の出力がやは
りアンプ回路507を通してリアルタイムに出力され、
これを出力バッファ508を介して差動アンプ509に
より差をとれば、リアルタイム光量モニタ端子520よ
り、照射された光量の最大値が出力される。又、513
はNPNトランジスタ501のコレクタ電源端子、51
5はベースリセットのためのスイッチングトランジスタ
502の制御端子、516はベースリセット電源端子、
514は電荷転送用スイッチングトランジスタ504の
制御端子、517はエミッタリセットのためのスイッチ
ングトランジスタ503の制御端子、518はエミッタ
リセット電源端子である。 【0006】図6は上記構成の従来例の光電変換装置の
センサリセット期間と蓄積時間中のタイミングチャート
である。515,517,514の各端子にそれぞれの
パルスを印加することにより、まず、NPNトランジス
タ501のベースがリセットされ、次にエミッタがリセ
ットされ、同時に蓄積容量505がリセットされる。こ
のエミッタ及び容量のリセットが終了した時点より蓄積
が開始されるわけであるが、この時リアルタイム光量モ
ニタ端子520からは、図6に示したような出力が、全
画素に照射された光の最大値として出力されることにな
る。そして、この光量モニタの出力が所定の電位に達し
た時点で蓄積を終了し、その電位に応じた量の増幅を後
段の回路で施すことにより、常に適切な出力電圧が得ら
れるというものである。 【0007】 【発明が解決しようとする課題】一方、最近のAF(オ
ートフォーカス)システムなどでは、高機能化により画
素数が増加する傾向にあり、画素数の増加に伴ない、全
画素の読み出し時間が長大化するということが表面化し
ている。このような大きな画素数の光電変換装置で上述
の光量モニタを行なうようにした場合には、1ラインの
全画素を対象とした光量モニタを行なうようになるた
め、場合によっては必ずしも所望でない部分に照射され
た光情報をモニタしたことによって蓄積が終了させられ
てしまい、所望の部分の光情報は更に蓄積時間を必要と
しているにもかかわらず、蓄積されない為に十分な出力
電圧が取り出せないという問題点があった。 【0008】本発明は上述の問題を解決するために提案
されたものである。 【0009】 【課題を解決するための手段】上記課題を達成するため
の本発明の構成は、それぞれが複数の受光素子を含む複
数の領域からなる撮像手段と、前記複数の領域に含まれ
る受光素子の出力から、それぞれの領域内に照射された
光の最大値を個別に検出する複数の第1の回路手段と、
前記複数の第1の回路手段からの信号に基づいて、複数
の領域に照射された光の最大値を検出するとともに、前
記複数の第1の回路手段からの信号を選択的に出力する
為の第2の回路手段とを備え、前記複数の第1の回路手
段の各々は、対応する領域に含まれる前記複数の受光素
子からの信号を出力する複数のアンプと、前記複数のア
ンプの出力部を共通接続した第1の出力ラインとを含
み、前記第2の回路手段は、前記複数の第1の回路手段
からの信号を出力する複数のバッファと、前記バッファ
の出力部を共通接続した第2の出力ラインとを含み、さ
らに、前記複数のバッファの1つをオンにし、それ以外
をオフにすることにより、前記第2の回路手段から、前
記複数の第1の回路手段からの信号を選択的に出力する
モードと、前記複数のバッファの内、2つ以上をオンに
することにより、前記第2の回路手段から、前記オンさ
れたバッファに対応する複数の領域に照射された光の最
大値の信号を出力するモードとを切り換える切り換え手
段とを具備したことを特徴とする。 【0010】 【0011】 【0012】 【実施例】以下、添付図面を参照しつつ、本発明を適用
した好適な実施例を説明する。図1は本発明の第1の実
施例を示しており、図中、101は受光素子となるNP
Nトランジスタ、102はトランジスタ101のベース
をリセットする為のスイッチングトランジスタ、103
はトランジスタ101のエミッタをリセットする為のス
イッチングトランジスタ、105はトランジスタ101
の出力電圧を一時的に蓄積する為の容量、104はトラ
ンジスタ101の出力を容量105へ転送する為のスイ
ッチングトランジスタ、106は容量105に蓄積され
た電圧を読み出す為のスイッチングトランジスタ、11
2は各画素の出力が読み出される共通出力ライン、11
0は出力バッファ、119は出力端子である。また、1
11は各画素の出力を順次読み出すためのシフトレジス
タである。107は受光素子101の出力を受けるアン
プ回路で、必要とする領域の有効画素に設けられてい
る。 【0013】即ち、すべての画素に対応するトランジス
タ101は3つの領域に分割され、第1の領域に含まれ
るトランジスタ101の出力は、夫々のアンプ107に
より増幅された後、第1の領域に属するアンプの出力同
士がまとめられる。また、第2の領域に含まれるトラン
ジスタ101の出力は、夫々のアンプ107により増幅
された後、第2の領域に属するアンプの出力同士がまと
められ、また第3の領域に含まれるトランジスタ101
の出力は、夫々のアンプ107により増幅された後、第
3の領域に属するアンプの出力同士がまとめられる。か
くして、第1〜第3の夫々の領域の画素の出力の最大値
は、夫々の出力ライン13、12、11にリアルタイム
に現われる。なお、各領域において、アンプ107の出
力電圧が複数分がまとめられても、その共通ライン上に
は、個々のアンプ107の電圧の和ではなく、それらの
なかの最大電圧値が現われる。 【0014】更に、出力ライン14にはダーク基準画素
の出力がやはり同様のアンプ回路を通してリアルタイム
に出力される。図1において、108は出力バッファ、
109は差動アンプ、122は切換端子のついた出力バ
ッファ(アナログスイッチ)、123は122のバッフ
ァに対する負荷回路、124は122の出力バッファを
所定の入力によって切換える為のロジック回路、121
は切換えのための入力端子、113は受光素子のNPN
トランジスタのコレクタ電源、115はベースリセット
用スイッチングトランジスタの制御端子、116はベー
スリセット電源端子、117はエミッタリセット用スイ
ッチングトランジスタの制御端子、118はエミッタリ
セット電源端子、114は電荷転送用スイッチングトラ
ンジスタの制御端子である。 【0015】ライン17、16、15上には、第1領
域、第2領域、第3領域の夫々の画素の出力の和を、ダ
ーク規準画素の出力との差で作動増幅したものが現わ
れ、それらの増幅された出力が各々のバッファ122を
通して加算されその最大電圧値が端子120上に現われ
る。図2は本発明の実施例を説明する為のタイミングチ
ャートであり、115、117、114の端子にそれぞ
れ図示のパルスを加えることにより、ベースリセット及
びエミッタリセットが順次行われ、同時に蓄積容量10
5もリセットされる。このエミッタ及び容量のリセット
が終了した時点から、各トランジスタ101において電
荷の蓄積が開始される。各領域での電荷の蓄積状態の変
化を図2において、ライン15、16、17における電
圧変化として表した。このようにして、出力ライン1
1、12、13にはそれぞれ領域3、領域2、領域1の
出力の最大値がリアルタイムで出力され、それぞれは作
動アンプ109によってダーク規準画素出力と差分をと
られ、それぞれの領域のリアルタイム光量モニタとなっ
て出力ライン15、16、17を介して出力バッファ1
22へそれぞれ提供される。 【0016】出力バッファ122は出力をON/OFF
させる為の切換端子を有しており、これをONすること
によりそのバッファの出力を取り出すことができる。従
って、1つの出力バッファ122のみをオンさせれば、
端子120上には、当該オンされたバッファに対応する
領域の画素出力の最大値が現われる。又、出力バッファ
122を複数同時にONすることにより、端子120上
には、その中の最大値がとり出されることになる。即
ち、入力端子121からの入力により、ロジック回路1
24を駆動し、そのパルスにより出力バッファ122を
ON/OFFさせれば、所望の領域のリアルタイム光量
モニタ出力を出力端子120から取り出すことができ
る。又、すべての領域に付加された出力バッファ122
を同時にONすれば、その中の最大値が120より取り
出されることになる。つまり、それはとりも直さず、全
領域を共通にした時の最大値を検出するリアルタイム光
量モニタにほかならない。 【0017】即ち、ロジック回路124を駆動すること
により、図2に示した120の出力波形のように、領域
1,領域2,領域3、そして全体という様に、4つの領
域のリアルタイムの光量モニタを選択的に検出すること
ができるわけである。よってこれらの光量モニタの領域
を所望の領域に設定し、その出力電圧が所定の値に達し
た時点で蓄積を打ち切り、その値に応じたゲインを後段
の回路でかければ、他の領域に照射された光情報の如何
にかかわらず、常に適切な値の出力電圧が所望の領域に
対してのみ得られることになる。又、全領域において、
光量をモニタしたい場合にも、外部からの入力により実
現することができるわけである。 【0018】図3は図1中の切換端子付き出力バッファ
122の具体的な実施例である。1は電源端子、2は入
力端子、3は切換用コントロール端子、4は出力端子で
ある。コントロール端子3をHiにすることにより、ス
イッチングトランジスタ302がONし、最終出力段N
PNトランジスタ301はカットオフ状態となるため
に、このバッファ回路はOFFとなる。コントロール端
子3を低レベルにすると、トランジスタ302がOFF
し、トランジスタ301が正常動作をすることにより、
バッファ回路はONする。なお、この回路を使用するに
あたっては、出力端子4に何らかの負荷を接続しなけれ
ばならない。この負荷が図1の負荷123に相当する。 【0019】図4は本発明の他の実施例を示す回路図で
あり、図中、図1との相違点は、図1が1つのエミッタ
であるのに対し、図4においては受光素子となるNPN
トランジスタ401がマルチエミッタであることであ
る。ここでは、NPNトランジスタのエミッタを2ケ設
けている。第1のエミッタ41は出力を電荷転送用スイ
ッチングトランジスタ104により容量105へ転送す
るためのエミッタ、第2のエミッタ42は各領域中で画
素ごとに共通接続され、ここに照射された光の最大値を
出力する。即ち、図1中、107のアンプ回路の共通接
続による最大値の検出方法にかわって、この方式では受
光素子のエミッタを別に設けることにより、最大値を検
出している。又、403は第2のエミッタをリセットす
るスイッチングトランジスタで、各領域ごとに1ケ付加
すればよい。 【0020】以上説明した光電変換装置によれば、受光
素子の列を複数の画素を含む複数の領域に分割し、それ
ぞれの領域について個別の光量モニタを設け、それをリ
アルタイムにモニタすることにより、所望の分割領域に
おける光量が最適となった時点で蓄積を終了するように
すれば、適正な出力電圧を得ることができる。なお、こ
の時、他の領域の出力電圧は当然、適切なレベルにはい
ないために、あるものは蓄積電圧が長すぎる為に飽和
し、あるものは蓄積時間が足りずに小さすぎるといった
ことが起こっていると予想される。本来の目的からすれ
ば、これらの領域は最初から所望の領域ではなかったの
であるから、その出力電圧の如何は感知しないところで
あるが、時として領域を分割せずに全領域共通にした場
合での制御を必要とすることがある。かかる場合でも、
出力バッファ122はロジック回路124により同時に
オンされることが可能であるから、全領域を1まとめに
して共通な状態での光量モニタを簡単な走査で行なえる
為、分割した場合の個々の光量モニタによる蓄積時間制
御と、全領域共通にした場合の光量モニタによる蓄積時
間制御が選択的に行なえる。 【0021】尚、上述の2つの実施例においては、説明
の簡単のため、分割領域が3分割の場合を用いたが、更
に多くの領域に分割し、それを構成する画素数を任意に
決定した場合についても同様の効果が得られることはい
うまでもない。又、切換端子付きのバッファ回路には図
3に記載されたものを例に説明したが、これもいわゆる
エミッタフォロワ形式のオペレータアンプと称されるも
のであれば、同様の効果が得られることはいうまでもな
い。 【0022】 【発明の効果】以上説明したように、本発明によれば、
複数の領域に照射された光の最大値を各領域毎に検出
し、当該各領域毎に検出された最大値に基づいて複数の
領域における光の最大値を検出することができると共
に、各領域毎の最大値を選択的に出力するモードと、複
数の領域における最大値を出力するモードとを切り換え
ることができる。従って、所望の領域における光量が適
切となった時点で蓄積を終了することで所望の領域から
適切な出力電圧を得ることができると共に、全領域共通
の制御が必要な場合にも全領域における光量が適切とな
った時点で蓄積を終了することで適切な出力電圧を得る
ことができる。
ブロック図である。 【図2】 図1の回路の動作タイミングチャートであ
る。 【図3】 図1中のバッファ回路の具体的な実施例を示
した回路図である。 【図4】 本発明の第2の実施例を説明するための回路
ブロック図である。 【図5】 従来例を示す回路ブロック図である。 【図6】 本発明の従来例の動作タイミングチャートで
ある。 【符号の説明】 101…受光素子であるNPNトランジスタ、102,
103,104…スイッチングトランジスタ、105…
蓄積用容量、107…受光素子の出力を受けて最大値を
検出するためのアンプ回路、108,110…バッファ
回路、109…差動アンプ、122…切換端子付きバッ
ファ回路、123…負荷、124…ロジック回路、11
1…シフトレジスタ、401…受光素子であるNPNト
ランジスタ、403…スイッチングトランジスタ
Claims (1)
- (57)【特許請求の範囲】 【請求項1】 それぞれが複数の受光素子を含む複数の
領域からなる撮像手段と、 前記複数の領域に含まれる受光素子の出力から、それぞ
れの領域内に照射された光の最大値を個別に検出する複
数の第1の回路手段と、 前記複数の第1の回路手段からの信号に基づいて、複数
の領域に照射された光の最大値を検出するとともに、前
記複数の第1の回路手段からの信号を選択的に出力する
為の第2の回路手段とを備え、前記複数の第1の回路手段の各々は、対応する領域に含
まれる前記複数の受光素子からの信号を出力する複数の
アンプと、前記複数のアンプの出力部を共通接続した第
1の出力ラインとを含み、前記第2の回路手段は、前記
複数の第1の回路手段からの信号を出力する複数のバッ
ファと、前記バッファの出力部を共通接続した第2の出
力ラインとを含み、 さらに、 前記複数のバッファの1つをオンにし、それ以外をオフ
にすることにより、前記第2の回路手段から、 前記複数
の第1の回路手段からの信号を選択的に出力するモード
と、前記複数のバッファの内、2つ以上をオンにするこ
とにより、前記第2の回路手段から、前記オンされたバ
ッファに対応する複数の領域に照射された光の最大値の
信号を出力するモードとを切り換える切り換え手段とを
具備したことを特徴とする光電変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17079992A JP3444906B2 (ja) | 1992-06-29 | 1992-06-29 | 光電変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17079992A JP3444906B2 (ja) | 1992-06-29 | 1992-06-29 | 光電変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0611645A JPH0611645A (ja) | 1994-01-21 |
JP3444906B2 true JP3444906B2 (ja) | 2003-09-08 |
Family
ID=15911570
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17079992A Expired - Fee Related JP3444906B2 (ja) | 1992-06-29 | 1992-06-29 | 光電変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3444906B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4617519B2 (ja) * | 1999-07-26 | 2011-01-26 | ソニー株式会社 | モニタセンサ出力回路及び出力制御方法及びこれらを用いたccd撮像素子 |
TWI291237B (en) | 2005-10-07 | 2007-12-11 | Integrated Digital Technologie | Photo detector array |
US9064772B2 (en) | 2005-10-07 | 2015-06-23 | Integrated Digital Technologies, Inc. | Touch screen system having dual touch sensing function |
US8748796B2 (en) | 2005-10-07 | 2014-06-10 | Integrated Digital Technologies, Inc. | Interactive display panel having touch-sensing functions |
US8575536B2 (en) | 2005-10-07 | 2013-11-05 | Integrated Digital Technologies Inc. | Pixel array and touch sensing display panel having the same |
JP4893071B2 (ja) * | 2006-03-31 | 2012-03-07 | 日本電気株式会社 | バッファ回路、および、バッファ制御方法 |
KR101003170B1 (ko) | 2006-09-25 | 2010-12-22 | 인테그레이티드 디지털 테크놀로지스, 인코포레이티드 | 광 검출기 어레이 |
-
1992
- 1992-06-29 JP JP17079992A patent/JP3444906B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0611645A (ja) | 1994-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0272152B1 (en) | Signal reading out circuit | |
KR100552946B1 (ko) | 확장된 동적 범위의 이미지 센서 시스템 | |
EP1662773B1 (en) | Solid-state image sensor and method of driving same | |
US7576788B2 (en) | Image pickup apparatus including a plurality of pixels, each having a photoelectric conversion element and an amplifier whose output is prevented from falling below a predetermined level | |
KR100660193B1 (ko) | 자기-보상 상관 이중 샘플링 회로 | |
EP1178674B1 (en) | Solid-state image pickup device and camera system | |
GB2347212A (en) | Active type solid-state imaging device | |
US20050264666A1 (en) | Image pickup device for reducing shading in vertical direction under long-term exposure | |
KR100323483B1 (ko) | 화상센서 | |
EP1149487A1 (en) | Solid-state image pickup device, method of driving the same and camera system | |
US5883667A (en) | Solid-state image pick-up device eliminating smear image component from video signal through real time control | |
US5719626A (en) | Solid-state image pickup device | |
JP3444906B2 (ja) | 光電変換装置 | |
US6429413B1 (en) | Image sensor having unit light receiving circuit with sample-and-hold means | |
US7710480B2 (en) | Scanning circuit of image sensor | |
JP3680366B2 (ja) | 撮像装置 | |
JPH06189204A (ja) | 固体撮像装置 | |
JP2000078472A (ja) | 光電変換装置及びそれを用いた撮像装置 | |
US6731336B1 (en) | Solid-state imaging apparatus with self-compensating voltage supply circuit | |
US7414652B2 (en) | Image sensor and method | |
JP2000050164A (ja) | 信号処理装置及びそれを用いた撮像装置 | |
JP3624585B2 (ja) | 固体撮像装置およびその駆動方法 | |
JP2719058B2 (ja) | 固体撮像装置 | |
JPH04207589A (ja) | 撮像装置及び撮像方法 | |
JPH10233964A (ja) | 2値化信号形成用固体撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021209 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030603 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080627 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090627 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090627 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100627 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |