JPH06189204A - 固体撮像装置 - Google Patents

固体撮像装置

Info

Publication number
JPH06189204A
JPH06189204A JP43A JP35537192A JPH06189204A JP H06189204 A JPH06189204 A JP H06189204A JP 43 A JP43 A JP 43A JP 35537192 A JP35537192 A JP 35537192A JP H06189204 A JPH06189204 A JP H06189204A
Authority
JP
Japan
Prior art keywords
pixel
solid
imaging device
state imaging
photodiode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP43A
Other languages
English (en)
Inventor
Masayuki Uno
正幸 宇野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Optical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Optical Co Ltd filed Critical Olympus Optical Co Ltd
Priority to JP43A priority Critical patent/JPH06189204A/ja
Publication of JPH06189204A publication Critical patent/JPH06189204A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

(57)【要約】 【目的】 画素内で消費するバイアス電流を必要最小限
に抑えながら、高輝度時に対する追従性を良好にすると
共に高速読み出し動作を可能とする固体撮像装置を提供
する。 【構成】 フォトダイオード１と、フォトダイオード１
にゲートを接続したｎ型ＭＯＳトランジスタ２と、フォ
トダイオード１とｎ型ＭＯＳトランジスタ２のドレイン
間に接続した容量素子３及びリセット用ｎ型ＭＯＳトラ
ンジスタ５と、ｎ型ＭＯＳトランジスタ２のドレインに
接続された負荷用ｐ型ＭＯＳトランジスタ４，容量素子
12及び選択用ｎ型ＭＯＳトランジスタ６とで単位画素を
構成し、前記負荷用ｐ型ＭＯＳトランジスタ４のゲート
にバイアス電流を設定するバイアス回路16の出力電圧を
印加し、画素のバイアス電流を制御する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、複数の画素で構成さ
れるフォトダイオードアレイを有するラインセンサ等の
固体撮像装置に関し、特に、各画素毎に増幅機能を備え
た増幅型固体撮像装置において、消費電流を低減すると
共に高輝度時における画素内部の増幅器の追従性を確保
でき、更に読み出し速度も劣化しないようにした固体撮
像装置に関する。
【０００２】
【従来の技術】従来、固体撮像装置としては、ＭＯＳ
型，ＣＣＤ型等の各画素で発生した光電荷自体を転送し
て読み出す方式の固体撮像装置のほかに、各画素毎に増
幅機能を設け、各画素内で発生した光電荷に対応した増
幅出力を読み出す増幅型固体撮像装置が知られている。
【０００３】この増幅機能を有する画素の構成の一例と
して、図12に示す構成のものが、特願平４−３６９２２
号に開示されている。図12において、１はフォトダイオ
ードであり、２はｎ型ＭＯＳトランジスタで、ソースを
接地し、ドレインには負荷及び電流源として動作するｐ
型ＭＯＳトランジスタ４を接続することにより、ソース
接地型の増幅回路を構成している。そして、このソース
接地型増幅回路の入力端子、すなわちｎ型ＭＯＳトラン
ジスタ２のゲートにフォトダイオード１を接続し、ソー
ス接地型増幅回路の出力端子、すなわちｎ型ＭＯＳトラ
ンジスタ２のドレインから入力端子（ｎ型ＭＯＳトラン
ジスタ２のゲート）に容量素子３を接続して帰還をかけ
ると共に、ｎ型ＭＯＳトランジスタ２のゲートの初期電
位を設定するためのリセット用ｎ型ＭＯＳトランジスタ
５を容量素子３と並列に接続する。そして、この構成の
ものを画素（基本セル）とし、この画素を１次元又は２
次元的に配列したときに、読み出し画素を選択するため
の、シフトレジスタパルスで駆動される選択用ｎ型ＭＯ
Ｓトランジスタ６を設け、該ｎ型ＭＯＳトランジスタ６
をＯＮしたときに、信号出力線７にｎ型ＭＯＳトランジ
スタ２のドレイン電圧が現れるように構成している。
【０００４】次に、このように構成した画素の動作につ
いて説明する。まず、リセット用ｎ型ＭＯＳトランジス
タ５のゲートに印加されるリセットパルスφR を“Ｈ”
レベルとすると、容量素子３に蓄積された電荷がはき出
されて、リセット状態となる。この後、φR ＝“Ｌ”に
切り換えた時点から、フォトダイオード１で発生した光
電荷が容量素子３に蓄積し、ｎ型ＭＯＳトランジスタ２
のドレイン電圧が蓄積された光電荷に応じて上昇する。
そして、この電圧を選択用ｎ型ＭＯＳトランジスタ６を
ＯＮして信号出力線７から読み出し、画素信号出力を出
力端子ＶOUT より出力する。
【０００５】
【発明が解決しようとする課題】ところで、図12に示し
た構成の画素をアレイ状に並べてラインセンサ等を構成
する場合、次に述べる問題点がある。すなわち、図12に
示した構成の画素は、ｐ型ＭＯＳトランジスタ４のゲー
ト電圧ＶBIASにより決定されるバイアス電流ＩBIASが定
常的に流れ続けているため、多画素になればなるほど消
費電流が大きくなる。したがって、ＩBIASはなるべく小
さくしなければならない。
【０００６】しかしながら、このバイアス電流Ｉ
BIASは、次の２つの理由で、極端に小さくすることはで
きない。まず第１の理由は、画素内の増幅回路の高輝度
時における追従性の問題である。フォトダイオード１に
強い光が入射する場合、単位時間あたりに発生する光電
荷は非常に多くなるため、それに対応してｎ型ＭＯＳト
ランジスタ２のドレイン電圧も急峻に立ち上がらなけれ
ばならないが、バイアス電流ＩBIASが小さいと、ｎ型Ｍ
ＯＳトランジスタ２のドレイン電圧の上昇率は、入射光
に追従できなくなる。したがって、明るい光に対応する
ためには、バイアス電流ＩBIASを大きくしなければなら
ない。
【０００７】第２の理由は、読み出し速度の問題であ
る。通常、画素数が多くなるにしたがって、読み出し速
度を上げて、センサのデータを短時間で信号処理したい
という要求が強くなる。しかし画素数が多くなると、信
号出力線７上の寄生容量が大きくなり、したがって、図
12に示した画素におけるｐ型ＭＯＳトランジスタ４のバ
イアス電流ＩBIASが小さいと、選択用ｎ型ＭＯＳトラン
ジスタ６をＯＮしてから、信号出力線７が画素に対応し
た電圧に落ち着くまでに要する時間は長くなる。したが
って、信号出力線寄生容量の増大を伴う画素数の多いセ
ンサにおいて、読み出し速度を上げるためには、バイア
ス電流ＩBIASをますます大きくしなければならなくな
る。
【０００８】本発明は、従来の構成の画素を用いた固体
撮像装置における上記問題点を解消するためになされた
もので、高輝度時の追従性及び読み出し速度の改善を解
決し、且つバイアス電流を可及的に小さくして消費電流
を低減した固体撮像装置を提供することを目的とする。
【０００９】
【課題を解決するための手段及び作用】上記問題点を解
決するため、本発明は、フォトダイオードと、該フォト
ダイオードで発生した光電荷を蓄積する手段と、蓄積さ
れた光電荷を排出するリセット手段と、蓄積された光電
荷に対応した増幅出力を出力する増幅手段と、増幅出力
を選択的に読み出す選択スイッチング手段とを有する単
位画素を複数個配列したセンサアレイを備えた固体撮像
装置において、前記単位画素のフォトダイオードに入射
する光量に対応して、前記増幅手段に供給するバイアス
電流の設定を変えるバイアス設定手段を設けるものであ
る。
【００１０】このように、入射光量に対応して画素の増
幅手段に与えるバイアス電流の設定を変える手段を設け
ることにより、暗い被写体に対しては常に低いバイアス
電流を与えて、低消費電流化を実現することができ、明
るい被写体の場合のみバイアス電流の設定を高くするこ
とによって、追従性を良好にすることができる。
【００１１】また本発明は、フォトダイオードと、該フ
ォトダイオードで発生した光電荷を蓄積する手段と、蓄
積された光電荷を排出するリセット手段と、蓄積された
光電荷に対応した増幅出力を出力する増幅手段と、増幅
出力を選択的に読み出す選択スイッチング手段とを有す
る単位画素を複数個配列したセンサアレイを備えた固体
撮像装置において、前記単位画素の増幅手段の出力部に
接続された、信号出力線に付加された寄生容量の容量値
以上の容量値をもつ容量素子と、信号出力線をリセット
する手段とを設け、信号出力線に残留する不要電荷をリ
セットしながら前記容量素子に蓄積された画素信号を読
み出すように構成するものである。
【００１２】このように、画素の増幅手段の出力部に信
号出力線の寄生容量の容量値以上の容量値をもつ容量素
子を接続すると共に、信号出力線にリセット手段を設
け、信号出力線の残留電荷をリセットしながら容量素子
に蓄積された画素信号を読み出すことにより、バイアス
電流が小さくても読み出し速度を上げることが可能とな
る。
【００１３】
【実施例】次に実施例について説明する。図１は、本発
明をラインセンサに適用した実施例を示す回路構成図で
ある。この実施例は、ｎ個の画素で構成されるラインセ
ンサを示しており、図において、11-1，・・・ 11-nは画素
で、これらの画素は図12に示した従来の画素の構成にお
けるｎ型ＭＯＳトランジスタ２とｐ型ＭＯＳトランジス
タ４の各ドレインが接続されているソース接地型増幅回
路の出力ノードに、容量素子12を設けた構成となってお
り、各画素の出力ノードは、選択用のｎ型ＭＯＳトラン
ジスタ６を介して信号出力線７に接続されている。なお
容量素子12の容量値は信号出力線７の寄生容量と同程度
かそれ以上とする。13は信号出力線７上の残留電荷をリ
セットするためのｎ型ＭＯＳトランジスタで、14は同じ
く信号出力線７に接続された、低い出力インピーダンス
とするためのバッファであり、該バッファ14の出力は出
力端子ＶOUT に接続されている。また15は各画素の選択
用ｎ型ＭＯＳトランジスタ６を順次ＯＮするためのシフ
トレジスタである。
【００１４】そして各画素のｐ型ＭＯＳトランジスタ４
のソースは電源ラインＶDDに共通に接続され、リセット
用のｎ型ＭＯＳトランジスタ５のゲートは、リセットパ
ルスφR の印加端子に共通に接続されている。またｐ型
ＭＯＳトランジスタ４のゲートは、各画素共通に接続さ
れ、バイアス回路16に接続されている。各画素のバイア
ス電流ＩBIASは、このバイアス回路16の出力電圧ＶBIAS
によって決定され、ＶBIASが低くなるとＩBIASは大きく
なり、ＶBIASが電源電圧ＶDDに近づくとＩBIASは小さく
なるようになっている。
【００１５】本発明は、被写体の明るさにより、このバ
イアス電流ＩBIASの設定を変えて、消費電流の低減を計
るものであるが、次に、この図１に示した実施例の動作
を、図２に示したタイミングチャートを参照しながら説
明する。まず期間Ｔ0 は、バイアス回路16の出力電圧Ｖ
BIASの設定を行う期間であり、このＶBIASの設定は、被
写体の明るさに応じて、明るいときはＶBIASを低く、暗
いときはＶBIASを高く設定する。また、この期間Ｔ0 で
行った設定は、画素出力の読み出しが終了するまでは変
えないで一定状態にしておく。次に期間Ｔ1 は、各画素
をリセットする期間であり、リセットパルスφR を
“Ｈ”レベルとして各画素のリセットを行う。
【００１６】そしてφR ＝“Ｌ”となった時点から積分
が開始され、期間Ｔ2 の間、積分動作が続行される。一
定時間積分を行った後に、期間Ｔ3 においてシフトレジ
スタ15を駆動して、パルスφ1 ，・・・ φn を順次“Ｈ”
レベルとして、各画素信号出力を読み出す。このときパ
ルスφ1 ，・・・ φn のいずれかが“Ｈ”レベルのとき、
ｎ型ＭＯＳトランジスタ13のゲート電圧φRVを“Ｌ”レ
ベルとして画素出力を読み出した後、φRV＝“Ｈ”とし
て、信号出力線７に残留した前画素出力の電荷をリセッ
トし、次の画素出力を読み出すようにしている。
【００１７】各画素の選択用ｎ型ＭＯＳトランジスタ６
をＯＮすると、容量素子12に蓄積された電荷が信号出力
線７に分配されると共に、画素内のバイアス電流ＩBIAS
に対応した電流が流れる。容量素子12の容量値をＣH 、
信号出力線７の寄生容量をＣP 、画素の信号出力をＶS
とすると、出力端子の出力ＶOUT は、次式（１）で表さ
れる。 ＶOUT ＝ＣH ／（ＣH ＋ＣP ）・ＶS ＋ＩBIAS′・ｔP ・・・・・（１）
【００１８】ここで、ＩBIAS′は、バイアス電流ＩBIAS
及び画素信号出力ＶS に対応した電流であり、ＩBIASが
大きくなると大きくなり、またＶS が大きくなると大き
くなる性質がある。ｔP は読み出しを行う期間、すなわ
ち選択用のｎ型ＭＯＳトランジスタ６がＯＮしている時
間である。
【００１９】この（１）式より、読み出し期間ｔP が短
い場合でも、第１項の出力電圧は確保されることがわか
る。したがって、読み出し期間ｔP が短い場合は、容量
素子12の容量値ＣH を大きくすることにより、出力ゲイ
ンを上げることができ、またＣH が小さくても、読み出
し期間ｔP を長くとることで、出力ゲインを上げること
が可能である。
【００２０】また、このような構成の画素を用いたライ
ンセンサにおいて、ＣH を大きくすると、高輝度時に追
従するためには、ＣH が大きいほどＩBIASを大きくする
必要があるが、このＩBIASもバイアス回路16により、明
るさに対応した値に設定すればよいため、必要最小限の
消費電流の増大のみに抑えることができる。
【００２１】次に、バイアス回路について説明する。図
３は、バイアス回路の構成例を示す概念図で、このバイ
アス回路は、３種類の電流源21，22，23と、該電流源2
1，22，23をノード24に接続するための、制御信号
Ｄ0 ，Ｄ1 ，Ｄ2 で制御される３個のスイッチング素子
25，26，27と、電流値ＩBOに対応した電圧を発生する、
ゲート・ドレインが共通に接続されたｐ型ＭＯＳトラン
ジスタ28とで構成されている。
【００２２】このように構成されたバイアス回路におい
て、電流源21，22，23の電流値Ｉ0，Ｉ1 ，Ｉ2 を、Ｉ
0 ：Ｉ1 ：Ｉ2 ＝１：９：90と設定すれば、ｐ型ＭＯＳ
トランジスタ28の電流値ＩBOは、制御信号Ｄ0 ，Ｄ1 ，
Ｄ2 によるスイッチング素子25，26，27の切り換えによ
り、最小電流値からその100 倍まで切り換えを行うこと
ができる。バイアス回路の出力電圧ＶBIASは電流値ＩBO
によって変化し、それにより各画素内のバイアス電流Ｉ
BIASも100 倍まで変化させることができる。
【００２３】図４は、図３の概念図で示したバイアス回
路を、ＭＯＳトランジスタで実現した具体的な構成例を
示す回路構成図である。図４において、ｎ型ＭＯＳトラ
ンジスタ31，32，33は、図３に示した電流源21，22，23
に対応するもので、各ｎ型ＭＯＳトランジスタ31，32，
33のゲートサイズ比Ｗ／Ｌの比を変えることにより、重
み付けの異なった３種類の電流源が実現できる。また図
３におけるスイッチング素子25，26，27は、ｐ型ＭＯＳ
トランジスタ35，36，37で実現されている。なお、38は
ｎ型ＭＯＳトランジスタ31，32，33とカレントミラー回
路を構成する基準電流回路である。
【００２４】上記構成のバイアス回路において、制御信
号Ｄ0 ，Ｄ1 ，Ｄ2 によりバイアス出力電圧ＶBIASを制
御することができ、これにより画素内のバイアス電流Ｉ
BIASを変えることが可能である。図３，４に示した構成
例では、電流源を３種類設けたものを示したが、これは
被写体の明るさの範囲及びバイアス電流の設定のステッ
プ等に応じて、電流源の電流値の比及び個数は適切に設
定すればよい。
【００２５】図１に示した実施例においては、画素内の
増幅回路出力段に容量素子12を設けて、速い読み出し速
度に対応できるようにしたものを示したが、次に他の実
施例を図５に示す。図５においては、一画素の構成のみ
を示しているが、画素以外の構成及びその駆動方法は、
図１に示した実施例と全く同様である。図５において、
図１に示した実施例の画素構成と異なる点は、ソース接
地型増幅回路の出力部に、ソースフォロアとして動作す
るｎ型ＭＯＳトランジスタ41のゲートを接続し、そのソ
ース出力を選択用ｎ型ＭＯＳトランジスタ６に接続して
いる点である。
【００２６】この構成の実施例においては、信号出力線
７を逐次リセットしてＧＮＤレベルにすることにより、
ｎ型ＭＯＳトランジスタ41の駆動能力により決定される
出力信号が信号出力線７に伝達される。ｎ型ＭＯＳトラ
ンジスタ41の駆動能力は、ｎ型ＭＯＳトランジスタ41の
ゲート電圧、すなわち画素内の出力信号電圧及びｎ型Ｍ
ＯＳトランジスタ41のトランジスタサイズ等で決まるｇ
ｍに依存する。したがって信号出力線７の寄生容量が大
きく、また読み出し時間が短い場合には、ｎ型ＭＯＳト
ランジスタ41のｇｍを大きくすれば、高いゲインで信号
出力を得ることができる。このｇｍを大きくするには、
ｎ型ＭＯＳトランジスタ41のゲート幅Ｗを大きくしなけ
ればならないため、ｎ型ＭＯＳトランジスタ41のゲート
容量42が大きくなり、したがって高輝度時の追従性をよ
くするためには、バイアス電流ＩBIASを大きくする必要
がある。しかしながら、図１に示した実施例と同様に、
バイアス回路を設け、必要なときのみ、バイアス電流Ｉ
BIASを大きくすることによって、不要な消費電流の増大
を防ぐことができる。
【００２７】図１及び図５に示した実施例においては、
ある特定の時刻における画素信号電圧を保持する機能が
ないため、各画素毎に、読み出し時間の差だけ積分時間
の差が現れてしまう。これを防ぐためには、図１及び図
５に示した実施例の画素構成に、サンプルホールド用の
スイッチングトランジスタを設ければよい。図６及び図
７に、かかる画素信号電圧保持機能を有する画素構成を
もつ実施例を示す。
【００２８】図６に示した実施例では、ソース接地型増
幅回路の出力部と容量素子12との間に、ｎ型ＭＯＳトラ
ンジスタ45を追加し、また図７に示した実施例では、ソ
ース接地型増幅回路の出力部とソースフォロアとして動
作するｎ型ＭＯＳトランジスタ41のゲートとの間に、ｎ
型ＭＯＳトランジスタ45を追加した以外は、図１又は図
５に示した実施例の構成と全く同様である。そして、こ
の追加されたｎ型ＭＯＳトランジスタ45のゲートを駆動
するパルスφSHは、図２に示したタイミングチャートに
おける期間Ｔ1 ，Ｔ2 の間を“Ｈ”レベルとし、他の期
間は“Ｌ”レベルとなるものを用いればよい。
【００２９】以上述べた各実施例においては、高輝度時
にも追従性がよく、また高速の読み出しが可能で、且つ
消費電流を小さくする手段を備えたラインセンサを示し
たが、次にラインセンサ面上の明るさを判断する手段を
備えた実施例について説明する。
【００３０】図８は、画素内の蓄積電荷の状態を知るた
めのモニター手段を設けたラインセンサの実施例を示す
回路構成図である。このラインセンサは、各基本画素51
-1，・・・ 51-nをｎ画素配置した構成をとり、基本的には
図１に示した実施例において説明した動作と同じ動作を
する。図１に示した実施例と異なる点は、各画素内にモ
ニター用のソースフォロアとして動作するｎ型ＭＯＳト
ランジスタ52を設けた点で、このモニター用ｎ型ＭＯＳ
トランジスタ52のゲートは、画素内のソース接地型増幅
回路の出力部に接続され、ドレインには電源電圧ＶDDが
印加され、ソースは各画素共通にソースライン53に接続
されて、電流源として動作するバイアス用ｎ型ＭＯＳト
ランジスタ54のドレインに接続されている。またソース
ライン53は、更に、一方の入力端が基準電圧Ｖref に接
続されているコンパレータ55の他方の入力端に接続され
ている。そして、各画素の出力部にゲートが接続された
前記モニター用ｎ型ＭＯＳトランジスタ52、及びバイア
ス用ｎ型ＭＯＳトランジスタ54は、ピーク検出回路の構
成となっており、ソースライン53の電圧ＶM は、画素の
出力電圧のピーク値を示すようになっている。
【００３１】上記のように構成したピーク値検出機能を
有するラインセンサにおいては、更に次のような手段を
設けることにより、センサ面上の明るさを検出し、バイ
アス電流ＩBIASを制御できるようになっている。すなわ
ち、図８に示すように、リセットパルスφR でリセット
され、画素の積分開始と共に動作し、コンパレータ55が
“Ｌ”レベルから“Ｈ”レベルに反転する時点、すなわ
ち画素出力電圧のピーク値ＶM が基準電圧Ｖref を超え
た時点に、カウントを終了するカウンタ56を設け、該カ
ウンタ56の値に応じて制御回路57により、バイアス回路
16を制御してバイアス電流ＩBIASを制御するようになっ
ている。
【００３２】このように構成されたラインセンサは、次
のように動作が行われる。まずバイアス回路16によるバ
イアス電流ＩBIASの設定は、最小にして積分動作を行
う。このとき、センサ面が明るければ、コンパレータ55
が反転するまでの時間は短く、センサ面が暗ければ、反
転するまでの時間は長くなる。したがって、コンパレー
タ55の反転までの時間が基準となる時間より長い場合
は、そのまま積分動作を行い、一定積分時間経過後、積
分を終了し読み出しを行う。この積分時間の制御は、カ
ウンタ56の値をもとに行えば、効率よく行うことができ
る。
【００３３】またコンパレータ55の反転までの時間が基
準時間より短い場合は、制御回路57により、バイアス回
路16をバイアス電流が大きくなるように設定して、再び
リセット動作を行い、再度積分動作を行う。
【００３４】バイアス回路16におけるバイアスの設定が
２つの場合は、以上の動作でバイアス電流の切り換えが
行われる。また、バイアス回路16における設定が３つ以
上の場合は、積分開始からコンパレータ55が反転するま
での基準時間を、その設定に対応して設ければよい。そ
して、バイアス電流の小さい方から順次切り換えながら
積分を行うようにすればよい。
【００３５】このような動作を行えば、センサ面上が暗
い場合、すなわち長い積分時間に対しては、１回の積分
動作で済み、明るい場合は、複数回の積分を行っても、
１回あたりの積分時間は短くて済むため、画素信号を読
み取るまでの時間を効率よく使用することができる。
【００３６】図８に示した実施例におけるコンパレータ
55，カウンタ56，制御回路57は、画素と同一チップ上に
配置構成してもよいし、また外部回路として構成しても
よい。
【００３７】また図８に示した実施例は、図１に示した
実施例に適用したものであるが、図５〜７に示した実施
例に対しても、各画素中にモニター用のソースフォロア
として動作するｎ型ＭＯＳトランジスタを、ソース接地
型増幅回路の出力部に追加することにより、同様な手法
で、バイアス回路により与えられるバイアス電流値を制
御することができる。
【００３８】また図５及び図７に示した実施例は、画素
構成において、ソースフォロアとして動作するｎ型ＭＯ
Ｓトランジスタ41が予め設けられているので、図９に示
すような構成にしても、図８に示した実施例と同様に動
作させることが可能である。
【００３９】すなわち、図９は、図５に示した実施例の
画素構成にモニター機能を設けた実施例を示す回路構成
図である。この実施例は、信号出力線７を、通常の画素
出力信号を読み出すラインとして用いる他に、画素積分
中のピーク検出にも利用するものである。このピーク検
出動作を行うには、積分期間中、シフトレジスタ15のパ
ルスφ1 ，・・・ φn をＯＮにすると共に、信号出力線７
をリセットするｎ型ＭＯＳトランジスタ13のゲート電圧
を、該ｎ型ＭＯＳトランジスタ13が飽和領域で動作する
ような、すなわち電流源として動作するような電圧とす
ればよい。この動作によって、信号出力線７を用いて、
画素積分中のピーク値検出を行うことができる。このピ
ーク値検出後の動作は、図８に示した実施例で述べた動
作と全く同様に行われる。
【００４０】次に、センサ面上の明るさを検知する他の
手段を用いた実施例を図10を用いて説明する。この実施
例は、図１に示した実施例に、モニター用のフォトダイ
オードを設けた構成のものである。図において、フォト
ダイオードアレイ61を構成する各フォトダイオードは、
図１に示した実施例のフォトダイオード１に相当し、そ
の次段のアンプ62は、画素内の増幅回路を表している。
このような構成のラインセンサに対して、フォトダイオ
ードアレイ61の近傍に、モニター用フォトダイオード63
を配置し、該フォトダイオード63の出力を対数圧縮型の
電流検出回路64により電圧出力とし、制御回路57に入力
するように構成されている。
【００４１】このようなモニター用のフォトダイオード
63を、フォトダイオードアレイ61の近傍に配置すること
により、電流検出回路64の出力電圧でセンサ面上の明る
さを検出することができる。したがって電流検出回路64
の出力電圧に応じて、制御回路57によりバイアス回路16
を介してバイアス電流を設定することにより、センサ面
の明るさに応じたバイアス電流の設定が可能となる。
【００４２】図10に示した実施例においては、モニター
用フォトダイオード63と画素群を構成するフォトダイオ
ードアレイ61とにおいて、極端に明るさが異なるような
光学系を用いる場合は、誤差が大きくなり実用できな
い。図11は、センサ面上の明るさを検出できるようにし
た他の実施例を示す回路構成図である。図11に示す実施
例において、図10に示した実施例と異なる点は、図10に
示した実施例ではモニター用のフォトダイオード63を設
けて光を検出していたのに対し、この実施例は、各画素
を構成するフォトダイオードアレイ61の基板側又はウェ
ル側に流れる光電流により、明るさを検出するように構
成している点である。この実施例による構成では、光電
流の向きが図10に示した実施例とは逆の向きとなり、電
流検出回路64においては負の電位が発生するが、動作
は、図10に示した実施例において説明したのと同様に、
電流検出回路64の出力電圧によりセンサ面上の明るさを
判定して、バイアス電流値の設定が行われる。
【００４３】以上述べたように、種々の手段により、セ
ンサ面上の明るさを検出することにより、センサ面上の
明るさに応じたバイアス電流の設定を行うことができ
る。
【００４４】
【発明の効果】以上実施例に基づいて説明したように、
本発明によれば、画素内で消費するバイアス電流を必要
最小限に抑えながら、高輝度時に対する追従性を良好に
し且つ高速な読み出し動作を可能とする固体撮像装置を
実現することができる。
【図面の簡単な説明】
【図１】本発明に係る固体撮像装置の実施例を示す回路
構成図である。
【図２】図１に示した実施例の動作を説明するためのタ
イミングチャートである。
【図３】図１に示した実施例のバイアス回路の構成例を
示す概念図である。
【図４】図３に示したバイアス回路の具体的な構成を示
す回路構成図である。
【図５】本発明の他の実施例の一画素部分を示す図であ
る。
【図６】本発明の更に他の実施例の一画素部分を示す図
である。
【図７】本発明の更に他の実施例の一画素部分を示す図
である。
【図８】画素内の蓄積電荷の状態を検知するモニター手
段を備えた実施例を示す回路構成図である。
【図９】画素内の蓄積電荷の状態を検知するモニター手
段を備えた他の実施例を示す回路構成図である。
【図10】センサ面上の明るさを検知する手段を備えた実
施例を示す回路構成図である。
【図11】センサ面上の明るさを検知する手段を備えた他
の実施例を示す回路構成図である。
【図12】従来の増幅機能を有する画素構成の一例をを示
す回路構成図である。
【符号の説明】
１ フォトダイオード ２ ｎ型ＭＯＳトランジスタ ３ 容量素子 ４ ｐ型ＭＯＳトランジスタ ５ リセット用ｎ型ＭＯＳトランジスタ ６ 選択用ｎ型ＭＯＳトランジスタ ７ 信号出力線 11-1，・・・ 11-n 画素 12 容量素子 13 信号出力線リセット用ｎ型ＭＯＳトランジスタ 14 バッファ 15 シフトレジスタ 16 バイアス回路

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 フォトダイオードと、該フォトダイオー
    ドで発生した光電荷を蓄積する手段と、蓄積された光電
    荷を排出するリセット手段と、蓄積された光電荷に対応
    した増幅出力を出力する増幅手段と、増幅出力を選択的
    に読み出す選択スイッチング手段とを有する単位画素を
    複数個配列したセンサアレイを備えた固体撮像装置にお
    いて、前記単位画素のフォトダイオードに入射する光量
    に対応して、前記増幅手段に供給するバイアス電流の設
    定を変えるバイアス設定手段を備えていることを特徴と
    する固体撮像装置。
  2. 【請求項２】 フォトダイオードと、該フォトダイオー
    ドで発生した光電荷を蓄積する手段と、蓄積された光電
    荷を排出するリセット手段と、蓄積された光電荷に対応
    した増幅出力を出力する増幅手段と、増幅出力を選択的
    に読み出す選択スイッチング手段とを有する単位画素を
    複数個配列したセンサアレイを備えた固体撮像装置にお
    いて、前記単位画素の増幅手段の出力部に接続された、
    信号出力線に付加された寄生容量の容量値以上の容量値
    をもつ容量素子と、信号出力線をリセットする手段とを
    設け、信号出力線に残留する不要電荷をリセットしなが
    ら前記容量素子に蓄積された画素信号を読み出すように
    構成したことを特徴とする固体撮像装置。
  3. 【請求項３】 フォトダイオードと、該フォトダイオー
    ドで発生した光電荷を蓄積する手段と、蓄積された光電
    荷を排出するリセット手段と、蓄積された光電荷に対応
    した増幅出力を出力する増幅手段と、増幅出力を選択的
    に読み出す選択スイッチング手段とを有する単位画素を
    複数個配列したセンサアレイを備えた固体撮像装置にお
    いて、前記単位画素の増幅手段の出力部に接続された、
    ソースフォロア構成によるバッファと、信号出力線をリ
    セットするリセット手段とを設け、信号出力線に残留す
    る不要電荷をリセットしながら画素信号を読み出すよう
    に構成したことを特徴とする固体撮像装置。
  4. 【請求項４】 フォトダイオードと、該フォトダイオー
    ドで発生した光電荷を蓄積する手段と、蓄積された光電
    荷を排出するリセット手段と、蓄積された光電荷に対応
    した増幅出力を出力する増幅手段と、増幅出力を選択的
    に読み出す選択スイッチング手段とを有する単位画素を
    複数個配列したセンサアレイを備えた固体撮像装置にお
    いて、前記単位画素のフォトダイオードに入射する光量
    に対応して、前記増幅手段に供給するバイアス電流の設
    定を変えるバイアス設定手段と、前記単位画素の増幅手
    段の出力部に接続された、信号出力線に付加された寄生
    容量の容量値以上の容量値をもつ容量素子と、信号出力
    線をリセットする手段とを設け、信号出力線に残留する
    不要電荷をリセットしながら前記容量素子に蓄積された
    画素信号を読み出すように構成したことを特徴とする固
    体撮像装置。
  5. 【請求項５】 フォトダイオードと、該フォトダイオー
    ドで発生した光電荷を蓄積する手段と、蓄積された光電
    荷を排出するリセット手段と、蓄積された光電荷に対応
    した増幅出力を出力する増幅手段と、増幅出力を選択的
    に読み出す選択スイッチング手段とを有する単位画素を
    複数個配列したセンサアレイを備えた固体撮像装置にお
    いて、前記単位画素のフォトダイオードに入射する光量
    に対応して、前記増幅手段に供給するバイアス電流の設
    定を変えるバイアス設定手段と、前記単位画素の増幅手
    段の出力部に接続された、ソースフォロア構成によるバ
    ッファと、信号出力線をリセットするリセット手段とを
    設け、信号出力線に残留する不要電荷をリセットしなが
    ら画素信号を読み出すように構成したことを特徴とする
    固体撮像装置。
  6. 【請求項６】 前記バイアス設定手段は、前記単位画素
    のフォトダイオードに入射する光量を検出する手段と、
    該光量検出手段による検出信号に基づいてバイアス電流
    の設定を制御する制御手段と、該制御手段の出力により
    バイアス電流を設定するバイアス電流設定部とを備えて
    いることを特徴とする請求項１，４又は５のいずれか１
    項に記載の固体撮像装置。
  7. 【請求項７】 前記入射光量検出手段は、前記センサア
    レイの近傍に設けたモニター用フォトダイオードと、該
    モニター用フォトダイオードで発生する光電流値を検出
    する回路とで構成し、積分開始時における光電流値に基
    づいてバイアス電流を設定するように構成されているこ
    とを特徴とする請求項６記載の固体撮像装置。
  8. 【請求項８】 前記入射光量検出手段は、前記センサア
    レイを構成する単位画素の各フォトダイオードの共通化
    された基板又はウェルに流れる光電流値を検出する回路
    で構成し、積分開始時における光電流値に基づいてバイ
    アス電流を設定するように構成されていることを特徴と
    する請求項６記載の固体撮像装置。
  9. 【請求項９】 前記バイアス電流設定部は、カレントミ
    ラーで構成される電流値の異なる複数の電流源と、該複
    数の電流源と各単位画素の増幅手段の電流値を制御する
    バイアス回路とをそれぞれ切り換え接続するスイッチン
    グ素子とで構成され、前記制御手段により前記スイッチ
    ング素子を選択的に駆動するように構成されていること
    を特徴とする請求項６，７，８のいずれか１項に記載の
    固体撮像装置。
  10. 【請求項10】 前記入射光量検出手段は、前記センサア
    レイの増幅出力のピーク値を検出する手段で構成され、
    前記制御手段は、ピーク値検出手段による検出信号と基
    準値とを比較する比較手段と、画素のリセット後積分開
    始時から前記比較手段の出力反転時までの時間をカウン
    トする手段と、該カウント手段の出力信号に応じてバイ
    アス電流を制御する制御部とで構成されていることを特
    徴とする請求項６記載の固体撮像装置。
  11. 【請求項11】 前記ピーク値検出手段は、単位画素の増
    幅手段の出力部に接続したソースフォロア構成によるバ
    ッファを用い、画素積分期間中選択スイッチング手段を
    ＯＮにして信号出力線よりピーク値を検出するように構
    成されていることを特徴とする請求項10記載の固体撮像
    装置。
JP43A 1992-12-21 1992-12-21 固体撮像装置 Withdrawn JPH06189204A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP43A JPH06189204A (ja) 1992-12-21 1992-12-21 固体撮像装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP43A JPH06189204A (ja) 1992-12-21 1992-12-21 固体撮像装置

Publications (1)

Publication Number Publication Date
JPH06189204A true JPH06189204A (ja) 1994-07-08

Family

ID=18443548

Family Applications (1)

Application Number Title Priority Date Filing Date
JP43A Withdrawn JPH06189204A (ja) 1992-12-21 1992-12-21 固体撮像装置

Country Status (1)

Country Link
JP (1) JPH06189204A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000014960A1 (fr) * 1998-09-09 2000-03-16 Hamamatsu Photonics K.K. Camera electronique
US6956606B2 (en) * 2000-08-03 2005-10-18 Sony Corporation Solid-state image pickup device and camera system
JP2006512846A (ja) * 2003-01-03 2006-04-13 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ イメージセンサ
JP2006106765A (ja) * 2005-10-13 2006-04-20 Olympus Corp 光電変換装置
JP2008271186A (ja) * 2007-04-20 2008-11-06 Olympus Corp 固体撮像装置
WO2009087726A1 (ja) * 2008-01-11 2009-07-16 Nikon Corporation 撮像装置
JP2009284198A (ja) * 2008-05-22 2009-12-03 Sony Corp 撮像装置
US7642620B2 (en) 2002-06-14 2010-01-05 Nec Corporation Semiconductor apparatus
JP2011010370A (ja) * 2010-10-13 2011-01-13 Sony Corp 物理情報取得方法および物理情報取得装置
KR101339732B1 (ko) * 2012-03-07 2013-12-10 한국과학기술원 상이한 타입의 트랜지스터로 픽셀을 구현한 이미지 센싱 장치
JP2019075779A (ja) * 2017-10-16 2019-05-16 パナソニックＩｐマネジメント株式会社 撮像装置及びカメラシステム

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000014960A1 (fr) * 1998-09-09 2000-03-16 Hamamatsu Photonics K.K. Camera electronique
US6498332B2 (en) 1998-09-09 2002-12-24 Hamamatsu Photonics K.K. Solid-state image sensing device
US6956606B2 (en) * 2000-08-03 2005-10-18 Sony Corporation Solid-state image pickup device and camera system
US7642620B2 (en) 2002-06-14 2010-01-05 Nec Corporation Semiconductor apparatus
JP2006512846A (ja) * 2003-01-03 2006-04-13 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ イメージセンサ
JP2006106765A (ja) * 2005-10-13 2006-04-20 Olympus Corp 光電変換装置
JP2008271186A (ja) * 2007-04-20 2008-11-06 Olympus Corp 固体撮像装置
WO2009087726A1 (ja) * 2008-01-11 2009-07-16 Nikon Corporation 撮像装置
JP2009284198A (ja) * 2008-05-22 2009-12-03 Sony Corp 撮像装置
JP2011010370A (ja) * 2010-10-13 2011-01-13 Sony Corp 物理情報取得方法および物理情報取得装置
KR101339732B1 (ko) * 2012-03-07 2013-12-10 한국과학기술원 상이한 타입의 트랜지스터로 픽셀을 구현한 이미지 센싱 장치
JP2019075779A (ja) * 2017-10-16 2019-05-16 パナソニックＩｐマネジメント株式会社 撮像装置及びカメラシステム

Similar Documents

Publication Publication Date Title
KR100660193B1 (ko) 자기-보상 상관 이중 샘플링 회로
KR100320310B1 (ko) 증폭형 고체 촬상 장치
US20070222881A1 (en) Cmos image sensor with active reset and 4-transistor pixels
US20060102827A1 (en) Solid-state imaging device
US20070145240A1 (en) Method, apparatus and system providing configurable current source device for image sensors
US20010033337A1 (en) Image pickup apparatus
JPH05207220A (ja) 固体撮像装置及びその駆動方式
JPH08149376A (ja) 固体撮像装置
EP1580987A1 (en) Solid-state imaging device
JP4243688B2 (ja) 増幅型固体撮像装置
US6498332B2 (en) Solid-state image sensing device
US7116367B2 (en) Solid-state image pickup apparatus having a reset transistor controlled by an output line
JP2000162041A (ja) 光検出装置
US7215369B2 (en) Compact pixel reset circuits using reversed current readout
JPH06189204A (ja) 固体撮像装置
KR100775009B1 (ko) 상관 이중 샘플링 회로 및 이를 구비한 시모스 이미지 센서
KR100429571B1 (ko) 저전력화 및 화질 개선을 위한 단위 화소 회로 및 판독 회로를 갖는 이미지센서
JPH05252445A (ja) 増幅型固体撮像装置
JPH10257389A (ja) 増幅型固体撮像装置及びその動作方法
US6731336B1 (en) Solid-state imaging apparatus with self-compensating voltage supply circuit
KR20080058560A (ko) 넓은 동작 범위의 ｃｍｏｓ형 이미지 센서용 화소 회로
JPH06189199A (ja) 固体撮像装置
JPH0965215A (ja) 固体撮像装置
KR100623347B1 (ko) 제어 신호의 레벨 변동을 최소화할 수 있는 이미지센서
JP2989992B2 (ja) イメージセンサ

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000307