JP2006512846A - イメージセンサ - Google Patents

Abstract

イメージセンサが複数の画素を有し、各画素が、フォトダイオード（１２）と、１より大きな利得を持つ電圧増幅器（１６）と、前記電圧増幅器により充電されるサンプリングキャパシタ（１８）とを有する。これは、サンプリングキャパシタ（１８）が小さなサイズに保たれることを可能にし、この結果、画素回路は、可能な最小の空間を占め、これにより大きな開口の画素が形成されることを可能にする。

Description

本発明は、イメージセンサに関し、特に、例えば固体Ｘ線撮像装置として使用する画像センシング画素のアレイを有するイメージセンサに関する。

現在病院で使用されているイメージインテンシファイアにとって代わる固体Ｘ線撮像装置を開発することに大きな関心がある。

各画素がフォトダイオードのような感光素子と少なくとも１つの切り替え装置とを有する様々な画素構成が提案されている。例えば、１つの既知の画素設計は、単一の薄膜トランジスタ（ＴＦＴ）及びフォトダイオードを有する。照射期間の間、前記ＴＦＴはオフにされ、この結果、前記フォトダイオードが分離される（isolated）。入射光は少数キャリア電流（minority
carrier current）を生成させ、これは前記ダイオードの寄生自己容量（parasitice
self-capacitance）を放電させる。次の読み出しの間に、前記ダイオードの容量はリセットされ、電荷の変化が増幅器により検出される。

イメージセンサ画素の信号対雑音比を向上するために画素内利得（in-pixel gain）を提供することも提案されている。これは特にフラット・ダイナミックＸ線検出（Flat
Dynamic X-Ray Detection、ＦＤＸＤ）において望ましい。画素内増幅は、追加の電子雑音が取り込まれる前に実行される。

画素内利得を達成する１つの方法は、画素構成内に追加の蓄積／サンプリングキャパシタを含むことであり、前記サンプリングキャパシタに蓄積された電荷は前記フォトダイオードにより生成された電荷より大きい。前記サンプリングキャパシタの電荷は、この場合、読み出し増幅器により測定されることができる。

国際出願公開公報ＷＯ０１／５７５５４は、（照明レベルを表す）画素フォトダイオードの両端間の電圧が、単一利得電圧バッファ（unitary gain voltage buffer）として機能するソースフォロワ回路構成に印加される画素構成を開示する。出力電圧はサンプリングキャパシタを充電し、前記画素の利得は、画素容量に対する前記サンプリングキャパシタの容量の比に依存する。前記回路は、いわゆる“二重相関サンプリング（Double
Correlated Sampling）”（ＤＣＳ）の原理により動作する。二重サンプリングアプローチは、前記サンプリングキャパシタのリセットにより生じる雑音を除去し、特に低雑音増幅に対して望ましい。ＤＣＳは、センサ素子のリセット条件に対応するサンプリングキャパシタの両端間の電圧をサンプリングすることを含み、この結果、前記サンプリングキャパシタに対するこの後の電荷の流れは、前記センサ素子の両端間の電圧の変化を表し、前記センサ素子のリセット条件に依存しない。

この回路はうまく動作するが、このアプローチの１つの問題は、前記サンプリングキャパシタのために要する面積であり、これは達成されることができる可能な解像度を制限する可能性がある。しかしながら、低雑音で画素利得を提供する必要がある。

本発明により、複数の画素を有するイメージセンサが提供され、各画素は、
光センサ素子であって、当該素子の両端間のセンサ電圧が前記素子に入射する光に応じて変化する当該光センサ素子と、
１より大きい利得を持つ電圧増幅器と、
前記電圧増幅器により充電されるサンプリングキャパシタと、
を有する。

この構成において、各画素は電圧増幅により利得を提供する。これは、前記サンプリングキャパシタが小さなサイズに保たれることを可能にし、この結果、画素回路は可能な最小の空間を占め、これにより大きな開口の画素が形成されることを可能にする。

前記光センサ素子の自己容量は、フォトダイオード電圧を一時的に蓄積するのに十分であることができるが、各画素は、好ましくは更に前記光センサ素子に接続された画素蓄積キャパシタを有する。前記サンプリングキャパシタの容量は、この場合、前記画素蓄積キャパシタの容量の１０倍より少なく、好ましくは前記画素蓄積キャパシタの容量の２倍より少なく、前記画素蓄積キャパシタの容量と等しくてもよい。

したがって、前記サンプリングキャパシタのサイズは最小に保たれることができる。

前記サンプリングキャパシタの容量は、０．５ｐＦないし３ｐＦの範囲内であることができ、前記光センサの自己容量又は前記画素蓄積キャパシタの容量も、０．５ｐＦないし３ｐＦの範囲内であることができる。前記電圧増幅器の利得は２ないし５の範囲内であることができる。

前記電圧増幅器は、電力線の間に直列に第１トランジスタ及び第２トランジスタを有することができ、前記光センサ素子は、前記トランジスタの一方のゲートに接続され、バイアス電圧が他方のトランジスタのゲートに接続され、前記電圧増幅器の出力部は、前記第１トランジスタと前記第２トランジスタとの間の接続部で定められる。これは、等しいソース−ドレイン間電流に対する必要条件が、ゲート−ソース間電圧信号の電圧増幅を提供するために使用されることができる構成を定める。

前記電圧増幅器の出力部は、好ましくは前記サンプリングキャパシタの一方の端子に接続され、前記サンプリングキャパシタの他方の端子は、出力側スイッチを介して画素出力部に接続される。この出力側スイッチは、電荷感応型増幅器を前記出力部に接続するため、及びリセット動作のための両方で使用されることができる。各画素は、好ましくは更に前記光センサ素子の両端間に固定電位を印加する入力側スイッチを有し、これによりリセット機能を与える。

本発明は、それぞれイメージセンサの画素を形成する複数の光センサ素子を使用して検出されるべき画像の光強度を測定する方法をも提供し、前記素子の両端間のセンサ電圧は前記素子に入射する光に応じて変化し、前記方法は、
１より大きい利得を持つ画素内電圧増幅器を使用して前記センサ電圧を増幅するステップと、
前記増幅された電圧でサンプリングキャパシタを充電し、前記サンプリングキャパシタを充電するのに要した電荷の流れを測定するステップと、
を有する。

好ましくは、リセット動作は、前記センサ電圧を増幅する前に実行され、前記リセット動作は、前記サンプリングキャパシタの一方の端子に既知の電位を印加するステップと、前記センサ素子の両端間に既知の電位を印加するステップとを有し、前記増幅された電圧は、この後に前記サンプリングキャパシタの他方の端子に印加される。

このリセット動作は、リセット画素に対応する前記電圧増幅器の出力をサンプリングし、二重相関サンプリングが実施されることができる。

本発明の例は、ここで添付図面を参照し、図示されるような例として記載される。

同じ参照符号は、図面を通して同じ又は同様な部分を示すために使用される。

図１は、固体イメージセンサで使用する本発明の画素構成を概略的な形式で示す。

画素１０は、フォトダイオードの形式で光センサ素子１２を有する。

フォトダイオード信号は、光入力に依存し、定められた時間−サンプリング時間だけ流れる電流の形式である。感知されるべき信号は、したがって流れる電荷であり、これは照射の間に前記フォトダイオードの自己容量を放電する少数キャリア電流である。この電荷の流れは、画素キャパシタ１４により電圧に変換される。

したがって前記フォトダイオードの両端間の電圧は、前記フォトダイオードに入射する光に応じて変化する。下の例において、画素キャパシタ１４は、前記フォトダイオードとは別の構成要素であるが、しかしながら前記フォトダイオードの自己容量は同じ機能を実行することができる。

図１において、画素キャパシタ１４は、前記フォトダイオードの出力部（カソード）と接地部との間に接続される。その代わりに、前記画素キャパシタは、前記フォトダイオードと並列であってもよい。各画素のフォトダイオードは、アノードで電圧供給線１５に接続される。

前記フォトダイオードにより供給される電圧Ｖinは、画素内増幅器１６により利得Ｇで増幅され、この結果、前記増幅器の出力部におけるサンプリングキャパシタ１８は、前記フォトダイオードの電圧より大きな電圧まで充電される。結果として、より大きな電荷の流れが必要とされ、この電荷の流れは、前記画素の出力として測定される。

サンプリングキャパシタ１８が画素キャパシタ１４と同じ容量を持つ場合、前記画素の利得はＧであり、電荷利得は存在しない。しかしながら、サンプリングキャパシタ１８は、画素キャパシタ１４より大きくてもよく、この結果、前記回路は、電圧増幅及び電荷利得を実施することができる。

この回路は、前記サンプリングキャパシタのサイズが減少されることを可能にし、この結果、前記画素回路の構成要素は、より小さな空間を占めることができ、これにより前記画素の光学的開口を向上させる。

リセット入力側スイッチ２０は、前記画素に対する入力部に備えられ、これは、リセット電圧Ｖresetが読み出しサイクルの間に前記フォトダイオードをリセットするために前記画素キャパシタ及び前記フォトダイオードに印加されることを可能にする。出力側スイッチ２２は、前記出力部が電荷感応型増幅器に接続されることを可能にし、リセットサンプリング動作が更に下に記載されるように実行されることをも可能にする。

照射期間の前に、リセット動作は、リセット入力側スイッチ２０を閉じることにより実行される。これは、前記フォトダイオードを既知の電圧まで充電させる。増幅器１６の出力部に表れる電圧は、この場合、出力側スイッチ２２を閉じることによりサンプリングされ、前記サンプリングキャパシタの出力側プレートを固定電位、典型的には０Ｖまで充電する。リセット条件の画素に対する増幅された信号に対応する出力電圧は、したがって前記サンプリングキャパシタの両端間で保持される。この場合、出力側スイッチ２２及び入力側スイッチ２０は開かれ、前記画素が照射される。

画素キャパシタ１４は、結果として生じるフォトダイオード／画素キャパシタ電圧を保持し、これは増幅器１６により増幅される。前記サンプリングキャパシタ２２の出力側プレートに対する充電経路が存在しないので、このプレートの電圧は、前記増幅器の出力電圧で上昇する。照射が完了した後に、出力側スイッチ２２は閉じられ、前記サンプリングキャパシタの出力側プレートを０Ｖ（即ち初めのリセット動作の間に前記サンプリングキャパシタに印加される同じ電圧）に戻すために前記電荷の流れが測定される。したがって、測定された電荷は、前記リセット動作から生じる電圧と独立であり、このように二重相関サンプリングが実施される。

図２は、図１の画素回路の第１のＮＭＯＳ実施例をより詳細に示し、これは、アモルファスシリコントランジスタを使用して実施されることができる。同じ構成要素に対しては図１と同じ参照符号が使用される。

入力側スイッチ２０は、ゲートでリセット入力側制御線３２に接続された入力側ＴＦＴ（薄膜トランジスタ）３０として実装される。出力側スイッチ２２は、ゲートで出力側制御線３６に接続された出力側ＴＦＴ３４として実装される。増幅器１６は、電圧供給線１５と接地部４２との間に直列に接続された第１のＮＭＯＳトランジスタ３８及び第２のＮＭＯＳトランジスタ４０として実装される。

前記増幅器が動作する場合、前記サンプリングキャパシタは出力側スイッチ２２により分離され、この結果、前記２つのトランジスタを流れる電流は、同じであるように拘束される。トランジスタ４０を通る電流は、ゲート−ソース間電圧である入力電圧の関数である。同様に、出力電圧Ｖoutと固定電圧バイアス４４との間の電圧はトランジスタ３８のゲート−ソース間電圧を定めるので、トランジスタ３８を通る電流は、出力電圧Ｖoutの関数である。したがって、前記増幅器は、前記出力電圧が前記２つのトランジスタのソース−ドレイン間電流を整合するような場合に安定する。

２つのトランジスタ３８及び４０の適切な設計により、前記増幅器は、ソース−ドレイン間電流の同じ変化を達成するためにトランジスタ４０に必要なゲート−ソース間電圧の変化より大きなトランジスタ３８に対するゲート−ソース間電圧の変化を必要とすることにより、電圧利得を提供する。各トランジスタ３８のドレインは固定電圧供給線１５に接続される。

提供される利得は、１．５ないし１０、好ましくは２ないし５の範囲内であることができる。前記増幅器のセクションの利得は、基本的に前記２つのＴＦＴの相互コンダクタンス（ｇ_m）の比の平方根である。前記相互コンダクタンスは、ＴＦＴチャネルの幅対長さ比に比例し、したがって前記トランジスタチャネルのサイズ及び形状の選択により制御されることができる。例えば、上側ＴＦＴ幅５μｍ及び下側ＴＦＴ幅１００μｍ（両方とも長さ５μｍ）を有する増幅器に対して、幅の比は２０である。これは、直接的に（第一近似で）相互コンダクタンスｇ_mに関係付けられ、したがって前記利得は約４．５である。実際には、前記ＴＦＴは実際には理想的な飽和領域では機能しておらず、したがって利得はわずかに異なる。

飽和領域（又はその近く）での動作に対して、前記ＴＦＴは適切にバイアス印加されなければならない。ゲート電圧が高いと、前記増幅器を通るＤＣバイアス電流は大きい。これは前記画素の動作を加速する。しかしながら、これは前記増幅器の動作範囲を減少する傾向にあり、したがってダイナミックレンジを減少する。

前記増幅器の特定の実施及び適切な動作に対するバイアス条件は、当業者にとって決まりきったことである。

前記光センサ素子は、前記トランジスタの一方４０のゲートに接続され、バイアス電圧４４が他方のトランジスタ３８のゲートに接続され、前記電圧増幅器の出力部は、前記第１トランジスタと前記第２トランジスタとの間の接続部で定められる。

図３は、図２の回路の動作を説明するタイミング図を示す。

プロット５０は、前記画素キャパシタの電圧が入力電圧に応じて変化する照射期間を示す。前記照射期間の間、前記入力側スイッチ及び前記出力側スイッチは開いている。

プロット５２は、出力側スイッチ２２の動作を示し、出力側制御線３６に印加される信号を表す。プロット５４は、リセット入力側スイッチ２０の動作を示し、リセット入力側制御線３２に印加される信号を表す。プロット５６は、前記出力部に接続された電荷測定回路の動作を示す。

全ての画素が同時に照射され、この後に行方向に読み出される。したがって、プロット５２、５４及び５６のそれぞれは、前記画素のアレイの異なる行に順に印加されることができる。

１行の画素に蓄積された信号が読み出される場合、画素の各列に対する前記出力側スイッチがまず閉じられ、次いで対応する電荷感応型増幅器は、前記出力側プレートの電圧が前記電荷感応型増幅器の電圧と等しくなるまで前記サンプリングキャパシタを充電又は放電する。これはプロット５６として示される。前記電荷感応型増幅器は仮想的なアース入力部を有し、この結果、前記キャパシタの出力側プレートを０Ｖに保ち、前記増幅器に対する電圧入力が画素キャパシタ１４により保持されるので、前記増幅器１６は増幅された出力電圧を維持する。前記電荷の流れが測定され、前記フォトダイオードの両端間の電圧の変化を表す。

各列は、電荷感応型増幅器に関連付けられることができ、この結果、全ての画素の列は同時に１行ずつ読み出される。しかしながら、必要とされる電荷感応型増幅器の数を減少するために、多重化構成が使用されることができる。

電荷測定動作の終わりに、前記フォトダイオードは、プロット５４のパルスによりリセットされる。これは、前記フォトダイオードの両端間に固定電圧をかける。出力側スイッチ２２が閉じたままであるので、電荷は前記サンプリングキャパシタに蓄積されることができ、この結果、リセット雑音が効果的にサンプリングされ、このように二重相関サンプリングが実施される。

この場合、リセットパルスが終了し、この後すぐに前記出力側スイッチが次の照射期間に備えて開く。

リセットスイッチは、電荷測定サイクルの後に前記サンプリングキャパシタの放電を支援するために、入力側スイッチ２０と同期して動作されるサンプリングキャパシタ１８と並列に接続されることができる。この場合、前記出力側スイッチは、好ましくはプロット５２の点線に示されるようにこの時に開かれる。

図４は、図１の画素回路の第２実施例を示し、これはＣＭＯＳ（多結晶シリコン）実施例である。図４と図２との間の唯一の違いは、トランジスタ３８が、ソース及びゲートが一緒に接続されたＰＭＯＳトランジスタとして実装されることである。

図５は、検査されるべき対象６２、例えばＸ線ビーム６４を用いて放射線で検査されるべき患者を照射するＸ線源６０を有する既知のＸ線検査装置を示す。前記患者内のＸ線吸収の局所的な差により、Ｘ線画像が、Ｘ線検出器６８のＸ線感受面６６に形成される。

Ｘ線検出器６８として固体光学イメージセンサを使用することは既知である。入射Ｘ線照射は、蛍光体シンチレータ（phosphor scintillator）６６を使用して光に変換される。この光は、固体装置６８により検出されることができる。代わりに、Ｘ線感受性光伝導体が、Ｘ線を直接的にに電子に変換するために使用されることができる。

本発明の画素設計は、前記固体光学イメージセンサでの使用に対して適している。

様々な修正例が当業者にとって明らかである。

本発明によるイメージセンサで使用する画素構成を概略的に示す。 図１の画素回路の第１実施例をより詳細に示す。 図２の回路の動作を説明するタイミング図を示す。 図１の画素回路の第２実施例をより詳細に示す。 本発明のイメージセンサを示す。

Claims (19)

1. 複数の画素を有するイメージセンサにおいて、各画素が、
   光センサ素子であって、当該素子の両端間のセンサ電圧が、当該素子に入射する光に応じて変化する当該光センサ素子と、
   １より大きな利得を持つ電圧増幅器と、
   前記電圧増幅器により充電されるサンプリングキャパシタと、
   を有するイメージセンサ。
2. 各画素が、前記光センサ素子に接続された画素蓄積キャパシタを有する、請求項１に記載のイメージセンサ。
3. 前記サンプリングキャパシタの容量が、前記画素蓄積キャパシタの容量の１０倍より少ない、請求項２に記載のイメージセンサ。
4. 前記サンプリングキャパシタの容量が、前記画素蓄積キャパシタの容量の２倍より少ない、請求項３に記載のイメージセンサ。
5. 前記サンプリングキャパシタの容量が、前記画素蓄積キャパシタの容量にほぼ等しい、請求項４に記載のイメージセンサ。
6. 前記サンプリングキャパシタの容量が０．５ｐＦないし３ｐＦの範囲内であり、前記画素蓄積キャパシタの容量が０．５ｐＦないし３ｐＦの範囲内である、請求項３、４又は５に記載のイメージセンサ。
7. 前記サンプリングキャパシタの容量が、前記光センサ素子の自己容量の１０倍より少ない、請求項１に記載のイメージセンサ。
8. 前記サンプリングキャパシタの容量が、前記光センサ素子の自己容量の２倍より少ない、請求項７に記載のイメージセンサ。
9. 前記サンプリングキャパシタの容量が０．５ｐＦないし３ｐＦの範囲内であり、前記光センサ素子の自己容量が０．５ｐＦないし３ｐＦの範囲内である、請求項７又は８に記載のイメージセンサ。
10. 前記電圧増幅器の利得が２ないし５の範囲内である、請求項１ないし９の何れか一項に記載のイメージセンサ。
11. 前記電圧増幅器が、電力線の間に直列に第１トランジスタ及び第２トランジスタを有し、前記光センサ素子が前記トランジスタの一方のトランジスタのゲートに接続され、バイアス電圧が前記トランジスタの他方のトランジスタのゲートに接続され、前記電圧増幅器の出力が、前記第１トランジスタと前記第２トランジスタとの間の接続部で定められる、請求項１ないし１０の何れか一項に記載のイメージセンサ。
12. 前記電圧増幅器の出力部が、前記サンプリングキャパシタの一方の端子に接続され、前記サンプリングキャパシタの他方の端子が、出力側スイッチを介して前記画素の出力部に接続される、請求項１１に記載のイメージセンサ。
13. 各画素が、前記光センサ素子の両端間に固定電位を印加する入力側スイッチを有する、請求項１ないし１２の何れか一項に記載のイメージセンサ。
14. それぞれイメージセンサの画素を形成する複数の光センサ素子を使用して検出されるべき画像の光強度を測定する方法であって、前記素子の両端間のセンサ電圧が前記素子に入射する光に応じて変化する方法において、
    １より大きな利得を持つ画素内電圧増幅器を使用して前記センサ電圧を増幅するステップと、
    前記増幅された電圧でサンプリングキャパシタを充電し、前記サンプリングキャパシタを充電するのに要する電荷の流れを測定するステップと、
    を有する方法。
15. リセット動作が、前記センサ電圧を増幅する前に実行され、前記リセット動作が、前記サンプリングキャパシタの一方の端子に既知の電位を印加するステップと、前記センサ素子の両端間に既知の電位を印加するステップとを有し、前記増幅された電圧が、この後に前記サンプリングキャパシタの他方の端子に印加される、請求項１４に記載の方法。
16. 前記サンプリングキャパシタの容量が、前記画素の画素蓄積キャパシタの容量の１０倍より少ない、請求項１４又は１５の何れか一項に記載の方法。
17. 前記サンプリングキャパシタの容量が、前記画素蓄積キャパシタの容量の２倍より少ない、請求項１６に記載の方法。
18. 前記サンプリングキャパシタの容量が、前記画素蓄積キャパシタの容量とほぼ等しい、請求項１７に記載の方法。
19. 前記電圧増幅器の利得が２ないし５の範囲内である、請求項１２ないし１６の何れか一項に記載の方法。
    

Images