JPH08116491A

JPH08116491A - 光電変換装置

Info

Publication number: JPH08116491A
Application number: JP6253385A
Authority: JP
Inventors: Masato Shinohara; 真人篠原
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1994-10-19
Filing date: 1994-10-19
Publication date: 1996-05-07
Anticipated expiration: 2019-07-28
Also published as: JP3548244B2

Abstract

(57)【要約】【目的】高Ｓ／Ｎで大きな出力を得、メモリを使用せ
ずに画素出力の不要成分の減算を行なうことのできる光
電変換装置を提供することである。【構成】光を電気信号に変換して信号出力線５、９に
出力する光電変換画素１から成る光電変換装置におい
て、光電変換画素１の信号出力線５に、アンプの入力部
が容量結合し、該アンプ出力部がスイッチを介して該信
号出力線と接続することを特徴とする。また、アンプは
エミッタフォロワ、又はソースフォロワないしは演算増
幅器であることを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体上に形成される光
電変換装置に関するものである。

【０００２】

【従来の技術】従来、光電変換画素がその出力線を有す
るような光電変換装置は、何種類かのタイプがあり、画
素の構成により、ＭＯＳ型、ＳＩＴ型、ＦＥＴ型、ＣＭ
Ｄ型、バイポーラ型などに区別される。

【０００３】図６は、このうちバイポーラ型で、バイポ
ーラトランジスタで画素が形成され、そのベース領域に
光により発生したキャリアを蓄積するタイプの２次元光
電変換装置を表わす。

【０００４】図６において、１は光電変換画素であり、
ｎｐｎ型バイポーラ・トランジスタ２、そのベースに接
続するベースリセットのためのＰ型ＭＯＳトランジスタ
３、ベース電位制御のための画素容量４で構成される。
５はバイポーラトランジスタ２のエミッタに接続する画
素の蓄積信号出力線、６は出力線５をリセットするため
のＭＯＳトランジスタ、７は光電変換画素１の出力電圧
を保持転送するための転送容量、８は出力線５と蓄積容
量７とをスイッチするためのＭＯＳトランジスタ、９は
転送蓄積容量７からの信号が転送される水平出力線、１
０は水平シフトレジスタ３３の出力に応じて、蓄積容量
７と水平出力線９とをスイッチするＭＯＳトランジス
タ、１１は水平出力線９に表われる信号を増幅するため
のプリアンプ、１２はプリアンプ１１の出力端子であ
る。

【０００５】また、１３は水平出力線９をリセットする
ためのＭＯＳトランジスタ、１４は画素を駆動するため
の駆動線、１５は駆動パルス入力線、１６は垂直シフト
レジスタ３４の出力に応じて選択された垂直行の駆動線
１４と駆動パルス入力線１５とをスイッチするためのＭ
ＯＳトランジスタ、１７は本光電変換装置の基準電位Ｖ
_VCの電源端子、１８はＭＯＳトランジスタ６のゲートに
パルスφVCを印加するための入力端子、１９はＭＯＳト
ランジスタ８のゲートにパルスφTを印加するための入
力端子、２０はＭＯＳトランジスタ１３のゲートにパル
スφHCを印加するための入力端子、２１は駆動パルスφ
Rの入力端子である。

【０００６】図６においては、簡単のため２×２の光電
変換画素のエリアセンサを表わしており、垂直シフトレ
ジスタの出力はＶ１、Ｖ２、水平シフトレジスタの出力
はＨ１、Ｈ２としている。現実には、２５６×２５６以
上の画素が配置される例が多い。

【０００７】図７は、図６に示した２次元光電変換装置
の動作を説明するためのパルスタイミングチャートであ
る。図７におけるパルスは全般的にＨｉｇｈレベル、Ｌ
ｏｗレベルで示すが、駆動パルスφRには中間レベルと
して基準電位Ｖ_VCが存在する。

【０００８】まず、垂直シフトレジスタ３４からのＶ１
がＨｉｇｈとなり、入力端子２１の駆動パルスφRが基
準電位Ｖ_VCからＨｉｇｈとなると、２次元光電変換画素
の第１行目が駆動される。光電変換画素１では、Ｐ型Ｍ
ＯＳトランジスタ（以下、ＰＭＯＳと称する）３がＯＦ
Ｆで、画素容量４を通してバイポーラトランジスタ２の
ベース電位が立ち上がり、エミッタ電流が流れ、画素の
ベースに蓄積された信号電圧が、パルスφVCがＬｏｗな
ので、浮遊状態の出力線５に表われる。水平シフトレジ
スタ３３の出力Ｈ１、Ｈ２共にＬｏｗでパルスφTがＨ
ｉｇｈであるので、この浮遊信号出力線５の出力信号は
蓄積容量７に蓄積された後、水平シフトレジスタ３３出
力Ｈ１、Ｈ２が順次Ｈｉｇｈとなって、蓄積容量７のキ
ャリアは出力線９、プリアンプ１１を通して出力端子１
２より出力される。なお、出力Ｈ１がＨｉｇｈとなっ
て、出力Ｈ１の列が駆動状態となり、蓄積容量７のキャ
リアを放電すれば、出力Ｈ１がＬｏｗとなり、パルスφ
HCがＨｉｇｈとなって信号線９をリセットし、次に出力
Ｈ２の列が駆動状態となって順次信号線９からキャリア
信号が読み出されていく。

【０００９】また各行の画素においては、垂直シフトレ
ジスタＶ１がＨｉｇｈのままで、駆動パルスφRがＬｏ
ｗレベルになることによってＰＭＯＳ３がＯＮし、第１
行目におけるバイポーラトランジスタ２のベース電位は
基準電位Ｖ_VCとなる。次に、信号出力線５が、パルスφ
VCがＨｉｇｈとなり、ＭＯＳトランジスタ６のＯＮによ
って、基準電位Ｖ_VCに固定されている状態で、駆動パル
スφRがＨｉｇｈとなると、ＰＭＯＳ３がＯＦＦすると
共に、第１行目のバイポーラトランジスタ２はＯＮ状態
となって、エミッタ電流、ベース電流が流れるため、そ
のベース電位は下降して行き、数μＳでベース電位はＶ
_VC＋０．６Ｖ程度となり、画素容量４はリセットされ
る。こうなった時に、駆動パルスφRが中間レベルＶ_VC
に戻ると、画素容量４を通して、ベース電位が下がり、
エミッタ電位Ｖ_VCに対して逆バイアスになる。そうして
出力Ｖ１がＬｏｗとなってこの行の駆動は終了する。こ
こから、第１行目の画素は、次に再び第１行目が選択さ
れるまで、光キャリアをベース領域に蓄積する蓄積動作
に入る。

【００１０】次に、出力Ｖ２がＨｉｇｈとなって第２行
目が選択、駆動され、キャリア信号を出力し、画素をリ
セットする時の動作は第１行目の時と同様である。

【００１１】以上説明したバイポーラ型光電変換装置に
おいて、画素容量４でほぼ規定される画素容量に蓄積さ
れた信号電圧は、蓄積容量７にほぼそのまま表われる。
蓄積容量７は画素容量４に対して十分大きくとれば、信
号電荷量は、上記容量の比だけ増幅されることになり、
信号出力の経路、出力線５、蓄積容量７、出力線９、プ
リアンプ１１からのノイズの影響を小さくすることがで
きる。

【００１２】

【発明が解決しようとしている課題】しかしながら、上
記従来例では、図６における蓄積容量７から水平出力線
９へ信号が転送される時に、水平出力線９の浮遊容量の
ため、信号が容量分割されて、信号電位が下がる。ま
た、各画素の特性ばらつきのために暗時であっても、そ
の暗時出力がばらつき、Ｓ／Ｎ比が低下するという欠点
を有していた。特に受光画素にバイポーラトランジスタ
を使う図６に示したような従来例では、蓄積容量７は大
きくとる場合が多く、画素から信号を読み出す時に蓄積
容量７に充電するためのエミッタ電流を流す時、画素ベ
ースにある信号電荷が破壊される。この破壊量が大きい
程ノイズが大きくなり、Ｓ／Ｎ比の低下が顕著になる。

【００１３】さらに、一般的な従来の光電変換画素は、
リセット→蓄積→読み出しという単純な光電変換機能を
持つだけであり、画素出力の信号処理は光電変換画素以
外の領域で行なわなければならず、そのためのフィール
ドメモリを必要とするなどの制約を有していた。

【００１４】従って、本出願に係る第１の発明の目的
は、高Ｓ／Ｎ比で大きな出力を得る光電変換装置を提供
することである。また、本出願に係る第２の発明の目的
は、メモリを使用せずに画素出力の不要成分の減算を行
なうことのできる光電変換装置を提供することである。

【００１５】

【課題を解決するための手段及び作用】上記目的を達成
するため、本出願に係る第１の発明は、画素の出力線と
アンプのエミッタフォロワの入力部とを容量結合させ、
エミッタフォロワの出力部と画素出力線とをスイッチ手
段で接続したことを特徴とする。この構成において、エ
ミッタフォロワの出力電位変化がエミッタフォロワ自身
の入力部へ正にフィードバックされ、画素出力を増幅す
る。

【００１６】本発明に係る第２の発明は、第１の発明に
おけるアンプのエミッタフォロワのフィードバック動作
後の出力電位に対して画素のリセットを行なうことを特
徴とする。すなわち、トランジスタの制御電極のベース
に光信号により発生したキャリアを蓄積し、前記光信号
に応じた出力を前記トランジスタの主電極のエミッタか
ら出力する光電変換画素を含む光電変換装置において、
光電変換画素の各画素の出力線に接続する負のゲインを
持つエミッタフォロワやソースフォロワのアンプ手段
と、該アンプ手段の出力を画素の出力線と接続する接続
手段とを有し、アンプ手段の出力に対してトランジスタ
画素の制御電極をリセットする手段を有することを特徴
とする。この動作により、測光などにおける外光成分除
去をメモリを使わずに実現することができる。

【００１７】

【実施例】

［第１実施例］図１は本発明の特徴を最もよく表わす２
×２画素を例とし、２次元光電変換装置の等価回路図で
ある。同図において、図６と同一符号の素子は同一番号
で示し同等機能を有するものとし、説明を省略する。

【００１８】図１において、２２はアンプのダーリント
ン型バイポーラトランジスタ、２３は定電流ソース用の
ＭＯＳトランジスタであり、ダーリントン型バイポーラ
トランジスタ２２とＭＯＳトランジスタ２３とでエミッ
タフォロワ３５を形成している。図１では２３のゲート
は基準の中間電位Ｖ_VCとしている。２４は上記エミッタ
フォロワの入力ベース部と出力線５とを容量結合するた
めの結合容量、２５はダーリントン型バイポーラトラン
ジスタ２２のベースの容量、２６はそのベース電位を制
御するためのＰ型ＭＯＳトランジスタ、２７はスイッチ
としての上記エミッタフォロワの出力部と、出力部５と
をスイッチして接続するためのＭＯＳトランジスタ、２
８はＭＯＳトランジスタ２６のゲートにパルスφBRを印
加するための端子、２９はＭＯＳトランジスタ２７のゲ
ートに負帰還用パルスφFBを印加するための端子、３０
は電位Ｖ_BRの電源端子である。

【００１９】また、図２は、図１に示した第１実施例に
よる２次元光電変換装置の動作を説明するためのパルス
タイミング図である。各行の素子が光キャリアを蓄積し
順次選択されていく行程は図６で示した場合と同様であ
り、図２では１つの行の駆動によるタイミングチャート
を示す。

【００２０】まず、駆動パルスφRが中間レベルＶ_VCか
らＨｉｇｈとなって、垂直シフトレジスタ３４の出力Ｖ
１がＨｉｇｈで、選択行の画素の出力が浮遊状態にある
出力線５に読み出される。この時、端子２８のパルスφ
BRはＬｏｗとなっているので、ＰＭＯＳトランジスタ２
６をＯＮして、バイポーラトランジスタ２２のベースは
Ｖ_BRに固定されており、ダーリントン型バイポーラトラ
ンジスタ２２とＭＯＳトランジスタ２３とで構成される
エミッタフォロワ３５の出力も（Ｖ_BR−１.２Ｖ）程度
の電位値となるが、簡単のため、このエミッタフォロワ
３５出力は、基準電位Ｖ_VCであるとする。駆動パルスφ
Rが中間レベルに戻り、画素の読み出しが終わった時、
出力線５の電圧はＶ_VC＋Ｖ₁だったとし、次に、パルス
φBRをＨｉｇｈとして、バイポーラトランジスタ２２の
ベースを浮遊状態とし、次に端子２９のパルスφFBをＬ
ｏｗからＨｉｇｈとして、上記エミッタフォロワ３５の
出力部と、出力線５とを導通する。出力線５の電位は、
Ｖ_VC＋Ｖ₁からＶ_VC＋Ｖ₂に変化するが、このＶ₂は次の
ような値となる。

【００２１】結合容量２４の値をＣ0、寄生容量２５の
値をＣ1とすると、エミッタフォロワ３５の出力値は出
力線５の電位変化を結合容量２４の結合を通して受ける
ため、Ｖ_VCから、［Ｃ0／（Ｃ0＋Ｃ1）］・（Ｖ₂−
Ｖ₁）だけ変化する。変化後の値はＶ_VC＋Ｖ₂であるか
ら、Ｖ_VC＋［Ｃ0／（Ｃ0＋Ｃ1）］・（Ｖ₂−Ｖ₁）＝Ｖ_VC＋Ｖ₂ より、Ｖ₂＝ー（Ｃ0／Ｃ1）・Ｖ₁ となる。

【００２２】Ｖ₁は画素の出力電位であるから、上記の
動作を行なうことにより、エミッタフォロワ３５から
は、ー（Ｃ0／Ｃ1）のゲイン倍された出力が表われる。
このエミッタフォロワ３５出力を、端子１９のパルスφ
TがＨｉｇｈの間に、トランジスタ８を通して蓄積容量
７に蓄積し、水平シフトレジスタ３３の出力Ｈ１をＨｉ
ｇｈとする間に、ＭＯＳ１０をＯＮして順次プリアンプ
１１に転送する。

【００２３】ここで、水平出力線９の寄生容量をＣHと
し、蓄積容量７の容量をＣTとすると、従来通りプリア
ンプ１１への転送時にＣT／（ＣH＋ＣT）の容量分割を
受けるが、たとえばＣ0／Ｃ1の値を（ＣH＋ＣT）／ＣT
となるように設定しておけば、容量分割による信号低下
をちょうど補うことができる。また、蓄積容量７の容量
ＣTは通常、数ｐＦの容量となるが、Ｃ0は数百ｆＦ程度
に設定できるので、１つの画素について、読み出し時に
流れる電荷量を従来よりも小さくすることができ、画素
信号の破壊が小さくなるため画素出力時点でのＳ／Ｎ比
を高くすることができる。

【００２４】［第２実施例］図３は、図１の２次元光電
変換装置を用いて、本発明による第２の実施例を説明す
るための駆動タイミングチャートである。本第２の実施
例では、図３に示す通り、第１の実施例に対して画素の
動作において、リセット、外光ノイズＮ蓄積、外光ノイ
ズーＮを画素に蓄積、ＬＥＤ光と外光ノイズとを画素に
蓄積、画素キャリア信号を読み出し、を時系列的に順次
実行する。

【００２５】当該２次元光電変換装置をイメージセンサ
として測光用に使用する場合、ある特定の必要な光信号
と、外光など不必要な信号とが混在する場合がある。例
えば、外光が入る条件下で、ＬＥＤ光の光量やスペクト
ラムを測光する場合である。

【００２６】外光成分を除きたい時、従来は、まず外光
成分だけを受光して読み出し、各画素毎の出力を別に用
意したメモリに書き込む。次に外光にＬＥＤ光が加わっ
た光を受光して読み出し、先のメモリに書き込んでおい
た外光成分との差分をとるという方法をとっていた。

【００２７】本発明による第２の実施例においては、メ
モリを用いない外光成分除去方法であり、図３を参照し
つつ詳細に説明する。

【００２８】図において、最初に垂直シフトレジスタ３
４の出力Ｖ１で選択された第１行目の画素トランジスタ
２のベースを、従来と同様に、駆動パルスφRがＬｏｗ
の時にＶ_VCとし、駆動パルスφRがＨｉｇｈの時リセッ
トする。第２行目以降も同様に行なわれる。

【００２９】次に、外光のみを画素トランジスタ２のベ
ースに蓄積する。次が本発明第２実施例の特徴となる動
作であり、第１行目選択時、図２によって説明した第１
実施例の読み出し動作と同様に、外光分出力電位をＶ_N
として、パルスφBRを一時Ｌｏｗとし、その後パルスφ
FBを一時Ｈｉｇｈとして、外光によるベース蓄積電位を
−Ｃ0／Ｃ1倍したエミッタフォロワ３５出力を出力線５
に出力させる。ただし、本第２実施例ではほぼＣ0＝Ｃ1
となるように設定する。よって出力線５の電位は（Ｖ_VC
−Ｖ_N）となる。この出力はエミッタフォロワ３５によ
る低インピーダンス出力であるので、この電位に対し
て、駆動パルスφRをＨｉｇｈとして画素のリセットを
行なうと、画素のベース電位は−Ｖ_Nで規定される電位
となる。

【００３０】次に、測光するＬＥＤ光を含んだ光の蓄積
に入る。画素のベース電位は、外光に相当する電圧分Ｖ
_NとＬＥＤ光に相当する電圧分Ｖ_Lとの和だけ上昇する
が、電圧分Ｖ_Nは蓄積前の画素電位−Ｖ_Nをちょうど打ち
消すので、次の画素読み出しにおいて、画素から出力さ
れるのはＬＥＤ光に相当する電圧分Ｖ_Lとなり、外光成
分Ｖ_Nは入ってこない。このＬＥＤ光に相当する電圧分
Ｖ_Lの読み出し、転送は第１実施例と同様に行なわれ
る。

【００３１】この第２実施例の動作においては、外光成
分Ｖ_Nが除去されるだけでなく、各画素出力のばらつき
成分も同時に除去されるので、外光がない場合でも、高
Ｓ／Ｎ比の信号を得ることができる。

【００３２】［第３実施例］以下、第３の実施例につい
て説明する。図４は、本発明による第３の実施例の構成
を示す等価回路図である。図４において、図１と同等な
部分については同一の番号を符し、詳細な説明を省略す
る。

【００３３】図４において、３１はＭＯＳトランジス
タ、ないしは接合型トランジスタであり、トランジスタ
２３による定電流源とトランジスタ３１とでソースフォ
ロワ３６を形成する。図４に示す第３の実施例は、図１
におけるダーリントン型エミッタフォロワ３５をソース
フォロワ３６に置き換えたものであり、駆動動作は第
１、第２実施例と同様である。本第３の実施例では、ダ
ーリントン型エミッタフォロワ３５に対して、入力イン
ピーダンスが高く、トランジスタ素子の温度ドリフトが
少ないというメリットがあり、またＩＣ化する場合に製
造工程を減少できる効果がある。反面、信号線５との結
合容量２４とバラツキの多い寄生容量２５の容量値の比
を一定にする必要性から、第１の実施例よりも第２の実
施例に従った動作に適している。

【００３４】［第４実施例］以下、第４の実施例につい
て説明する。図５は、本発明による第４の実施例を実施
できる等価回路図である。図１又は図４と同等な部分に
ついては同一の番号を符し、詳細な説明を省略する。

【００３５】図５において、３２はオペレーショナル・
アンプの演算増幅器である。図５に示す第４の実施例
は、図１におけるダーリントン型エミッタフォロワ３５
を電圧（ボルテージ）フォロワ３７に置き換えたもので
あり、駆動動作は第２、第３実施例と同じである。ボル
テージフォロワ３７は入力電圧と出力電圧とがほぼ同一
であるので、光量に応じたキャリア蓄積電位を減圧する
ことなく、そのまま蓄積容量７に転送できる。

【００３６】上記第１から第４までの実施例において、
本発明による光電変換画素はバイポーラトランジスタに
よる増幅型を使っているが、必ずしもこの型に限る必要
はなく、ＭＯＳ型、ないしはＳＩＴ、ＪＦＥＴ、ＭＯＳ
トランジスタを使った増幅型画素であっても、画素出力
後に出力線５を浮遊状態にできれば本発明による各出力
線電圧の増幅は、同じように実施できる。

【００３７】また、出力線電位により、画素のリセット
レベルを規定できるものであれば、本発明による外光成
分等の除去動作をメモリなしで実施することができる。
ＭＯＳトランジスタや、ＪＦＥＴを使う画素では、図４
に示したような本発明による第３の実施例を適用するほ
うが、光電変換装置の製造を簡単にすることができる。

【００３８】さらに、上記実施例では、２行×２列の光
電変換画素の例について説明したが、本発明はイメージ
センサ、ラインセンサに適用できるもので、特に第２の
実施例の場合は、外光成分を蓄積、書き込みする時間だ
け、余分に走査回路のスピード及び画素の蓄積切替を速
くする必要がある。ただし、この外光例だけではなく、
光電変換装置の内部雑音やバラツキの校正、測光の場合
の２つ光量の比較時に増分だけを検出する場合等にも適
用できる。

【００３９】

【発明の効果】以上説明したように、本発明によれば、
光電変換画素が出力時に充電する負荷容量を小さくする
ことができるので、Ｓ／Ｎ比を高くでき、またゲインを
高く設定することで、最終プリアンプへの転送前に信号
を大きくし転送に伴う容量分割による信号減少を補うこ
とができる。

【００４０】また、本出願に係る第２の実施例によれ
ば、各画素出力に対して（−１）のゲインをかけた出力
を各出力線に出し、その電位に対して画素をリセットす
ることで、画素出力の反転成分を画素に書き込むことが
できるため、測光時の外光成分除去などを、従来方法で
使っていたフィールドメモリなしに行なうことができ
る。さらに外光除去動作時に各画素のばらつき成分も
除去することができ、高機能、高Ｓ／Ｎの光電変換装置
を提供することができる。

【図面の簡単な説明】

【図１】本発明による光電変換装置の等価回路図であ
る。

【図２】本発明による第１の実施例に係る動作を説明す
るためのタイミングチャートである。

【図３】本発明による第２の実施例に係る動作を説明す
るためのタイミングチャートである。

【図４】本発明による第３の実施例の光電変換装置を表
わす等価回路図である。

【図５】本発明による第４の実施例の光電変換装置を表
わす等価回路図である。

【図６】従来の光電変換装置の等価回路図である。

【図７】従来の光電変換装置の動作を説明するタイミン
グチャートである。

【符号の説明】

１画素２バイポーラトランジスタ３ＰＭＯＳトランジスタ４容量５出力線６ＭＯＳトランジスタ７容量８ＭＯＳトランジスタ９出力線１０ＭＯＳトランジスタ１１アンプ１２出力端子１３ＭＯＳトランジスタ１４駆動線１５駆動パルス線１６ＭＯＳトランジスタ１７、１８、１９、２０、２１パルス入力端子２２ダーリントン型バイポーラトランジスタ２３ＭＯＳトランジスタ２４容量２５容量２６ＰＭＯＳトランジスタ２７ＭＯＳトランジスタ２８、２９、３０パルス入力端子３１ＭＯＳないしは接合型ＦＥＴ３２演算増幅器

Claims

【特許請求の範囲】

【請求項１】光を電気信号に変換して信号出力線に出
力する光電変換画素からなる光電変換装置において、前記光電変換画素の前記信号出力線にアンプの入力部が
容量結合し、該アンプの出力部がスイッチを介して前記
信号出力線と接続することを特徴とする光電変換装置。
【請求項２】請求項１に記載の光電変換装置におい
て、前記アンプはエミッタフォロワ、又はソースフォロ
ワないしは演算増幅器であることを特徴とする光電変換
装置。
【請求項３】請求項１に記載の光電変換装置におい
て、前記アンプの入力部に入力電位を制御するためのス
イッチを接続したことを特徴とする光電変換装置。
【請求項４】請求項１に記載の光電変換装置におい
て、前記光電変換画素はバイポーラトランジスタのベー
スと画素容量４とを含むことを特徴とする光電変換装
置。
【請求項５】トランジスタの制御電極に光信号により
発生したキャリアを蓄積し、前記光信号に応じた出力を
前記トランジスタの主電極から出力する光電変換画素を
含む光電変換装置において、前記光電変換画素の各画素の出力線に接続する負のゲイ
ンを持つアンプ手段と、該アンプ手段の出力を前記画素
の前記出力線と接続する接続手段とを有し、前記アンプ
手段の出力に対して前記トランジスタ画素の制御電極を
リセットする手段を有することを特徴とする光電変換装
置。
【請求項６】請求項５に記載の光電変換装置におい
て、前記アンプはエミッタフォロワ、又はソースフォロ
ワないしは演算増幅器であることを特徴とする光電変換
装置。
【請求項７】請求項５に記載の光電変換装置におい
て、前記接続手段は負帰還パルスにより制御されるＭＯ
Ｓトランジスタであることを特徴とする光電変換装置。