JP2965083B2 - 光電変換装置 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は光電変換装置に係り、特に光電変換された信
号を増幅して出力することが可能な増幅型の光電変換素
子を用いた光電変換装置に関するものである。

［従来の技術］ 近年、光電変換素子の高精細化に伴って、光電変換信
号出力が低下すること等から、光電変換された信号を増
幅して出力することが可能な増幅型の光電変換素子が注
目されている。このような増幅型の光電変換素子の中
に、バイポーラトランジスタと同様な構成を有し、制御
電極となるベースに光照射により生成された電荷を蓄積
し、主電極となるエミッタから増幅された信号を出力す
る光電変換素子（以下、バイポーラ型センサという）が
ある。

第５図は、画素がバイポーラ型センサで構成された二
次元固体撮像素子の等価回路図である。

第５図において、１はバイポーラ型センサ（等価的に
バイポーラトランジスタ）T,ベースに接続する容量C,PM
OSトランジスタＭから成る画素、２は画素１のエミッタ
に接続する垂直出力線、３は垂直出力線２をリセットす
るためのMOSトランジスタ、４は画素１からの出力信号
を蓄積するための蓄積容量、５は出力信号を蓄積容量４
へ転送するためのMOSトランジスタ、６は水平シフトレ
ジスタの出力を受け、出力信号を水平出力線７へ転送す
るためのMOSトランジスタ、８は水平出力線７をリセッ
トするためのMOSトランジスタ、９はプリアンプ、10は
水平駆動線、11は垂直シフトレジスタの出力を受けセン
サ駆動パルスを通すバッファ用MOSトランジスタ、12は
画素１のクランプ動作を行うために、PMOSトランジスタ
のソース電位を設定するエミッタフォロワ回路、13はエ
ミッタフォロワ回路12のベース電位を設定するためのPM
OSトランジスタ、14はMOSトランジスタ３のゲートにパ
ルスを印加するための端子、15は転送用のMOSトランジ
スタ５のゲートにパルスを印加するための端子、16はセ
ンサ駆動パルスを印加するための端子、17はPMOSトラン
ジスタ13のゲートにパルスを印加するための端子、18は
プリアンプ９に接続される出力端子である。

第５図に示した二次元固体撮像素子は、全画素が一度
にリセットされるタイプのものであり、スチルビデオ用
などに利用することができる。

以下、その動作について説明する。

最初に、端子17にLowレベルのパルスを加えてPMOSト
ランジスタ13をON状態とし、エミッタフォロワ回路12の
出力を正電位にする。このエミッタフォロワ回路12の出
力は画素１のPMOSトランジスタＭのソースに接続してお
り、ソース電位がゲート電位に比べて、PMOSトランジス
タＭを十分ON状態にするほど高くなれば、PMOSトランジ
スタＭを通して、画素のバイポーラ型センサＴのベース
にホールが注入される。次に端子17にHighレベルのパル
スを加えて、PMOSトランジスタ13をOFF状態とし、エミ
ッタフォロワ回路12の出力をGNDとする。この時、端子1
4にHighレベルのパルスを加えてトランジスタ３をON状
態とし、垂直出力線２をGNDとする。

次に、この状態のまま、垂直シフトレジスタを駆動
し、また端子16に画素のリセットパルスを印加すること
で、各行毎に順次画素のリセットを行い、すべての画素
のバイポーラ型センサＴのベースを一定電位、かつ逆バ
イアスにする。

次に、光キャリアの蓄積動作を行った後、端子14にLo
wレベルのパルスを加えて、トランジスタ３をOFF状態に
し、垂直シフトレジスタの出力によって選択された行毎
に、読み出しパルスを端子16から印加し、MOSトランジ
スタ５を通して、蓄積容量４に信号出力を蓄積する。蓄
積容量４に蓄積された信号出力は、水平シフトレジスタ
によって選択された転送用のMOSトランジスタ６を通し
て水平出力線７に転送され、プリアンプ９を通して出力
端子18から出力される。

［発明が解決しようとする課題］ しかしながら、上記従来の二次元固体撮像素子では、
画素のバイポーラ型センサＴのベースをリセットした後
でも、ベースにはホールが多く残るため、リセット後の
ホール数は、熱雑音によってゆらぐことになる。このリ
セット後のホール数のゆらぎは出力にランダム雑音とし
て表われてくる。

また、画素のバイポーラ型センサＴのベースに蓄積し
たホールを各画素で増幅して出力するので、各画素の構
造パラメータが不均一に形成されると、出力値のばらつ
き、すなわち固定パターンノイズとして表われてくる。
これらのノイズの出現のために、従来の二次元固体撮像
素子はセンサのS/N比が低下するという課題があった。

［課題を解決するための手段］ 本発明の光電変換装置は、制御電極領域に光キャリア
を蓄積し、その光キャリアを増幅して主電極領域から出
力するトランジスタと、 光キャリアを蓄積するフォトダイオードと、 前記フォトダイオードと前記制御電極領域との間に接
続されるスイッチ手段と、 前記トランジスタの制御電極領域に蓄積された光キャ
リアを増幅して主電極領域から読み出した信号を蓄積す
る第１の蓄積手段と、 前記トランジスタから前記第１の蓄積手段に信号を読
み出した後に、前記フォトダイオードに蓄積された光キ
ャリアを前記スイッチ手段を介して前記制御電極領域に
転送し、前記主電極領域から読み出した信号を蓄積する
第２の蓄積手段と、 前記第１の蓄積手段の信号を読み出す第１の読み出し
手段と、 前記第２の蓄積手段の信号を読み出す第２の読み出し
手段と、 前記第１の読み出し手段からの出力値と前記第２の読
み出し手段からの出力値との減算をする減算手段と、 を有することを特徴とする。

［作 用］ 本発明の光電変換装置による信号の読み出しは、まず
前記トランジスタの信号読み出し（出力信号V₁）を一度
行い、次に前記フォトダイオードからスイッチ手段を通
して、フォトダイオードに蓄積されたホールを前記トラ
ンジスタの制御電極領域に転送した後、再度前記トラン
ジスタの信号読み出し（出力信号V₂）を行う。このと
き、前記フォトダイオードに蓄積されたホールは、前記
トランジスタの制御電極領域に転送され、転送された後
のフォトダイオードは完全空乏化してキャリアが残って
いない状態となっている。

ホール転送後の出力信号V₂からホール転送前の出力信
号V₁を差し引いたものが、フォトダイオードにおける信
号となるが、トランジスタの制御電極のホール数ゆら
ぎ、構造ばらつきは、信号を差し引くときに補正されて
しまうので、フォトダイオードの信号には、ノイズがの
らないこととなる。

［実施例］ 以下、本発明の実施例について図面を用いて詳細に説
明する。

第１図は本発明の光電変換装置の第１実施例の二次元
固体撮像素子の等価回路構成図である。

第１図において、１−１は第５図に示した画素１と同
じ構成の画素であり、バイポーラ型センサ（等価的にバ
イポーラトランジスタ）T,ベースに接続する容量C,スイ
ッチ手段となるPMOSトランジスタＭからなる。１−２は
光キャリアを蓄積するフォトダイオードＰと、隣接する
画素１−１のバイポーラ型センサＴのベースに接続され
るPMOSトランジスタＭとで構成される画素である。な
お、その他の構成部材は、第５図と同一構成部材なので
同じ番号を付して説明を省略する。なお、本実施例は、
画素１−１からの出力信号と画素１−２からの出力信号
とを別々に出力するため、画素１−１からの出力信号を
出力する回路経路と、画素１−２からの出力信号を出力
する回路経路とを別に設けており、画素１−１からの出
力信号を出力する回路経路の構成部材の番号には「−
１」の符号、画素１−２からの出力信号を出力する回路
経路の構成部材の番号には「−２」の符号をつけ足して
いる。第１図においては簡易化のため作動アンプ等の減
算手段は省略してある。

図１において、第１の読み出し手段はMOSトランジス
タ６−１、第２の読み出し手段はMOSトランジスタ６−
２が該当する。

次に、上記二次元固体撮像素子の動作について説明す
る。

垂直シフトレジスタはO₁,O₂,‥‥のように、上から下
へ順に選択パルスが出力されるようになっている。画素
１−１のバイポーラ型センサＴのベースにホールを注入
するクランプ動作、及び線順次にリセットパルスをかけ
るリセット動作の方法は第５図で説明した従来の二次元
固体撮像素子の動作と同じである。読み出し動作を行う
のに必要な端子16に印加されるパルスは正電圧,GND,負
電圧の三値である。

まず、垂直シフトレジスタによって選択された行に
は、水平駆動線10に正の読み出しパルスが印加され、画
素１−１の出力は、MOSトランジスタ５−１を通して蓄
積容量４−１に蓄積される。

次に、水平駆動線10に負のパルスが印加され、隣接す
るフォトダイオードＰから蓄積されたホールが転送され
る。この時、選択されている行のすぐ上の行のPMOSトラ
ンジスタＭのゲートも１つおきに選択行の水平駆動線に
接続しているが、上の行のフォトダイオードＰは読み出
しのための転送が終了した直後なので、光キャリアが蓄
積されておらず、PMOSトランジスタＭがON状態となって
もキャリアが流れることはなく、上の行に影響を与える
ことはない。

次に、水平駆動線10に正の読み出しパルスを印加し、
ベースに残留したホールにフォトダイオードＰの信号キ
ャリアが上のせされた状態の画素１−１から信号の読み
出しを行う。この出力はMOSトランジスタ５−２を通し
て蓄積容量４−２に蓄積される。水平シフトレジスタに
よってそれぞれ、水平出力線７−1,7−２に転送された
信号は出力端子18−1,18−２から出力される。出力端子
18−１からは画素１−１からの出力、出力端子18−２か
らベースに残留しているホールにフォトダイオードＰの
信号キャリアが上のせされた状態の画素１−１からの出
力が出てくる。出力端子18−２の出力から出力端子18−
１の出力を差し引くと、画素１−１のノイズがさし引か
れたかたちで、画素１−２のフォトダイオードＰに生じ
たキャリアに対応する信号が得られる。この信号には、
固定パターンノイズや、ランダムノイズがのらないの
で、本質的に低ノイズである。

また、画素のバイポーラ型センサＴの数は第５図に示
した従来の二次元固体撮像素子に比べて半分になってい
るので、垂直出力線に接続するエミッタの数も従来の二
次元固体撮像素子に比べて半分となり、読み出し時の負
荷になる垂直出力線の容量も小さくなるという効果があ
る。

単板カラーカメラ用センサなどでは、画素毎にカラー
フィルターをのせるが、フィルターを通して画素に入射
する光量がもっとも少ない画素の信号成分はもっとも少
なくなる。ノイズ成分はどの画素も同じだとすると、入
射光量の少ない画素のS/N比がもっとも悪くなり、セン
サのS/N比を決めてしまう。本発明におけるフォトダイ
オードの画素を、入射光量が少ない画素に用いれば、こ
の画素のノイズは小さいのでS/N比は向上し、センサのS
/N比を向上させることが可能である。以下、具体的に画
素毎にカラーフィルターをのせた場合の動作について説
明する。

第２図はカラーフィルターの配置図である。

今、第１図に示した二次元配置の画素の市松模様の位
置にある画素１−１にＷ（White）のカラーフィルター
をのせ、その他の画素１−２にＲ（Red）またはＢ（Blu
e）のカラーフィルターをのせる。

まず、Ｗのカラーフィルターをのせた画素（以下画素
Ｗと記する）から信号を読み出すと、その出力は画素１
−１のバイポーラ型センサのベースに蓄積されたキャリ
アに対応する出力であって、その出力信号はＷ（Whit
e）信号（V_W）にノイズ成分（V_N）が加わったものとな
る。

次に、Ｂのカラーフィルターをのせた画素（以下画素
Ｂと記する）のフォトダイオードから画素Ｗのバイポー
ラ型センサのベースに信号キャリアを転送する。この
時、画素Ｗから信号を読み出すと、ベースに残留したホ
ールにフォトダイオードの信号キャリアが上のせされた
状態で信号が読み出され、その出力信号はV_W＋V_N＋V_Bと
なる。ここでV_BはＢ（Blue）信号成分である。

出力信号V_W＋V_N＋V_Bから出力信号V_W＋V_Nを引けば、ノ
イズ成分を含まないＢ信号V_Bが得られる。

第３図（ａ），（ｂ）は本発明の光電変換装置の第２
実施例の画素構成部を示す部分回路構成図及び信号波形
図である。

第３図（ａ）に示すように、４画素のうちの１つの画
素３−１だけが第５図に示した従来の画素と同じ配列を
している（ここでは、PMOSトランジスタＭを画素に入れ
ていない）。３−１はバイポーラ型センサＴと容量Ｃと
からなる画素、３−2,3−3,3−４はそれぞれ、フォトダ
イオードで形成される画素、20,21,22はそれぞれ、バイ
ポーラ型センサＴのベースと、フォトダイオードとを結
ぶスイッチ手段となるPMOSトランジスタ、10−1,10−２
は水平駆動線である。

このセンサの動作は次のようになる。

まず、水平駆動線10−１にHighレベルのパルスφ_１を
印加し、画素３−１の出力（S₁）を読み出す。

次に、水平駆動線10−１にLowレベルのパルスを印加
し、画素３−3,3−４に蓄積された光キャリアを画素３
−１のバイポーラ型センサＴのベースに転送した後、水
平駆動線10−１にHighレベルのパルスφ_１を印加して、
画素３−１の光キャリアに画素３−3,3−４の光キャリ
アが上のせされた出力（S₁＋S₃＋S₄）を読み出す。

次に、水平駆動線10−２にLowレベルのパルスφ_２を
印加し、画素３−２の光キャリアを画素３−１のバイポ
ーラ型センサＴのベースに転送した後、水平駆動線10−
１にHighレベルのパルスφ_１を印加し、画素３−1,3−
3,3−４の光キャリアの上にさらに画素３−２の光キャ
リアが上のせされた信号（S₁S₂＋S₃＋S₄）を出力する。
こうして得られた３つの出力信号（S₁,S₁＋S₃＋S₄,S₁＋
S₂＋S₃＋S₄）を減算処理することによって、画素３−１
の信号（S₁）、画素３−３プラス画素３−４の信号（S₃
＋S₄）、画素３−２の信号（S₂）を得ることができる。
このうち、画素３−３プラス画素３−４の信号（S₃＋
S₄）、画素３−２の信号（S₂）には画素３−１のノイズ
がさしひかれているので高S/N比という特徴を持つ。

このように、４画素のうち１つをバイポーラ型センサ
Ｔと容量Ｃとからなる画素、残りの３つをフォトダイオ
ードの画素として、配列することによって、２次元セン
サのうちの3/4の画素は高S/N比であるように構成するこ
とができる。

第４図は、本発明を適用した固体撮像装置の概略的構
成図である。

同図において、光センサがエリア状に配列された撮像
素子201は、垂直走査部202及び水平走査部203によって
テレビジョン走査が行なわれる。

水平走査部203から出力された信号は、処理回路204を
通して標準テレビジョン信号として出力される。

垂直および水平走査部202及び203の駆動パルスφ_HS,
φ_H1,φ_H2,φ_VS,φ_V1,φ_V2等はドライバ205によって供
給される。またドライバ205はコントローラ206によって
制限される。

［発明の効果］ 以上説明したように、本発明の光電変換装置によれ
ば、制御電極領域に光キャリアを蓄積し、その光キャリ
アを増幅して主電極領域から出力するトランジスタと、
光キャリア転送後は完全空乏化されるようなフォトダイ
オードとを配列して組み合わせることで光電変換素子を
構成し、フォトダイオードに蓄積される光キャリアはス
イッチ手段を通じて、前記トランジスタの制御電極領域
へ転送することができるようにすることにより、低ノイ
ズの光電変換信号が得られる。また、前記トランジスタ
の数が少なくできるため、垂直出力線の容量を小さくす
ることができ、信号出力時の負荷を減らすという効果が
ある。また、スイッチ手段を絶縁ゲート型トランジスタ
とすれば、画素の分離領域に用いることができるので、
フォトダイオードの開口率は広くとれ、信号量が増大す
るという効果がある。

【図面の簡単な説明】

第１図は本発明の光電変換装置の第１実施例の二次元固
体撮像素子の等価回路図である。 第２図はカラーフィルターの配置図である。 第３図（ａ），（ｂ）は本発明の光電変換装置の第２実
施例の画素構成部を示す部分回路構成図及び信号波形図
である。 第４図は、本発明を適用した固体撮像装置の概略構成図
である。 第５図は、画素がバイポーラ型センサで構成された二次
元固体撮像素の等価回路図である。 1,1−1,3−１はバイポーラ型センサを有する画素、 １−2,3−2,3−3,3−４はフォトダイオード型の画素、 ２は垂直出力線、 ３はMOSトランジスタ、 4,4−1,4−２は蓄積容量、 5,5−1,5−２はMOSトランジスタ、 6,6−1,6−２はMOSトランジスタ、 7,7−1,7−２は水平出力線、 8,8−1,8−２はMOSトランジスタ、 9,9−1,9−２はプリアンプ、 10,10−1,10−２は水平駆動線、 11はMOSトランジスタ、 12はエミッタフォロワ回路、 13はMOSトランジスタ、 14は端子、 15,15−1,15−２は端子、 16,17は端子、 18,18−1,18−２は出力端子、 20,21,22はＰ型MOSトランジスタである。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】制御電極領域に光キャリアを蓄積し、その
   光キャリアを増幅して主電極領域から出力するトランジ
   スタと、 光キャリアを蓄積するフォトダイオードと、 前記フォトダイオードと前記制御電極領域との間に接続
   されるスイッチ手段と、 前記トランジスタの制御電極領域に蓄積された光キャリ
   アを増幅して主電極領域から読み出した信号を蓄積する
   第１の蓄積手段と、 前記トランジスタから前記第１の蓄積手段に信号を読み
   出した後に、前記フォトダイオードに蓄積された光キャ
   リアを前記スイッチ手段を介して前記制御電極領域に転
   送し、前記主電極領域から読み出した信号を蓄積する第
   ２の蓄積手段と、 前記第１の蓄積手段の信号を読み出す第１の読み出し手
   段と、 前記第２の蓄積手段の信号を読み出す第２の読み出し手
   段と、 前記第１の読み出し手段からの出力値と前記第２の読み
   出し手段からの出力値との減算をする減算手段と、 を有する光電変換装置。
2. 【請求項２】前記トランジスタ及びスイッチ手段を含む
   画素と、前記フォトダイオードを含む画素とが市松状に
   配列して構成されてなる請求項１記載の光電変換装置。