JP3111585B2

JP3111585B2 - 光センサー装置

Info

Publication number: JP3111585B2
Application number: JP04013031A
Authority: JP
Inventors: 芳雄鶴田; 章太郎横山
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 1991-05-31
Filing date: 1992-01-28
Publication date: 2000-11-27
Anticipated expiration: 2015-11-27
Also published as: JPH05215602A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ファクシミリの原稿読
み取り装置などに用いられる光電変換素子を備えた半導
体装置（光センサー）に関するものである。

【０００２】

【従来の技術】ファクシミリ等に用いられる原稿読み取
り装置の方式として、原稿からの映像を縮小結像して読
み取る縮小型と、原寸のままで読み取る密着型の２方式
がある。近年、装置の小型化が可能であること、および
光学系の調整が容易であることより、密着型の読み取り
装置の開発が盛んに行われている。そして、この装置に
用いられる光センサーとしては、アモルファス−シリコ
ン、ＣｄＳ−Ｓｅ等の薄膜を用いたものや、電荷結合デ
ィバイス（ＣＣＤ）およびＭＯＳ型などのシリコン単結
晶を用いたものが一般的に採用されている。このうち、
シリコン単結晶を用いたものは、光電素子としてフォト
ダイオード、フォトトランジスタなどの高性能素子を用
いることができる。そして、フォトトランジスタを用い
たＭＯＳ方式の光センサーは、比較的安価で高性能を得
ることが可能であるため、実用化が進んでいる。

【０００３】図１４に、フォトトランジスタを用いたＭ
ＯＳ方式の光センサーの回路構成を示してある。この装
置は、フォトトランジスタにより構成された複数のセン
サー２０．１〜２０．ｎ、この各トランジスタのベース
コレクタ間容量２２．１〜２２．ｎ、各センサーからの
信号を読み出すためのスイッチ２１．１〜２１．ｎおよ
び各センサーと出力部をリセットするリセットスイッチ
２４により構成されている。このような回路において
は、先ず、リセットスイッチ２４とスイッチ２１．１〜
２１．ｎがオンされ、各センサーがリセットされる。こ
の状態において、各センサーのベースコレクタ間容量２
２．１〜２２．ｎは一定の電圧に逆バイアスされる。そ
して、スイッチ２１．１〜２１．ｎがオフとなり、セン
サー２０．１〜２０．ｎが光を検知すると、その光量に
応じて電荷が生じ、ベースコレクタ間容量２２．１〜２
２．ｎに保持されている電荷が放電される。次に、各ス
イッチ２１．１〜２１．ｎが走査回路からの信号２５に
従い、順次オン・オフされる。この際に、各ベースコレ
クタ間容量２２．１〜２２．ｎが再充電されるため、ベ
ース・エミッタ間に電流が流れる。そして、トランジス
タ作用によりエミッタ・コレクタ間に増幅率ｈ_fe倍され
た電流が流れる。このようにして、各センサーに検知さ
れた光は電流に変換され、増幅されて出力側に現れる。

【０００４】

【発明が解決しようとする課題】上記のフォトトランジ
スタを用いた光センサー装置は、フォトトランジスタの
増幅作用により、高感度の出力を得ることが可能であ
る。しかしながら、フォトトランジスタは、図１５に示
すような特性を持っており、出力する際にベース・エミ
ッタ間の電位差Ｖ_BEが小さいと、ベース・エミッタ電流
Ｉ_BEが指数関数的に流れ難くなる。このため、センサー
の検知する光量の少ないときは、一定の読出時間（数１
００ｎ秒〜数μ秒）に、ベースエミッタ間容量２２で放
電された電荷に相当するベース・エミッタ間の電流が流
れない。この結果、図１６のIX部に示すように、光量の
少ない領域において、光センサーの出力が急激に低下す
る。このため、光電変換特性の線形性がくずれてしま
い、高感度なセンサーを得ることが困難となっている。

【０００５】このような光センサー装置においては、読
出時間を長くすれば、光電変換特性の線形性を維持する
ことが可能であるが、原稿の読み取り時間が長くなるた
め、装置の高速化において障害となる。

【０００６】そこで、本発明の目的は、上記問題点に鑑
みて、短い読出時間で光量の小さい領域まで線形な光電
変換特性の維持された光センサー装置を実現することに
ある。

【０００７】

【課題を解決するための手段】上記の課題を解決するた
めに、本発明は、複数の光センサーと、これらの光セン
サーからの光出力電位が順次入力されるバッファ回路と
を備え、各光センサーは、光量に応じて電荷を発生する
光電変換手段と、この電荷が一定時間蓄積された電位変
動を上記光出力電位として出力する積分手段と、この光
出力電位を初期化する電位設定手段とを有し、積分手段
は、光電変換手段の出力を入力として所定の基準電圧に
対し作動する差動増幅回路と、この差動増幅回路の入出
力間に並列に接続された積分容量とを有し、上記バッフ
ァ回路は、光出力電位が入力される伝達容量と、この伝
達容量の出力に生ずる伝達電位を初期化する伝達電位初
期化手段とを有して成る光センサー装置において、バッ
ファ回路は、伝達電位がゲート電位に印加される出力用
ＦＥＴを備えており、伝達電位初期化手段は、伝達電位
を出力用ＦＥＴの閾値電位に初期化する閾値電位設定手
段であることを特徴とする。

【０００８】また、本発明は、複数の光センサーと、こ
れらの光センサーからの光出力電位が順次入力されるバ
ッファ回路とを備え、各光センサーは、光量に応じて電
荷を発生する光電変換手段と、この電荷が一定時間蓄積
された電位変動を上記光出力電位として出力する積分手
段と、この光出力電位を初期化する電位設定手段とを有
し、積分手段は、光電変換手段の出力を入力として所定
の基準電圧に対し作動する差動増幅回路と、この差動増
幅回路の入出力間に並列に接続された積分容量とを有
し、バッファ回路は、光出力電位がゲート電極に印加さ
れる出力用ＦＥＴを備えて成る光センサー装置におい
て、出力用ＦＥＴの出力側の電位を初期化する出力電位
リセット手段を有することを特徴とする。

【０００９】上記の伝達電位初期化手段としては、光出
力電位の初期化時に先立って伝達電位を初期化するもの
であることが望ましい。上記の閾値電位設定手段として
は、出力用ＦＥＴと同じ構成の電位設定用ＦＥＴを用い
ることができ、この電位設定用ＦＥＴのドレインとゲー
ト電極とが短絡して用いることが有効である。

【００１０】また、出力用ＦＥＴが設けられている場合
は、出力用ＦＥＴの出力側の電位を初期化する出力電位
リセット手段を備えていることが有効であり、さらに、
出力用ＦＥＴの出力端に、この出力電位リセット手段の
動作中の貫通電流を遮断するスイッチ手段を設置するこ
とが望ましい。

【００１１】

【作用】本発明の光センサー装置においては、光電変換
手段により光量に応じて発生された電荷が積分手段とし
て用いられる差動増幅回路の入力側に導かれ、この差動
増幅回路と並列に接続されている積分容量に蓄積され
る。このため、差動増幅回路の入力側の電位は一定で出
力側の電位が変化し、この変化が増幅されて差動増幅回
路より出力される。本発明の光センサー装置において
は、上記のような積分手段を用いて光電変換手段からの
信号を電圧変換しているため、光量の少ない領域におい
ても線形性の保持された光電変換手段の採用が可能とな
る。さらに、光センサーから信号が読み出されるとき
は、光電変換手段からの電荷が積分容量に保持された状
態で読み出されるため、検知した光に対応する信号が破
壊されない。従って、光センサーから繰り返して信号を
読み出すことも可能となる。

【００１２】

【００１３】また、光センサーからの出力電圧は、積分
容量の値に依存するので、光センサーの感度の調整が容
易となる。さらに、差動増幅回路において、光電変換手
段からの電荷を電圧変化に変換しているため、各光電変
換手段固有の接合容量の偏差あるいは個々の配線容量の
偏差に起因するセンサー出力への影響が抑制される。

【００１４】このような光センサーを複数用いることに
より、ファクシミリなどに用いられる線型性に優れた光
センサー装置を構成することが可能となる。そして、光
センサーからの光出力電位が順次入力されるバッファ回
路においては、この光出力電位がゲート電極に印加され
る出力用ＦＥＴを採用することにより、ソースフォロワ
が構成される。

【００１５】本発明に係る光センサー装置においては、
差動増幅器固有のオフセット電位の影響を排除すること
により、より高精度の情報を得ることができる。このた
めには、各光センサーの出力側に伝達容量を挿入しても
良いが、光センサーからの光出力電位の順次入力される
バッファ回路に伝達容量を設置することにより、装置の
簡略化が図られる。さらに、この伝達容量を各光センサ
ーの光出力電位の初期化に先立って初期化しておくこと
により、各光センサーの光出力電位を初期化する電位変
動を伝達することが可能となる。このため、光センサー
からは光量が少ないときに高レベルの光出力電位が出力
されるが、この伝達容量によりこの極性が変換され、光
量が多いときに高レベルの電位となる伝達電位が出力さ
れる。従って、この伝達容量を用いることにより、本発
明に係る光センサー装置からの出力がさらに高精度なも
のとなると同時に、従来からの光センサー装置と同様の
特性で出力することが可能となる。特に、バッファ回路
が伝達電位がゲート電位に印加される出力用ＦＥＴを備
え、伝達電位初期化手段が伝達電位を出力用ＦＥＴの閾
値電位に初期化する閾値電位設定手段であることによ
り、伝達容量からの伝達電位を出力ＦＥＴの閾値電位に
初期設定できるため、閾値電位を除去したＦＥＴ出力を
得ることができ、その分、高照度域が飽和し難くなり、
ダイナミックレンジを広くすることができる。

【００１６】また、作動増幅器の負荷を低減するため
に、出力用ＦＥＴをソースフォロワとして採用する場合
は、出力用ＦＥＴの出力端の電位を各光センサーからの
出力を伝達した後にリセットすることにより、他の光セ
ンサーからの出力との混同が避けられる。そして、この
リセットの際に、出力用ＦＥＴに印加される光出力電位
あるいは伝達電位を貫通電流が流れない閾値以下として
も良いが、出力用ＦＥＴの出力端に、リセット時の貫通
電流を防止するスイッチ手段を設置することにより、出
力用ＦＥＴに印加される電流経路を再充電する時間を短
縮することが可能となるので、高速動作が可能となる。

【００１７】

【実施例】以下に、図面を参照して本発明の実施例を説
明する。

【００１８】図１に、本発明の実施例に係る光センサー
装置の回路構成を示してある。本例のセンサー装置は、
ｎ個の光センサー１０．１〜１０．ｎで構成されてお
り、個々の光センサー１０は、フォトダイオード１、こ
のフォトダイオード１の出力が反転入力に入力され、基
準電圧Ｖｒｅｆが非反転入力に入力されるオペアンプ
２、オペアンプ２と並列に接続され、フォトダイオード
１の出力とオペアンプ２の出力を接続する積分容量３並
びにリセットスイッチ６、およびオペアンプ２の出力に
接続されたコンデンサー４並びに出力スイッチ５により
構成されている。これらの光センサー１０．１〜１０．
ｎは並列に接続されており、各センサーの出力スイッチ
５．１〜５．ｎは、各センサーからの出力をリセットす
るリセットスイッチ７を経て、バッファ回路１１のソー
スフォロワとして用いられているｎチャンネルＭＯＳ８
のゲート８Ｇに接続されている。そして、このソースフ
ォロワの出力は、出力リセットスイッチ９を経て外部回
路１２に接続されている。本例の各スイッチ５．１〜
ｎ、６．１〜ｎ、７、および９は、走査回路１３の信号
により駆動される。

【００１９】図２に、この光センサー装置の動作を説明
するタイミングチャートを示してある。本例の装置にお
いては、ソースフォロワ８のゲート入力８Ｇに接続され
たリセットスイッチ７と、ソースフォロワ８の出力８Ｏ
に接続されたリセットスイッチ９の他端はそれぞれ接地
されており、これらのスイッチ７、９は時間間隔Ｔ０で
オン・オフを繰り返す。これらのスイッチ７、９がオフ
状態のときは、各センサーからの出力がゲート８Ｇに印
加され、これに基づいた電位が出力８Ｏから外部回路に
出力される。なお、オン・オフを繰り返す時間が等しい
場合に限らず、各時間間隔を適宜設定しても勿論良い。

【００２０】また、センサー１０の出力スイッチ５は、
時間Ｔ０間だけオンとなり、この動作を時間間隔Ｔ１を
１サイクルとして繰り返す。出力スイッチ５がオンとな
っているときに、センサーの出力がソースフォロワ８に
供給される。従って、各センサーの出力スイッチ５．１
〜５．ｎは各々時間２×Ｔ０づつ遅れてオン・オフを行
う。すなわち、センサー１０．１の出力スイッチ５．１
がオンした２×Ｔ０時間後に、センサー１０．２の出力
スイッチ５．２がオンとなる。

【００２１】センサー１０のリセットスイッチ６は、時
間Ｔ２間オンとなり、この動作を出力スイッチ５と同様
に、時間Ｔ１を１サイクルとして繰り返す。各センサー
１０．１〜ｎのリセットスイッチ６．１〜ｎの動作のタ
イミングは、上記にて説明した出力スイッチ５．１〜ｎ
と同様である。

【００２２】このような動作を繰り返す本例の各センサ
ーの状態は、先ず、時刻ｔ１にオンとなったリセットス
イッチ６．１により、オペアンプ２．１の入力と出力が
短絡されて、入力電位Ｖｉｎは、オペアンプ２の出力電
位Ｖｏｕｔと同値となり、非反転入力に入力されている
基準電位Ｖｒｅｆにリセットされる。すなわち、このオ
ペアンプ２の入出力の各電位について以下の関係が成立
する。

【００２３】Ｖｉｎ＝Ｖｏｕｔ・・・（１）Ｖｏｕｔ＝Ａ（Ｖｒｅｆ−Ｖｉｎ）・・・（２）（１）および（２）式よりＶｉｎ＝Ｖｒｅｆ（１／（１＋１／Ａ））・・・（３）ここで、Ａはオペアンプ２の増幅率であり、増幅率Ａが
１より非常に大きい場合は、ＶｉｎおよびＶｏｕｔはＶ
ｒｅｆに初期設定される。

【００２４】時刻ｔ２に、リセットスイッチ６．１がオ
フとなると、オペアンプ２．１において蓄積動作が開始
される。すなわち、フォトダイオード１．１が光を検知
すると、電荷が発生するため、この電荷が積分容量３．
１に蓄積される。従って、ＶｉｎとＶｏｕｔとにΔＶの
電位差が生ずる。この状態は、出力スイッチが時刻ｔ３
においてオンするまでの時間Ｔｓｔの間継続し、この間
フォトダイオード１．１より光量に応じて電流Ｉｐが流
れたとすると、ΔＶは以下の式で表される。

【００２５】 ΔＶ＝Ｖｉｎ−Ｖｏｕｔ＝Ｉｐ×Ｔｓｔ／Ｃ・・・（４）ここで、Ｃは積分容量３．１の容量値である。この状態
におけるＶｉｎおよびＶｏｕｔは、（２）および（４）
式より以下の通り表される。

【００２６】Ｖｏｕｔ＝（Ｖｒｅｆ−ΔＶ）／（１＋１／Ａ）・・・（５）Ｖｉｎ＝Ｖｒｅｆ−（Ｖｒｅｆ−ΔＶ）／（Ａ＋１）・・（６）ここで、増幅率Ａが１より非常に大きい場合は、Ｖｏｕｔ＝Ｖｒｅｆ−ΔＶ・・・（７）Ｖｉｎ＝Ｖｒｅｆ・・・（８）となる。すなわち、フォトダイオード１．１よりの光量
に応じた電流Ｉｐにより、オペアンプの出力電位Ｖｏｕ
ｔは、Ｉｐ×Ｔｓｔ／Ｃだけ降下し、入力電位Ｖｉｎ
は、Ｖｒｅｆに保たれることが判る。

【００２７】時刻ｔ３に出力スイッチ５．１がオンとな
ると、オペアンプ２．１から上記の出力電位Ｖｏｕｔが
出力される。このように、オペアンプ２．１からは、光
量に応じた電流Ｉｐの電圧変換された電位が出力され、
この電位Ｖｏｕｔがソースフォロワ８のゲート８Ｇに印
加される。この際、リセットスイッチ７および９はオフ
となっている。バッファ回路１１は、オペアンプ２の負
荷を低減するためのものであり、ソースフォロワとし
て、ｎチャンネル型のＦＥＴが用いられている。

【００２８】この回路１１においては、ゲート電位に出
力８Ｏであるソース電位が追従するため、ゲート８Ｇに
印加される各光センサー１０．１〜ｎの出力に応じた電
位が出力される。図２にはソースフォロワの出力８Ｏの
例として、容量が負荷の場合の出力波形を示してある。
なお、各センサー１０．１〜ｎの出力には、オペアンプ
２．１〜ｎの負荷を低減するために、ソースフォロワ８
のゲート容量に対応する容量４．１〜ｎが接続されてお
り、その他端は接地されている。

【００２９】時刻ｔ４において、リセットスイッチ７お
よび９がオンとなり、出力スイッチ５．１がオフとな
る。このため、ソースフォロワのゲート電位およびソー
ス電位は接地電位にリセットされる。次いで、時刻ｔ
１’において、光センサー１０．１ではリセットスイッ
チ６．１がオンとなり、新たなサイクルが開始される。
一方、次の光センサー１０．２においては、出力スイッ
チ５．２がオンとなり、ソースフォロワ８の各リセット
スイッチ７、９がオフとなっているので、光センサー１
０．２の出力がゲート８Ｇに印加され、センサー１０．
２の検知した光量に比例する電位が出力される。

【００３０】図３に本装置の光電変換特性を示してあ
る。本例の装置においては、光量が０のときは電流Ｉｐ
は０であるので、この時の電位Ｖ０はＶｒｅｆからソー
スフォロアでの電圧降下分Ｖｔｈを引いた値となる。光
量が増加すると、電流Ｉｐが増加するので、本例の光セ
ンサーからの出力電位は光量と比例して減少する。そし
て、オペアンプの正常動作の範囲から決定される下限値
Ｖ_Lに到るまで光量に応じた線形性が確保される。この
ように、本例の光センサーにおいては、従来のフォトト
ランジスタを用いた光センサーでは、線形性を確保する
ことが困難であった弱い光量の領域であっても線形性が
確保できる。また、光量の少ない領域においても応答時
間に差はなく、短い読み取り時間で作動できる。さら
に、一般に、電位Ｖ０と下限値Ｖ_Lの差は２Ｖ程度であ
るため、十分なダイナミックレンジを確保することがで
きる。

【００３１】図４に、本発明の光センサーの光電変換特
性を変化させたようすを示してある。本発明のセンサー
の出力電位は、積分容量に反比例するので、積分容量の
値を変化させることにより、センサーの感度の調整を容
易に行うことができる。このため、用途の応じた感度の
光センサー装置を安価に提供することができる。

【００３２】さらに、フォトダイオードからの光電流を
積分容量に蓄積した後、オペアンプから出力電圧として
出力するため、フォトダイオードの接合容量のばらつ
き、あるいはダイオードからオペアンプに至るまでの配
線容量のばらつきなどに起因する個々の光センサーの特
性に出力側が影響されない。また、フォトダイオードに
印加されている電位は一定に保たれているので、光によ
り発生した電流は、全て積分容量に蓄えられる。従っ
て、出力として常にフォトダイオードの光電流に比例し
た電位差が得られるので、読み取り装置の読み取り位置
による感度のばらつきなどの不具合を抑制することがで
きる。

【００３３】図５に、本例の光センサーに用いられてい
るオペアンプをＣＭＯＳを用いて構成した１例を示して
ある。図５に示している回路は、ＣＭＯＳを用いたコン
パレータであって、電源電位Ｖ_DDと接地電位との間に、
電流ミラー回路を構成するようにｐチャンネルＭＯＳ１
１０、１１１およびｎチャンネルＭＯＳ１１２、１１３
を並列に設置するようにしている。この両者が接続され
た後に、ｎチャンネルＭＯＳ１１４を設置して電位Ｖ
_LMTを入力して定電流源としている。そして、ｎチャン
ネルＭＯＳ１１２および１１３のゲートには、それぞれ
入力電位Ｖｉｎおよび基準電位Ｖｒｅｆを印加し、出力
電位ＶｏｕｔをｐチャンネルＭＯＳ１１０とｎチャンネ
ルＭＯＳ１１２との間から取るようにしている。

【００３４】図６に上記のコンパレータの入出力特性を
示してある。本例の光センサー装置においては、蓄積時
間Ｔｓｔが０．１ｍ秒〜１０秒程度の積分回路として使
用するため、バイポーラ素子を用いた高速のオペアンプ
である必要はなく、上述したような回路構成のコンパレ
ータで十分な特性を得ることが可能である。従って、本
例のセンサー装置を安価に製造することが可能である。

【００３５】上記のオペアンプに加え、リセットスイッ
チ等も全てＭＯＳトランジスタで構成することが可能で
あり、フォトダイオードも含め、本例の光センサー装置
を１つの半導体基板上に構成することができる。このた
め、従来のフォトトランジスタを用いた光センサーと同
様に各種装置に組み込むことが可能である。

【００３６】〔実施例２〕図７に、本実施例に係る光セ
ンサー装置の回路構成を示してある。本例のセンサー装
置も、ｎ個のフォトダイオード１からなる光センサー１
０．１〜１０．ｎで構成されている。個々の光センサー
１０においても、実施例１と同様に、フォトダイオード
１、このフォトダイオード１の出力が入力されるオペア
ンプ２、さらにオペアンプ２と並列に接続された積分容
量３並びにリセットスイッチ６等から構成されている。
これらの構成の内、実施例１と共通する部分において
は、同じ符号を付し、説明を省略する。本例の光センサ
ー装置は、各光センサー１０．１〜１０．ｎの出力が順
次入力されるバッファ回路１１において、各光センサー
からの出力が導入される部分に伝達用の伝達容量３０が
挿入されている。すなわち、各センサー１０．１〜１
０．ｎからの出力電位は、各センサーの出力スイッチ
５．１〜５．ｎにより選択され、伝達容量３０の入力側
３０ａに印加される。

【００３７】この結果伝達容量３０の出力側３０ｂに現
れた伝達電位が、バッファ回路１１のソースフォロワと
して用いられているｎチャンネルＭＯＳ８のゲート８Ｇ
に印加されるようになっている。さらに、出力側３０ｂ
とゲート８Ｇとの間には、出力側３０ｂの電位を初期化
するリセットスイッチ７の一端が接続されている。そし
て、このリセットスイッチ７の他端には、ソースフォロ
ワであるＭＯＳ８と同様の構成のｎチャンネルＭＯＳ３
１が接続されている。さらに、このＭＯＳ３１のゲート
電極３１ｇとドレイン３１ｄが短絡されているので、リ
セットスイッチ７により、出力側３０ｂの電位は、ＭＯ
Ｓ３１の閾値電位Ｖｔｈ、すなわち、ソースフォロワ８
の閾値電位Ｖｔｈに設定されるようになっている。

【００３８】実施例１において説明したように、フォト
ダイオード１、オペアンプ２、積分容量３並びにリセッ
トスイッチ６を用いた光センサー１０を採用することに
より、線型性の確保された、感度の良い光センサー装置
を実現することができる。このオペアンプ２には、個々
に微小なオフセット電位を有していることが一般的であ
る。従って、光量の少ない領域において、これらの微小
なオフセット電位により、個々の光センサーからの出力
電位のばらつきことがある。このため、高品位で高精度
な画像データを得るためには、このオフセット電位の影
響を除去することが望ましい。すなわち、図９に示すよ
うに、個々のオペアンプ特有のオフセット電位Ｖｏｆに
より、オペアンプの非反転入力に基準電位Ｖｒｅｆを入
力しても、光センサーのリセットされた初期電位Ｖｉｎ
ｔは以下のようになる。

【００３９】Ｖｉｎｔ＝Ｖｒｅｆ＋Ｖｏｆ・・・（１１）従って、式（７）に示した光センサーからの出力電位Ｖ
ｏｕｔは、Ｖｏｕｔ＝Ｖｒｅｆ＋Ｖｏｆ−ΔＶ・・・（１２）となり、Ｖｏｆだけシフトした電位が出力される。この
Ｖｏｆは微小であるが、個々のオペアンプに固有のもの
であり、個々の光センサーからの出力のばらつきとして
現れるのである。従って、このオフセット電位Ｖｏｆを
除去することにより、微小な光量領域まで線型性の確保
され、さらに高精度の光センサー装置を実現することが
できるのである。

【００４０】このため、本装置においては、バッファ回
路１１に伝達容量３０を挿入し、この伝達容量３０を用
いて各光センサー１０．１〜１０．ｎのオフセット電位
Ｖｏｆ．１〜Ｖｏｆ．ｎがキャンセルできるようにして
いる。さらに、本装置においては、各光センサー１０．
１〜１０．ｎの初期化時の電位変動を伝達容量３０を介
して得ることにより、光量を比例した電位をバッファ回
路１１から外部回路に出力できるようにしている。この
ため、本例の装置は、従来の光センサー装置と同様に、
光量が大きいときに電位の高い信号を出力できるので、
より使いやすい装置となっている。

【００４１】次に、図８のタイミングチャートに基づ
き、本装置の各部の動作を説明する。

【００４２】本例の装置においても、実施例１と同様に
スイッチ７、９は時間間隔Ｔ０のパルスによりオン・オ
フを繰り返す。従って、これらのスイッチ７、９がオフ
状態のときは、各センサーからの出力が伝達容量３０を
介してゲート８Ｇに印加され、これに基づいた電位が出
力８Ｏから外部回路に出力される。なお、オン・オフを
繰り返す時間が等しい場合に限らず、各時間間隔を適宜
設定しても良いことは実施例１と同様である。また、各
光センサーの出力スイッチ５およびリセットスイッチ６
が時間Ｔ１を周期として駆動されることも実施例１と同
様である。本装置においては、光センサー１０．１〜１
０．ｎの初期化時の電位変化をバッファ回路１１に伝達
するため、先ず、出力スイッチ５がオンとなる。そし
て、伝達容量３０の入力側３０ａの電位を各光センサー
１０．１〜１０．ｎにおいて光量が電圧変換された値に
初期設定する。そして、時間Ｔ０後、出力スイッチ５を
オン状態に保持したままリセットスイッチ６を時間Ｔ０
間オンとし、光センサーの出力電位を初期設定する。こ
れと同時に、伝達容量の入力側３０ａの電位が光量の電
圧変換分だけ上昇する。その後、すなわち、出力スイッ
チ５がオンしてから時間Ｔ０×２経過した後に出力スイ
ッチ５をオフとし、光センサーは光量の測定を再開し、
バッファ回路には次の光センサーを接続する。

【００４３】これらの動作を時刻を追って説明する。時
刻ｔ１１において、出力スイッチ５．１がオンすること
により、光センサー１０．１が選択される。この時刻ｔ
１１において、光センサー１０．１の出力電位Ｖｏｕ
ｔ．１は（１２）式より以下の通りとなる。

【００４４】Ｖｏｕｔ．１＝Ｖｒｅｆ＋Ｖｏｆ．１−ΔＶ１・・・（１３）ここでＶｏｆ．１は、光センサー１０．１固有のオフセ
ット電位であり、ΔＶ１は、式（４）に示す光センサー
１０．１の感知した光量が電位変換された値である。そ
して、出力スイッチ５．１がオンとなっているので、伝
達容量３０の入力側３０ａの電位は、Ｖｏｕｔ．１に設
定される。一方、伝達容量３０の出力側３０ｂの電位
は、リセットスイッチ７がオンとなっているので、ＭＯ
Ｓ３１を介してソースフォロワ８の閾値電位Ｖｔｈに設
定される。

【００４５】次に、時刻ｔ１２において、光センサー１
０．１のリセットスイッチ６．１がオンとなると、オペ
アンプ２．１の出力は基準電位に初期設定される。この
際、上述したように、オペアンプ毎にオフセット電位が
存在するので、オペアンプ２．１の出力、すなわち、光
センサー１０．１の出力は、Ｖｏｕｔ．１’＝Ｖｒｅｆ＋Ｖｏｆ．１・・・（１４）にリセットされる。これと同時に、伝達容量の入力側３
０ａもＶｏｕｔ．１’に設定される。従って、入力側３
０ａの電位は、式（１３）および（１４）から判るよう
に、ΔＶ１上昇する。一方、出力側３０ｂの電位Ｖｔｒ
はリセットスイッチ７がオープンとなっているので、入
力側３０ａの電位変動に呼応してＶｔｒ＝Ｖｔｈ＋ΔＶ１・・・（１５）となる。このように、本装置の伝達容量３０から出力さ
れる電位変動Ｖｔｒは、各光センサーのオフセット電位
に影響されない。また、この電位変動Ｖｔｒが印加され
るソースフォロワ８においては、時刻ｔ１１においてＶ
ｔｒが閾値Ｖｔｈであるため出力電位は０である。ま
た、時刻ｔ１２においてＶｔｈ＋ΔＶ１がゲート電極に
印加されるので、このソースフォロワ８からはΔＶ１だ
け上昇した電位が出力される。従って、本装置の出力
は、光量が多いときに高い電位が出力されるようになっ
ており、従来用いられている光センサー装置と同様の、
一般的な極性を持った出力特性であるので、ファクシミ
リなどに組み込み易くなっている。

【００４６】さらに、時刻ｔ１３において、出力スイッ
チ５．１がオフとなり、出力スイッチ５．２がオンとな
ると、実施例１において説明したように、光センサー１
０．１のオペアンプ２．１において光量に応じた蓄積動
作が開始される。また、バッファ回路１１には、光セン
サー１０．２の出力が印加され、伝達容量の入力側３０
ａは、以下に示す光センサー１０．２の出力電位Ｖｏｕ
ｔ．２に設定される。

【００４７】Ｖｏｕｔ．２＝Ｖｒｅｆ＋Ｖｏｆ．２−ΔＶ２・・・（１６）そして、時刻ｔ１４において、光センサー１０．２の出
力電位がリセットされると式（１４）と同様に伝達容量
の入力側３０ａの電位も上昇し、Ｖｏｕｔ．２’＝Ｖｒｅｆ＋Ｖｏｆ．２・・・（１７）となる。従って、時刻ｔ１３において再度Ｖｔｈにリセ
ットされている伝達容量の出力側３０ｂの伝達電位Ｖｔ
ｈには、Ｖｔｒ＝Ｖｔｈ＋ΔＶ２・・・（１８）が現れる。これによりソースフォロワ８からはΔＶ２が
出力される。

【００４８】本装置においては各光センサー１０．１〜
１０．ｎに対して時間Ｔ１を１周期としてこれらの動作
を繰り返し、連続的な画像データの入力を可能としてい
る。

【００４９】すなわち、時刻ｔ１１から時間Ｔ１後のｔ
１１’において光センサー１０．１の出力スイッチ５．
１が再度オンとなり、時刻ｔ１３から蓄積された光量が
電位に変換されてバッファ回路１１に伝達される。時刻
ｔ１２、ｔ１３、ｔ１４からＴ０時間後の時刻ｔ１
２’、ｔ１３’、ｔ１４’においても、それぞれ時刻ｔ
１２、ｔ１３、ｔ１４における動作が繰り返される。

【００５０】このように、本例の装置においては、バッ
ファ回路に伝達容量を挿入することにより、各光センサ
ーの出力からオフセット電位の影響を削除した電位変動
を抽出することができる。従って、各光センサーに用い
られているオペアンプ固有の微小なオフセット電位の影
響をも除去することが可能であり、微弱な光量に対して
もばらつきを防止し、その光量に則した電位変動を出力
することが可能である。このように本例の光センサー装
置においては、オフセット電位の影響がでやすい低光量
域においても、線型性が維持され、さらに、ばらつきも
ない高精度の画像データを出力することができる。ま
た、出力信号として、従来の装置と同様に光量の大きな
場合に高レベルとなる信号が出力できるので、互換性に
富、使い易い装置が実現できる。

【００５１】〔実施例３〕図１０に、本実施例に係る光
センサー装置の回路構成を示してある。本例のセンサー
装置も、ｎ個のフォトダイオード１からなる光センサー
１０．１〜１０．ｎで構成されている。個々の光センサ
ー１０においても、実施例１と同様に、フォトダイオー
ド１、このフォトダイオード１の出力が入力されるオペ
アンプ２、さらにオペアンプ２と並列に接続された積分
容量３並びにリセットスイッチ６等から構成されてい
る。これらの構成の内、実施例１と共通する部分におい
ては、同じ符号を付し、説明を省略する。本例の光セン
サー装置は、短時間読出を可能とするための、各光セン
サー１０．１〜１０．ｎの出力をインピーダンス変換し
て出力するソースフォロワ８において、そのゲート電極
８Ｇに設置されていたリセットスイッチ７を省略するこ
とにより、さらに高速の出力を可能とする光センサー装
置である。

【００５２】ソースフォロワ８の出力側は、次の光セン
サーに対応する出力との混同などが発生することを防止
するため、各光センサー１０．１〜１０．ｎからの出力
を伝達した後にリセットスイッチ９により低電位にリセ
ットされる。この際、ソースフォロワ８に印加されてい
る光センサーからの出力電位が、ソースフォロワ８であ
るＭＯＳＦＥＴの閾値電位を越えている場合は、リセッ
トスイッチ９を通って大量の貫通電流が流れることとな
り、消費電流の点から大きな問題となる。従って、ソー
スフォロワ８の出力側のリセットスイッチ９をオンする
と同じタイミングで、光センサー出力側、すなわち、ソ
ースフォロワ８のゲート電位をリセットスイッチ７をオ
ンすることにより、低電位とし、この貫通電流を防止し
ている。

【００５３】そして、リセットスイッチ７および９がオ
ンとなっている間は、光センサー１０．１〜１０．ｎの
出力スイッチ５．１〜５．ｎをオフとしているため、共
通線４１およびゲート電極８Ｇの電位は０Ｖまで低下す
る。その結果、各光センサー１０．１〜１０．ｎのオペ
アンプ２．１〜２．ｎは、出力スイッチ５．１〜５．ｎ
からソースフォロワ８のゲート電極８Ｇまでの共通線４
１をその都度充電する必要が生ずる。この共通線４１の
配線容量は、１ｐＦ程度の値を持ち、また、各光センサ
ー１０．１〜１０．ｎからの出力電位は０Ｖ→２〜３Ｖ
と大きい。このため、光センサー装置に含まれる光セン
サー１０の数が大きくなると、その充電時間が無視でき
なくなる。

【００５４】図１３に、実施例１に示した光センサー装
置におけるソースフォロワ８のゲート電位Ｖｇの変化
と、ソースフォロワ８の出力側の電位変化Ｖｏの時間様
子をシミュレートした結果を示してある。このシミュレ
ーションにおいては、共通線４１の容量を１ｐＦ、オペ
アンプの各トランジスタサイズを数μｍ程度で構成し、
クロック周波数は５００ＫＨｚとしている。本図にて判
るように、リセットスイッチ９がオンとなる毎に、ゲー
ト電位Ｖｇが０Ｖまで落ち込むため、ソースフォロワ８
の出力電位Ｖｏの立ち上がりはシャープにならず、ま
た、なかなか安定しない。

【００５５】そこで、本実施例においては、ソースフォ
ロワ８の出力電位Ｖｏの立ち上がりを速くし、高速動作
を可能とするために、ゲート電極８Ｇ側のリセットスイ
ッチを省き、ゲート電位Ｖｇの落ち込みを防止するよう
にしている。一方、ソースフォロワ８の出力側のリセッ
ト時に貫通電流が流れることを防止するため、ソースフ
ォロワ８の出力端８Ｏに遮断スイッチ４０を設置してい
る。そして、ソースフォロワ８の出力側をリセットする
リセットスイッチ９がオンとなった時に、遮断スイッチ
４０をオフとして貫通電流を防止している。

【００５６】図１１に示す本実施例のタイミングチャー
トに基づき、本装置の動作を説明する。なお、各光セン
サー１０．１〜１０．ｎの動作およびオペアンプの出力
は実施例１と同様につき説明を省略する。先ず、時刻ｔ
２１に、出力スイッチ５．１がオンすると、共通線４１
の電位、すなわち、ソースフォロワ８の入力８Ｇの電位
は、オペアンプ２．１の出力電位と等しくなり、ソース
フォロワ８のゲート電位として基準電位ＶｒｅｆからΔ
Ｖ１だけ低い値が設定される。これと同時に、ソースフ
ォロワ８の出力側はリセットスイッチ９がオンとなりリ
セットされる。

【００５７】しかし、ソースフォロワ８の出力端に設置
されている遮断スイッチ４０がオフとなっているので、
貫通電流は流れない。次に時刻ｔ２２において、リセッ
トスイッチ９がオフとなり、遮断スイッチ４０がオンと
なると、ソースフォロワ８０の出力側に、その時のゲー
ト電位、すなわち、ΔＶ１に対応する出力電圧が現れ
る。この際、図２に示す実施例１と異なり、ソースフォ
ロワ８のゲート電極８Ｇは、すでに時刻ｔ２１からオペ
アンプ２．１の出力と接続されているので、時刻ｔ２２
においては、ソースフォロワ８の入力電位はオペアンプ
２．１の出力電位と略同電位となっている。従って、共
通線４１およびゲート電極８Ｇを充電するための時間遅
れはなく、ソースフォロワ８からの出力電位の立ち上が
りはシャープとなる。このため、本装置の動作速度の向
上を図ることができる。

【００５８】次に、時刻ｔ２３において、出力スイッチ
５．１、およびスイッチ１０がオフとなり、光センサー
１０．１のリセットスイッチ６．１、光センサー１０．
２の出力スイッチ５．２およびリセットスイッチ９がオ
ンとなる。従って、共通線４１およびソースフォロワ８
のゲート電極８Ｇにはオペアンプ２．２の出力ΔＶ２が
印加される。そして、ソースフォロワ８の出力側はリセ
ットされるが、遮断スイッチ１０がオフとなっているの
で貫通電流は流れない。このように、本実施例において
は、実施例１と異なり、共通線４１およびゲート電極８
Ｇにオペアンプ２．１の出力電位ΔＶ１からオペアンプ
２．２の出力電位ΔＶ２が直接印加される。従って、一
端０Ｖに下がった後、オペアンプ２．２の出力電位ΔＶ
２が印加される実施例１の装置と比較し、電位の変化量
も小さく、ソースフォロワ８のゲート電位も即座に追従
可能となっている。さらに、充電量が少ないため、オペ
アンプ２．２の消費電力も小さくて良い。

【００５９】次に、時刻ｔ２４において、スイッチ９が
オフとなり、遮断スイッチ１０がオンとなるので、ソー
スフォロワの出力側にオペアンプ２．２の出力電位ΔＶ
２に対応した出力電圧が現れる。なお、光センサー１
０．１は、実施例１と同様に、リセットスイッチ６．１
が時刻ｔ２５にオフとなるので、リセットが完了し、再
び積分動作を開始する。

【００６０】図１２に、本実施例におけるソースフォロ
ワ８のゲート電位Ｖｇの変化と、ソースフォロワ８の出
力側の電位変化Ｖｏの時間変化の様子をシミュレートし
た結果を示してある。このシミュレーションにおいて
は、先に示したシミュレーション結果と同様に、共通線
４１の容量を１ｐＦ、オペアンプの各トランジスタサイ
ズを数μｍ程度で構成し、クロック周波数は５００ＫＨ
ｚとしている。本図にて判るように、図１３に示したシ
ミュレーションの結果と異なり、ゲート電位Ｖｇが０Ｖ
まで落ち込まず、リセットスイッチ９がオフとなった時
に、既に所定の電位となっているため、出力電位Ｖｏの
立ち上がりはシャープであり、良好な出力波形が得られ
ている。

【００６１】このように、本実施例においては、ソース
フォロワの出力端に遮断スイッチを設けることにより、
ソースフォロワのリセット時の貫通電流を防止してい
る。従って、ソースフォロワのゲート電位が各センサー
の出力後に毎回０Ｖにリセットされることがなく、ゲー
ト電位を各センサーの出力電位に短時間に設定すること
ができる。さらに、ソースフォロワをリセットしている
時間、すなわち、ソースフォロワの出力側のリセットス
イッチがオンとなっている間に、次の光センサーの出力
電位をソースフォロワのゲート電位として印加すること
が可能となる。従って、ソースフォロワの出力側のリセ
ットが完了し、各光センサーに対応した出力電位を出力
する際には、すでに、ソースフォロワのゲート電位に、
選択された光センサーの出力電位を確立させることがで
きる。このため、ソースフォロワのリセットが完了して
から各光センサーの出力電位が印加される実施例１の装
置と比較し、ソースフォロワからの出力信号の立ち上が
りを良くすること可能となる。このように、本実施例に
おいては、ソースフォロワからの出力波形が、立ち上が
りがシャープで、短時間に各光センサーの出力電位に対
応した値に安定することから、さらに高速動作の可能な
光センサー装置を実現することができ、多数の光センサ
ーを用いた光センサー装置であっても、動作の早い装置
を実現することが可能となる。

【００６２】なお、本例および実施例１においては、フ
ォトダイオードを用いているが、ｐｉｎフォトダイオー
ドあるいはアバランシェフォトダイオードなどの種々の
フォトダイオードを用いて装置を構成することが可能で
ある。

【００６３】

【発明の効果】以上説明したように、本発明に係る光セ
ンサー装置は、低照度領域においても線形性を確保する
ことができると共に、バッファ回路が伝達電位がゲート
電位に印加される出力用ＦＥＴを備え、伝達電位初期化
手段が伝達電位を出力用ＦＥＴの閾値電位に初期化する
閾値電位設定手段であることにより、伝達容量からの伝
達電位を出力ＦＥＴの閾値電位に初期設定できるため、
閾値電位を除去したＦＥＴ出力を得ることができ、その
分、高照度域が飽和し難くなり、ダイナミックレンジを
広くすることができる。

【００６４】

【００６５】

【００６６】さらに、バッファ回路を構成する出力用Ｆ
ＥＴの出力端に、出力用ＦＥＴの出力側をリセットする
際の貫通電流を防止する遮断スイッチを設置することに
より、出力用ＦＥＴの入力側のリセットを省略とするこ
とができる。このため、各光センサーの光出力電位を、
出力用ＦＥＴの出力状態に先立って出力用ＦＥＴのゲー
ト電位として確立することが可能となる。これにより、
出力用ＦＥＴからの出力信号の立ち上がりをシャープと
し、高速動作の可能な光センサー装置を実現することが
できる。

【００６７】

【図面の簡単な説明】

【図１】本発明の実施例１に係る光センサー装置の回路
構成を示す回路図である。

【図２】図１に示す光センサー装置の動作を示すタイミ
ングチャートである。

【図３】図１に示す光センサーの光電変換特性を示すグ
ラフ図である。

【図４】図１に示す光センサーの光電変換特性の変化を
説明するグラフ図である。

【図５】図１に示す光センサーに用いられているオペア
ンプの回路構成を示す回路図である。

【図６】図５に示すオペアンプの作動特性を示すグラフ
図である。

【図７】本発明の実施例２に係る光センサー装置の回路
構成を示す回路図である。

【図８】図７に示す光センサー装置の動作を示すタイミ
ングチャートである。

【図９】図１に示す光センサーの光電変換特性を説明す
るグラフ図である。

【図１０】本発明の実施例３に係る光センサー装置の回
路構成を示す回路図である。

【図１１】図１０に示す光センサー装置の動作を示すタ
イミングチャートである。

【図１２】図１０に示す光センサー装置におけるバッフ
ァ回路の入力電位と出力電位の時間変動をシミュレーシ
ョンした結果を示すグラフ図である。

【図１３】実施例１に示す光センサー装置におけるバッ
ファ回路の入力電位と出力電位の時間変動をシミュレー
ションした結果を示すグラフ図である。

【図１４】従来のフォトトランジスタを用いた光センサ
ー装置の回路構成を示す回路図である。

【図１５】図１４に示すフォトトランジスタの作動特性
を示すグラフ図である。

【図１６】図１４に示す光センサーの光電変換特性を示
すグラフ図である。

【符号の説明】

１．１〜１．ｎ・・・フォトダイオード２．１〜２．ｎ・・・オペアンプ３．１〜３．ｎ・・・積分容量４．１〜４．ｎ・・・コンデンサー５．１〜５．ｎ・・・出力スイッチ６．１〜６．ｎ・・・リセットスイッチ７・・・リセットスイッチ８・・・ｎチャンネルＭＯＳ８Ｇ・・・ＭＯＳのゲート入力８Ｏ・・・ＭＯＳの出力９・・・リセットスイッチ１０．１〜１０．ｎ・・・光センサー１１・・・バッファ回路１２・・・外部回路１３・・・走査回路２０．１〜２０．ｎ・・・フォトダイオード２１．１〜２１．ｎ・・・スイッチ２２．１〜２２．ｎ・・・ベースコレクタ間容量２４・・・リセットスイッチ２５・・・走査回路からの信号３０・・・伝達容量３１・・・リセット用ＦＥＴ４０・・・遮断スイッチ４１・・・共通線１１０，１１１・・・ｐチャンネルＭＯＳ１１２，１１３，１１４・・・ｎチャンネルＭＯＳＶｉｎ・・・オペアンプの入力電位Ｖｏｕｔ・・・オペアンプの出力電位Ｖｒｅｆ・・・基準電位Ｖｏｆ・・・オフセット電位Ｖ０・・・オペアンプの初期電位Ｖ_L ・・・オペアンプの作動下限値Ｔ０，Ｔ１，Ｔ２・・・時間間隔Ｔｓｔ・・・蓄積時間ｔ１，ｔ２，ｔ３，ｔ４・・・時刻ｔ１１，ｔ１２，ｔ１３，ｔ１４・・・時刻

フロントページの続き (56)参考文献特開平２−231537（ＪＰ，Ａ) 特開昭55−112533（ＪＰ，Ａ) 特開平１−165923（ＪＰ，Ａ) 特開昭56−158924（ＪＰ，Ａ) 特開平２−108781（ＪＰ，Ａ) ＩＥＥＥＴｒａｎｓａｃｔｉｏｎｓｏｎＮｕｃｌｅａｒＳｃｉｅｎｃｅ，Ｖｏｌ．36，Ｎｏ．１，ｐ．522− 527（1989年２月) ＮｕｃｌｅａｒＩｎｓｔｒｕｍｅｎｔｓａｎｄＭｅｔｈｏｄｓｉｎＰｈｙｓｉｃｓＲｅｓｅａｒｃｈ, 226，ｐ．200−203（1984年) ＭＯＳリニアイメージセンサ 1990年（６月）カタログにおける「ＭＯＳリニアイメージセンサ用駆動回路Ｃ4070」（浜松ホトニクス株式会社発行) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G01J 1/44 G01J 1/46 H04N 1/028 H04N 5/335

Claims

(57)【特許請求の範囲】

【請求項１】複数の光センサーと、これらの光センサ
ーからの光出力電位が順次入力されるバッファ回路とを
備え、前記光センサーは、光量に応じて電荷を発生する
光電変換手段と、この電荷が一定時間蓄積された電位変
動を前記光出力電位として出力する積分手段と、この光
出力電位を初期化する電位設定手段とを有し、前記積分
手段は、前記光電変換手段の出力を入力として所定の基
準電圧に対し作動する差動増幅回路と、この差動増幅回
路の入出力間に並列に接続された積分容量とを有し、前
記バッファ回路は、前記光出力電位が入力される伝達容
量と、この伝達容量の出力に生ずる伝達電位を初期化す
る伝達電位初期化手段とを有して成る光センサー装置に
おいて、前記バッファ回路は、前記伝達電位がゲート電位に印加
される出力用ＦＥＴを備えており、前記伝達電位初期化
手段は、前記伝達電位を前記出力用ＦＥＴの閾値電位に
初期化する閾値電位設定手段であることを特徴とする光
センサー装置。
【請求項２】請求項１において、前記伝達電位初期化
手段は、前記光出力電位の初期化時に先立って前記伝達
電位を初期化することを特徴とする光センサー装置。
【請求項３】請求項１または２において、前記閾値電
位設定手段は、前記出力用ＦＥＴと同じ構成の電位設定
用ＦＥＴであり、この電位設定用ＦＥＴのドレインがゲ
ート電極と短絡されていることを特徴とする光センサー
装置。
【請求項４】請求項１ないし３のいずれかにおいて、
前記出力用ＦＥＴの出力側の電位を初期化する出力電位
リセット手段を有することを特徴とする光センサー装
置。
【請求項５】請求項４において、前記出力用ＦＥＴの
出力端に、前記出力電位リセット手段の動作中の貫通電
流を遮断するスイッチ手段が設置されていることを特徴
とする光センサー装置。
【請求項６】複数の光センサーと、これらの光センサ
ーからの光出力電位が順次入力されるバッファ回路とを
備え、前記光センサーは、光量に応じて電荷を発生する
光電変換手段と、この電荷が一定時間蓄積された電位変
動を前記光出力電位として出力する積分手段と、この光
出力電位を初期化する電位設定手段とを有し、前記積分
手段は、前記光電変換手段の出力を入力として所定の基
準電圧に対し作動する差動増幅回路と、この差動増幅回
路の入出力間に並列に接続された積分容量とを有し、前
記バッファ回路は、前記光出力電位がゲート電極に印加
される出力用ＦＥＴを備えて成る光センサー装置におい
て、前記出力用ＦＥＴの出力側の電位を初期化する出力電位
リセット手段を有することを特徴とする光センサー装
置。