JP3114238B2 - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JP3114238B2 JP3114238B2 JP03133009A JP13300991A JP3114238B2 JP 3114238 B2 JP3114238 B2 JP 3114238B2 JP 03133009 A JP03133009 A JP 03133009A JP 13300991 A JP13300991 A JP 13300991A JP 3114238 B2 JP3114238 B2 JP 3114238B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- circuit
- bias potential
- dummy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Description
【0001】
【産業上の利用分野】本発明は、固体撮像装置、特にC
CDで構成された電荷転送部からの信号電荷を出力電圧
に変換する所謂フローティング・ディフージョン・アン
プを有する固体撮像装置に関する。
CDで構成された電荷転送部からの信号電荷を出力電圧
に変換する所謂フローティング・ディフージョン・アン
プを有する固体撮像装置に関する。
【0002】
【従来の技術】従来のCCD固体撮像装置、特にその出
力回路は、図5に示すように、CCDで構成された電荷
転送部21の次段に、出力ゲートOGを隔ててフローテ
ィング・ディフュージョンFD、リセットゲートRG及
びドレイン領域Dからなる放電用素子22と、この放電
用素子22の後段に出力素子Q1 と負荷抵抗素子Q2 か
らなるソースフォロア回路23と、サンプルホールドパ
ルスPsの入力に基いて上記ソースフォロア回路23か
らの出力信号Siaのうち、信号成分Vsのみを取り出
すサンプリング・ホールド(S/H)回路24と、該S
/H回路24からの信号成分Vsを増幅し、出力信号S
として取り出す増幅器25を具備して構成されている。
上記ソースフォロア回路23は、その負荷抵抗素子Q2
のゲートに固定バイアス電位Vgが印加されて、電荷転
送部21からの入力信号Siをゲイン≒+1(符号の+
は非反転を示す)の出力信号Siaとして出力する。
力回路は、図5に示すように、CCDで構成された電荷
転送部21の次段に、出力ゲートOGを隔ててフローテ
ィング・ディフュージョンFD、リセットゲートRG及
びドレイン領域Dからなる放電用素子22と、この放電
用素子22の後段に出力素子Q1 と負荷抵抗素子Q2 か
らなるソースフォロア回路23と、サンプルホールドパ
ルスPsの入力に基いて上記ソースフォロア回路23か
らの出力信号Siaのうち、信号成分Vsのみを取り出
すサンプリング・ホールド(S/H)回路24と、該S
/H回路24からの信号成分Vsを増幅し、出力信号S
として取り出す増幅器25を具備して構成されている。
上記ソースフォロア回路23は、その負荷抵抗素子Q2
のゲートに固定バイアス電位Vgが印加されて、電荷転
送部21からの入力信号Siをゲイン≒+1(符号の+
は非反転を示す)の出力信号Siaとして出力する。
【0003】そして、上記電荷転送部21のうち、最終
段の転送電極TG下から転送される信号電荷を一旦フロ
ーティング・ディフュージョンFDに蓄積し、その蓄積
電荷に基づく電圧変化、即ち入力信号Siを後段のソー
スフォロア回路23に供給する。
段の転送電極TG下から転送される信号電荷を一旦フロ
ーティング・ディフュージョンFDに蓄積し、その蓄積
電荷に基づく電圧変化、即ち入力信号Siを後段のソー
スフォロア回路23に供給する。
【0004】入力信号Siをソースフォロア回路23に
供給した後は、リセットゲートRGにリセットパルスP
rを供給してフローティング・ディフュージョンFDを
初期電圧Vddにリセットし、フローティング・ディフ
ュージョンFDに蓄積されていた電荷をドレイン領域D
側に掃き出す。
供給した後は、リセットゲートRGにリセットパルスP
rを供給してフローティング・ディフュージョンFDを
初期電圧Vddにリセットし、フローティング・ディフ
ュージョンFDに蓄積されていた電荷をドレイン領域D
側に掃き出す。
【0005】従って、ソースフォロア回路23に入力さ
れる電荷転送部21からの入力信号Siの波形は、図6
に示すように、リセット期間tr、フィールドスルー期
間tf及び信号期間tsの3つの期間に分けられ、リセ
ット期間trにおいてフローティング・ディフュージョ
ンFDの初期電圧Vddが現れ、信号期間tsにおいて
蓄積電荷に伴う信号成分Vsが現れる。
れる電荷転送部21からの入力信号Siの波形は、図6
に示すように、リセット期間tr、フィールドスルー期
間tf及び信号期間tsの3つの期間に分けられ、リセ
ット期間trにおいてフローティング・ディフュージョ
ンFDの初期電圧Vddが現れ、信号期間tsにおいて
蓄積電荷に伴う信号成分Vsが現れる。
【0006】そして、後段のS/H回路24にて、上記
ソースフォロア回路23からの出力信号Sia中、信号
成分Vsのみをサンプリングして、次段の増幅器25に
供給する。増幅器25においては、上記S/H回路24
からのサンプリング信号Vsを増幅し、出力信号Sとし
て取り出す。
ソースフォロア回路23からの出力信号Sia中、信号
成分Vsのみをサンプリングして、次段の増幅器25に
供給する。増幅器25においては、上記S/H回路24
からのサンプリング信号Vsを増幅し、出力信号Sとし
て取り出す。
【0007】
【発明が解決しようとする課題】ところで、最近では、
高感度化ということを目的に、例えば増幅器25として
インバータゲインアンプを用いるなど、出力回路自体に
ゲインをもたせる場合が多くなってきている。
高感度化ということを目的に、例えば増幅器25として
インバータゲインアンプを用いるなど、出力回路自体に
ゲインをもたせる場合が多くなってきている。
【0008】ここで、問題となるのが、電荷転送部21
からの入力信号SiにおけるリセットパルスPrのカッ
プリングである。このカップリング量Vは、図6におい
て、リセット期間trにおける電位Vddとフィールド
スルー期間tfにおけるバイアス電位Vbとの差であ
る。
からの入力信号SiにおけるリセットパルスPrのカッ
プリングである。このカップリング量Vは、図6におい
て、リセット期間trにおける電位Vddとフィールド
スルー期間tfにおけるバイアス電位Vbとの差であ
る。
【0009】即ち、図7に示すように、出力回路のゲイ
ンが大きくなるに従い、入出力特性曲線の傾きが大きく
なることから(破線参照)、入力レンジが小さくなり、
入力信号Siのフィールドスルー期間tfにおけるバイ
アス電位Vbに関し、その最適なバイアスを決めること
が困難になるという問題がある。また、製造上のばらつ
きや温度特性などにより、上記バイアス電位Vbが変化
するが、少しの変化で上記入力レンジを越えてしまい、
CCD固体撮像装置としての感度が大きく変わるという
不都合が生じる。
ンが大きくなるに従い、入出力特性曲線の傾きが大きく
なることから(破線参照)、入力レンジが小さくなり、
入力信号Siのフィールドスルー期間tfにおけるバイ
アス電位Vbに関し、その最適なバイアスを決めること
が困難になるという問題がある。また、製造上のばらつ
きや温度特性などにより、上記バイアス電位Vbが変化
するが、少しの変化で上記入力レンジを越えてしまい、
CCD固体撮像装置としての感度が大きく変わるという
不都合が生じる。
【0010】また、例えば変換効率を上げるためにフロ
ーティング・ディフュージョンFDの容量を小さくした
場合(フローティング・ディフュージョンFDの形成パ
ターンを小さくした場合)、上記カップリング量Vが大
きくなって、入力レンジ内における信号成分Vsの割合
が非常に小さくなるため、感度の向上を期待することは
できない。
ーティング・ディフュージョンFDの容量を小さくした
場合(フローティング・ディフュージョンFDの形成パ
ターンを小さくした場合)、上記カップリング量Vが大
きくなって、入力レンジ内における信号成分Vsの割合
が非常に小さくなるため、感度の向上を期待することは
できない。
【0011】本発明は、このような課題に鑑み成された
もので、その目的とするところは、出力回路自体に高い
ゲインをもたせても、電荷転送部からの入力信号中、フ
ィールドスルー期間におけるバイアス電位を最適なバイ
アス値に設定でき、出力信号の安定化を図ることができ
る固体撮像装置を提供することにある。
もので、その目的とするところは、出力回路自体に高い
ゲインをもたせても、電荷転送部からの入力信号中、フ
ィールドスルー期間におけるバイアス電位を最適なバイ
アス値に設定でき、出力信号の安定化を図ることができ
る固体撮像装置を提供することにある。
【0012】
【課題を解決するための手段】本発明の固体撮像装置
は、電荷転送部1からの入力信号Siが供給される第1
の出力アンプ4と、この入力信号Siのフィールドスル
ー期間のバイアス電位Vbをダミー信号Sdとして出力
するダミー出力部7と、ダミー出力部7からのダミー信
号Sdが入力される第2の出力アンプ9と、この第2の
出力アンプ9からの出力信号Sbと所定の固定電位Vd
とを比較する比較器12とを有し、この比較器12から
の比較結果信号Scをローパスフィルタ13を介して第
1及び第2の出力アンプ4及び9に夫々帰還させて、こ
の入力信号Siのフィールドスルー期間tfのバイアス
電位Vbをこの所定の固定電位Vdに対応したバイアス
電位Viに保持するようにしたものである。
は、電荷転送部1からの入力信号Siが供給される第1
の出力アンプ4と、この入力信号Siのフィールドスル
ー期間のバイアス電位Vbをダミー信号Sdとして出力
するダミー出力部7と、ダミー出力部7からのダミー信
号Sdが入力される第2の出力アンプ9と、この第2の
出力アンプ9からの出力信号Sbと所定の固定電位Vd
とを比較する比較器12とを有し、この比較器12から
の比較結果信号Scをローパスフィルタ13を介して第
1及び第2の出力アンプ4及び9に夫々帰還させて、こ
の入力信号Siのフィールドスルー期間tfのバイアス
電位Vbをこの所定の固定電位Vdに対応したバイアス
電位Viに保持するようにしたものである。
【0013】
【作用】上述の本発明の構成によれば、電荷転送部1か
らの入力信号Siのフィールドスルー期間のバイアス電
位Vbをダミー信号Sdとして出力するダミー出力部7
からのダミー信号Sdを第2の出力アンプ9に供給し、
後段の比較器12にて第2の出力アンプ9からの出力信
号Sbと所定の固定電位Vdとを比較し、その比較結果
Sc(Vc)を上記入力信号Siが供給される第1の出
力アンプ4と上記第2の出力アンプ9に夫々帰還させ
て、上記入力信号Siのフィールドスルー期間tfのバ
イアス電位Vbを上記所定の固定電位Vdに対応した最
適バイアス電位Viに保持させるようにしたので、出力
回路自体に高いゲインをもたせて、入力レンジが狭くな
ったとしても、電荷転送部1からの入力信号Siに対し
最適なバイアスを設定することができる。
らの入力信号Siのフィールドスルー期間のバイアス電
位Vbをダミー信号Sdとして出力するダミー出力部7
からのダミー信号Sdを第2の出力アンプ9に供給し、
後段の比較器12にて第2の出力アンプ9からの出力信
号Sbと所定の固定電位Vdとを比較し、その比較結果
Sc(Vc)を上記入力信号Siが供給される第1の出
力アンプ4と上記第2の出力アンプ9に夫々帰還させ
て、上記入力信号Siのフィールドスルー期間tfのバ
イアス電位Vbを上記所定の固定電位Vdに対応した最
適バイアス電位Viに保持させるようにしたので、出力
回路自体に高いゲインをもたせて、入力レンジが狭くな
ったとしても、電荷転送部1からの入力信号Siに対し
最適なバイアスを設定することができる。
【0014】従って、例えば変換効率を上げるためにフ
ローティング・ディフュージョンFDの容量を小さくし
た場合、電荷転送部1からの入力信号Siにおけるカッ
プリング量Vが大きくなるが、このような場合でも、入
力信号Siにおけるフィールドスルー期間tfのバイア
ス電位Vbを自動的に最適なバイアス電位Viに設定さ
せることができる。また、ばらつき変動、環境変動(製
造上のばらつきや温度特性等)によって入力信号Siの
フィールドスルー期間tfのバイアス電位Vbが変動し
ても、自動的に最適なバイアス電位Viに設定させるこ
とができる。このことから、本発明の固体撮像装置によ
れば、出力回路からの出力信号Sの安定化が図れ、感度
の向上並びに次段に接続される信号処理回路等の設計の
容易化を図ることができる。
ローティング・ディフュージョンFDの容量を小さくし
た場合、電荷転送部1からの入力信号Siにおけるカッ
プリング量Vが大きくなるが、このような場合でも、入
力信号Siにおけるフィールドスルー期間tfのバイア
ス電位Vbを自動的に最適なバイアス電位Viに設定さ
せることができる。また、ばらつき変動、環境変動(製
造上のばらつきや温度特性等)によって入力信号Siの
フィールドスルー期間tfのバイアス電位Vbが変動し
ても、自動的に最適なバイアス電位Viに設定させるこ
とができる。このことから、本発明の固体撮像装置によ
れば、出力回路からの出力信号Sの安定化が図れ、感度
の向上並びに次段に接続される信号処理回路等の設計の
容易化を図ることができる。
【0015】
【実施例】以下、図1〜図4を参照しながら本発明の実
施例を説明する。図1は、本実施例に係る固体撮像装置
の要部を示す回路図であり、図2は、図1のA−A線上
及びB−B線上の断面図である。
施例を説明する。図1は、本実施例に係る固体撮像装置
の要部を示す回路図であり、図2は、図1のA−A線上
及びB−B線上の断面図である。
【0016】この固体撮像装置は、CCDで構成された
電荷転送部1の次段に、出力ゲートOGを隔ててフロー
ティング・ディフュージョンFD、リセットゲートRG
及びドレイン領域Dからなる放電用素子2を有し、この
放電用素子2の後段に本パターン出力回路3が接続され
て構成されている。
電荷転送部1の次段に、出力ゲートOGを隔ててフロー
ティング・ディフュージョンFD、リセットゲートRG
及びドレイン領域Dからなる放電用素子2を有し、この
放電用素子2の後段に本パターン出力回路3が接続され
て構成されている。
【0017】本パターン出力回路3は、出力素子Q1 と
負荷抵抗素子Q2 からなるソースフォロア回路4と、サ
ンプルホールドパルスPsの入力に基いて上記ソースフ
ォロア回路4からの出力信号Siaのうち、信号成分V
sのみを取り出すサンプリング・ホールド(S/H)回
路5と、該S/H回路5からの信号成分Vsを所定の高
ゲインにて増幅し、出力信号Sとして取り出す増幅器6
を具備して構成されている。
負荷抵抗素子Q2 からなるソースフォロア回路4と、サ
ンプルホールドパルスPsの入力に基いて上記ソースフ
ォロア回路4からの出力信号Siaのうち、信号成分V
sのみを取り出すサンプリング・ホールド(S/H)回
路5と、該S/H回路5からの信号成分Vsを所定の高
ゲインにて増幅し、出力信号Sとして取り出す増幅器6
を具備して構成されている。
【0018】そして、上記電荷転送部1のうち、図2A
に示すように、最終段の転送電極TG下から転送される
信号電荷を一旦フローティング・ディフュージョンFD
に蓄積し、その蓄積電荷に基づく電圧変化、即ち入力信
号Siを本パターン出力回路3のソースフォロア回路4
に供給する。このソースフォロア回路4からの出力信号
Siaと放電用素子2におけるフローティング・ディフ
ュージョンFDからの入力信号Siはほぼ同相の関係を
有する。
に示すように、最終段の転送電極TG下から転送される
信号電荷を一旦フローティング・ディフュージョンFD
に蓄積し、その蓄積電荷に基づく電圧変化、即ち入力信
号Siを本パターン出力回路3のソースフォロア回路4
に供給する。このソースフォロア回路4からの出力信号
Siaと放電用素子2におけるフローティング・ディフ
ュージョンFDからの入力信号Siはほぼ同相の関係を
有する。
【0019】入力信号Siをソースフォロア回路4に供
給した後は、リセットゲートRGにリセットパルスPr
を供給してフローティング・ディフュージョンFDを初
期電圧Vddにリセットし、フローティング・ディフュ
ージョンFDに蓄積されていた電荷をドレイン領域D側
に掃き出す。
給した後は、リセットゲートRGにリセットパルスPr
を供給してフローティング・ディフュージョンFDを初
期電圧Vddにリセットし、フローティング・ディフュ
ージョンFDに蓄積されていた電荷をドレイン領域D側
に掃き出す。
【0020】従って、ソースフォロア回路4に入力され
るフローティング・ディフュージョンFDからの入力信
号Siの波形は、図3Aに示すように、リセット期間t
r、フィールドスルー期間tf及び信号期間tsの3つ
の期間に分けられる。リセット期間trにおいては、フ
ローティング・ディフュージョンFDの初期電圧Vdd
が現れ、フィールドスルー期間tfにおいてはバイアス
電位Vb、信号期間tsにおいては蓄積電荷に伴う信号
成分Vsが現れる。
るフローティング・ディフュージョンFDからの入力信
号Siの波形は、図3Aに示すように、リセット期間t
r、フィールドスルー期間tf及び信号期間tsの3つ
の期間に分けられる。リセット期間trにおいては、フ
ローティング・ディフュージョンFDの初期電圧Vdd
が現れ、フィールドスルー期間tfにおいてはバイアス
電位Vb、信号期間tsにおいては蓄積電荷に伴う信号
成分Vsが現れる。
【0021】そして、図3Bで示す出力タイミングのサ
ンプルホールドパルスPsが入力される後段のS/H回
路5にて、上記ソースフォロア回路4からの出力信号S
ia中、信号成分Vsのみをサンプリングして、次段の
増幅器6に供給する。増幅器6においては、上記S/H
回路5からのサンプリング信号Vsを所定の高ゲインに
て増幅し、図3Cで示す出力信号Sとして取り出す。
ンプルホールドパルスPsが入力される後段のS/H回
路5にて、上記ソースフォロア回路4からの出力信号S
ia中、信号成分Vsのみをサンプリングして、次段の
増幅器6に供給する。増幅器6においては、上記S/H
回路5からのサンプリング信号Vsを所定の高ゲインに
て増幅し、図3Cで示す出力信号Sとして取り出す。
【0022】しかして、本例においては、図1及び図2
Bに示すように、上記放電用素子2とは別にその放電用
素子2とほぼ同等の構成を有するダミー出力部7を同一
基板上に形成する。即ち、このダミー出力部7は、出力
ゲートOG、フローティング・ディフュージョンFD、
リセットゲートRG及びドレイン領域Dにて構成され
る。しかし、このダミー出力部7には、電荷転送部1が
接続されないため、フローティング・ディフュージョン
FDからの出力(ダミー出力信号)Sdは、図3Dに示
すように、リセット期間trにおいてフローティング・
ディフュージョンFDの初期電圧Vddが現れ、フィー
ルドスルー期間tf及び信号期間tsにおいて、バイア
ス電位Vbが現れる。
Bに示すように、上記放電用素子2とは別にその放電用
素子2とほぼ同等の構成を有するダミー出力部7を同一
基板上に形成する。即ち、このダミー出力部7は、出力
ゲートOG、フローティング・ディフュージョンFD、
リセットゲートRG及びドレイン領域Dにて構成され
る。しかし、このダミー出力部7には、電荷転送部1が
接続されないため、フローティング・ディフュージョン
FDからの出力(ダミー出力信号)Sdは、図3Dに示
すように、リセット期間trにおいてフローティング・
ディフュージョンFDの初期電圧Vddが現れ、フィー
ルドスルー期間tf及び信号期間tsにおいて、バイア
ス電位Vbが現れる。
【0023】また、本例では、上記ダミー出力部7の後
段にダミー出力回路8を接続する。このダミー出力回路
8は、出力素子Q1 と負荷抵抗素子Q2 からなるソース
フォロア回路9と、サンプルホールドパルス(図3B参
照)Psの入力に基いて上記ソースフォロア回路9から
の出力信号Sdaのうち、バイアス電位Vbのみを取り
出すサンプリング・ホールド(S/H)回路10と、該
S/H回路10からのバイアス電位Vbを所定の高ゲイ
ンにて増幅し、図3Eで示す出力信号Sbとして取り出
す増幅器11を具備して構成されている。
段にダミー出力回路8を接続する。このダミー出力回路
8は、出力素子Q1 と負荷抵抗素子Q2 からなるソース
フォロア回路9と、サンプルホールドパルス(図3B参
照)Psの入力に基いて上記ソースフォロア回路9から
の出力信号Sdaのうち、バイアス電位Vbのみを取り
出すサンプリング・ホールド(S/H)回路10と、該
S/H回路10からのバイアス電位Vbを所定の高ゲイ
ンにて増幅し、図3Eで示す出力信号Sbとして取り出
す増幅器11を具備して構成されている。
【0024】更に、本例では、上記ダミー出力回路8か
らの出力信号Sbと所定の固定電位Vdとを比較するコ
ンパレータ12と、該コンパレータ12からの交流的な
比較結果信号Scを直流化信号Vcに変換するローパス
フィルタ13を具備し、このローパスフィルタ13とソ
ースフォロア回路4及び9の各負荷抵抗素子Q2 のゲー
トとを接続して構成されている。そして、上記コンパレ
ータ12の一方の端子(+端子)に供給される固定電位
Vdは、例えば図4で示す入力レンジ中、バイアス電位
として最適な電位Viに対応した出力電圧Voに設定す
る。
らの出力信号Sbと所定の固定電位Vdとを比較するコ
ンパレータ12と、該コンパレータ12からの交流的な
比較結果信号Scを直流化信号Vcに変換するローパス
フィルタ13を具備し、このローパスフィルタ13とソ
ースフォロア回路4及び9の各負荷抵抗素子Q2 のゲー
トとを接続して構成されている。そして、上記コンパレ
ータ12の一方の端子(+端子)に供給される固定電位
Vdは、例えば図4で示す入力レンジ中、バイアス電位
として最適な電位Viに対応した出力電圧Voに設定す
る。
【0025】次に、上記本例に係る固体撮像装置の動作
を説明する。まず、本パターン出力回路3及びダミー出
力回路8の各ソースフォロア回路4及び9には、各フロ
ーティング・ディフュージョンFDからの入力信号Si
及びダミー信号Sdが供給される。このとき、本パター
ン出力回路3においては、S/H回路5にてその信号成
分Vsのみを取り出した後、増幅器6を介して出力信号
Sとして出力する。一方、ダミー出力回路8において
は、S/H回路10にてそのバイアス電位Vbのみを取
り出した後、該バイアス電位Vbを増幅器11を介して
コンパレータ12の(−)端子に供給する。
を説明する。まず、本パターン出力回路3及びダミー出
力回路8の各ソースフォロア回路4及び9には、各フロ
ーティング・ディフュージョンFDからの入力信号Si
及びダミー信号Sdが供給される。このとき、本パター
ン出力回路3においては、S/H回路5にてその信号成
分Vsのみを取り出した後、増幅器6を介して出力信号
Sとして出力する。一方、ダミー出力回路8において
は、S/H回路10にてそのバイアス電位Vbのみを取
り出した後、該バイアス電位Vbを増幅器11を介して
コンパレータ12の(−)端子に供給する。
【0026】このとき、例えば温度変化によって入力信
号Si及びダミー信号Sdのバイアス電位Vbが最適バ
イアス電位Vi(図4参照)よりも低くなった場合、増
幅器11から出力される出力信号Sbがコンパレータ1
2の(+)端子に印加されている固定電位Vdよりも低
くなるため、コンパレータ12から出力される比較結果
信号Scは高レベルの信号成分が連続的に現れるかたち
となる。
号Si及びダミー信号Sdのバイアス電位Vbが最適バ
イアス電位Vi(図4参照)よりも低くなった場合、増
幅器11から出力される出力信号Sbがコンパレータ1
2の(+)端子に印加されている固定電位Vdよりも低
くなるため、コンパレータ12から出力される比較結果
信号Scは高レベルの信号成分が連続的に現れるかたち
となる。
【0027】その結果、ソースフォロア回路4及び9の
各負荷抵抗素子Q2 の各ゲートには高い電位の直流化信
号Vcがかかり、それに伴って、駆動電流が増大し、各
ソースフォロア回路4及び9からの出力信号Sia及び
Sda、即ち各フローティング・ディフュージョンFD
からの入力信号Si及びSdは、全体的にそのバイアス
電位Vbが最適バイアス電位Viに近づくようにシフト
し、帰還回路を構成しているので結果的に、そのバイア
ス電位Vbが最適バイアス電位Viに保持される。
各負荷抵抗素子Q2 の各ゲートには高い電位の直流化信
号Vcがかかり、それに伴って、駆動電流が増大し、各
ソースフォロア回路4及び9からの出力信号Sia及び
Sda、即ち各フローティング・ディフュージョンFD
からの入力信号Si及びSdは、全体的にそのバイアス
電位Vbが最適バイアス電位Viに近づくようにシフト
し、帰還回路を構成しているので結果的に、そのバイア
ス電位Vbが最適バイアス電位Viに保持される。
【0028】一方、入力信号Si及びダミー信号Sdの
バイアス電位Vbが最適バイアス電位Viよりも高くな
った場合、増幅器11から出力される出力信号Sbが固
定電位Vdよりも高くなるため、コンパレータ12から
出力される比較結果信号Scは低レベルの信号成分が連
続的に現れるかたちとなる。
バイアス電位Vbが最適バイアス電位Viよりも高くな
った場合、増幅器11から出力される出力信号Sbが固
定電位Vdよりも高くなるため、コンパレータ12から
出力される比較結果信号Scは低レベルの信号成分が連
続的に現れるかたちとなる。
【0029】その結果、ソースフォロア回路4及び9の
各負荷抵抗素子Q2 の各ゲートには低い電位の直流化信
号Vcがかかり、それに伴って、駆動電流が低下し、各
ソースフォロア回路4及び9からの出力信号Sia及び
Sda、即ち各フローティング・ディフュージョンFD
からの入力信号Si及びSdは、全体的にそのバイアス
電位Vbが最適バイアス電位Viに近づくようにシフト
し、帰還回路を構成しているので結果的に、そのバイア
ス電位Vbが最適バイアス電位Viに保持される。
各負荷抵抗素子Q2 の各ゲートには低い電位の直流化信
号Vcがかかり、それに伴って、駆動電流が低下し、各
ソースフォロア回路4及び9からの出力信号Sia及び
Sda、即ち各フローティング・ディフュージョンFD
からの入力信号Si及びSdは、全体的にそのバイアス
電位Vbが最適バイアス電位Viに近づくようにシフト
し、帰還回路を構成しているので結果的に、そのバイア
ス電位Vbが最適バイアス電位Viに保持される。
【0030】上述のように、本例によれば、ダミー出力
部7からのダミー信号Sdをダミー出力回路8のソース
フォロア回路9に供給し、後段のS/H回路10にてそ
のバイアス電位Vbのみを取出し、更にこのバイアス電
位Vbを増幅器11にて増幅した後、次段のコンパレー
タ12にて上記増幅器11からの出力信号Sbと所定の
固定電位Vdとを比較し、その比較結果の直流化信号V
cを、電荷転送部1からの入力信号Si及び上記ダミー
信号Sdが夫々供給されるソースフォロア回路4及び9
に帰還させて、上記入力信号Siのバイアス電位Vbを
上記所定の固定電位Vdに対応した最適バイアス電位V
iに保持させるようにしたので、本パターン出力回路3
自体に高いゲインをもたせて、入力レンジが狭くなった
としても、電荷転送部1からの入力信号Siに対し最適
なバイアス電位Viを設定することができる。
部7からのダミー信号Sdをダミー出力回路8のソース
フォロア回路9に供給し、後段のS/H回路10にてそ
のバイアス電位Vbのみを取出し、更にこのバイアス電
位Vbを増幅器11にて増幅した後、次段のコンパレー
タ12にて上記増幅器11からの出力信号Sbと所定の
固定電位Vdとを比較し、その比較結果の直流化信号V
cを、電荷転送部1からの入力信号Si及び上記ダミー
信号Sdが夫々供給されるソースフォロア回路4及び9
に帰還させて、上記入力信号Siのバイアス電位Vbを
上記所定の固定電位Vdに対応した最適バイアス電位V
iに保持させるようにしたので、本パターン出力回路3
自体に高いゲインをもたせて、入力レンジが狭くなった
としても、電荷転送部1からの入力信号Siに対し最適
なバイアス電位Viを設定することができる。
【0031】従って、例えば変換効率を上げるためにフ
ローティング・ディフュージョンFDの容量を小さくし
た場合、電荷転送部1からの入力信号Siにおけるカッ
プリング量Vが大きくなるが、このような場合でも、入
力信号Siにおけるバイアス電位Vbを自動的に最適な
バイアス電位Viに設定させることができる。また、ば
らつき変動、環境変動(製造上のばらつきや温度特性
等)によって入力信号Siのバイアス電位Vbが変動し
ても、自動的に最適なバイアス電位Viに設定させるこ
とができる。このことから、本実施例の固体撮像装置に
よれば、本パターン出力回路3からの出力信号Sの安定
化が図れ、感度の向上並びに次段に接続される信号処理
回路等の設計の容易化を図ることができる。
ローティング・ディフュージョンFDの容量を小さくし
た場合、電荷転送部1からの入力信号Siにおけるカッ
プリング量Vが大きくなるが、このような場合でも、入
力信号Siにおけるバイアス電位Vbを自動的に最適な
バイアス電位Viに設定させることができる。また、ば
らつき変動、環境変動(製造上のばらつきや温度特性
等)によって入力信号Siのバイアス電位Vbが変動し
ても、自動的に最適なバイアス電位Viに設定させるこ
とができる。このことから、本実施例の固体撮像装置に
よれば、本パターン出力回路3からの出力信号Sの安定
化が図れ、感度の向上並びに次段に接続される信号処理
回路等の設計の容易化を図ることができる。
【0032】上記実施例では、ダミー出力回路8の構成
を本パターン出力回路3とほぼ同一の回路構成にした場
合を示したが、その他、ダミー出力回路8の構成をサン
プリングホールド後の出力回路で最もゲインの高いとこ
ろの信号を得られるところまでの回路構成を採用しても
よい。
を本パターン出力回路3とほぼ同一の回路構成にした場
合を示したが、その他、ダミー出力回路8の構成をサン
プリングホールド後の出力回路で最もゲインの高いとこ
ろの信号を得られるところまでの回路構成を採用しても
よい。
【0033】
【発明の効果】本発明に係る固体撮像装置によれば、出
力回路自体に高いゲインをもたせても、電荷転送部から
の入力信号中、フィールドスルー期間におけるバイアス
電位を最適な値に設定することができ、出力回路からの
出力信号の安定化を図ることができる。
力回路自体に高いゲインをもたせても、電荷転送部から
の入力信号中、フィールドスルー期間におけるバイアス
電位を最適な値に設定することができ、出力回路からの
出力信号の安定化を図ることができる。
【図1】本実施例に係る固体撮像装置の要部の構成を示
す回路図。
す回路図。
【図2】Aは、図1におけるA−A線上の断面図。B
は、図1におけるB−B線上の断面図。
は、図1におけるB−B線上の断面図。
【図3】本実施例に係る固体撮像装置の信号処理を示す
波形図。
波形図。
【図4】本実施例に係る固体撮像装置の入出力特性を示
す特性図。
す特性図。
【図5】従来例に係る固体撮像装置の要部の構成を示す
回路図。
回路図。
【図6】電荷転送部からの入力信号の波形を示す波形
図。
図。
【図7】従来例に係る固体撮像装置の入出力特性を示す
特性図。
特性図。
1 電荷転送部 2 放電用素子 3 本パターン出力回路 4及び9 ソースフォロア回路 5及び10 S/H回路 6及び11 増幅器 7 ダミー出力部 8 ダミー出力回路 12 コンパレータ 13 ローパスフィルタ OG 出力ゲート FD フローティング・ディフュージョン RG リセットゲート D ドレイン領域
Claims (1)
- 【請求項1】 電荷転送部からの入力信号が供給される
第1の出力アンプと、上記入力信号のフィールドスルー
期間のバイアス電位をダミー信号として出力するダミー
出力部と、該ダミー出力部からのダミー信号が供給され
る第2の出力アンプと、該第2の出力アンプからの出力
信号と所定の固定電位とを比較する比較器とを有し、該
比較器からの比較結果信号をローパスフィルタを介して
上記第1及び第2の出力アンプに夫々帰還させて、上記
入力信号のフィールドスルー期間のバイアス電位を上記
所定の固定電位に対応したバイアス電位に保持すること
を特徴とする固体撮像装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03133009A JP3114238B2 (ja) | 1991-06-04 | 1991-06-04 | 固体撮像装置 |
JP2000132088A JP3539913B2 (ja) | 1991-06-04 | 2000-05-01 | 固体撮像装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03133009A JP3114238B2 (ja) | 1991-06-04 | 1991-06-04 | 固体撮像装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000132088A Division JP3539913B2 (ja) | 1991-06-04 | 2000-05-01 | 固体撮像装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04358481A JPH04358481A (ja) | 1992-12-11 |
JP3114238B2 true JP3114238B2 (ja) | 2000-12-04 |
Family
ID=15094657
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03133009A Expired - Fee Related JP3114238B2 (ja) | 1991-06-04 | 1991-06-04 | 固体撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3114238B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05276445A (ja) * | 1992-03-27 | 1993-10-22 | Sanyo Electric Co Ltd | 電荷結合素子の出力回路 |
JP3413664B2 (ja) * | 1993-08-12 | 2003-06-03 | ソニー株式会社 | 電荷転送装置 |
JP5043388B2 (ja) * | 2006-09-07 | 2012-10-10 | キヤノン株式会社 | 固体撮像装置および撮像システム |
-
1991
- 1991-06-04 JP JP03133009A patent/JP3114238B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH04358481A (ja) | 1992-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5708263A (en) | Photodetector array | |
KR100660193B1 (ko) | 자기-보상 상관 이중 샘플링 회로 | |
JP3413664B2 (ja) | 電荷転送装置 | |
US6783073B2 (en) | Image input system | |
KR100399954B1 (ko) | 아날로그 상호 연관된 이중 샘플링 기능을 수행하는씨모스 이미지 센서용 비교 장치 | |
US7375751B2 (en) | CMOS image sensor | |
US9270905B2 (en) | Readout circuit, solid-state imaging apparatus, and method for driving readout circuit | |
US6211914B1 (en) | Apparatus for reading signals out of solid-state image sensing device | |
US6498332B2 (en) | Solid-state image sensing device | |
US6710803B1 (en) | Image sensor and method for driving the same | |
US6499663B1 (en) | Image input system | |
US20130235240A1 (en) | Imaging device, imaging system, and driving method of imaging device | |
US20100238335A1 (en) | Clamp circuit and solid-state image sensing device having the same | |
JP2576860B2 (ja) | 撮像装置 | |
JP3114238B2 (ja) | 固体撮像装置 | |
EP0377959A2 (en) | A method of driving a charge detection circuit | |
JPH10136266A (ja) | 固体撮像装置 | |
JP2000270267A (ja) | 固体撮像素子用雑音除去回路 | |
JPH04196329A (ja) | 固体撮像装置の駆動方法 | |
JP2003060934A (ja) | 増幅器の駆動制御装置及びこれを備えた信号処理システム | |
US7485839B2 (en) | Image sensor with image signal shaping circuit | |
JP3539913B2 (ja) | 固体撮像装置 | |
JPH06189199A (ja) | 固体撮像装置 | |
JPH10164442A (ja) | 相関二重サンプリング回路 | |
JP2000106652A (ja) | 固体撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |