JPH10164442A - 相関二重サンプリング回路 - Google Patents

Abstract

(57)【要約】 【課題】 良好なノイズ除去特性を有し、高帯域なＣＤ
Ｓ(Collerated DoubleSignal Sampling) を実現する。 【解決手段】 固体撮像素子８の出力信号Ｖo に対し、
その基準レベルと画像信号レベルとをそれぞれサンプリ
ングし、両レベルを差し引くことによってリセット雑音
等のノイズ成分を除去する相関二重サンプリング部７の
入力側に、電流差動型のＤＣアンプ６を介在させた。Ｄ
Ｃ結合としたことによって、出力信号Ｖo に重畳される
ノイズ確定が速やかで、このため固体撮像素子８の駆動
周波数が高い場合でも、相関二重サンプリング部７にお
けるノイズ除去効果が高い。ゲインは可変抵抗Ｒc で調
整でき、出力ノードＮＤのＤＣレベルは基準電圧源Ｖre
fで決まり殆ど変動しない。また、トランジスタＱ3,Ｑ4
によってカスコード増幅回路の構成となっており、高
帯域である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＣＣＤ(Charge Co
upled Device) 等の固体撮像素子からの出力信号を処理
する回路であって、ＣＣＤ等の誘導雑音、特にリセット
雑音を効果的に除去する相関二重サンプリング回路に関
する。

【０００２】

【従来の技術】現在使われている代表的なＣＣＤの出力
検出方法として、フローティングディフージョン増幅器
を用いた方法が知られている。この検出方法では、ＣＣ
Ｄの終端に形成されたリセット用ＭＯＳトランジスタを
リセット用クロック信号によりオンすることによって、
その一方の拡散層を所定の電圧に設定し、その後、当該
リセット用トランジスタをオフした状態で、一方の拡散
層に信号電荷が順次送られ、これによる当該拡散層の電
位変化が、出力用ＭＯＳトランジスタから読み出され
る。この検出方法に対応して、読み出された出力信号内
には、リセット時の誘導雑音（以下、リセット雑音とい
う）が重畳したリセット期間と、このリセット雑音が減
衰し確定したときのレベルを示すフィードスルー期間
と、画像信号を示す信号期間とが存在し、これらの期間
がＣＣＤの駆動周波数に応じた周期で繰り返される。

【０００３】このような出力信号に対し、リセット雑音
等のノイズを除去する回路として、図５に示す相関二重
サンプリング回路が知られている。図５に示す相関二重
サンプリング回路１０は、容量ＣによってＡＣ結合さ
れ、クランプパルスφcpにより、例えばＣＣＤのオプテ
ィカルブラックによりＣＣＤ出力信号Ｖo をＤＣレベル
にクランプするクランプ回路２と、サンプル・ホールド
回路３ａ〜３ｅと差動増幅器４とにより構成されてい
る。相関二重サンプリングにおけるノイズ除去は、リセ
ット雑音等のノイズが確定したフィードスルー期間と信
号期間とをそれぞれサンプル・ホールド回路３ａ〜３ｅ
でサンプリングし、差動増幅器４で両サンプリング信号
の差をとることによって達成される。

【０００４】より詳しくは、図５に示すように、差動増
幅器４の非反転入力には、フィードスルー期間に同期し
たクロック信号φSH1 で動作するサンプル・ホールド回
路３ａが接続される。また、差動増幅器４の反転入力に
は、信号期間に同期したクロック信号φSH2 で動作する
サンプル・ホールド回路３ｂが接続される。相関二重サ
ンプリング回路は、基本的に、これら互いに位相をずら
して動作する２つのサンプル・ホールド回路３ａ及び３
ｂと、差動増幅器４とで構成される。図５に示す相関二
重サンプリング回路１０は、さらに、サンプル・ホール
ド回路３ｃ，３ｄ及び３ｅを有する。サンプル・ホール
ド回路３ｃは、ＣＣＤ出力信号Ｖo におけるサンプリン
グ点の位相（周期）を合わせることを目的とし、サンプ
ル・ホールド回路３ａの出力はクロック信号φSH2 で再
度サンプリングされる。また、サンプル・ホールド回路
３ｄ及び３ｅは、サンプリングノイズ等を除去すること
を目的とし、同一のクロック信号（ここでは、クロック
信号φSH1 ）で動作する。

【０００５】

【発明が解決しようとする課題】しかし、この従来の相
関二重サンプリング回路１０では、ＣＣＤの駆動周波数
を高くした場合に、リセット期間に重畳するリセット雑
音がフィードスルー期間で確定しないため、効果的なノ
イズ除去ができないといった問題があった。

【０００６】図６は、図５において結合容量Ｃの出力側
におけるＣＣＤ出力信号Ｖo の波形図である。この相関
二重サンプリング回路１０では、結合容量ＣとＣＣＤの
図示せぬ出力負荷抵抗等とによって、リセット雑音等が
微分されてリセット期間ｔr に重畳されている。したが
って、例えば１０ＭＨｚ〜１４ＭＨｚとＣＣＤの駆動周
波数をある程度高くすると、短いフィードスルー期間ｔ
r 内にリセット雑音が減衰して黒レベル付近で一定値に
なることができない。このような平らでないフィードス
ルー期間ｔr 内でリセット雑音が確定前にサンプリング
されると、リセット雑音がある程度低いレベルまで減衰
した後にサンプリングが行なわれないことからサンプリ
ング点のノイズレベルに差が生じ、この結果、ノイズ除
去を効果的に行なうことができなくなる。

【０００７】一方、例えばフレーム転送方式のＣＣＤ
（以下、ＦＴＣＣＤという）では、撮像部で光電変換さ
れた信号電荷を、垂直ブランキング期間（信号が画面に
出ていない期間）内に、パラレルダンプ用クロック信号
でメモリ部に全画素分いっせいに転送し、水平転送クロ
ック信号によって水平レジスタ部で水平方向に送り、出
力部から出力させる。このＦＴＣＣＤでは、パラレルダ
ンプ用クロック信号の周波数を、スミア低減のため十数
ＭＨｚ以上と高くする必要があり、このためＣＣＤ出力
信号Ｖo に大きなノイズが重畳される。この出力信号Ｖ
o に重畳したパラレルダンプ時のノイズ等は、初段の増
幅器で増幅（ゲイン倍）され、この結果、出力信号Ｖo
の信号レベルが相関二重サンプリング回路１０の入力レ
ンジをオーバーして入力がクリップされ、画像信号が一
部欠落することがあった。

【０００８】本発明は、このような実情に鑑みてなさ
れ、良好なノイズ除去特性を高い周波数帯域まで得ら
れ、使用できる周波数帯域も広く、また周波数変更時に
調整が不要な汎用的、実用的な相関二重サンプリング回
路を新たに提供することを第１の目的とする。これに加
え、本発明は、安定にノイズ除去を行なうために基準電
圧の自動調整機能を備えた相関二重サンプリング回路を
提供することを第２の目的とする。

【０００９】

【課題を解決するための手段】上述した従来技術の問題
点を解決し、上記目的を達成するために、本発明の相関
二重サンプリング回路は、固体撮像素子の出力に接続さ
れている電流差動型のＤＣアンプと、前記ＤＣアンプの
出力に接続され、当該ＤＣアンプによって増幅された前
記固体撮像素子の出力信号に対し、その基準レベルと画
像信号レベルとをそれぞれサンプリングし、サンプリン
グ後の画像信号レベルから基準レベルを差し引く相関二
重サンプリング部とを有することを特徴とする。この相
関二重サンプリング回路では、ＡＣ結合ではなく、電流
差動型のＤＣアンプによるＤＣ結合が実現されている。
ＤＣ結合としたことによって、ＣＣＤ出力信号のリセッ
ト期間に重畳されるノイズ成分の確定が極めて速やか
で、続くフィードスルー期間のレベルが一定値をとる。
この結果、サンプリング点のノイズレベルが同等とな
り、ＣＣＤの駆動周波数が高い場合にあっても、相関二
重サンプリング部におけるノイズ成分の除去を効果的に
行なうことができる。

【００１０】具体的に、前記電流差動型のＤＣアンプ
は、ベースが前記固体撮像素子の出力に接続され、エミ
ッタとコレクタがそれぞれ電源とカレントミラー回路に
接続されている第１のトランジスタと、ベースに第１の
基準電圧が印加され、エミッタとコレクタがそれぞれ電
源とカレントミラー回路に接続され、コレクタと前記カ
レントミラー回路との間の接続点が前記相関二重サンプ
リング部の入力に接続されている第２のトランジスタ
と、前記接続点に互いに直列で前記カレントミラー回路
に対して並列に接続されている、負荷抵抗および第２の
基準電圧を発生させる基準電圧源とから構成させること
ができる。

【００１１】ゲイン調整のためには、前記電源と前記第
１のトランジスタのエミッタとの間に抵抗を接続し、前
記第１のトランジスタと前記第２のトランジスタとのエ
ミッタ同士を可変抵抗を介して接続するとよい。また、
この電流差動型のＤＣアンプをカスコードアンプとする
と、帯域が改善され好ましい。この場合、本発明の相関
二重サンプリング回路は、前記第１のトランジスタのコ
レクタと前記カレントミラー回路との間に接続されてい
る第３のトランジスタと、前記第２のトランジスタのコ
レクタと前記接続点との間に接続され、前記第３のトラ
ンジスタとベースが共通化されている第４のトランジス
タと、これら第３のトランジスタおよび第４のトランジ
スタの共通化されたベースに接続された電圧源と、を更
に有することを他の特徴とする。

【００１２】この具体的に構成された相関二重サンプリ
ング回路においては、ＣＣＤの出力信号のＤＣレベル変
動があっても、出力信号が電流差動型のＤＣアンプを通
った後のクランプ回路において、そのＤＣレベルが第２
の基準電圧で決まる一定値に保持され、出力信号のＤＣ
レベル変動によって、特に相関二重サンプリング部にお
けるクランプができないといったことがない。

【００１３】一方、安定な相関二重サンプリングを行な
うためには、相関二重サンプリング後のＤＣレベル変動
に応じて第１の基準電圧レベルを調整するとよい。この
場合、本発明の相関二重サンプリング回路では、前記相
関二重サンプリング部の出力と、前記電流差動型のＤＣ
アンプにおける前記第１の基準電圧が印加される基準電
圧入力端との間に、当該第１の基準電圧のレベルを前記
相関二重サンプリング部の出力に応じて調整する手段が
接続されていることを他の特徴とする。

【００１４】

【発明の実施の形態】以下、本発明に係わる相関二重サ
ンプリング回路を、図面を参照しながら詳細に説明す
る。

【００１５】第１実施形態 図１は、本実施形態の相関二重サンプリング回路の一構
成例を示す回路およびブロック図である。この相関二重
サンプリング回路１は、ＣＣＤ８の出力に接続される電
流差動型のＤＣアンプ６と、相関二重サンプリング部７
とから構成されている。なお、この相関二重サンプリン
グ部７は、図５に示した従来の相関二重サンプリング回
路１０と比べると、結合容量Ｃがないこと以外は同じで
あり、以下、重複する構成は同一符号を付し、詳細な説
明は省略する。

【００１６】ＤＣアンプ６は、一方の差動入力が基準電
圧ＶE で固定されたシングルエンド電流差動型である。
このＤＣアンプ６は、ベースがＣＣＤ８の出力に接続さ
れ、エミッタが電源電圧Ｖ_CCに抵抗Ｒ1 を介して接続さ
れたトランジスタＱ1 と、ベースに前記基準電圧ＶE が
印加され、エミッタが前記電源電圧Ｖ_CCに抵抗Ｒ2 を介
して接続されたトランジスタＱ2 とを有する。トランジ
スタＱ1 とトランジスタＱ2 とのエミッタ間には、可変
抵抗Ｒc が接続されている。また、ＤＣアンプ６には、
トランジスタＱ1 のコレクタにエミッタが接続されたト
ランジスタＱ3 と、トランジスタＱ2 のコレクタにエミ
ッタが接続されたトランジスタＱ4 とが設けられてい
る。両トランジスタＱ3,Ｑ4 のベースは共通化され、中
間電位設定用の電源ＶG に接続されている。トランジス
タＱ3 のコレクタは、カレントミラー回路を構成する一
方のトランジスタＱ5 のコレクタに接続され、トランジ
スタＱ4 のコレクタは当該カレントミラー回路を構成す
る他方のトランジスタＱ6 のコレクタに接続されてい
る。トランジスタＱ5 、Ｑ6 のベースは共通化され、ト
ランジスタＱ3 のコレクタに接続されている。また、ト
ランジスタＱ5 、Ｑ6 のエミッタは共に接地電位に接続
されている。トランジスタＱ4 とトランジスタＱ6 との
接続点をなすＤＣアンプ６の出力ノードＮＤには、負荷
抵抗ＲL と基準電圧源Ｖref とが接地電位との間に直列
に接続されている。

【００１７】このＤＣアンプ６は、簡単な構成の電流差
動型であり、その出力ノードＮＤがある程度の高いイン
ピーダンスで常にフローティング状態に維持されている
ことから、信号成分のみ増幅しながら後段の二重相関サ
ンプリング部７に伝達できる。また、常に導通状態とな
るように電源ＶG でバイアスが設定されるトランジスタ
Ｑ3,Ｑ4 が、差動動作するトランジスタＱ1,Ｑ2 とカレ
ントミラー回路との間に介在し、いわゆるカスコード増
幅回路となっていることから、周波数特性がよい高帯域
アンプが実現されている。

【００１８】つぎに、このように構成されたＤＣアンプ
６の動作を説明する。まず、トランジスタＱ1 のベース
にＣＣＤの出力信号Ｖo が印加され、このベースの電位
がΔＶo だけ下がった場合を考えると、トランジスタＱ
1 を流れる電流が増加する。このときの電流増加分をΔ
Ｉ1 とすると、カレントミラー回路の一方のトランジス
タＱ5 に流れる電流Ｉ1 も電流ΔＩ1 だけ増加し、カレ
ントミラー回路の他方のトランジスタＱ6 に流れる電流
Ｉ2 も電流ΔＩ1 と同じ量の電流ΔＩ2 だけ増加する。
ところが、トランジスタＱ2 のベース電位が基準電圧Ｖ
E で固定されていることから、電流ΔＩ2 は主に基準電
圧源Ｖref 側から電流ＩL として流れ込み、この負荷抵
抗ＲL を流れる電流ＩL による電圧降下によって出力ノ
ードＮＤの電位が低下する。同様にして、トランジスタ
Ｑ1 のベース電位がΔＶo だけ上がった場合は、電流Ｉ
L が図１とは逆方向に基準電圧源Ｖref 側に流れ込み、
その分、出力ノードＮＤの電位が上昇する。

【００１９】このＤＣアンプ６のゲインは、トランジス
タＱ1 を流れる電流量を制御する抵抗Ｒ1 及び可変抵抗
Ｒc に対する、負荷抵抗ＲL の大きさで設定されること
から、可変抵抗Ｒc によってＤＣアンプ６のゲインを調
整することができる。

【００２０】図２は、図１のＣＣＤ８の一構成例とし
て、ＦＴＣＣＤ(Frame Transfer CCD)の要部を示す概略
構成図である。図２中、符号１１は撮像部、１１ａは入
射光に対しマスキングされたオプティカルブラック部、
１２はメモリ部、１３は水平レジスタ部、１４は出力
部、φDは撮像部１１とメモリ部１２間のパラレルダン
プ用クロック信号、φV はメモリ部１２と水平レジスタ
部１３との垂直転送クロック信号、φH は水平レジスタ
部１３の水平転送クロック信号、φR は出力部１４のリ
セット用クロック信号を示す。このＦＴＣＣＤ８では、
撮像部１１で１フィールド期間光電変換された画像信号
が、垂直ブランキング期間にパラレルダンプ用クロック
信号φD によって撮像部１１からメモリ部１２にいっせ
いに転送される。さらに、メモリ部１２内に転送された
画像信号は、垂直転送クロックφV によって水平ブラン
キング期間に１ラインずつ水平レジスタ部１３に転送さ
れ、水平転送クロック信号φH によって水平レジスタ部
１３内を水平方向に転送され、出力部１４から時系列な
出力信号Ｖo として順次外部に取り出される。このと
き、水平転送クロック信号φH に同期したリセット用ク
ロック信号φRによって、出力部１４内の図示せぬリセ
ット用ＭＯＳトランジスタの電荷読出しドレインの電位
が１画素（出力信号Ｖo の１周期）ごとに所定電位にリ
セットされ、これにより正確な電荷読出しが保証され
る。

【００２１】ＦＴＣＣＤ８では、撮像部１１からメモリ
部１２への信号転送の際に、光の漏れ込みによってスミ
アが発生することから、このスミア対策として、パラレ
ルダンプ用クロック信号φD の周波数をできる限り高速
化し（例えば、十数ＭＨｚ以上）、光の漏れ込み時間の
短縮化を図っている。

【００２２】図３は、このような構成のＦＴＣＣＤ８の
出力に接続された図１の相関二重サンプリング回路１に
おいて、ＤＣアンプ６の出力ノードＮＤにおけるＣＣＤ
出力信号Ｖo と、各クロック信号との関係を示すタイミ
ングチャートである。前記ＦＴＣＣＤ８では、水平転送
クロック信号φH とリセット用クロック信号φR とが、
図３に示す関係で同期している。当該ＦＴＣＣＤ８から
時系列で送り出され、前記ＤＣアンプ６で増幅された後
のＣＣＤ出力信号Ｖo は、図３に示すような波形とな
る。このＣＣＤ出力信号Ｖo は、図６の従来のＡＣ結合
後の出力信号と比較すると明らかなように、リセット期
間ｔr 終了時点で確定されたリセット雑音Ｖrnはオプテ
ィカルブラックレベルＬOB付近のレベルとなっており、
このＬOBを基準とした正又は負の値をとる。しかもフィ
ードスルー期間ｔf 内では一定に保持される。これは、
本発明の相関二重サンプリング回路１では、容量結合で
なくＤＣアンプ６の介在によって後段側と結合されてお
り、この結果、リセット雑音の確定が速やかになるため
である。

【００２３】このＣＣＤ出力信号Ｖo に対する相関二重
サンプリングは、まず、図１のクランプ回路２で、出力
信号Ｖo の前記オプティカルブラック部１１ａを基準電
圧源Ｖref のレベルにクランプする。つぎに、最初のサ
ンプル・ホールド回路３ａにおいて、クロック信号φSH
1 のパルス印加によってフィードスルー期間レベルが確
定し、次のサンプル・ホールド回路３ｂにおいて、クロ
ック信号φSH2 のパルス印加によって画像信号レベルが
確定する。この両確定レベルは出力信号Ｖo における周
期が前後していることから、この画像信号レベルの確定
と同時に、サンプル・ホールド回路３ｃによって、フィ
ードスルー期間レベルが再度サンプリングされる。その
後、クロック信号φSH1 で動作する次のサンプル・ホー
ルド回路３ｄ及び３ｅによって、フィードスルー期間レ
ベルと画像信号レベルが再度サンプリングされ、差動増
幅器４で画像信号レベルからフィードスルー期間レベル
が差し引かれ、正確な画像信号が出力される。

【００２４】本実施形態の相関二重サンプリング回路１
によれば、ＣＣＤ８と相関二重サンプリング部７との間
に、結合容量でなく簡易な構成の電流差動型のＤＣアン
プ６を介在させていることから、リセット雑音等のノイ
ズ確定が速やかで、ＣＣＤ８の駆動周波数を上げても平
坦なフィードスルー期間レベルが得られ、この結果、ノ
イズ除去を高い周波数まで有効に行なうことができる。
例えば、水平転送クロック信号φH の周波数が１４ＭＨ
ｚの場合、フィードスルー期間のノイズレベルＶrnを大
幅に低下でき、その分だけ大きなノイズマージンが確保
され、後段の増幅器４等のゲインを大きくすることが可
能となる。また、電流差動型のＤＣアンプ６は、カスコ
ード増幅回路の構成となっていることから、高帯域化さ
れている。

【００２５】第２実施形態 本実施形態は、第１実施形態に示す電流差動型のＤＣア
ンプ６の動作点を安定化させるためのものである。図４
は、本実施形態の相関二重サンプリング回路の概略構成
を示すブロック図である。先に記述した第１実施形態で
は、ＤＣ結合としているため、ＣＣＤ８の出力信号Ｖo
について、通常のＤＣレベル変動（±０．５程度）より
大きなＤＣレベル変動があった場合、電流差動型のＤＣ
アンプ６の動作点が固定されていると、当該ＤＣアンプ
６が誤動作することも否定できない。

【００２６】本実施形態では、上記誤動作を防止する目
的で、図４に示すように、相関二重サンプリング部７の
出力と、ＤＣアンプ６の基準電圧入力との間に、基準電
圧調整回路１５を接続させている。基準電圧調整回路１
５は、相関二重サンプリング部７の出力からオプティカ
ルブラック部１１ａのレベルをサンプリングし、ＤＣア
ンプ６の基準電圧ＶE のレベルを調整する回路である。

【００２７】具体的な構成例として、基準電圧調整回路
１５は、特に図示しないが、Ａ／Ｄコンバータと、例え
ば１６ビットのアップ／ダウン・カウンタと、Ｄ／Ａコ
ンバータと、例えばツェナーダイオードを用いたレベル
シフト回路とから構成される。この場合、相関二重サン
プリング部７の出力からサンプリングしたオプティカル
ブラック部１１ａのレベルを、Ａ／Ｄコンバータに入力
した後、レベル変動があったときはアップ／ダウン・カ
ウンタを動作させながらレベル変動量を検出し、Ｄ／Ａ
コンバータに入力し、上記レベル変動量だけレベルシフ
ト回路によって基準電圧ＶE のレベルを調整した後、Ｄ
Ｃアンプ６にフィードバックさせる。

【００２８】本実施形態では、このような基準電圧調整
回路１５を設けることによって、電流差動型のＤＣアン
プ６の動作点が自動調整される。このため、図１におい
て、ゲインを上げるために基準電圧源Ｖref を高く設定
し、ＤＣアンプ６が誤動作しない動作点の範囲が狭くな
った場合であっても、出力信号Ｖo のＤＣレベル変動に
応じて基準電圧ＶE が自動調整されるため、ＤＣアンプ
６の動作が安定し、その誤動作を有効に防止することが
できる。

【００２９】

【発明の効果】以上説明してきたように、本発明に係わ
る相関二重サンプリング回路によれば、良好なノイズ除
去特性を高い周波数帯域まで得られ、使用できる周波数
帯域も広く、また周波数変更時に調整が不要な汎用的、
実用的な相関二重サンプリング回路を新たに提供するこ
とができる。また、安定にノイズ除去を行なうために基
準電圧の自動調整機能を備えた相関二重サンプリング回
路を提供することができる。

【図面の簡単な説明】

【図１】本発明の第１本実施形態に係わる相関二重サン
プリング回路の概略構成を示す回路およびブロック図で
ある。

【図２】図１におけるＣＣＤの一構成例として、ＦＴＣ
ＣＤの要部を示す概略構成図である。

【図３】図２のＦＴＣＣＤの出力に接続された図１の相
関二重サンプリング回路において、ＤＣアンプの出力ノ
ードＮＤにおけるＣＣＤ出力信号と、各クロック信号と
の関係を示すタイミングチャートである。

【図４】本発明の第２実施形態に係わる相関二重サンプ
リング回路の概略構成を示すブロック図である。

【図５】従来の相関二重サンプリング回路の構成を示す
回路及びブロック図である。

【図６】図５の相関二重サンプリング回路において、結
合容量Ｃの出力側におけるＣＣＤ出力信号Ｖo の波形図
である。

【符号の説明】

１ …相関二重サンプリング回路、 ２ …クランプ回路、 ３ａ〜３ｅ…サンプル・ホールド回路、 ４ …差動増幅器、 ６ …電流差動型のＤＣアンプ、 ７ …相関二重サンプリング部、 ８ …ＣＣＤ、 １１ …撮像部、 １１ａ…オプティカルブラック部、 １２ …メモリ部、 １３ …水平レジスタ部、 １４ …出力部、 １５ …基準電圧調整回路、 Ｒc …可変抵抗、 ＲL …負荷抵抗、 ＶG …中間電圧設定用の電圧源。 Ｖｏ …出力信号、 Ｖref …基準電圧源、 φR …リセット用のクロック信号（リセットパルス）

Claims (5)

【特許請求の範囲】
1. 【請求項１】 固体撮像素子の出力に接続されている電
   流差動型のＤＣアンプと、 前記ＤＣアンプの出力に接続され、当該ＤＣアンプによ
   って増幅された前記固体撮像素子の出力信号に対し、そ
   の基準レベルと画像信号レベルとをそれぞれサンプリン
   グし、サンプリング後の画像信号レベルから基準レベル
   を差し引く相関二重サンプリング部と、を有する相関二
   重サンプリング回路。
2. 【請求項２】 前記電流差動型のＤＣアンプは、 ベースが前記固体撮像素子の出力に接続され、エミッタ
   とコレクタがそれぞれ電源とカレントミラー回路に接続
   されている第１のトランジスタと、 ベースに第１の基準電圧が印加され、エミッタとコレク
   タがそれぞれ電源とカレントミラー回路に接続され、コ
   レクタと前記カレントミラー回路との間の接続点が前記
   相関二重サンプリング部の入力に接続されている第２の
   トランジスタと、 前記接続点に互いに直列で前記カレントミラー回路に対
   して並列に接続されている、負荷抵抗および第２の基準
   電圧を発生させる基準電圧源と、を有する請求項１に記
   載の相関二重サンプリング回路。
3. 【請求項３】 前記電源と前記第１のトランジスタのエ
   ミッタとの間に抵抗が接続され、前記第１のトランジス
   タと前記第２のトランジスタとのエミッタ同士が可変抵
   抗を介して接続されている請求項２に記載の相関二重サ
   ンプリング回路。
4. 【請求項４】 前記第１のトランジスタのコレクタと前
   記カレントミラー回路との間に接続されている第３のト
   ランジスタと、 前記第２のトランジスタのコレクタと前記接続点との間
   に接続され、前記第３のトランジスタとベースが共通化
   される第４のトランジスタと、 前記第３および第４のトランジスタの共通化されたベー
   スに接続されている電圧源と、を更に有する請求項２ま
   たは３に記載の相関二重サンプリング回路。
5. 【請求項５】 前記相関二重サンプリング部の出力と、
   前記電流差動型のＤＣアンプにおける前記第１の基準電
   圧が印加される基準電圧入力端との間に、当該第１の基
   準電圧のレベルを前記相関二重サンプリング部の出力に
   応じて調整する手段が接続されている請求項１〜４の何
   れかに記載の相関二重サンプリング回路。