JP3539913B2 - 固体撮像装置 - Google Patents
固体撮像装置 Download PDFInfo
- Publication number
- JP3539913B2 JP3539913B2 JP2000132088A JP2000132088A JP3539913B2 JP 3539913 B2 JP3539913 B2 JP 3539913B2 JP 2000132088 A JP2000132088 A JP 2000132088A JP 2000132088 A JP2000132088 A JP 2000132088A JP 3539913 B2 JP3539913 B2 JP 3539913B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- circuit
- dummy
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の属する技術分野】
本発明は、固体撮像装置、特にCCDで構成された電荷転送部からの信号電荷を出力電圧に変換する所謂フローティング・ディフュージョン・アンプを有する固体撮像装置に関する。
【0002】
【従来の技術】
従来のCCD固体撮像装置、特にその出力回路は、図5に示すように、CCDで構成された電荷転送部21の次段に、出力ゲートOGを隔ててフローティング・ディフュージョンFD、リセットゲートRG及びドレイン領域Dからなる放電用素子22と、この放電用素子22の後段に出力素子Q1 と負荷抵抗素子Q2 からなるソースフォロア回路23と、サンプルホールドパルスPsの入力に基いてこのソースフォロア回路23からの出力信号Siaのうち、信号成分Vsのみを取り出すサンプリング・ホールド(S/H)回路24と、該S/H回路24からの信号成分Vsを増幅し、出力信号Sとして取り出す増幅器25を具備して構成されている。このソースフォロア回路23は、その負荷抵抗素子Q2 のゲートに固定バイアス電位Vgが印加されて、電荷転送部21からの入力信号Siをゲイン≒+1(符号の+は非反転を示す)の出力信号Siaとして出力する。
【0003】
そして、この電荷転送部21のうち、最終段の転送電極TG下から転送される信号電荷を一旦フローティング・ディフュージョンFDに蓄積し、その蓄積電荷に基づく電圧変化、即ち入力信号Siを後段のソースフォロア回路23に供給する。
【0004】
入力信号Siをソースフォロア回路23に供給した後は、リセットゲートRGにリセットパルスPrを供給してフローティング・ディフュージョンFDを初期電圧Vddにリセットし、フローティング・ディフュージョンFDに蓄積されていた電荷をドレイン領域D側に掃き出す。
【0005】
従って、ソースフォロア回路23に入力される電荷転送部21からの入力信号Siの波形は、図6に示すように、リセット期間tr、フィールドスルー期間tf及び信号期間tsの3つの期間に分けられ、リセット期間trにおいてフローティング・ディフュージョンFDの初期電圧Vddが現れ、信号期間tsにおいて蓄積電荷に伴う信号成分Vsが現れる。
【0006】
そして、後段のS/H回路24にて、このソースフォロア回路23からの出力信号Sia中、信号成分Vsのみをサンプリングして、次段の増幅器25に供給する。増幅器25においては、このS/H回路24からのサンプリング信号Vsを増幅し、出力信号Sとして取り出す。
【0007】
【発明が解決しようとする課題】
ところで、最近では、高感度化ということを目的に、例えば増幅器25としてインバータゲインアンプを用いるなど、出力回路自体にゲインをもたせる場合が多くなってきている。
【0008】
ここで、問題となるのが、電荷転送部21からの入力信号SiにおけるリセットパルスPrのカップリングである。このカップリング量Vは、図6において、リセット期間trにおける電位Vddとフィールドスルー期間tfにおけるバイアス電位Vbとの差である。
【0009】
即ち、図7に示すように、出力回路のゲインが大きくなるに従い、入出力特性曲線の傾きが大きくなることから(破線参照)、入力レンジが小さくなり、入力信号Siのフィールドスルー期間tfにおけるバイアス電位Vbに関し、その最適なバイアスを決めることが困難になるという問題がある。また、製造上のばらつきや温度特性などにより、このバイアス電位Vbが変化するが、少しの変化でこの入力レンジを越えてしまい、CCD固体撮像装置としての感度が大きく変わるという不都合が生じる。
【0010】
また、例えば変換効率を上げるためにフローティング・ディフュージョンFDの容量を小さくした場合(フローティング・ディフュージョンFDの形成パターンを小さくした場合)、このカップリング量Vが大きくなって、入力レンジ内における信号成分Vsの割合が非常に小さくなるため、感度の向上を期待することはできない。
【0011】
本発明は、このような課題に鑑み成されたもので、その目的とするところは、電荷転送部からの入力信号中、リセットパルスのカップリングによるバイアス電位を最適なバイアス値に調整するようにし、出力信号の安定化を図ることができる固体撮像装置を提供することにある。
【0012】
【課題を解決するための手段】
本発明の固体撮像装置は、電荷転送部と、この電荷転送部に接続され、リセットパルスが供給されるリセットゲートを有する出力部と、この出力部からの入力信号が供給される出力回路とを有する固体撮像装置において、この出力部から出力回路に供給される入力信号のうちバイアス電位を最適電位とするダミー信号処理部を設け、このダミー信号処理部は、ダミー出力部と、このダミー出力部からの信号が入力されるソースフォロア回路と、このソースフォロア回路からの出力信号のうちのバイアス電圧を取り出すサンプルホールド回路と、このサンプルホールド回路からの信号と最適バイアス電位とを比較するコンパレータとを有し、このダミー信号処理部により最適電位としたバイアス電位をこの出力回路に供給するようにしたものである。
【0013】
上述の本発明の構成によれば、電荷転送部からの入力信号のうちのバイアス電位をダミー信号処理部により最適電位とし、この最適電位としたバイアス電位を出力回路に供給するので、出力回路自体に高いゲインをもたせて、入力レンジが狭くなったとしても、電荷転送部からの入力信号に対し最適なバイアスを設定することができる。
【0014】
【発明の実施の形態】
以下、図1〜図4を参照しながら本発明の実施の形態の例を説明する。
図1は、本例に係る固体撮像装置の要部を示す回路図であり、図2は、図1のA−A線上及びB−B線上の断面図である。
【0015】
この固体撮像装置は、CCDで構成された電荷転送部1の次段に、出力ゲートOGを隔ててフローティング・ディフュージョンFD、リセットゲートRG及びドレイン領域Dからなる放電用素子2を有し、この放電用素子2の後段に本パターン出力回路3が接続されて構成されている。
【0016】
本パターン出力回路3は、出力素子Q1 と負荷抵抗素子Q2 からなるソースフォロア回路4と、サンプルホールドパルスPsの入力に基いてこのソースフォロア回路4からの出力信号Siaのうち、信号成分Vsのみを取り出すサンプリング・ホールド(S/H)回路5と、このS/H回路5からの信号成分Vsを所定の高ゲインにて増幅し、出力信号Sとして取り出す増幅器6を具備して構成されている。
【0017】
そして、この電荷転送部1のうち、図2Aに示すように、最終段の転送電極TG下から転送される信号電荷を一旦フローティング・ディフュージョンFDに蓄積し、その蓄積電荷に基づく電圧変化、即ち入力信号Siを本パターン出力回路3のソースフォロア回路4に供給する。このソースフォロア回路4からの出力信号Siaと放電用素子2におけるフローティング・ディフュージョンFDからの入力信号Siはほぼ同相の関係を有する。
【0018】
入力信号Siをソースフォロア回路4に供給した後は、リセットゲートRGにリセットパルスPrを供給してフローティング・ディフュージョンFDを初期電圧Vddにリセットし、フローティング・ディフュージョンFDに蓄積されていた電荷をドレイン領域D側に掃き出す。
【0019】
従って、ソースフォロア回路4に入力されるフローティング・ディフュージョンFDからの入力信号Siの波形は、図3Aに示すように、リセット期間tr、フィールドスルー期間tf及び信号期間tsの3つの期間に分けられる。リセット期間trにおいては、フローティング・ディフュージョンFDの初期電圧Vddが現れ、フィールドスルー期間tfにおいてはバイアス電位Vb、信号期間tsにおいては蓄積電荷に伴う信号成分Vsが現れる。
【0020】
そして、図3Bで示す出力タイミングのサンプルホールドパルスPsが入力される後段のS/H回路5にて、上記ソースフォロア回路4からの出力信号Sia中、信号成分Vsのみをサンプリングして、次段の増幅器6に供給する。増幅器6においては、このS/H回路5からのサンプリング信号Vsを所定の高ゲインにて増幅し、図3Cで示す出力信号Sとして取り出す。
【0021】
しかして、本例においては、図1及び図2Bに示すように、この放電用素子2とは別にその放電用素子2とほぼ同等の構成を有するダミー出力部7を同一基板上に形成する。即ち、このダミー出力部7は、出力ゲートOG、フローティング・ディフュージョンFD、リセットゲートRG及びドレイン領域Dにて構成される。しかし、このダミー出力部7には、電荷転送部1が接続されないため、フローティング・ディフュージョンFDからの出力(ダミー出力信号)Sdは、図3Dに示すように、リセット期間trにおいてフローティング・ディフュージョンFDの初期電圧Vddが現れ、フィールドスルー期間tf及び信号期間tsにおいて、バイアス電位Vbが現れる。
【0022】
また、本例では、このダミー出力部7の後段にダミー出力回路8を接続する。このダミー出力回路8は、出力素子Q1 と負荷抵抗素子Q2 からなるソースフォロア回路9と、サンプルホールドパルス(図3B参照)Psの入力に基いてこのソースフォロア回路9からの出力信号Sdaのうち、バイアス電位Vbのみを取り出すサンプリング・ホールド(S/H)回路10と、このS/H回路10からのバイアス電位Vbを所定の高ゲインにて増幅し、図3Eで示す出力信号Sbとして取り出す増幅器11を具備して構成されている。
【0023】
更に、本例では、このダミー出力回路8からの出力信号Sbと所定の固定電位Vdとを比較するコンパレータ12と、このコンパレータ12からの交流的な比較結果信号Scを直流化信号Vcに変換するローパスフィルタ13を具備し、このローパスフィルタ13とソースフォロア回路4及び9の各負荷抵抗素子Q2 のゲートとを接続して構成されている。そして、このコンパレータ12の一方の端子(+端子)に供給される固定電位Vdは、例えば図4で示す入力レンジ中、バイアス電位として最適な電位Viに対応した出力電圧Voに設定する。
【0024】
次に、本例に係る固体撮像装置の動作を説明する。
まず、本パターン出力回路3及びダミー出力回路8の各ソースフォロア回路4及び9には、各フローティング・ディフュージョンFDからの入力信号Si及びダミー信号Sdが供給される。このとき、本パターン出力回路3においては、S/H回路5にてその信号成分Vsのみを取り出した後、増幅器6を介して出力信号Sとして出力する。一方、ダミー出力回路8においては、S/H回路10にてそのバイアス電位Vbのみを取り出した後、該バイアス電位Vbを増幅器11を介してコンパレータ12の(−)端子に供給する。
【0025】
このとき、例えば温度変化によって入力信号Si及びダミー信号Sdのバイアス電位Vbが最適バイアス電位Vi(図4参照)よりも低くなった場合、増幅器11から出力される出力信号Sbがコンパレータ12の(+)端子に印加されている固定電位Vdよりも低くなるため、コンパレータ12から出力される比較結果信号Scは高レベルの信号成分が連続的に現れるかたちとなる。
【0026】
その結果、ソースフォロア回路4及び9の各負荷抵抗素子Q2 の各ゲートには高い電位の直流化信号Vcがかかり、それに伴って、駆動電流が増大し、各ソースフォロア回路4及び9からの出力信号Sia及びSda、即ち各フローティング・ディフュージョンFDからの入力信号Si及びSdは、全体的にそのバイアス電位Vbが所定値Viに近づくようにシフトし、帰還回路を構成しているので結果的に、そのバイアス電位Vbが最適バイアス電位Viに保持される。
【0027】
一方、入力信号Si及びダミー信号Sdのバイアス電位Vbが最適バイアス電位Viよりも高くなった場合、増幅器11から出力される出力信号Sbが固定電位Vdよりも高くなるため、コンパレータ12から出力される比較結果信号Scは低レベルの信号成分が連続的に現れるかたちとなる。
【0028】
その結果、ソースフォロア回路4及び9の各負荷抵抗素子Q2 の各ゲートには低い電位の直流化信号Vcがかかり、それに伴って、駆動電流が低下し、各ソースフォロア回路4及び9からの出力信号Sia及びSda、即ち各フローティング・ディフュージョンFDからの入力信号Si及びSdは、全体的にそのバイアス電位Vbが最適バイアス電位Viに近づくようにシフトし、帰還回路を構成しているので結果的に、そのバイアス電位Vbが最適バイアス電位Viに保持される。
【0029】
上述のように、本例によれば、ダミー出力部7からのダミー信号Sdをダミー出力回路8のソースフォロア回路9に供給し、後段のS/H回路10にてそのバイアス電位Vbのみを取出し、更にこのバイアス電位Vbを増幅器11にて増幅した後、次段のコンパレータ12にてこの増幅器11からの出力信号Sbと所定の固定電位Vdとを比較し、その比較結果の直流化信号Vcを、電荷転送部1からの入力信号Si及びこのダミー信号Sdが夫々供給されるソースフォロア回路4及び9に帰還させて、この入力信号Siのバイアス電位Vbをこの所定の固定電位Vdに対応した最適バイアス電位Viに保持させるようにしたので、本パターン出力回路3自体に高いゲインをもたせて、入力レンジが狭くなったとしても、電荷転送部1からの入力信号Siに対し最適なバイアス電位Viを設定することができる。
【0030】
従って、例えば変換効率を上げるためにフローティング・ディフュージョンFDの容量を小さくした場合、電荷転送部1からの入力信号Siにおけるカップリング量Vが大きくなるが、このような場合でも、入力信号Siにおけるバイアス電位Vbを自動的に最適なバイアス電位Viに設定させることができる。また、ばらつき変動、環境変動(製造上のばらつきや温度特性等)によって入力信号Siのバイアス電位Vbが変動しても、自動的に最適なバイアス電位Viに設定させることができる。このことから、本例の固体撮像装置によれば、本パターン出力回路3からの出力信号Sの安定化が図れ、感度の向上並びに次段に接続される信号処理回路等の設計の容易化を図ることができる。
【0031】
上述本例では、ダミー出力回路8の構成を本パターン出力回路3とほぼ同一の回路構成にした場合を示したが、その他、ダミー出力回路8の構成をサンプリングホールド後の出力回路で最もゲインの高いところの信号を得られるところまでの回路構成を採用してもよい。
【0032】
【発明の効果】
本発明に係る固体撮像装置によれば、出力回路自体に高いゲインをもたせても、電荷転送部からの入力信号におけるバイアス電位を最適な値に設定することができ、出力回路からの出力信号の安定化を図ることができる。
【図面の簡単な説明】
【図1】本発明に係る固体撮像装置の実施の形態の例の要部の構成を示す回路図である。
【図2】Aは、図1におけるA−A線上の断面図である。
Bは、図1におけるB−B線上の断面図である。
【図3】図1例に係る固体撮像装置の信号処理を示す波形図である。
【図4】図1例に係る固体撮像装置の入出力特性を示す特性図である。
【図5】従来例に係る固体撮像装置の要部の構成を示す回路図である。
【図6】電荷転送部からの入力信号の波形を示す波形図である。
【図7】従来例に係る固体撮像装置の入出力特性を示す特性図である。
【符号の説明】
1‥‥電荷転送部、2‥‥放電用素子、3‥‥本パターン出力回路、4及び9‥‥ソースフォロア回路、5及び10‥‥S/H回路、6及び11‥‥増幅器、7‥‥ダミー出力部、8‥‥ダミー出力回路、12‥‥コンパレータ、13‥‥ローパスフィルタ、OG‥‥出力ゲート、FD‥‥フローティング・ディフュージョン、RG‥‥リセットゲート、D‥‥ドレイン領域
Claims (1)
- 電荷転送部と、該電荷転送部に接続され、リセットパルスが供給されるリセットゲートとを有する出力部と、該出力部からの入力信号が供給される出力回路とを有する撮像装置において、
前記出力部から前記出力回路に供給される入力信号のうちバイアス電位を最適電位とするダミー信号処理部を設け、
該ダミー信号処理部は、ダミー出力部と、該ダミー出力部からの信号が入力されるソースフォロア回路と、該ソースフォロア回路からの出力信号のうちのバイアス電圧を取り出すサンプルホールド回路と、該サンプルホールド回路からの信号と最適バイアス電位とを比較するコンパレータとを有し、
前記ダミー信号処理部により最適電位としたバイアス電圧を前記出力回路に供給するようにしたことを特徴とする固体撮像装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000132088A JP3539913B2 (ja) | 1991-06-04 | 2000-05-01 | 固体撮像装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03133009A JP3114238B2 (ja) | 1991-06-04 | 1991-06-04 | 固体撮像装置 |
JP2000132088A JP3539913B2 (ja) | 1991-06-04 | 2000-05-01 | 固体撮像装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03133009A Division JP3114238B2 (ja) | 1991-06-04 | 1991-06-04 | 固体撮像装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000354205A JP2000354205A (ja) | 2000-12-19 |
JP3539913B2 true JP3539913B2 (ja) | 2004-07-07 |
Family
ID=32774081
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000132088A Expired - Fee Related JP3539913B2 (ja) | 1991-06-04 | 2000-05-01 | 固体撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3539913B2 (ja) |
-
2000
- 2000-05-01 JP JP2000132088A patent/JP3539913B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000354205A (ja) | 2000-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5708263A (en) | Photodetector array | |
EP0875904B1 (en) | A sample-and-hold circuit | |
US6498332B2 (en) | Solid-state image sensing device | |
US20060221220A1 (en) | Output-Compensated Buffers with Source-Follower Input Structure and Image Capture Devices Using Same | |
US20020105012A1 (en) | Image sensor with correlated double sampling technique using switched-capacitor technology | |
US5311319A (en) | Solid state image pickup device having feedback voltage to amplifier | |
US6518607B2 (en) | Low feed through-high dynamic range charge detection using transistor punch through reset | |
US7417678B2 (en) | Precise CMOS imager transfer function control for expanded dynamic range imaging using variable-height multiple reset pulses | |
US20060038903A1 (en) | Semiconductor device and camera using same | |
KR910007841B1 (ko) | 전하전송소자 | |
EP0377959A2 (en) | A method of driving a charge detection circuit | |
KR960016214B1 (ko) | 증폭회로 | |
JP3114238B2 (ja) | 固体撮像装置 | |
JP3539913B2 (ja) | 固体撮像装置 | |
US20010050714A1 (en) | Circuit for processing charge detecting signal | |
JP3818711B2 (ja) | 相関二重サンプリング回路 | |
US4700085A (en) | Circuit for detecting signal charges transferred in a charge transfer device | |
JP3008655B2 (ja) | 固体撮像装置 | |
JP2001078093A (ja) | 固体撮像装置 | |
EP4358534A1 (en) | Signal processing circuit | |
JP2635325B2 (ja) | 固体撮像装置 | |
JP2898160B2 (ja) | トランスバーサルフィルタ用増幅器 | |
JPH08163311A (ja) | イメージセンサ | |
JP3024276B2 (ja) | 電荷転送素子 | |
JP2001197377A (ja) | 電荷結合素子及び電荷結合素子の信号処理回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031125 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20031215 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040323 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |