KR101241501B1 - 컨버터 회로 및 그 구동 방법 - Google Patents

컨버터 회로 및 그 구동 방법 Download PDF

Info

Publication number
KR101241501B1
KR101241501B1 KR1020110069140A KR20110069140A KR101241501B1 KR 101241501 B1 KR101241501 B1 KR 101241501B1 KR 1020110069140 A KR1020110069140 A KR 1020110069140A KR 20110069140 A KR20110069140 A KR 20110069140A KR 101241501 B1 KR101241501 B1 KR 101241501B1
Authority
KR
South Korea
Prior art keywords
section
signal
conversion target
comparator
target signal
Prior art date
Application number
KR1020110069140A
Other languages
English (en)
Other versions
KR20130008410A (ko
Inventor
최근일
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110069140A priority Critical patent/KR101241501B1/ko
Priority to US13/217,669 priority patent/US8917098B2/en
Publication of KR20130008410A publication Critical patent/KR20130008410A/ko
Application granted granted Critical
Publication of KR101241501B1 publication Critical patent/KR101241501B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/618—Noise processing, e.g. detecting, correcting, reducing or removing noise for random or high-frequency noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 컨버터 회로 및 그 구동 방법에 관한 것으로서, 각 구간 별로 변환 대상 신호를 입력받고, 각 구간별 변환 대상 신호를 복수의 타이밍에 따라 샘플링하여 구간별 평균값을 산출하며, 상기 구간별 평균값을 이용하여 비교부 입력 신호가 비교부에 입력되면, 상기 비교부 입력 신호 및 소정 기준 신호의 비교 결과값을 출력하도록 한다. 본 발명의 컨버터 회로는 간단한 회로 구성으로 노이즈가 저감된 출력 신호를 획득할 수 있다.

Description

컨버터 회로 및 그 구동 방법{CONVERTER CIRCUIT AND METHOD OF DRIVING THEREOF}
본 발명은, 컨버터 회로의 구동 방법 및 컨버터 회로에 관한 것으로서, 특히, 이미지 센서의 픽셀 회로와 같은 센싱 장치의 출력값을 변환하는 컨버터에 있어서, 구간별로 상이한 출력값을 검출하고 검출하는데 발생하는 노이즈의 영향을 감소시킬 수 있는 컨버터 회로 및 그 구동 방법에 관한 것이다.
이미지 센서에 있어서, 4T 픽셀 구조(4-transistor pinned-photodiode pixel)는 시간적 타이밍에 따라 2개의 출력 신호를 발생한다. 하나는 포토 다이오드의 리셋 전압(즉, 초기값)이고 다른 하나는 시그널 전압(즉, 포토 다이오드의 최종값)이다. 이에 따라 이미지 센서에 입사되는 빛의 밝기값은 상기 초기값 및 최종값의 차이를 검출함으로써 측정될 수 있다.
기존 아날로그 CDS(Correlated double sampling) 회로는 픽셀 출력값 간의 두 값의 차이를 이용하여 그 값을 효과적으로 측정할 수 있었다. 그러나 4T 픽셀 구조의 이미지 센서는 상기 초기값 및 최종값에 부가 또는 축적되는 상당량의 노이즈의 영향을 받는다. 이 경우에는, 저주파수 대역의 노이즈가 아날로그 CDS 처리에 의해 제거되더라도, 고주파수 대역은 CDS 처리에 의해 증폭되는 문제가 있다.
이러한 노이즈는 포토다이오드 픽셀 어레이의 다이나믹 레인지(dynamic range)에도 악영향을 주기 때문에 감소시켜야 한다.
본 발명은 상술한 문제점을 해결하기 위하여 노이즈가 존재하는 변환 대상 신호를 여러번 샘플링한 후 평균함으로써 노이즈의 영향을 효과적으로 제거할 수 있는 MSCDS(Multiple Sampling Correlated Double Sampling) 회로를 제공하도록 한다.
본 발명의 일 실시예에 따른 컨버터 회로는 변환 대상 신호를 입력받는 입력부; 구간 별로 상기 입력부로부터 변환 대상 신호를 입력받고, 각 구간별 변환 대상 신호를 복수의 타이밍에 따라 샘플링하여 구간별 평균값을 산출하며, 상기 구간별 평균값을 이용하여 비교부 입력 신호를 출력하는 검출부; 및 상기 비교부 입력 신호 및 소정 기준 신호를 비교하여 비교 결과값을 출력하는 비교부;를 포함한다.
본 발명의 일 실시예에 따른 컨버터 회로의 구동 방법은, 컨버터 회로의 입력부로부터 구간 별 변환 대상 신호를 입력받는 단계; 각 구간에 대한 변환 대상 신호를 복수의 타이밍에 의거하여 샘플링하는 단계; 상기 검출된 값을 이용하여 상기 각 구간에 대한 변환 대상 신호의 구간별 평균값을 산출하는 단계; 상기 구간별 평균값에 의해 생성된 비교부 입력 신호를 컨버터 회로의 비교부에 입력하는 단계; 상기 비교부가 상기 비교부 입력 신호 및 소정 기준 신호를 비교하여 비교 결과값을 출력하는 단계를 포함한다.
본 발명에 따르면, 간단하면서도 신뢰성 있는 컨버터 회로를 제공할 수 있도록 한다.
도 1은 컨버터 회로의 구성을 나타낸 블록도이다.
도 2는 도 1의 컨버터 회로의 타이밍도를 나타낸다.
도 3은 본 발명의 일 실시예에 따른 컨버터 회로의 구성을 나타낸 블록도이다.
도 4는 도 3의 컨버터 회로의 타이밍도를 나타낸다.
도 5는 본 발명의 일 실시예에 따른 컨버터 회로의 구동 방법에 대한 순서도를 나타낸다.
도 1은 컨버터 회로의 구성을 나타낸 블록도이다. 도 1은 기존 싱글 슬롭 아날로드 투 디지털 컨버터(single-slope analog to digital conventer) 회로(10)의 일례를 나타내고 있다. 도 1을 참조하면, 컨버터 회로(10)는 스위치들(11, 12, 13), 커패시터(114, 15) 및 비교기(16)를 포함할 수 있고, 입력되는 변환 대상 신호(Vpix)는 이미지 센서의 픽셀의 출력단자로부터 리드아웃되는 픽셀 출력 신호이다. 컨버터 회로(10)는 픽셀 출력 신호(Vpix) 이외에 램프 신호(Vramp)를 더 입력받고, 스위치들(11, 12, 13)의 스위칭 동작에 따라 컨버터의 출력 신호(Vout)를 출력하고 있다. 비교기(16)에는 레퍼런스 전압(Vref)이 쓰레스 홀드 전압(threshold voltage)으로서 인가되고 있다.
한편, 컨버터에 입력되는 신호(Vpix)는 시간에 따라 리셋 신호(Vpix,rst) 또는 시그널 신호(Vpix,sig)가 구별되어 입력될 수 있다. 컨버터 회로(10)는 이들 신호를 스위치들(11, 12, 13)의 스위칭 동작에 의해 검출하고 비교기(16)의 입력 단자(Vin)에 입력되도록 할 수 있다. 이에 대해서는 도 2에서 보다 구체적으로 설명한다.
도 2는 도 1의 컨버터 회로의 타이밍도를 나타낸다. 도 2에서는 도 1에서 설명한 바와 같이, 픽셀의 출력신호(Vpix(t))가 컨버터 회로에 입력되고 있고, RX, TX 는 픽셀을 구성하는 리셋 트랜지스터 및 전송 트랜지스터의 동작 타이밍을 나타낸다. 또한, SW1, SW2 및 SW3은 스위치들(11, 12, 13)의 동작 타이밍을 나타내고, Vramp(t)는 도 1의 스위치2(12)에 인가되는 램프 신호의 동작 타이밍을 나타내며, Vout(t)는 컨버터의 비교기 출력 신호를 나타낸다.
도 2의 타이밍도를 참조하면, 리셋 트랜지스터(RX)를 온 시키고 잠시 후 시간(0)일때 리셋 트랜지스터를 오프시키면, 픽셀의 출력신호(Vpix(t))는 리셋 전압 으로서 컨버터에 입력될 수 있다. 이 때 스위치1(11) 및 스위치3(13)을 온(on)시키고, 잠시 후 시간(t1)에서 스위치1(11) 및 스위치3(13)을 오프(off)시키면, 시간(t1)에서 커패시터1(C1, 14)에는 이하의 식에서와 같은 전압이 인가된다.
Figure 112011053539810-pat00001
-(식1)
식1에서와 같이 픽셀의 출력 신호(Vpix)는 커패시터1에서 검출될 수 있고, 구체적으로, {리셋 전압(Vpix,rst) - 기준 전압(Vref) }으로 검출될 수 있다. 도 2에서 나타내는 바와 같이, t=0 이전에 픽셀의 리셋 트랜지스터(RX)를 턴 온(turn on)시켰으므로 시간(t1)에서의 픽셀 출력 전압(Vpix)은 리셋 전압값(Vpix,rst)이 될 수 있다. 이후, 구간(t1 ~ t2)에서 픽셀의 전송 트랜지스터(TX)를 온 시키면 픽셀의 출력 전압(Vpix)은 시그널 전압값(Vpix,sig)으로 변경된다. 출력 전압(Vpix)이 시그널 전압값(Vpix,sig)으로 변경된 이후 스위치1(SW1) 및 스위치2(SW2)를 턴온시킴으로써 시그널 전압값(Vpix,sig)을 검출할 수 있다.
시간(t2)에 스위치1(SW1) 및 스위치2(SW2)를 턴오프시킨 직후 커패시터2(15)에 인가되는 전압(Vc2)은 아래의 식과 같다.
Figure 112011053539810-pat00002
-(식2)
여기서, 램프 신호(Vramp)는 식3 과 같이 t<t2 구간에서 Vramp0 으로서 일정한 값이 입력되고 있으므로, 시간(t2)에서 커패시터2(15)에 인가되는 전압값(Vc2)은 픽셀의 시그널 전압값(Vsig)에 의해 결정될 수 있다.
Figure 112011053539810-pat00003
--(식3)
Vramp0 는 램프 신호의 초기값을 나타내고, mramp는 램프 신호의 기울기값으로서 전압 대 시간(V/s)이 단위(unit)가 될 수 있다. 따라서, 도 2에서 시간(t2 + Tcode) 에서 비교기(16)의 입력단 전압(Vin)은 식1 내지 식3을 이용하면 식4 로서 측정될 수 있다.
Figure 112011053539810-pat00004
------(식4)
한편, 비교기(16)는 입력단 전압(Vin)이 레퍼런스 전압(Vref)과 같아질 때 트립(trip) 상태가 되어 출력값이 바뀌게 되므로, t2로부터 트립 상태가 되는 구간 Tcode 은 식5와 같이 구해질 수 있다.
Figure 112011053539810-pat00005
-----------(식5)
따라서, 컨버터 회로(10)의 디지털 출력은 소정 주기, 예컨대, Tcode 마다 디지털 카운터를 작동시킴으로써 획득될 수 있는 것이다. 또한, Tcode는 컨버터에 입력되는 신호값, 즉, Vpix,rst 및 Vpix,sig에 의존적일 수 있는데 이 값에 발생되는 노이즈는 컨버터 출력에 직접적으로 영향을 줄 수 있다.
도 3은 본 발명의 일 실시예에 따른 컨버터 회로의 구성을 나타낸 블록도이다. 도 3을 참조하면, 본 발명에 따른 컨버터 회로(100)는 입력부(110), 복수의 전하 저장부(140, 150) 및 비교부(130)를 포함할 수 있다. 도 3에서는 컨버터 회로(100)에 픽셀의 출력 신호(Vpix)가 입력되는 경우 컨버터 회로의 동작을 설명하고 있지만 본 발명의 컨버터 회로는 픽셀의 출력 신호 이외 다른 소자 또는 회로의 출력 신호를 변환하고자 하는 경우에도 범용적으로 적용될 수 있다. 예컨대, 변환하고자 하는 신호가 구간 별로 신호를 출력하고 있고, 이들 구간별 신호를 검출, 변환하고자 하는 경우에도 본 발명의 컨버터 회로가 적용될 수 있다. 픽셀의 출력 신호(Vpix)는 본 발명의 컨버터 회로(100)에 입력되고 있으므로 본 발명의 변환 대상 신호일 수 있다.
입력부(110)는 변환 대상 신호(Vpix)를 입력받을 수 있다. 입력부(110)는 변환 대상 신호를 입력받기 위하여 스위칭 소자(SW1)를 포함할 수 있다. 스위칭 소자(SW1)가 열릴 때는 변환 대상 신호(Vpix)가 입력되지 않고, 닫힐 때에만 변환 대상 신호(Vpix)가 입력될 수 있다.
제1 전하 저장부(140) 및 제2 전하 저장부(150)는 본 발명의 검출부를 구성할 수 있다. 상술한 바와 같이 변환 대상 신호가 픽셀의 출력 신호인 경우, 상이한 구간 별로 변환 대상 신호가 입력부(110)에 입력되어 검출될 수 있다. 제1 전하 저장부(140) 및 제2 전하 저장부(150)는 스위칭 소자(SW1, SW2, SW3)의 동작에 의해 각 구간별 변환 대상 신호를 각각 독립적으로 검출할 수 있다.
예컨대, 제1 전하 저장부(140)는, SW1 및 SW3이 동작하는 타이밍에 입력되는 변환 대상 신호(Vpix)를 검출할 수 있다. 이때의 변환 대상 신호(Vpix)는 리셋 출력 신호(Vpix,rst)일 수 있다. 제1 전하 저장부(140)는 입력부(110) 및 비교부(160)에 배치될 수 있다.
또한, 제2 전하 저장부(150)도 SW1 및 SW2가 동작하는 타이밍에 입력되는 변환 대상 신호(Vpix)를 검출할 수 있다. 이때의 변환 대상 신호(Vpix)는 시그널 출력 신호(Vpix,sig)일 수 있다.
한편, 제2 전하 저장부(150)는 램프 신호를 발생하는 램프 발생부(120)를 포함할 수 있다. 제2 전하 저장부(150)의 하단에 램프 신호를 인가함으로써, 소정 시간 경과 후 비교기의 출력 신호(Vout)가 트립될 수 있다.
또한, 제1 전하 저장부(140) 및 제2 전하 저장부(150)는 복수의 전하 저장 소자(C11, C12, C13, ...C1M, C21, C22, C23,...C2N) 및 전하 저장 소자들 각각을 동작시키는 복수의 스위칭 소자(SW11, SW12, SW13,...SW1M, SW21, SW22, SW23,...SW2N)를 포함하고, 이들을 이용하여 구간별 평균값을 산출할 수 있다.
전하 저장 소자(C11, C12, C13, ...C1M, C21, C22, C23,...C2N)는 예컨대 커패시터로 구성될 수 있고, 복수의 스위칭 소자(SW11, SW12, SW13,...SW1M, SW21, SW22, SW23,...SW2N)는 예컨대 스위치 또는 릴레이로 구성될 수 있다.
구체적으로, 해당 구간별 변환 대상 신호(Vpix)를 입력받는 구간에서, 스위칭 소자들을 복수의 타이밍에 따라 순차적으로 동작시킴으로써 변환 대상 신호(Vpix)를 여러번 샘플링할 수 있고, 샘플링된 값을 평균함으로써 해당 구간에 따른 변환 대상 신호의 평균값, 즉, 구간별 평균값을 산출할 수 있다. 이에 대한 구체적 설명은 후술한다.
결론적으로, 제1 전하 저장부(140) 및 제2 전하 저장부(150)로 구성된 본 발명에 따른 검출부는 변환 대상 신호(Vpix) 및 램프 신호(Vramp)를 입력받고, 스위칭 동작 및 소정 연산을 거쳐서, 비교부(160)의 입력단자에 들어가는 비교부 입력 신호(Vin)를 출력할 수 있다.
비교부(160)는 비교부 입력 신호(Vin) 및 소정 기준 신호(Vref)를 입력받고, 이들을 비교하여 비교 결과값(Vout)을 출력할 수 있다. 비교부(160)는 스위칭 소자3(SW3)을 더 포함할 수 있다. 스위칭 소자3은 제1 전하 저장부(140)가 변환 대상 신호를 검출하는 구간에서 동작될 수 있다.
한편, 도 3의 컨버터 회로(100)는 각 스위치들(SW1, SW2, SW3,...)을 타이밍별로 구동하고 각 구간별 평균값을 산출하기 위한 제어부, 각 소자에 전원을 공급하기 위한 전원부를 더 포함할 수 있다. 또한, 소정 주기대로 클럭을 발생하여 비교부(160)의 결과값을 카운트하기 위한 클락 발생기(clock generator)를 더 포함할 수 있다.
도 4는 도 3의 컨버터 회로의 타이밍도를 나타낸다. 도 4를 참조하면, 픽셀의 출력신호(Vpix(t))가 컨버터 회로(100)에 입력되고 있고, Pixel RX, Pixel TX 는 픽셀을 구성하는 리셋 트랜지스터 및 전송 트랜지스터의 동작 타이밍을 나타낸다. 또한, SW1, SW2 및 SW3은 스위치들(11, 12, 13)의 동작 타이밍을 나타내고, SW11, SW12, SW13,... SW1M 은 제1 전하 저장부를 구성하는 스위칭 소자의 구동 타이밍(140`)을 나타내고, SW21, SW22, SW23, ...SW2N은 제2 전하 저장부를 구성하는 스위칭 소자의 구동 타이밍(150`)을 나타낸다.
도 4를 참조하면, 제1 전하 저장부(140)는 구간1에서 입력되는 변환 대상 신호(Vpix)를 검출, 구간2의 평균값을 산출하고, 제2 전하 저장부(150)는 구간2에서 입력되는 변환 대상 신호(Vpix)를 검출, 구간2의 평균값을 산출하고 있다. 제1 및 제2 전하 저장부가 신호를 검출하는 구간을 "검출 구간"이라고 한다.
구간1은, 리셋 트랜지스터(RX)를 동작시킨 이후로서, 이때 변환 대상 신호(Vpix)는 픽셀의 리셋 신호(Vpix,rst)가 입력될 수 있다. 구간1에 해당하는 변환 대상 신호(Vpix)를 검출하기 위하여 입력부의 스위칭 소자(SW1) 및 비교부의 스위칭 소자(SW3)가 동작하는 동시에, 제1 전하 저장부의 복수의 스위칭 소자(SW11, SW12, SW13,...SW1M)가 동작할 수 있다. 도 4를 참조하면, 스위칭 소자들이 SW11, SW12, SW13,...순서로 순차적으로 동작함으로써 변환 대상 신호(Vpix)가 M번 검출되고 있고, 제1 전하 저장부의 스위칭 소자들(SW11, SW12, SW13,...SW1M)이 동작하는 타이밍에 동기화하여 SW1 및 SW3이 동작하고 있다.
한편, SW1 및 SW3 의 동작 타이밍은, 도 4에서와 같이 제1 전하 저장부의 스위칭 소자들(SW11, SW12, SW13,...SW1M)의 그것과 동기화하여 복수번 턴온-턴오프될 수 있지만, 이에 한정되지 않고, 적어도 스위칭 소자들(SW11, SW12, SW13,...SW1M)의 동작 타이밍 동안에 동작되도록 할 수 있다. 예컨대, SW1 및 SW3은 구간1 동안 연속적으로 턴온되어 있다가 제1 전하 저장부의 스위칭 소자 모두가 턴온-턴오프된 시간(t1) 턴오프되도록 동작할 수 있다.
마찬가지로, SW1 및 SW2 의 동작 타이밍은 제2 전하 저장부의 스위칭 소자들(SW21, SW22, SW23,...SW2N)의 그것과 동기화하여 복수번 턴온-턴오프될 수 있지만, SW1 및 SW2은 구간2 동안 연속적으로 턴온되어 있다가 제2 전하 저장부의 스위칭 소자 모두가 턴온-턴오프된 시간(t2) 턴오프되도록 동작할 수 있다.
시간(t1)은, 구간1에서의 제1 전하 저장부(140)에 포함된 모든 스위칭 소자가 동작이 완료되는 시점이고, 변환 대상 신호의 검출이 완료되는 시점이 될 수 있으며 각 전하 저장 소자(C11, C12, C13,...C1M)에는 이하의 식6과 같은 전압이 인가될 수 있다.
Figure 112011053539810-pat00006
-----(식6)
즉, 제1 전하 저장부(140)에는 전하 저장 소자의 개수 M 만큼 변환 대상 신호가 샘플링되고 있지만, 각 샘플링마다 노이즈 신호(vn,pix(t11), vn,pix(t12),...vn,pix(t1M)) 도 함께 검출될 수 있다. 이때, 시간(t1)에서 노이즈 신호(vn,pix)의 표준 편차는, 예컨대, σn,pix 일 수 있다.
한편, 본 발명에 따른 제1 전하 저장부(140)는 복수번 샘플링된 신호를 합산하여 평균할 수 있고, 아래의 식7과 같은 구간별 평균값이 산출될 수 있다.
Figure 112011053539810-pat00007
---(식7)
식7을 살펴보면, 시간(t1)에서 측정된 구간1의 평균값은 변환 대상 신호값(Vpix,rst)에서 기준 신호(Vref)를 뺀 값 이외에도 노이즈 신호(vn,pix)의 평균값도 포함되어 있다. 이에 따라, 노이즈 신호(vn,pix)의 표준 편차를 계산하면, 기존의 σn,pix 으로부터 이하의 식8과 같이 변경될 수 있다.
Figure 112011053539810-pat00008
------(식8)
따라서, 기존 노이즈σn,pix 의 표준 편차보다 1/√M 배 만큼 감소될 수 있다.
한편, 픽셀의 시그널 전압을 검출하는 구간2에서는 변환대상 신호(Vpix,sig)를 N번 샘플링하고 있으므로, 상술한 구간1에서와 동일한 방식으로 구간별 평균값이 계산될 수 있고, 구간별 평균값에 포함된 노이즈는 1/√N 배만큼 감소될 수 있다.
도 4에서는 2개의 구간에 대한 신호를 검출하고 있지만, 이에 한정되지 않고, 3개 이상의 구간에 대한 신호를 검출하도록 동작할 수 있다. 이 경우, 도 4의 검출 구간은 3개 이상의 구간, 예컨대, 구간1, 구간2, 구간3 등을 포함하여 동작할 수 있다. 다른 방식으로, 도 4의 카운트 구간의 종료 후 검출 구간을 배치하여 동작하도록 할 수 있다.
한편, 램프 발생부는 검출 구간이 종료되는 시점(t2) 이후에 램프 신호(Vramp)를 발생시키고 있고, 램프 신호 발생 이후, 비교부(160)가 트립 상태가 되는 시점까지의 구간을 "카운트 구간", 즉 Tcode가 될 수 있다. 카운트 구간은 검출 구간의 종료 시점(t2) 직후일 수 있지만, 도 4에서 도시되는 바와 같이, 검출 구간의 종료 시점(t2) 이후 소정 시간이 경과 한 이후가 될 수 있다. 즉, 카운트 구간은 검출 구간 종료와 동시에 또는 적어도 이보다 더 늦게 개시될 수 있다.
또한, 램프 발생부의 램프 신호의 발생 시점과 동기화하여 본 발명에 따른 비교부(160)가 동작될 수 있다. 비교부(160)에는 소정 기준 전압(Vref)을 + 단자에 인가하여 비교 결과를 출력할 수 있다.
도 5는 본 발명의 일 실시예에 따른 컨버터 회로의 구동 방법에 대한 순서도를 나타낸다.
단계(S11)에서, 컨버터 회로의 입력부로부터 구간 별 변환 대상 신호를 입력받는다.
단계(S12)에서, 구간별 변환 대상 신호를 검출한다. 예컨대, 검출부를 구성하는 복수의 전하 저장부 중 하나는 해당 구간별 신호를 검출할 수 있고, 해당 구간별 신호를 복수번 샘플링함으로써 검출할 수 있다.
단계(S13)에서, 복수번 샘플링된 구간별 신호의 평균값을 산출한다.
단계(S14)에서, 다른 구간을 검출하여야 하는지를 판단한다. 예컨대, 2개의 구간 중 구간1에 대한 샘플링 및 평균값의 산출이 완료된 경우에는 다음 구간인 구간2의 변환 대상 신호의 검출을 수행하여야 하기 때문이다. 다른 구간의 검출을 하는 경우에는 다른 구간에 대하여 검출 단계(S12) 및 평균값의 산출 단계(S13)를 반복한다.
단계(S15)에서, 비교기에 입력 신호를 입력한다. 비교기에 입력되는 신호는 구간별 변환 대상 신호의 평균값들 및 램프 신호 값, 소정 기준 전압 신호값에 의존적일 수 있다.
단계(S16)에서, 비교결과값을 출력한다. 예컨대, 비교기는, 비교기의 입력 신호와 소정 기준 전압 신호(Vref)를 비교하여 비교 결과값을 출력한다.
위와 같은 방식에 따라, 본 발명에 따른 컨버터 회로 및 그 구동 방법이 제공될 수 있다. 한편, 본 명세서에서는 컨버터 회로를 설명하기 위하여, 변환 대상 신호, 검출 구간의 개수, 해당 구간별 샘플링 회수가 특정, 또는 일반화되어 설명되고 있지만, 본 발명의 범위는 이에 한정되지 않고, 적어도 하나 이상의 구간별 신호를 변환 대상으로 하고자 하는 컨버터 회로 및 그 구동 방법에 대해 모두 적용될 수 있을 것이다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (20)

  1. 삭제
  2. 삭제
  3. 변환 대상 신호를 입력받는 입력부;
    구간 별로 상기 입력부로부터 변환 대상 신호를 입력받고, 각 구간별 변환 대상 신호를 복수의 타이밍에 따라 샘플링하여 구간별 평균값을 산출하며, 상기 구간별 평균값을 이용하여 비교부 입력 신호를 출력하는 검출부; 및
    상기 비교부 입력 신호 및 소정 기준 신호를 비교하여 비교 결과값을 출력하는 비교부;를 포함하고,
    상기 검출부는 상기 구간별 변환 대상 신호에 해당하는 복수의 전하 저장부를 포함하고,
    상기 전하 저장부 각각은 복수의 전하 저장 소자 및 복수의 스위칭 소자로 구성되며, 상기 복수의 전하 저장 소자 각각을 복수의 타이밍에 의해 순차적으로 동작시킴으로써 구간별 변환 대상 신호를 샘플링하며,
    상기 복수의 전하 저장부 중 하나는 상기 검출부의 검출 구간 종료 이후로부터 램프 신호를 발생하는 램프 발생부를 포함하고,
    상기 비교부는 상기 램프 발생부에 동기화하여 동작하는 컨버터 회로.
  4. 제3항에 있어서,
    상기 램프 발생부의 램프 신호 발생 이후로부터 상기 비교부가 트립 상태가 되는 카운트 구간 동안 동작하도록 하는 컨버터 회로.
  5. 변환 대상 신호를 입력받는 입력부;
    구간 별로 상기 입력부로부터 변환 대상 신호를 입력받고, 각 구간별 변환 대상 신호를 복수의 타이밍에 따라 샘플링하여 구간별 평균값을 산출하며, 상기 구간별 평균값을 이용하여 비교부 입력 신호를 출력하는 검출부; 및
    상기 비교부 입력 신호 및 소정 기준 신호를 비교하여 비교 결과값을 출력하는 비교부;를 포함하고,
    상기 검출부는 상기 구간별 변환 대상 신호에 해당하는 복수의 전하 저장부를 포함하고,
    상기 전하 저장부 각각은 복수의 전하 저장 소자 및 복수의 스위칭 소자로 구성되며, 상기 복수의 전하 저장 소자 각각을 복수의 타이밍에 의해 순차적으로 동작시킴으로써 구간별 변환 대상 신호를 샘플링하며,
    상기 복수의 전하 저장부 중 다른 하나는 상기 입력부 및 상기 비교부 사이에 배치되는 컨버터 회로.
  6. 변환 대상 신호를 입력받는 입력부;
    구간 별로 상기 입력부로부터 변환 대상 신호를 입력받고, 각 구간별 변환 대상 신호를 복수의 타이밍에 따라 샘플링하여 구간별 평균값을 산출하며, 상기 구간별 평균값을 이용하여 비교부 입력 신호를 출력하는 검출부; 및
    상기 비교부 입력 신호 및 소정 기준 신호를 비교하여 비교 결과값을 출력하는 비교부;를 포함하고,
    상기 검출부는 상기 구간별 변환 대상 신호에 해당하는 복수의 전하 저장부를 포함하고,
    상기 전하 저장부 각각은 복수의 전하 저장 소자 및 복수의 스위칭 소자로 구성되며, 상기 복수의 전하 저장 소자 각각을 복수의 타이밍에 의해 순차적으로 동작시킴으로써 구간별 변환 대상 신호를 샘플링하며,
    상기 전하 저장부에 포함된 복수의 전하 저장 소자의 개수가 M개인 경우, 상기 복수의 타이밍에 의한 샘플링 횟수는 M인 컨버터 회로.
  7. 변환 대상 신호를 입력받는 입력부;
    구간 별로 상기 입력부로부터 변환 대상 신호를 입력받고, 각 구간별 변환 대상 신호를 복수의 타이밍에 따라 샘플링하여 구간별 평균값을 산출하며, 상기 구간별 평균값을 이용하여 비교부 입력 신호를 출력하는 검출부; 및
    상기 비교부 입력 신호 및 소정 기준 신호를 비교하여 비교 결과값을 출력하는 비교부;를 포함하고,
    상기 비교부의 입력신호는 상기 구간별 평균값에 비례하는 컨버터 회로.
  8. 제3항 내지 제7항 중 어느 한 항에 있어서,
    상기 입력부는 스위칭 소자를 포함하는 컨버터 회로.
  9. 제3항 내지 제7항 중 어느 한 항에 있어서,
    상기 구간별 변환 대상 신호는 픽셀의 리셋 출력 신호 및 시그널 출력 신호 중 적어도 하나를 포함하는 컨버터 회로.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 컨버터 회로의 입력부로부터 구간 별 변환 대상 신호를 입력받는 단계;
    각 구간에 대한 변환 대상 신호를 복수의 타이밍에 의거하여 샘플링하는 단계;
    상기 샘플링 된 변환 대상 신호를 이용하여 상기 각 구간에 대한 변환 대상 신호의 구간별 평균값을 산출하는 단계;
    상기 구간별 평균값에 의해 생성된 비교부 입력 신호를 컨버터 회로의 비교부에 입력하는 단계;
    상기 비교부가 상기 비교부 입력 신호 및 소정 기준 신호를 비교하여 비교 결과값을 출력하는 단계를 포함하고,
    상기 샘플링하는 단계, 평균값을 산출하는 단계 및 비교부에 입력하는 단계를 수행하는 검출부, 상기 검출부는 상기 구간별 변환 대상 신호에 해당하는 복수의 전하 저장부를 포함하고,
    상기 복수의 전하 저장부 중 하나는 상기 검출부의 검출 구간 종료 이후로부터 램프 신호를 발생하는 램프 발생부를 포함하고,
    상기 램프 발생부에 동기화하여 상기 비교부를 동작시키는 단계를 더 포함하는 컨버터 회로의 구동 방법.
  14. 제13항에 있어서,
    상기 램프 발생부의 램프 신호 발생 이후로부터 상기 비교부가 트립 상태가 되는 카운트 구간 동안 비교부가 동작하는 단계를 더 포함하는 컨버터 회로의 구동 방법.
  15. 컨버터 회로의 입력부로부터 구간 별 변환 대상 신호를 입력받는 단계;
    각 구간에 대한 변환 대상 신호를 복수의 타이밍에 의거하여 샘플링하는 단계;
    상기 샘플링 된 변환 대상 신호를 이용하여 상기 각 구간에 대한 변환 대상 신호의 구간별 평균값을 산출하는 단계;
    상기 구간별 평균값에 의해 생성된 비교부 입력 신호를 컨버터 회로의 비교부에 입력하는 단계;
    상기 비교부가 상기 비교부 입력 신호 및 소정 기준 신호를 비교하여 비교 결과값을 출력하는 단계를 포함하고,
    상기 샘플링하는 단계, 평균값을 산출하는 단계 및 비교부에 입력하는 단계를 수행하는 검출부, 상기 검출부는 상기 구간별 변환 대상 신호에 해당하는 복수의 전하 저장부를 포함하고,
    상기 복수의 전하 저장부 중 다른 하나는 상기 입력부 및 상기 비교부 사이에 배치되는 컨버터 회로의 구동 방법.
  16. 컨버터 회로의 입력부로부터 구간 별 변환 대상 신호를 입력받는 단계;
    각 구간에 대한 변환 대상 신호를 복수의 타이밍에 의거하여 샘플링하는 단계;
    상기 샘플링 된 변환 대상 신호를 이용하여 상기 각 구간에 대한 변환 대상 신호의 구간별 평균값을 산출하는 단계;
    상기 구간별 평균값에 의해 생성된 비교부 입력 신호를 컨버터 회로의 비교부에 입력하는 단계;
    상기 비교부가 상기 비교부 입력 신호 및 소정 기준 신호를 비교하여 비교 결과값을 출력하는 단계를 포함하고,
    상기 샘플링하는 단계, 평균값을 산출하는 단계 및 비교부에 입력하는 단계를 수행하는 검출부, 상기 검출부는 상기 구간별 변환 대상 신호에 해당하는 복수의 전하 저장부를 포함하고,
    상기 전하 저장부에 포함된 복수의 전하 저장 소자의 개수가 M개인 경우, 상기 복수의 타이밍에 의한 샘플링 횟수는 M인 컨버터 회로의 구동 방법.
  17. 컨버터 회로의 입력부로부터 구간 별 변환 대상 신호를 입력받는 단계;
    각 구간에 대한 변환 대상 신호를 복수의 타이밍에 의거하여 샘플링하는 단계;
    상기 샘플링 된 변환 대상 신호를 이용하여 상기 각 구간에 대한 변환 대상 신호의 구간별 평균값을 산출하는 단계;
    상기 구간별 평균값에 의해 생성된 비교부 입력 신호를 컨버터 회로의 비교부에 입력하는 단계;
    상기 비교부가 상기 비교부 입력 신호 및 소정 기준 신호를 비교하여 비교 결과값을 출력하는 단계를 포함하고,
    상기 비교부의 입력신호는 상기 구간별 평균값에 비례하는 컨버터 회로의 구동 방법.
  18. 제13항 내지 제17항 중 어느 한 항에 있어서,
    상기 변환 대상 신호를 입력받은 단계에서 입력부는 스위칭 소자를 포함하는 컨버터 회로의 구동 방법.
  19. 제13항 내지 제17항 중 어느 한 항에 있어서,
    상기 구간별 변환 대상 신호는 픽셀의 리셋 출력 신호 및 시그널 출력 신호 중 적어도 하나를 포함하는 컨버터 회로의 구동 방법.
  20. 제13항 내지 제17항 중 어느 한 항에 있어서,
    상기 샘플링하는 단계 및 상기 산출하는 단계를 반복하는 단계를 더 포함하는 컨버터 회로의 구동 방법.
KR1020110069140A 2011-07-12 2011-07-12 컨버터 회로 및 그 구동 방법 KR101241501B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110069140A KR101241501B1 (ko) 2011-07-12 2011-07-12 컨버터 회로 및 그 구동 방법
US13/217,669 US8917098B2 (en) 2011-07-12 2011-08-25 Converter circuit and method of driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110069140A KR101241501B1 (ko) 2011-07-12 2011-07-12 컨버터 회로 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20130008410A KR20130008410A (ko) 2013-01-22
KR101241501B1 true KR101241501B1 (ko) 2013-03-11

Family

ID=47518577

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110069140A KR101241501B1 (ko) 2011-07-12 2011-07-12 컨버터 회로 및 그 구동 방법

Country Status (2)

Country Link
US (1) US8917098B2 (ko)
KR (1) KR101241501B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9380234B1 (en) * 2015-05-01 2016-06-28 Omnivision Technologies, Inc. Reduced random telegraph signal noise CMOS image sensor and associated method
KR101958053B1 (ko) * 2015-06-08 2019-03-13 고려대학교 산학협력단 원자 또는 이온을 선택적으로 투과시키는 필터용 나노 채널 구조물 및 이의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080019376A (ko) * 2006-08-28 2008-03-04 삼성전자주식회사 멀티 샘플링 평균을 이용한 ｃｄｓ방법과 그 장치
KR100823835B1 (ko) * 2006-12-29 2008-04-21 엘에스산전 주식회사 아날로그/디지털 변환기 및 그 방법
KR20100004800A (ko) * 2008-07-04 2010-01-13 삼성전자주식회사 노이즈를 제거할 수 있는 아날로그 디지털 변환 장치,이미지 촬상 장치, 및 이미지 촬상 장치의 신호 처리 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100994993B1 (ko) * 2004-03-16 2010-11-18 삼성전자주식회사 서브 샘플링된 아날로그 신호를 평균화하여 디지털 변환한영상신호를 출력하는 고체 촬상 소자 및 그 구동 방법
JP2006014316A (ja) * 2004-06-22 2006-01-12 Samsung Electronics Co Ltd サブサンプリングされたアナログ信号を平均化する改善された固体撮像素子及びその駆動方法
US7688366B2 (en) * 2006-09-07 2010-03-30 Aptina Imaging Corporation Method and apparatus for suppressing noise in image sensor devices
GB2479594A (en) * 2010-04-16 2011-10-19 St Microelectronics A sample and hold circuit with internal averaging of samples

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080019376A (ko) * 2006-08-28 2008-03-04 삼성전자주식회사 멀티 샘플링 평균을 이용한 ｃｄｓ방법과 그 장치
KR100823835B1 (ko) * 2006-12-29 2008-04-21 엘에스산전 주식회사 아날로그/디지털 변환기 및 그 방법
KR20100004800A (ko) * 2008-07-04 2010-01-13 삼성전자주식회사 노이즈를 제거할 수 있는 아날로그 디지털 변환 장치,이미지 촬상 장치, 및 이미지 촬상 장치의 신호 처리 방법

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
논문(2005) *
논문(2005)*

Also Published As

Publication number Publication date
US8917098B2 (en) 2014-12-23
KR20130008410A (ko) 2013-01-22
US20130015861A1 (en) 2013-01-17

Similar Documents

Publication Publication Date Title
KR100866950B1 (ko) Ｓ/ｎ비 향상을 위한 ｃｄｓ회로 및 상기 ｃｄｓ회로를이용한 신호변환방법
US7834798B2 (en) AD converter circuit and optical sensor
KR101181310B1 (ko) 램프 신호 발생기 및 이미지 센서
US8390486B2 (en) Automatic offset adjustment for digital calibration of column parallel single-slope ADCs for image sensors
TWI555402B (zh) 用於行類比數位轉換器（ａｄｃ）之晶片測試模式之影像處理系統
US9197834B2 (en) Self-reset asynchronous pulse frequency modulated DROIC with extended counting and having reduced quantization noise
KR20090023549A (ko) 높은 동적 범위 판독을 위한 혼합된 아날로그 및 디지털 픽셀
KR101619480B1 (ko) 다중 플로팅 확산 영역을 갖는 단위 픽셀 및 이를 포함한 이미지 센서
US7535398B2 (en) Correlated double-sampling circuit and cyclic analog-to-digital converter including the same
US10033956B2 (en) Image sensor
EP2005731B1 (en) A/d converter using ramped transfer gate clocks
US8698882B2 (en) Sample and hold circuit
EP3044872B1 (en) Amplifier adapted for cmos imaging sensors
KR20190021664A (ko) 고해상도 및 고속의 투-스텝 싱글-슬롭 비교 장치 및 그에 따른 씨모스 이미지 센서
TW201639353A (zh) 具有功率雜訊過濾功能的影像感測電路及其控制方法
US7978115B2 (en) System and method for analog-to-digital conversion
KR101241501B1 (ko) 컨버터 회로 및 그 구동 방법
KR20080019376A (ko) 멀티 샘플링 평균을 이용한 ｃｄｓ방법과 그 장치
US9912898B2 (en) Amplifier, electric circuit, and image sensor
CN114402531A (zh) 图像传感器中的快速多重采样
US9826180B2 (en) Sample-and-hold circuit with black sun control
KR20160118430A (ko) 이미지 유사성을 이용한 이미지 센싱 장치 및 방법
KR20140126871A (ko) 컬럼 미스매치를 보상하는 이미지 센서 및 이의 이미지 처리 방법
EP1758376B1 (en) Sensor apparatus
CN118250581A (zh) 高速列级数字化相关双采样电路、模数转换器及电子设备

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160205

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170207

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180205

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190213

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200211

Year of fee payment: 8