KR20100004800A - 노이즈를 제거할 수 있는 아날로그 디지털 변환 장치,이미지 촬상 장치, 및 이미지 촬상 장치의 신호 처리 방법 - Google Patents

노이즈를 제거할 수 있는 아날로그 디지털 변환 장치,이미지 촬상 장치, 및 이미지 촬상 장치의 신호 처리 방법 Download PDF

Info

Publication number
KR20100004800A
KR20100004800A KR1020080065150A KR20080065150A KR20100004800A KR 20100004800 A KR20100004800 A KR 20100004800A KR 1020080065150 A KR1020080065150 A KR 1020080065150A KR 20080065150 A KR20080065150 A KR 20080065150A KR 20100004800 A KR20100004800 A KR 20100004800A
Authority
KR
South Korea
Prior art keywords
signal
sampling
output
correlated double
generate
Prior art date
Application number
KR1020080065150A
Other languages
English (en)
Other versions
KR101471467B1 (ko
Inventor
김경민
신경민
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080065150A priority Critical patent/KR101471467B1/ko
Publication of KR20100004800A publication Critical patent/KR20100004800A/ko
Application granted granted Critical
Publication of KR101471467B1 publication Critical patent/KR101471467B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

이미지 촬상 장치는 액티브 픽셀로부터 출력된 액티브 픽셀 신호에 상관 이중 샘플링을 수행하여 제1샘플링 신호를 생성하고 상기 제1샘플링 신호와 기준 신호를 비교하여 제1비교 신호를 생성하기 위한 제1상관 이중 샘플링 회로와 OB (Optical Black) 픽셀로부터 출력된 OB 픽셀 신호에 상관 이중 샘플링을 수행하여 제2샘플링 신호를 생성하고 상기 제2샘플링 신호와 상기 기준 신호를 비교하여 제2비교 신호를 생성하기 위한 제2상관 이중 샘플링 회로를 포함한다.
CIS, 이미지 센서, 상관 이중 샘플링, 아날로그-디지털 변환

Description

노이즈를 제거할 수 있는 아날로그 디지털 변환 장치, 이미지 촬상 장치, 및 이미지 촬상 장치의 신호 처리 방법{Analog to digital converting device and mage pickup device for canceling noise, and signal processing method thereof}
본 발명의 실시 예는 반도체 장치에 관한 것으로, 특히 노이즈를 제거할 수 있는 아날로그 디지털 변환 장치, 이미지 촬상 장치, 및 상기 이미지 촬상 장치의 신호 처리 방법에 관한 것이다.
이미지 촬상 장치(image pick-up device)는 광학 영상(optical image)을 전기 신호로 변환시키는 반도체 장치로서, 주로 전하 결합 소자(Charge Coupled Device; CCD)를 이용한 이미지 촬상 장치와 CMOS 공정을 이용한 CMOS 이미지 센서(CMOS Image Sensor; CIS)가 널리 사용되고 있다.
CIS는 CCD를 이용한 이미지 촬상 장치에 비해 일반적인 CMOS 공정을 사용하여 제작할 수 있으므로 경제적이며, 아날로그-디지털 변환 장치를 함께 하나의 칩 (chip)에 집적할 수 있으므로 집적화에 유리하다. 또한, CIS는 저-전력 저-전압 설계가 가능함에 따라, 전력 소비가 적은 이동 전화기(mobile phone), 및 디지털 카메라 등의 휴대용 기기에서 널리 사용되고 있다.
CIS는 CCD와 달리 APS 어레이(Active Pixel Sensor Array)로부터 출력되는 아날로그 신호를 디지털 신호로 변환하는 변환 동작이 필요한데, 이러한 변환 동작을 위해서 CIS 내부에 고-해상도의 ADC(Analog to Digital Converter)를 사용한다.
CIS는 ADC의 구현 방식에 따라 싱글(Single) ADC 방식과 칼럼(Column) ADC 방식으로 분류된다. 싱글 ADC 방식은 고속으로 동작하는 하나의 ADC를 사용하여 소정의 정해진 시간 내에 모든 칼럼들로부터 출력된 APS 아날로그 출력 신호들을 디지털 신호들로 변환하는 방식으로, CIS 칩 면적을 줄일 수 있는 장점이 있지만, 고속으로 동작하여야 하므로 전력 소모가 큰 단점이 있다.
이에 반해 칼럼 ADC방식은 간단한 구조의 ADC회로를 칼럼마다 배치하여 구현되는 방식으로, CIS 칩 면적은 크지만, 전력 소모가 작은 장점이 있다. 칼럼 ADC방식은 픽셀 출력 신호인 아날로그 출력 전압에 상관 이중 샘플링(Correlated Double Sampling(CDS))을 수행하고 수행 결과에 해당하는 전압을 저장하며, 또한 램프 신호 발생기에서 생성된 램프 신호에 응답해서 CDS 동작에서 생성된 전압을 소정의 기준 전압과 비교함으로써 디지털 코드 생성을 위한 비교 신호를 제공한다.
최근 고해상도 화상에 대한 요구가 커짐에 따라, 많은 회사에서 고해상도 CIS를 개발 중인데, 고해상도 CIS의 경우, 면적 축소를 통한 양산성을 높이기 위해 보다 작은 사이즈의 픽셀이 사용된다. 이 경우, 픽셀로부터 출력된 공급 전원 노이즈에 따른 화질 열화가 큰 이슈(issue)로 부각되고 있으며, 이러한 화질 열화를 제거하는 기술이 절실히 요구된다.
기존의 칼럼 ADC방식에 사용되는 CDS 회로의 차동 형(Differential Type) 비 교기(Comparator)는 CDS 블록(Block) 자체에서 생성되는 공급 전원 노이즈 및 스위칭에 의한 커플링 노이즈(Coupling noise)에 대해서는 좋은 노이즈 특성을 갖지만, CDS 블록 외부의 픽셀로부터 생성된 공급 전원 노이즈에 대해서는 효율적으로 대처하지 못하는 문제점이 있다.
따라서 본 발명이 이루고자 하는 기술적인 과제는 공급 전원 노이즈를 제거할 수 있는 이미지 촬상 장치와 상기 이미지 촬상 장치의 신호 처리 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 아날로그 디지털 변환 장치는 액티브 픽셀로부터 출력된 액티브 픽셀 출력 신호에 상관 이중 샘플링을 수행하여 제1샘플링 신호를 생성하고 상기 제1샘플링 신호와 기준 신호를 비교하여 제1비교 신호를 생성하기 위한 제1상관 이중 샘플링 회로와, OB(Optical Black) 픽셀로부터 출력된 OB 픽셀 출력 신호에 상관 이중 샘플링을 수행하여 제2샘플링 신호를 생성하고 상기 제2샘플링 신호와 상기 기준 신호를 비교하여 제2비교 신호를 생성하기 위한 제2상관 이중 샘플링 회로를 포함한다.
상기 기술적 과제를 달성하기 위한 이미지 촬상 장치는 다수의 제어 신호들에 응답하여 액티브 픽셀 출력 신호를 출력하는 액티브 픽셀 어레이와, 상기 다수의 제어 신호들에 응답하여 OB 픽셀 출력 신호를 출력하는 OB 픽셀 어레이와, 상기 액티브 픽셀 출력 신호에 상관 이중 샘플링을 수행하여 제1샘플링 신호를 생성하고 상기 제1샘플링 신호와 기준 신호를 비교하여 제1비교 신호를 생성하기 위한 제1상관 이중 샘플링 회로와, 상기 OB 픽셀 출력 신호에 상관 이중 샘플링을 수행하여 제2샘플링 신호를 생성하고 상기 제2샘플링 신호와 상기 기준 신호를 비교하여 제2비교 신호를 생성하기 위한 제2상관 이중 샘플링 회로를 포함한다.
상기 제1상관 이중 샘플링 회로는 램프 신호와 상기 액티브 픽셀 출력 신호에 응답하여 상기 액티브 픽셀 출력 신호로부터 상관 이중 샘플된 상기 제1샘플링 신호를 생성한다. 상기 제2상관 이중 샘플링 회로는 DC 신호와 상기 OB 픽셀 출력 신호에 응답하여 상기 OB 픽셀 출력 신호로부터 상관 이중 샘플된 상기 제2샘플링 신호를 생성한다.
상기 이미지 촬상 장치는 스위칭 신호에 응답하여 상기 제2샘플링 신호 또는 상기 DC 신호에 연관된 중간 신호를 상기 기준 신호로서 출력하기 위한 기준 신호 발생기를 더 포함한다.
상기 이미지 촬상 장치는 입력 아날로그 신호를 버퍼링하여 상기 중간 신호를 발생하기 위한 제1버퍼링 회로와, 상기 중간 신호를 버퍼링하여 상기 DC 신호를 발생하기 위한 제2버퍼링 회로와, 스위칭 신호에 응답하여 상기 제1입력단의 신호 또는 상기 제1버퍼링 회로의 출력 신호를 출력하기 위한 스위치와, 상기 스위치의 출력 신호를 버퍼링하여 상기 기준 신호를 생성하기 위한 제3버퍼링 회로를 포함한다.
상기 기술적 과제를 달성하기 위한 이미지 촬상 장치의 신호 처리 방법은 기 준 신호를 발생하는 단계와, 액티브 픽셀로부터 출력된 액티브 픽셀 출력 신호에 상관 이중 샘플링을 수행하여 제1샘플링 신호를 생성하고 상기 제1샘플링 신호와 상기 기준 신호를 비교하여 디지털 코드를 생성하기 위한 제1비교 신호를 생성하는 단계와, OB (Optical Black) 픽셀로부터 출력된 OB 픽셀 출력 신호에 상관 이중 샘플링을 수행하여 제2샘플링 신호를 생성하고 상기 제2샘플링 신호와 상기 기준 신호를 비교하여 제2비교 신호를 생성하는 단계를 포함한다.
본 발명의 실시 예에 따른 아날로그 디지털 변환 장치와 이미지 촬상 장치는 공급 전원 노이즈를 감소시키거나 또는 제거할 수 있는 효과가 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. 이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 종래의 이미지 촬상 장치의 CDS 어레이의 개략적인 회로도를 나타낸다. 차동형 비교기(1)가 이상적인 차동형 비교기인 경우, 차동형 비교기(1)의 (-)입력단(B)의 전압(VB)은 수학식1과 같다.
[수학식1]
VB = Vsig + Ns - (Vres + Nr - Vmid) + (aΔVramp) + Nramp
여기서, Vsig는 이미지 신호 샘플링 구간에서 액티브 픽셀로부터 출력된 후 차동형 비교기(1)의 (-)입력단으로 입력되는 전압을 나타내고, Ns는 상기 이미지 신호 샘플링 구간에서 차동형 비교기(1)의 (-)입력단으로 입력되는 노이즈를 나타내고, Vres는 리셋 신호 샘플링 구간에서 상기 액티브 픽셀로부터 출력된 후 차동형 비교기(1)의 (-)입력단으로 입력되는 전압을 나타내고, Nr은 상기 리셋 신호 샘플링 구간에서 차동형 비교기(1)의 (-)입력단으로 입력되는 노이즈를 나타내고, Vmid는 상기 리셋 신호 샘플링 구간에서 차동형 비교기(1)의 (-)입력단으로 입력되는 버퍼(2)의 출력 전압을 나타내고, (aΔVramp)는 램프 구간에서 램프 신호 (Vramp)의 변화에 따른 전압 변화량을 나타내고, Nramp는 상기 램프 구간에서 램프 신호 발생기로부터 생성된 공급 전원 노이즈를 나타낸다. 여기서, a는 상수를 나타낸다.
차동형 비교기(1)의 (+)입력단의 전압(VA)은 수학식2와 같다.
[수학식2]
VA = VOB + Ns -(Vres + Nr - Vmid) + Nvmid
여기서 VOB는 이미지 신호 샘플링 구간에서 OB 픽셀로부터 출력된 후 차동형 비교기(1)의 (+)입력단으로 입력되는 전압을 나타내고, Ns는 상기 이미지 신호 샘플링 구간에서 차동형 비교기(1)의 (+)입력단으로 입력되는 노이즈를 나타내고, Vres는 리셋 신호 샘플링 구간에서 상기 OB 픽셀로부터 출력된 후 차동형 비교기(1)의 (+)입력단으로 입력되는 전압을 나타내고, Nr은 상기 리셋 신호 샘플링 구 간에서 차동형 비교기(1)의 (+)입력단으로 입력되는 노이즈를 나타내고, Vmid는 상기 리셋 신호 샘플링 구간에서 차동형 비교기(1)의 (+)입력단으로 입력되는 버퍼(2)의 출력 전압을 나타내고, Nvimd는 버퍼(2)에서 발생한 노이즈를 나타낸다. 이때, Nramp=Nvmid이다.
이상적인 차동형 비교기(134)의 (-)입력단의 전압(VB)과 (+)입력단의 전압(VA)의 차이는 수학식 3과 같다.
[수학식3]
VB - VA = Vsig - VOB + (aΔVramp)
즉, 수학식 3은 노이즈 항목(term)을 포함하지 않는다.
그러나, CDS 회로에 사용되는 차동형 비교기(1)는 이상적인 차동형 비교기가 아니므로, 실제 사용되는 차동형 비교기(1)의 (-)입력단의 전압(VB)은 수학식4와 같다.
[수학식4]
VB = Vsig + Ns - (Vres + Nr - Vmid + α + β) + (aΔVramp) + Nramp
여기서, α는 도 1에 도시된 바와 같이 리셋 신호 샘플링 구간에서 A 노드로 전달되는 공급 전원 노이즈를 나타내고, β는 리셋 신호 샘플링 구간에서 B 노드로 전달되는 공급 전원 노이즈를 나타낸다.
실제 사용되는 차동형 비교기(1)의 (+)입력단의 전압(VA)은 수학식5와 같다.
[수학식5]
VA = VOB + Ns -(Vres + Nr - Vmid + α) + Nvmid
실제 사용되는 차동형 비교기(1)의 (-)입력단의 전압(VB)과 (+)입력단의 전압(VA)의 차이는 수학식 6과 같다.
[수학식6]
VB - VA = Vsig - VOB + (aΔVramp) - β
수학식 6을 참조하면, 수학식 6은 노이즈 항목(term), 즉 β를 포함하고 있다.
즉, 차동형 비교기(1)의 (+)입력단으로 공급되는 제1기준 신호(VREF)와 차동형 비교기(3)의 (+)입력단으로 공급되는 제2기준 신호(OB REF)의 차이와 각 커패시터의 커패시턴스의 차이에 의한 신호 간섭으로 차동형 비교기(1)의 PSRR(power supply rejection ratio)과 차동형 비교기(3)의 PSRR 사이에 부정합이 발생한다.
따라서, 도 2와 도 3에 도시된 본 발명의 실시 예에 따른 이미지 촬상 장치는 상기 부정합을 제거할 수 있는 구조를 갖는다.
도 2는 본 발명의 실시 예에 따른 이미지 촬상 장치의 개략적인 블록 도를 나타내고, 도 3은 도 2에 도시된 CDS 어레이의 개략적인 회로도를 나타낸다.
도 2를 참조하면, 이미지 촬상 장치의 예로서 사용되는 CMOS 이미지 센서 (100)는 로우 드라이버(110), 액티브 픽셀 어레이(120), OB(Optical Black) 픽셀 어레이(122), CDS 어레이(130), 및 디지털 코드 출력 부(140)를 포함한다. 또한, CMOS 이미지 센서 (100)는 컬럼 ADC 방식을 사용한다. 이미지 촬상 장치는 디지털 카메라 또는 디지털 카메라를 내장하는 이동 전화기에 사용될 수 있다.
로우 드라이버(110)는 액티브 픽셀 어레이(120)와 OB 픽셀 어레이(122) 내에 각각 구현된 픽셀들 각각의 동작을 제어하기 위한 다수의 제어 신호들을 생성한다.
액티브 픽셀 어레이(120)는 상기 다수의 제어 신호들에 응답하여 각각의 칼럼으로부터 출력된 각각의 액티브 픽셀 출력 신호(APS_O_1~APS_O_n; 여기서 n은 자연수)를 CDS 어레이(130)로 출력하고, OB 픽셀 어레이(122)는 상기 다수의 제어 신호들에 응답하여 칼럼 출력 신호인 OB 픽셀 출력 신호(OB_O)를 CDS 어레이(130)로 출력한다.
OB 픽셀 어레이(122)로 액티브 픽셀 어레이(120)로 공급되는 공급 전원과 동일한 공급 전원이 공급되므로, 액티브 픽셀 어레이(120)에서 생성된 공급 전원 노이즈와 동일한 공급 전원 노이즈는 OB 픽셀 출력 신호(OB_O)에 포함되어 CDS 어레이(130)로 출력된다. 또한, OB 픽셀 어레이(122)의 상부에는, 액티브 픽셀 어레이 (120)와는 달리, 빛을 차단하는 물질이 형성되어 있으며, OB 픽셀 어레이(122)는 블랙(Black) 레벨 신호를 이용하여 효과적으로 공급 전원 노이즈를 CDS 어레이 (130)로 전달할 수 있다.
기준 전압 발생기(124)는 공급 전원 노이즈(power supply noise)를 제거하기 위하여 기준 신호(Vref)를 액티브 상관 이중 샘플링 회로(132)의 차동형 비교기 (134)와 OB 상관 이중 샘플링 회로(136)의 차동형 비교기(138)로 공급한다. 즉, 액티브 상관 이중 샘플링 회로(132)의 차동형 비교기(134)와 OB 상관 이중 샘플링 회로(136)의 차동형 비교기(138)는 기준 신호(Vref)를 공유한다. 따라서, 차동형 비 교기(134)의 PSRR와 차동형 비교기(138)의 PSRR의 부정합을 제거할 수 있다.
도 3을 참조하면, CDS 어레이(130)는 액티브 상관 이중 샘플링 회로(132)와 OB 상관 이중 샘플링 회로(136)를 포함한다. 도 3에서는 설명의 편의를 위하여, 하나의 액티브 상관 이중 샘플링 회로(132)와 하나의 OB 상관 이중 샘플링 회로(136)가 도시되어 있으나, CDS 어레이(130)는 액티브 상관 이중 샘플링 회로(132)와 실질적으로 동일한 구조를 갖는 n개의 액티브 상관 이중 샘플링 회로를 포함하며, OB 상관 이중 샘플링 회로(136)와 실질적으로 동일한 구조를 갖는 적어도 하나의 OB 상관 이중 샘플링 회로를 포함한다.
액티브 상관 이중 샘플링 회로(132)는 액티브 픽셀 어레이(120)에 구현된 액티브 픽셀로부터 출력된 액티브 픽셀 출력 신호(APS_O_1)에 상관 이중 샘플링을 수행하여 제1샘플링 신호, 예컨대 액티브 샘플링 신호를 생성하고 상기 제1샘플링 신호와 기준 신호(Vref)를 비교하여 디지털 코드를 생성하기 위한 제1비교 신호(CDS_O_1)를 생성한다.
예컨대, 액티브 상관 이중 샘플링 회로(132)는 램프 신호(Vramp)와 액티브 픽셀 출력 신호(APS_O_1)에 응답하여 액티브 픽셀 출력 신호(APS_O_1)로부터 상관 이중 샘플된 상기 제1샘플링 신호를 생성한다.
OB 상관 이중 샘플링 회로(136)는 OB 픽셀 어레이(122)에 구현된 OB(Optical Black) 픽셀로부터 출력된 OB 픽셀 출력 신호(OB_O)에 상관 이중 샘플링을 수행하여 제2샘플링 신호, 예컨대 OB 샘플링 신호를 생성하고 상기 제2샘플링 신호와 기준 신호(Vref)를 비교하여 제2비교 신호를 생성한다.
예컨대, OB 상관 이중 샘플링 회로(136)는 DC 신호(Vmid)와 OB 픽셀 출력 신호(OB_O)에 응답하여 OB 픽셀 출력 신호(OB_O)로부터 상관 이중 샘플된 상기 제2샘플링 신호를 생성한다.
CDS 어레이(130)는 스위칭 신호(CL_EN)에 응답하여 OB 상관 이중 샘플링 회로(136)의 차동형 비교기(138)의 제1입력단(예컨대, (-)입력단)의 신호(즉, 제2샘플링 신호) 또는 제1버퍼링 회로(204)의 출력 신호(즉, 중간 신호(Vs))를 기준 신호(Vref)로서 출력하기 위한 기준 신호 발생기(124)를 더 포함한다.
도 3에는 기준 신호 발생기(124)가 CDS 어레이(130) 내에 구현된 것으로 도시되었으나, 실시 예에 따라 기준 신호 발생기(124)는 CDS 어레이(130) 외부에 구현될 수 있다. 여기서, CDS 어레이(130)는 칼럼 ADC 방식을 사용하는 칼럼 아날로그-디지털 변환 장치로서의 기능을 수행할 수 있다.
액티브 상관 이중 샘플링 회로(132)는 다수의 스위치들(SW1, SW2, 및SW3), 다수의 커패시터들(C1과 C2), 및 차동형 비교기(134)를 포함한다. 다수의 스위치들(SW1, SW2, 및SW3) 각각은 각각의 스위칭 신호(S1, S2, 및 S3)에 응답하여 스위칭된다. 차동형 비교기(134)는 차동 증폭기 또는 연산 증폭기로 구현될 수 있다.
예컨대, 제1스위치(SW1)는 제1스위칭 신호(S1)에 응답하여 액티브 픽셀 출력 신호(APS_O_1)의 전송을 제어하고, 제2스위치(SW2)는 제2스위칭 신호(S2)에 응답하여 램프 신호(Vramp)의 전송을 제어하고, 제3스위치(SW3)는 제3스위칭 신호(S3)에 응답하여 차동형 비교기(134)의 출력 신호가 차동형 비교기(134)의 제1입력단(예컨대, (-)입력단)으로 피드백되는 것을 제어한다.
제1커패시터(C1)는 제1스위치(SW1)의 출력과 제2스위치(SW2)의 출력 사이에 접속되고, 제2커패시터(C2)는 제1스위치(SW1)의 출력과 차동형 비교기(134)의 제1입력단(예컨대, (-)입력단) 사이에 접속된다. 제1커패시터(C1)는 램프 신호(Vramp)의 DC 레벨에는 상관없이 전압 변화량만을 전달하는 기능을 수행하고, 제2커패시터 (C2)는 상관 이중 샘플된 제1샘플링 신호를 제공한다.
차동형 비교기(134)는 제1입력단(예컨대, (-)입력단)으로 입력되는 상기 제1샘플링 신호와 기준 신호(Vref)를 비교하여 디지털 코드를 생성하기 위한 제1비교 신호(CDS_O_1)를 발생한다.
OB 상관 이중 샘플링 회로(136)는 다수의 스위치들(SW4, SW5, 및 SW6), 다수의 커패시터들(C3과 C4), 및 차동형 비교기(138)를 포함한다. 다수의 스위치들 (SW4, SW5, 및 SW6) 각각은 각각의 스위칭 신호(S1, S2, 및 S3)에 응답하여 스위칭된다. 각각의 스위칭 신호(S1, S2, 및 S3)의 타이밍 도는 도 4에 도시된 바와 같다.
예컨대, 제4스위치(SW4)는 제1스위칭 신호(S1)에 응답하여 OB 픽셀 출력 신호(OB_O)의 전송을 제어하고, 제5스위치(SW5)는 제2스위칭 신호(S2)에 응답하여 제버퍼링 회로(206)의 출력 신호, 즉 DC 신호(Vmid)의 전송을 제어하고, 제6스위치(SW6)는 제3스위칭 신호(S3)에 응답하여 차동형 비교기(138)의 출력 신호가 차동형 비교기(138)의 제1입력단(예컨대, (-)입력단)으로 피드백되는 것을 제어한다.
제3커패시터(C3)는 제4스위치(SW4)의 출력과 제5스위치(SW5)의 출력 사이에 접속되고, 제4커패시터(C4)는 제4스위치(SW1)의 출력과 차동형 비교기(138)의 제1 입력단(예컨대, (-)입력단) 사이에 접속된다. 제1커패시터(C1)는 DC 신호(Vmid)의 DC 레벨에는 상관없이 전압 변화량만을 전달하는 기능을 수행하고, 제4커패시터(C2)는 상관 이중 샘플된 제2샘플링 신호를 제공한다.
차동형 비교기(138)는 제1입력단(예컨대, (-)입력단)으로 입력되는 상기 제2샘플링 신호와 기준 신호(Vref)를 비교하여 제2비교 신호를 발생한다. 차동형 비교기(138)는 차동 증폭기 또는 연산 증폭기로 구현될 수 있다.
기준 신호 발생기(124)는 입력 디지털 코드(CODE)에 해당하는 아날로그 신호를 발생하는 디지털-아날로그 변환기(202), 디지털-아날로그 변환기(202)의 출력 신호를 버퍼링하여 중간 신호(Vs)를 발생하기 위한 제1버퍼링 회로(204), 제1버퍼링 회로(204)의 출력 신호(Vs)를 버퍼링하여 DC 신호(Vmid)를 발생하기 위한 제2버퍼링 회로(206), 스위칭 신호(CL_EN)에 응답하여 차동형 비교기(138)의 제1입력단의 신호 또는 제1버퍼링 회로(204)의 출력 신호를 출력하기 위한 스위치(208), 및 스위치 (208)의 출력 신호를 버퍼링하여 기준 신호(Vref)를 생성하기 위한 제3버퍼링 회로(210)를 포함한다.
예컨대, 스위치(208)는 리셋 신호 샘플링 구간에서는 접점(a)에 접속되어 제1버퍼링 회로(204)의 출력 신호를 제3버퍼링 회로(210)로 출력하고 이미지 신호 샘플링 구간에서는 접점(b)에 접속되어 차동형 비교기(138)의 제1입력단의 신호를 제3버퍼링 회로(210)로 출력할 수 있다.
제3스위칭 신호(S3)에 응답하는 제6스위치(SW6)의 스위칭 동작에 따라 접점(b)의 전압은 차동형 비교기(131)의 제1입력단의 전압일 수 있고 또는 차동형 비 교기(131)의 출력단의 전압에 영향을 받은 차동형 비교기(131)의 제1입력단의 전압일 수 있다.
예컨대, 각각의 버퍼링 회로(204, 206, 및 210)는 단위 이득 버퍼(unit gain buffer)로 구현될 수 있다. 또한, 제1버퍼링 회로(204)는 저항(R)과 제5커패시터(C5)를 포함할 수 있다. 따라서, 제1버퍼링 회로(204)는 DC 신호인 중간 신호 (Vs)를 발생할 수 있다. 또한, 제2버퍼링 회로(206)는 단위 이득 버퍼의 출력단과 접지 사이에 접속된 제6커패시터(C6)를 더 포함할 수 있다. 따라서, 제2버퍼링 회로(206)는 DC 신호(Vmid)를 발생할 수 있다.
각각의 스위칭 신호(S1, S2, 및 S3)와 스위칭 신호(CL_EN)는 도시되지 않은 타이밍 컨트롤러로부터 발생할 수 있다.
디지털 코드 출력 부(140)는 CDS 어레이(130)의 출력인 각각의 비교 신호(CDS_O_1~CDS_O_n)에 응답하여 이미지 신호 프로세서(Image Signal Processor; ISP)에서 디지털 신호 프로세싱을 위한 각각의 디지털 코드값을 생성한다.
이하, 도 2와 도 3을 참조하여, 공급 전원 노이즈(power supply noise)가 제거되는 과정을 설명하면 다음과 같다.
차동형 비교기(134)의 제1입력단(예컨대, (-)입력단)의 전압(VB)은 수학식 7과 같다.
[수학식7]
VB = Vsig + Ns - (Vres + Nr - Vmid + α) + (aΔVramp) + Nramp
여기서, Vsig는 이미지 신호 샘플링 구간에서 액티브 픽셀로부터 출력된 후 차동형 비교기(134)의 (-)입력단으로 입력되는 전압을 나타내고, Ns는 상기 이미지 신호 샘플링 구간에서 차동형 비교기(134)의 (-)입력단으로 입력되는 노이즈를 나타내고, Vres는 리셋 신호 샘플링 구간에서 OB 픽셀로부터 출력된 후 차동형 비교기(134)의 (-)입력단의 전압을 나타내고, Nr은 상기 리셋 신호 샘플링 구간에서 차동형 비교기(134)의 (-)입력단으로 입력되는 노이즈를 나타내고, Vmid는 상기 리셋 신호 샘플링 구간에서 차동형 비교기(134)의 (-)입력단으로 입력되는 제2버퍼링 회로(206)의 출력 전압을 나타내고, α는 리셋 신호 샘플링 구간에서 A 노드에 전달되는 OB 픽셀로부터 발생한 공급 전원 노이즈를 나타내고, (aΔVramp)는 램프 구간에서 램프 신호(Vramp)의 변화에 따른 전압 변화량을 나타내고, Nramp는 상기 램프 구간에서 생성된 공급 전원 노이즈를 나타낸다. 여기서 a는 상수를 나타낸다.
차동형 비교기(134)의 제2입력단(예컨대, (+)입력단)의 전압(VA)은 수학식 8과 같다.
[수학식8]
VA = VOB + Ns -(Vres + Nr - Vmid + α) + Nvmid
여기서 VOB는 이미지 신호 샘플링 구간에서 OB 픽셀로부터 출력된 후 차동형 비교기(134)의 (+)입력단으로 입력되는 전압을 나타내고, Ns는 상기 이미지 신호 샘플링 구간에서 차동형 비교기(134)의 (+)입력단으로 입력되는 노이즈를 나타내고, Vres는 리셋 신호 샘플링 구간에서 OB 픽셀로부터 출력된 후 차동형 비교기(134)의 (+)입력단의 전압을 나타내고, Nr은 상기 리셋 신호 샘플링 구간에서 차 동형 비교기(134)의 (+)입력단으로 입력되는 노이즈를 나타내고, Vmid는 상기 리셋 신호 샘플링 구간에서 차동형 비교기(134)의 (+)입력단으로 입력되는 제2버퍼링 회로(206)의 출력 전압을 나타내고, α는 상기 리셋 신호 샘플링 구간에서 A노드에 전달되는 OB 픽셀로부터 생성된 공급 전원 노이즈를 나타내고, Nvimd는 제2버퍼링 회로(206)에서 발생한 공급 전원 노이즈를 나타낸다. 이때, Nramp=Nvmid이다.
차동형 비교기(134)의 (-)입력단의 전압(VB)과 (+)입력단의 전압(VA)의 차이는 수학식9와 같다.
[수학식9]
VB - VA = Vsig - VOB + (aΔVramp)
즉, 수학식 9는 수학식 3과 같이 노이즈 항목(term)을 포함하지 않는다.
따라서, 본 발명의 실시 예에 따른 CDS 어레이(130)에 구현된 차동형 비교기(134)는 이상적인 차동형 비교기와 같은 성능을 갖는다. 또한, 본 발명의 실시 예에 따른 구조를 갖는 이미지 촬상 장치(100)는 넓은 주파수 범위의 노이즈를 제거할 수 있는 효과가 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 종래의 이미지 촬상 장치의 CDS 어레이의 개략적인 회로도를 나타낸다.
도 2는 본 발명의 실시 예에 따른 이미지 촬상 장치의 개략적인 블록 도를 나타낸다.
도 3은 도 2에 도시된 CDS 어레이의 개략적인 회로도를 나타낸다.
도 4는 도 3에 도시된 이미지 촬상 장치의 동작을 설명하기 위한 타이밍 도이다.

Claims (10)

  1. 액티브 픽셀로부터 출력된 액티브 픽셀 출력 신호에 상관 이중 샘플링을 수행하여 제1샘플링 신호를 생성하고 상기 제1샘플링 신호와 기준 신호를 비교하여 제1비교 신호를 생성하기 위한 제1상관 이중 샘플링 회로; 및
    OB(Optical Black) 픽셀로부터 출력된 OB 픽셀 출력 신호에 상관 이중 샘플링을 수행하여 제2샘플링 신호를 생성하고 상기 제2샘플링 신호와 상기 기준 신호를 비교하여 제2비교 신호를 생성하기 위한 제2상관 이중 샘플링 회로를 포함하는 아날로그 디지털 변환 장치.
  2. 제1항에 있어서,
    상기 제1상관 이중 샘플링 회로는 램프 신호와 상기 액티브 픽셀 출력 신호에 응답하여 상기 액티브 픽셀 출력 신호로부터 상관 이중 샘플된 상기 제1샘플링 신호를 생성하고,
    상기 제2상관 이중 샘플링 회로는 DC 신호와 상기 OB 픽셀 출력 신호에 응답하여 상기 OB 픽셀 출력 신호로부터 상관 이중 샘플된 상기 제2샘플링 신호를 생성하는 아날로그 디지털 변환 장치.
  3. 제2항에 있어서, 상기 아날로그 디지털 변환 장치는,
    스위칭 신호에 응답하여 상기 제2샘플링 신호 또는 상기 DC 신호에 연관된 중간 신호를 상기 기준 신호로서 출력하기 위한 기준 신호 발생기를 더 포함하는 아날로그 디지털 변환 장치.
  4. 다수의 제어 신호들에 응답하여 액티브 픽셀 출력 신호를 출력하는 액티브 픽셀 어레이;
    상기 다수의 제어 신호들에 응답하여 OB 픽셀 출력 신호를 출력하는 OB 픽셀 어레이;
    상기 액티브 픽셀 출력 신호에 상관 이중 샘플링을 수행하여 제1샘플링 신호를 생성하고 상기 제1샘플링 신호와 기준 신호를 비교하여 제1비교 신호를 생성하기 위한 제1상관 이중 샘플링 회로; 및
    상기 OB 픽셀 출력 신호에 상관 이중 샘플링을 수행하여 제2샘플링 신호를 생성하고 상기 제2샘플링 신호와 상기 기준 신호를 비교하여 제2비교 신호를 생성하기 위한 제2상관 이중 샘플링 회로를 포함하는 이미지 촬상 장치.
  5. 제4항에 있어서,
    상기 제1상관 이중 샘플링 회로는 램프 신호와 상기 액티브 픽셀 출력 신호에 응답하여 상기 액티브 픽셀 출력 신호로부터 상관 이중 샘플된 상기 제1샘플링 신호를 생성하고,
    상기 제2상관 이중 샘플링 회로는 DC 신호와 상기 OB 픽셀 출력 신호에 응답하여 상기 OB 픽셀 출력 신호로부터 상관 이중 샘플된 상기 제2샘플링 신호를 생성 하는 이미지 촬상 장치.
  6. 제5항에 있어서, 상기 이미지 촬상 장치는,
    스위칭 신호에 응답하여 상기 제2샘플링 신호 또는 상기 DC 신호에 연관된 중간 신호를 상기 기준 신호로서 출력하기 위한 기준 신호 발생기를 더 포함하는 이미지 촬상 장치.
  7. 제5항에 있어서, 상기 제2상관 이중 샘플링 회로는,
    제1입력단, 및 상기 기준 신호를 수신하는 제2입력단을 포함하는 차동형 비교기;
    상기 OB 픽셀 출력 신호의 전송을 제어하는 제1스위치;
    상기 DC 신호의 전송을 제어하는 제2스위치;
    상기 제1스위치의 출력과 상기 제2스위치의 출력 사이에 접속된 커패시터;
    상기 제1스위치의 상기 출력과 상기 제1입력단 사이에 접속되어 상기 제2샘플링 신호를 제공하는 신호 저장 커패시터; 및
    상기 차동형 비교기의 출력단과 상기 제1입력단 사이에 접속된 제3스위치를 포함하는 이미지 촬상 장치.
  8. 제7항에 있어서, 상기 이미지 촬상 장치는,
    입력 아날로그 신호를 버퍼링하여 상기 중간 신호를 발생하기 위한 제1버퍼 링 회로;
    상기 중간 신호를 버퍼링하여 상기 DC 신호를 발생하기 위한 제2버퍼링 회로;
    스위칭 신호에 응답하여 상기 제1입력단의 신호 또는 상기 제1버퍼링 회로의 출력 신호를 출력하기 위한 스위치; 및
    상기 스위치의 출력 신호를 버퍼링하여 상기 기준 신호를 생성하기 위한 제3버퍼링 회로를 포함하는 이미지 촬상 장치.
  9. 기준 신호를 발생하는 단계;
    액티브 픽셀로부터 출력된 액티브 픽셀 출력 신호에 상관 이중 샘플링을 수행하여 제1샘플링 신호를 생성하고 상기 제1샘플링 신호와 상기 기준 신호를 비교하여 디지털 코드를 생성하기 위한 제1비교 신호를 생성하는 단계; 및
    OB(Optical Black) 픽셀로부터 출력된 OB 픽셀 출력 신호에 상관 이중 샘플링을 수행하여 제2샘플링 신호를 생성하고 상기 제2샘플링 신호와 상기 기준 신호를 비교하여 제2비교 신호를 생성하는 단계를 포함하는 이미지 촬상 장치의 신호 처리 방법.
  10. 제9항에 있어서, 상기 이미지 촬상 장치의 신호 처리 방법은,
    스위칭 신호에 응답하여 DC 신호 또는 상기 제2샘플링 신호의 적어도 일부에 연관된 신호를 상기 기준 신호로서 생성하는 단계를 더 포함하는 이미지 촬상 장치 의 신호 처리 방법.
KR1020080065150A 2008-07-04 2008-07-04 노이즈를 제거할 수 있는 아날로그 디지털 변환 장치,이미지 촬상 장치, 및 이미지 촬상 장치의 신호 처리 방법 KR101471467B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080065150A KR101471467B1 (ko) 2008-07-04 2008-07-04 노이즈를 제거할 수 있는 아날로그 디지털 변환 장치,이미지 촬상 장치, 및 이미지 촬상 장치의 신호 처리 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080065150A KR101471467B1 (ko) 2008-07-04 2008-07-04 노이즈를 제거할 수 있는 아날로그 디지털 변환 장치,이미지 촬상 장치, 및 이미지 촬상 장치의 신호 처리 방법

Publications (2)

Publication Number Publication Date
KR20100004800A true KR20100004800A (ko) 2010-01-13
KR101471467B1 KR101471467B1 (ko) 2014-12-10

Family

ID=41814321

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080065150A KR101471467B1 (ko) 2008-07-04 2008-07-04 노이즈를 제거할 수 있는 아날로그 디지털 변환 장치,이미지 촬상 장치, 및 이미지 촬상 장치의 신호 처리 방법

Country Status (1)

Country Link
KR (1) KR101471467B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101241501B1 (ko) * 2011-07-12 2013-03-11 엘지이노텍 주식회사 컨버터 회로 및 그 구동 방법
US8605173B2 (en) 2010-08-16 2013-12-10 SK Hynix Inc. Differential column ADC architectures for CMOS image sensor applications
US10136082B2 (en) 2014-06-20 2018-11-20 Samsung Electronics Co., Ltd. Method of driving an image sensor, image sensor employing the same, and portable electronic device including the same
CN114025113A (zh) * 2018-09-21 2022-02-08 爱思开海力士有限公司 模数转换电路和互补金属氧化物半导体图像传感器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100746197B1 (ko) * 2005-12-08 2007-08-06 삼성전자주식회사 공급 전원 및 스위칭 노이즈를 제거할 수 있는 이미지센서의 기준 전압 발생기, 칼럼 아날로그-디지털 변환장치, 이미지 센서, 및 칼럼 아날로그-디지털 변환방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8605173B2 (en) 2010-08-16 2013-12-10 SK Hynix Inc. Differential column ADC architectures for CMOS image sensor applications
KR101241501B1 (ko) * 2011-07-12 2013-03-11 엘지이노텍 주식회사 컨버터 회로 및 그 구동 방법
US8917098B2 (en) 2011-07-12 2014-12-23 Lg Innotek Co., Ltd. Converter circuit and method of driving the same
US10136082B2 (en) 2014-06-20 2018-11-20 Samsung Electronics Co., Ltd. Method of driving an image sensor, image sensor employing the same, and portable electronic device including the same
CN114025113A (zh) * 2018-09-21 2022-02-08 爱思开海力士有限公司 模数转换电路和互补金属氧化物半导体图像传感器

Also Published As

Publication number Publication date
KR101471467B1 (ko) 2014-12-10

Similar Documents

Publication Publication Date Title
KR100746197B1 (ko) 공급 전원 및 스위칭 노이즈를 제거할 수 있는 이미지센서의 기준 전압 발생기, 칼럼 아날로그-디지털 변환장치, 이미지 센서, 및 칼럼 아날로그-디지털 변환방법
KR101579273B1 (ko) 고체 촬상 소자, 고체 촬상 소자의 신호 판독 방법 및 촬상 장치
US7616146B2 (en) A/D conversion circuit, control method thereof, solid-state imaging device, and imaging apparatus
EP2071831B1 (en) Solid state imaging device, solid state imaging device drive method, and imaging device
KR101181310B1 (ko) 램프 신호 발생기 및 이미지 센서
US7535398B2 (en) Correlated double-sampling circuit and cyclic analog-to-digital converter including the same
KR101566003B1 (ko) 아날로그-디지털 변환 방법, 아날로그-디지털 변환기, 및 이를 포함하는 이미지 센서
US7518539B2 (en) Concurrent correlated double sampling and analog-to-digital conversion
KR101414202B1 (ko) 이미지 센서
WO2011096207A1 (ja) 固体撮像装置
KR20120058057A (ko) 오프셋 제거 회로, 샘플링 회로 및 이미지 센서
KR20050078898A (ko) Ｓ/ｎ비 향상을 위한 ｃｄｓ회로 및 상기 ｃｄｓ회로를이용한 신호변환방법
EP1872570A1 (en) Column-parallel sigma-delta analog-to-digital conversion for imagers
US11924570B2 (en) Image sensor
US7864229B2 (en) Analog to digital converting device and image pickup device for canceling noise, and signal processing method thereof
WO2017212075A2 (en) Cmos image sensors with reduced power consumption
KR100843194B1 (ko) 램프신호 발생회로
KR101471467B1 (ko) 노이즈를 제거할 수 있는 아날로그 디지털 변환 장치,이미지 촬상 장치, 및 이미지 촬상 장치의 신호 처리 방법
JP7214622B2 (ja) 固体撮像装置、およびそれを用いるカメラシステム
KR20090117192A (ko) 외부로부터 유입된 노이즈 성분을 제거할 수 있는아날로그-디지털 변환 장치, 및 상기 아날로그-디지털 변환장치를 구비하는 이미지 촬상 장치
JP2017112605A (ja) 撮像装置
JP2011091724A (ja) 固体撮像素子
KR20140126871A (ko) 컬럼 미스매치를 보상하는 이미지 센서 및 이의 이미지 처리 방법
US11122230B2 (en) Imaging apparatus and imaging method
US10797716B1 (en) Imaging systems having successive approximation register (SAR) analog-to-digital converters with reduced non-linearity

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20080704

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20130513

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20080704

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140417

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20140904

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20141204

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20141205

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20180915