KR20080019376A - 멀티 샘플링 평균을 이용한 ｃｄｓ방법과 그 장치 - Google Patents

멀티 샘플링 평균을 이용한 ｃｄｓ방법과 그 장치 Download PDF

Info

Publication number
KR20080019376A
KR20080019376A KR1020060081615A KR20060081615A KR20080019376A KR 20080019376 A KR20080019376 A KR 20080019376A KR 1020060081615 A KR1020060081615 A KR 1020060081615A KR 20060081615 A KR20060081615 A KR 20060081615A KR 20080019376 A KR20080019376 A KR 20080019376A
Authority
KR
South Korea
Prior art keywords
signal
sampling
average value
ramp
unit
Prior art date
Application number
KR1020060081615A
Other languages
English (en)
Inventor
한준수
이명수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060081615A priority Critical patent/KR20080019376A/ko
Publication of KR20080019376A publication Critical patent/KR20080019376A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

멀티 샘플링을 이용한 CDS 방법과 그 장치가 개시된다. 제1신호에 대한 제1주기의 샘플링 시간과 제2신호에 대한 제2주기의 샘플링 시간이 필요한 CDS 및 ADC 방법은 상기 제1신호에 대해 상기 제1주기 동안 복수회의 샘플링을 수행하여 상기 제1신호의 평균값을 산출하고, 상기 제1신호의 평균값을 램프 신호를 이용하여 비교하고, 상기 비교결과에 상응하는 제1디지털 신호로 저장하고, 상기 제2신호에 대해 상기 제2주기 동안 복수회의 샘플링을 수행하여 상기 제2신호의 평균값을 산출하고, 상기 제2신호의 평균값을 상기 램프 신호를 이용하여 비교하고, 상기 비교결과에 상응하는 제2디지털 신호를 저장하고, 상기 제1디지털 신호와 상기 제2디지털 신호의 차이에 기초하여 CDS 값을 출력한다.
CMOS 이미지센서, CDS(Correlated Double Sampling), 멀티 샘플 평균(Multi-sampling averaging)

Description

멀티 샘플링 평균을 이용한 ＣＤＳ방법과 그 장치{CORRELATED DOUBLE SAMPLING METHOD USING MULTI-SAMPLING AVERAGING AND APPARATUS THEREOF}
도 1은 종래 기술에 따른 CMOS 이미지센서의 CDS 및 ADC 장치를 개략적으로 도시한 블록 구성도이다.
도 2는 도 1의 CMOS 이미지센서에서의 CDS 및 ADC 장치의 동작을 설명하기 위한 타이밍도이다.
도 3은 본 발명의 일 실시예에 따른 CDS 및 ADC 장치를 구성하는 일부 회로인 샘플링부 및 비교부를 개략적으로 도시한 블록 구성도이다.
도 4는 도 3에 도시된 샘플링부의 동작을 설명을 하기 위한 타이밍도이다.
도 5는 본 발명의 일 실시예에 따른 이미지센서의 CDS 및 ADC 장치를 도시한 블록 구성도이다.
도 6은 본 발명의 다른 실시예에 따른 CDS 및 ADC 장치를 구성하는 일부 회로인 샘플링부 및 비교부를 개략적으로 도시한 블록 구성도이다.
도 7은 본 발명의 다른 실시예에 따른 CDS 및 ADC 장치를 구성하는 일부 회로인 샘플링부 및 비교부를 개략적으로 도시한 블록 구성도이다.
도 8은 도 7에 도시된 샘플링부의 동작을 설명을 하기 위한 타이밍도이다.
도 9는 본 발명의 다른 실시예에 따른 CDS 및 ADC 장치를 구성하는 일부 회 로인 샘플링부 및 비교부를 개략적으로 도시한 블록 구성도이다.
도 10은 본 발명의 실시예에 따른 멀티 샘플링 평균을 이용한 CDS 및 ADC 과정을 설명하기 위한 플로우챠트이다.
본 발명은 CDS(Correlated Double Sampling)기술에 관한 것으로, 특히 멀티 샘플링 평균(multi-sampling averaging)을 이용한 CDS 및 ADC(Analog to Digital Converting) 방법과 그 장치에 관한 것이다.
CDS 방식은 예컨대, 이미지센서(Image sensor)의 단위 화소로부터 출력되는 신호에서 쉽게 관찰 가능한 고정 패턴 잡음(Fixed Pattern Noise; 이하 FPN이라 함) 등을 제거하여 원하는 신호 성분만을 검출하기 위해 광범위하게 사용된다.
CDS 방식은 일정한 전압 레벨을 유지하는 리셋 신호와 단위 화소에서 감지한 광 신호에 해당하는 감지 신호 사이의 차이를 이용하여 각 단위 화소에서 근본적으로 가지고 있는 FPN과 단위 화소들 간의 특성 차이로 인한 노이즈를 상당 부분 줄이는데 기여한다.
이처럼 CDS 방식이 주로 적용되는 CIS(CMOS Image Sensor)는 CCD(Charge Coupled Device)에 비해 저 전압 동작이 가능하고 소비 전력이 작으며 또한 표준 CMOS(Complementary Metal Oxide Transistor) 공정을 사용하여 집적도에 유리하므로 현재 많은 분야에서 응용되고 있으며, 향후에도 많은 분야에서 CCD를 대체할 것 으로 여겨진다.
최근 고 해상도 및 저 노이즈 화상에 대한 요구가 커짐에 따라 많은 회사에서 고 해상도 CIS를 개발하는 과정에서 노이즈에 따른 화질 열화를 제거하는 기술이 절실히 요구된다.
도 1은 종래 기술에 따른 CMOS 이미지센서의 CDS 및 ADC 장치를 개략적으로 도시한 블록 구성도이다. 도 1은 설명의 편의를 위하여 하나의 화소와 하나의 CDS 및 ADC 장치만을 도시한다.
도 1을 참조하면, CDS 및 ADC 장치는 단위 화소에서 출력되는 아날로그 신호 성분의 리셋 신호와 감지 신호를 샘플링하기 위한 샘플링부(10), 및 샘플링부(10)를 통해 전달된 아날로그 신호(VIN)를 디지털 신호로 변환하고, 리셋 신호와 감지 신호의 차이를 출력하기 위한 CDS 및 ADC(Analog to Digital Converter; 11)를 구비한다.
샘플링부(10)는 스위치(S1)와 캐패시터(C1)를 구비한다. CDS 및 ADC(11)는 램프 신호(RAMP)에 따라 레벨이 변동되는 아날로그 신호(VIN)와 기준 신호(REF)를 비교하여 그 결과를 출력하기 위한 비교부(110), 비교부(110)의 출력(CDS_O)을 카운트하기 위한 카운터(111), 카운터(111)의 카운트 결과를 일시 저장하고 두 신호들의 차인 CDS 결과(D_CDS)를 출력하기 위한 래치(112)를 구비한다. 카운터(111)는 램프 신호(RAMP)가 램핑을 시작할 때 카운트를 시작할 수 있다. 이 경우 래치(112)는 비교기(110)의 출력(CDS_O)의 상태를 천이하는 시점의 카운트 값을 래치할 수 있다.
도 1의 구조는 칼럼 ADC 방식을 사용하는 디지털 CDS 방식으로서, 단위 화소의 출력인 리셋 신호와 감지 신호 각각에 대하여 샘플링하고, 샘플링 결과와 기준 신호(REF)와의 각각의 비교를 비교부(110)를 통해 출력하고, 카운터(111) 및 래치(112)에서 감지 신호의 코드와 리셋 신호의 코드를 가감하여 CDS 결과에 해당하는 코드(D_CDS)를 얻는다.
구체적으로, 도 3에 도시된 포토다이오드(PD)에서 빛을 받아 충전된 감지 신호, 및 감지 신호를 받아들이기 전 신호인 리셋 신호의 크기와 기준 신호(REF)와의 비교 결과인 비교부(110)의 출력(CDS_O)이 천이하는 시간까지의 길이로 변환되고, 이 시간의 크기가 디지털 코드로 변환된 후 그 차이를 통해 빛의 세기를 표현한다.
도 2는 도 1의 CMOS 이미지센서에서의 CDS 및 ADC 장치의 동작을 설명하기 위한 타이밍도이다. 여기서, 단위 화소에서 신호가 출력되는 방식은 순차적인 로(Row) 단위의 스캔 방식이며, 도 1에 도시된 바와 같은 단위 CDS 및 ADC 장치는 화소 어레이의 각 칼럼(Column)마다 배치된다.
도 2를 참조하여 도 1의 CDS 및 ADC 장치의 동작을 살펴본다.
(1)의 시점에서 스위치(S1)가 턴-온되면서 비교기(A1)의 (-)단자의 전압(VIN)는 리셋 전압(Vres)으로 충전된다. (2)의 시점에서 스위치(S1)가 오프되고 램프 신호(RAMP)가 램핑(Ramping)하면서 비교기(A1)의 (-)단자의 전압(VIN)이 기준 신호(REF)보다 높아지는 시점에 비교부(110)의 출력(CDS_O)은 상태를 천이한다. 이 때 래치(112)는 카운터(111)의 카운트 값을 래치한다. 따라서 래치(112)는 상기 카운트 값을 코드 값으로 저장할 수 있다.
(3)의 시점에서 스위치(S1)가 턴-온되면서 비교기(A1)의 (-)단자의 전압(VIN)은 감지 신호(Vsig)로 충전된다. (4)의 시점에서 스위치(S1)가 오프되고 램프 신호(RAMP)가 램핑(Ramping)하면서 비교기(A1)의 (-)단자의 전압(VIN)이 기준 신호(REF)보다 높아지는 시점에서 비교기(110)의 출력(CDS_O)은 상태를 천이(예컨대, 하이에서 로우)하고, 래치(112)는 상태 천이 시점에서의 카운터(111)의 카운트 값을 코드 값으로 래치한다. 래치(112)는 래치된 리셋 신호에 해당하는 코드 값과 래치된 감지 신호에 해당하는 코드 값을 감산하여 디지털 CDS 값(D_CDS)을 출력한다.
CIS의 노이즈 원인으로는 화소의 랜덤 노이즈(Random noise)와 ADC의 랜덤 노이즈 및 수평 노이즈(Horizontal noise) 등이 있다. 모바일(Mobile) 기기의 슬림화로 인해 작은 사이즈의 화소를 사용하는 경우 신호의 증폭 비를 높여서 사용하기 때문에 랜덤 노이즈 성분은 화상의 질(Quality)에 심각한 영향을 준다. 따라서, 화소와 ADC의 랜덤 노이즈 및 수평 노이즈를 감소시켜야 한다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위해 제안된 것으로서, 멀티 샘플링을 이용한 CDS 방법과 그 장치를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은 제1신호에 대한 제1주기의 샘플링 시간과 제2신호에 대한 제2주기의 샘플링 시간이 필요한 CDS 및 ADC 방법에 있어서, 상기 제1신호에 대해 상기 제1주기 동안 복수회의 샘플링을 수행하여 상기 제1신호의 평균 값을 산출하는 단계; 상기 제1신호의 평균 값을 램프 신호를 이용하여 비교하는 단계; 상기 비교된 제1신호의 평균 값을 디지털 신호로 변환하는 단계; 상기 디지털 변환된 제1신호의 비교 값을 저장하는 단계; 상기 제2신호에 대해 상기 제2주기 동안 복수회의 샘플링을 수행하여 상기 제2신호의 평균 값을 산출하는 단계; 상기 제2신호의 평균 값을 상기 램프 신호를 이용하여 비교하는 단계; 상기 비교된 제2신호의 평균 값을 디지털 신호로 변환하는 단계; 및 상기 비교된 제2신호의 평균 값과 상기 저장된 제1신호의 평균 값을 가감하여 CDS 값을 출력하는 단계를 포함하는 CDS 및 ADC 방법을 제공한다.
또한, 상기 목적을 달성하기 위하여 본 발명은, 제1신호에 대한 제1주기의 샘플링 시간과 제2신호에 대한 제2주기의 샘플링 시간이 필요한 CDS 및 ADC 장치에 있어서, 상기 제1신호 및 제2신호에 대해 각각 상기 제1주기 및 제2주기 동안 복수회의 샘플링을 수행하여 상기 제1신호 및 제2신호의 평균값을 산출하기 위한 샘플링부; 및 상기 제1신호 및 상기 제2신호의 평균값을 각각 램프 신호를 이용하여 비교하기 위한 비교부를 포함하는 CDS 및 ADC 장치를 제공한다.
본 발명은 화소의 랜덤 노이즈 성분을 효과적으로 제거하기 위해 리셋 및 감지 신호에 대한 샘플링을 각각 복수 회 실시한다. 따라서, 샘플링 횟수에 비례하여 랜덤 노이즈를 줄일 수 있도록 한다.
아울러, 멀티 샘플링에 따른 기존 대비 속도 저하를 방지하기 위해 스위치와 캐패시터로 구성된 단위 샘플링부를 필요한 샘플링 횟수만큼 배열하고 기존과 일한 샘플링 주기 동안 복수개의 스위치를 순차적으로 온/오프 및 전체 온을 통해 평균값을 구할 수 있다.
아울러, 샘플링 횟수보다 작은 개수의 단위 샘플링부를 이용하고, 그 스위칭 타이밍을 조절할 수도 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명하기로 한다.
도 3은 본 발명의 일 실시예에 따른 CDS 및 ADC 장치를 구성하는 일부 회로인 샘플링부 및 비교부를 개략적으로 도시한 블록 구성도이다. 도 3에는 설명의 편의를 위해 단위 화소(20)가 함께 도시되어 있다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 CDS 및 ADC 장치를 구성하는 회로는 단위 화소(20)로부터 제공되는 리셋 신호 및 감지 신호의 입력을 제어하기 위한 메인 스위치(SS)와, 각각의 스위치(S1~S5)와 각각의 캐패시터(C1~C5)로 구성되어 병렬 접속된 복수의 단위 샘플링부들(30-1 ~ 30-5)을 포함하는 샘플링부(30)와, 샘플링 횟수와 동일한 수로 병렬 접속된 단위 샘플링부들(30-1 ~ 30-5)을 통해 단위 샘플링부들(30-1 ~ 30-5)의 평균값으로 산출되어 제공되는 신호를 일 입력(예컨대, (-)단자로 입력되는 신호)으로 하고 램프 신호(RAMP)를 타 입력(예컨대, (+)단자로 입력되는 신호)으로 하며, 두 입력 신호들의 크기를 비교하여 그 결과를 출력하기 위한 비교기(31)를 구비하여 구성된다.
단위 샘플링부들(30-1 ~ 30-5)은 각각 메인 스위치(SS)를 통한 입력단자와 비교기(31)의 (-)입력 단자로 이어지는 노드와 접지 전압(GND) 사이에 하나의 스위치(S1~S5)와 하나의 캐패시터(C1~C5)가 직렬 접속된 형태로 이루어지며, 각 단위 샘플링부(30-1 ~ 30-5)는 서로 병렬 접속되어 있다.
따라서, 메인 스위치(SS)의 단락(short) 후 각 단위 샘플링부(30-1 ~ 30-5)의 스위치들(S1~S5) 각각을 순차적으로 단락/개방을 하였을 경우 각 캐패시터(C1~C5)에는 각기 랜덤 노이즈에 따라 차이를 갖는 값(전압)이 저장된다. 이때, 메인 스위치(SS)를 개방시키고 각 스위치들(S1~S5)을 단락시키면 전하 공유(Charge sharing)에 의해 각 캐패시터(C1~C5)에는 각 캐패시터(C1~C5)의 평균 값이 각각 저장된다. 따라서, 단위 샘플링부들(30-1 ~ 30-5)의 개수만큼 샘플링 횟수를 갖게 되며, 그만큼 랜덤 노이즈를 줄일 수 있게 된다.
아울러, 각 단위 샘플링부들(30-1 ~ 30-5)의 스위치들(S1 ~ S5)의 단락/개방은 기존에 이루어지던 하나의 샘플링 기간 내에 이루어지도록 하므로, 멀티 샘플링에 따른 속도 저하가 발생하지 않는다.
도 4는 도 3에 도시된 샘플링부의 동작을 설명을 하기 위한 타이밍도로서, 도 3과 도 4를 참조하여 심플링부(30)의 동작을 설명한다.
여기서, 각 단위 화소(20)는 포토다이오드(PD), 리셋 트랜지스터(T1), 트랜스퍼 트랜지스터(T2), 및 플로팅 확산 영역(FD)을 포함한다. 각 단위 화소(20)는 하나의 포토다이오드(PD)와 4개의 트랜지스터들(T1 내지 T4)로 구현될 수 있다.
리셋 트랜지스터(T1)가 리셋 신호(RX)에 의해 턴 온된 후, t1시점에서 오프 되면 플로팅 확산 영역(FD)은 리셋 신호 레벨을 유지하게 된다. 이때, 리셋 신호의 샘플링 동안 메인 스위치(SS)를 단락시키고 t2 내지 t6의 시점까지 연속적으로 각 스위치(S1 내지 S5)를 단락/개방시킨다. 그 결과 각 캐패시터(C1 내지 C5)에는 각각 랜덤 노이즈가 반영된 리셋 신호가 저장된다. 마지막 캐패시터(C5)에 대한 리셋 신호 저장이 완료되는 시점에 메인 스위치(SS)를 개방시킨다.
t7의 시점에서 메인 스위치(SS)를 개방시킨 채 스위치들(S1 내지 S5)를 동시에 단락시키면 전하 공유에 의해 각 캐패시터들(C1 내지 C5)에는 동일한 신호 값(전압 레벨)이 저장된다. 따라서, 각 캐패시터(C1~C5)에는 각 캐패시터(C1~C5)에 저장되었던 각 리셋 신호의 평균 값(R_avg)이 저장된다. 그 결과, 5번의 멀티 샘플링에 해당하는 만큼 즉, 1/5만큼의 랜덤 노이즈 감소 효과가 있게 된다.
한편, t7시점에서 램프 신호(Ramp)를 램핑함으로써 비교기(31)를 통한 평균값과 램프신호(RAMP)의 비교 동작이 이루어진다.
상술한 동작은 감지 신호에 대해서도 동일하게 적용되며, 그 동작은 다음과 같다.
t8의 시점에서 트랜스퍼 트랜지스터(T2)가 제어신호(TX)에 응답하여 턴 온된 후 오프되면, 플로팅 확산 영역(FD)은 감지 신호 레벨을 유지하게 된다. 이때, 감지 신호의 샘플링 동안 메인 스위치(SS)를 단락시키고 t9 내지 13의 시점까지 연속적으로 스위치들(S1 내지 S5)를 단락/개방시킨다. 그 결과, 각 캐패시터(C1~C5)에는 각각 랜덤 노이즈가 반영된 감지 신호가 저장된다. 캐패시터(C5)에 대한 감지 신호 저장이 완료되는 시점에 메인 스위치(SS)를 개방시킨다.
t14의 시점에서 메인 스위치(SS)를 개방시킨 채 스위치들(S1~S5)를 동시에 단락시키면 전하 공유에 의해 각 캐패시터들(C1~C5)에는 동일한 신호 값(전압 레벨)이 저장된다. 따라서, 각 캐패시터(C1~C5)에는 감지 신호의 평균 값(S_avg)이 된다. 그 결과, 5번의 멀티 샘플링에 해당하는 만큼 즉, 1/5만큼의 랜덤 노이즈 감소 효과가 있게 된다.
한편, t14의 시점에서 램프 신호(RAMP)를 램핑함으로써 비교기(31)를 통한 평균값과 램프신호(RAMP)의 비교 동작이 이루어진다.
도 5는 본 발명의 일 실시예에 따른 이미지센서의 CDS 및 ADC 장치를 도시한 블록 구성도이다.
도 5를 참조하면, 발명의 일 실시예에 따른 이미지 센서의 CDS 및 ADC 장치는, 단위 화소에서 출력되는 아날로그 성분의 리셋 신호와 감지 신호를 샘플링하기 위한 샘플링부(30)와, 샘플링부(30)를 통해 전달된 아날로그 성분인 신호(VIN)를 디지털 신호로 변환하고 두 신호들의 차를 출력하기 위한 CDS 및 ADC(51)를 구비하여 구성된다.
샘플링부(30)는 단위 화소로부터 제공되는 리셋 신호 및 감지 신호의 입력을 제어하기 위한 메인 스위치(SS)와, 각각이 하나의 스위치(S1~S5)와 하나의 캐패시터(C1~C5)로 구성되고, 각각이 병렬 접속된 복수의 단위 샘플링부들을 포함한다.
단위 샘플링부들은 각각 메인 스위치(SS)를 통한 입력 단자과 비교기(31)의 (-)입력 단자로 이어지는 노드와 접지 전압(GND) 사이에 하나의 스위치(S1~S5)와 하나의 캐패시터(C1~C5)가 직렬 접속된 형태로 이루어지며, 각 단위 샘플링부는 서로 병렬 접속되어 있다.
따라서, 메인 스위치(SS)의 단락 후 각 단위 샘플링부의 스위치들(S1~S5) 각각을 순차적으로 단락/개방을 하였을 경우 각 캐패시터(C1~C5)에는 각기 랜덤 노이즈에 따라 차이를 갖는 값(전압)을 저장하고 있게 된다. 이때, 메인 스위치(SS)를 개방시키고 각 스위치들(S1~S5)을 단락시키면 전하 공유에 의해 각 캐패시터(C1~C5)에는 이들의 평균값이 각각 저장된다. 따라서, 단위 샘플링부의 개수만큼 샘플링 횟수를 갖게 되며, 그만큼 랜덤 노이즈를 줄일 수 있게 된다.
아울러, 각 단위 샘플링부의 스위치들(S1 내지 S5)의 단락/개방은 기존에 이루어지던 하나의 샘플링 기간 내에 이루어지도록 하므로, 멀티 샘플링에 따른 속도 저하가 발생하지 않는다.
CDS 및 ADC(51)는 상술한 비교부(510)와, 비교부(510)의 출력(CDS_O)을 카운트하기 위한 카운터(511)와, 카운터(511)의 카운트 결과를 일시 저장하고 두 신호들의 차를 디지털 신호로 출력하기 위한 래치(512)를 구비한다.
비교부(510)는 샘플링 횟수와 동일한 수로 병렬 접속된 단위 샘플링부들을 통해 단위 샘플링부들의 평균값으로 산출되어 제공되는 신호를 일 입력으로 하고 램프 신호(RAMP)를 타 입력으로 하며, 두 입력 신호들의 크기를 비교하여 그 결과를 출력하는 비교기(31), 및 상기 비교기(31)의 출력신호를 버퍼링하기 위한 버퍼(A2)를 구비한다.
한편, 도 3에 도시된 샘플링부(30) 및 비교기(31)의 구성을 다르게 구성할 수 있다.
도 6은 본 발명의 다른 실시예에 따른 CDS 및 ADC 장치를 구성하는 회로의 일부로서 샘플링부(60) 및 비교기(31)를 개략적으로 도시한 블록 구성도이다.
도 6을 참조하면, 본 발명의 다른 실시예에 따른 CDS 및 ADC 장치를 구성하는 회로는 단위 화소로부터 제공되는 리셋 신호 및 감지 신호의 입력을 제어하기 위한 메인 스위치(SS)와, 각각이 직렬로 접속된 하나의 스위치(S1~S5)와 하나의 캐패시터(C1~C5)로 구성되어 병렬 접속된 복수의 단위 샘플링부들을 포함하는 샘플링부(60)와, 샘플링 횟수와 동일한 수로 병렬 접속된 단위 샘플링부들을 통해 단위 샘플링부들의 평균값으로 산출되어 제공되는 신호(VIN)를 일 입력(예컨대, (-)입력)으로 하고 기준 신호(RAMP)를 타 입력(예컨대, (+)입력)으로 하며, 두 입력 신호들(VIN과 RAMP)의 크기를 비교하여 그 결과를 출력하기 위한 비교기(31)를 구비하여 구성된다.
단위 샘플링부들은 각각 메인 스위치(SS)를 통한 입력 단자과 비교기(31)의 (-)입력 단자로 이어지는 노드와 램프전압(RAMP) 사이에 하나의 스위치(S1~S5)와 하나의 캐패시터(C1~C5)가 직렬 접속된 형태로 이루어지며, 각 단위 샘플링부는 서로 병렬 접속되어 있다.
상술한 도 6의 구성을 갖는 다른 실시예의 경우 도 3에 도시된 구성과 달리 각 캐패시터(C1 내지 C5)의 타측이 접지 전압(GND)이 아닌 램프 신호(RAMP)가 인가되고, 비교기(31)의 (+)입력단자에 램프 신호(RAMP)이 아니 기준 신호(REF)가 인가 된다. 기준 신호(REF)는 소정의 레벨을 갖는 DC일 수 있으나 이에 한정되는 것은 아니다.
이 경우 리셋 신호 및 감지 신호의 멀티 샘플링을 통한 평균값 산출은 동일하게 이루어지며, 비교기(31)의 비교 동작만이 일부 달라진다. 즉, 램프 신호(RAMP)에 의해 멀티 샘플링 평균값의 레벨이 변동되고, 비교기(31)는 이값을 기준 신호(REF)와 비교한다. 이는 도 3과 동일한 결과값을 나타낸다. 따라서, 이후의 동작에 대해서는 그 설명을 생략한다.
따라서, 이 또한 단위 샘플링부의 개수만큼 샘플링 횟수를 갖게 되며, 그만큼 랜덤 노이즈를 줄일 수 있게 된다.
아울러, 각 단위 샘플링부의 스위치들(S1 내지 S5)의 단락/개방은 기존에 이루어지던 하나의 샘플링 기간 내에 이루어지도록 하므로, 멀티 샘플링에 따른 속도 저하가 발생하지 않는다.
도 7은 본 발명의 다른 실시예에 따른 CDS 및 ADC 장치를 구성하는 일부 회로인 샘플링부 및 비교부를 개략적으로 도시한 블록 구성도이다.
도 7을 참조하면, 본 발명의 다른 실시예에 따른 CDS 및 ADC 장치를 구성하는 회로는 단위 화소(20)로부터 제공되는 리셋 신호 및 감지 신호의 입력을 제어하기 위한 제1스위치(S1)와, 샘플링부(70)의 출력의 비교기(31)로의 전달 여부를 제어하기 위한 비교 스위치(SS)와, 각 스위치(S2 및 Savg)와 각 캐패시터(C1과 C2)로 구성되어 병렬 접속된 2개의 단위 샘플링부들을 포함하는 샘플링부(70)와, 샘플링 횟수보다 적은 수로 병렬 접속된 단위 샘플링부들을 통해 단위 샘플링부들의 평균 값으로 산출되어 제공되는 신호(VIN)를 일 입력으로 하고 램프 신호(RAMP)를 타 입력으로 하며, 두 입력 신호들의 크기를 비교하여 그 결과를 출력하기 위한 비교기(31)를 구비한다.
전단의 단위 샘플링부는 제1스위치(S1)를 통한 입력단자와 비교기(31)의 (-)입력 단자로 이어지는 제1노드와 접지 전압(GND) 사이에 제2스위치(S2)와 제1캐패시터(C1)가 직렬로 접속된 형태로 이루어지며, 후단의 단위 샘플링부는 제2캐패시터(C2)로의 샘플링 및 평균값 산출을 제어하기 위한 평균 스위치(Savg)와 제1노드와 접지 전압(GND) 사이에 접속된 제2캐패시터(C2)로 이루어진다.
상기의 구성을 갖는 다른 실시예의 경우에는 일 실시예와는 달리 샘플링 횟수에 비해 단위 샘플링부의 수를 적게 한 것이 특징으로, 이는 제1스위치(S1)와 제2스위치(S2)와 평균 스위치(Savg) 및 비교 스위치(SS)의 선택적인 제어를 통해 가능하다.
예컨대, 처음 샘플링된 값을 제1캐패시터(C1)와 제2캐패시터(C2) 중에서 어느 하나에 저장시킨 뒤, 두 번째 샘플링 시에 스위칭 제어를 통해 제1캐패시터(C1)와 제2캐패시터(C2) 중에서 다른 하나에 저장한 후 평균 스위치(Savg)를 이용하여 캐패시터들(C1과 C2)에 저장된 전압들의 평균값을 산출하며, 상기 과정을 반복하면서 멀티 샘플링 평균값을 산출한다.
따라서, 단위 샘플링부의 개수보다 큰 샘플링 횟수를 갖게 되며, 그만큼 랜덤 노이즈를 줄일 수 있게 된다.
아울러, 각 단위 샘플링부의 스위치들(S1, S2, 및 Savg)의 단락/개방은 기존에 이루어지던 하나의 샘플링 기간 내에 이루어지도록 하므로, 멀티 샘플링에 따른 속도 저하가 발생하지 않는다.
도 8은 도 7에 도시된 샘플링부(70)의 동작을 설명을 하기 위한 타이밍도로서, 도 8을 참조하여 도 7의 동작을 설명한다.
여기서, 각 단위 화소(20)는 도 3에 도시된 바와 같이 하나의 포토다이오드(FD)와 4개의 트랜지스터들(T1 내지 T4)을 구비한다. 리셋 트랜지스터(T1)가 턴 온된 후 t1시점에서 오프되면 플로팅 확산 영역(FD)은 리셋 신호 레벨을 유지하게 된다. 이때, t2의 시점에서 제1스위치(S1)을 단락/개방시켜 갑작스런 신호 유입으로 인한 노이즈 검출을 방지하는 것이 바람직하다.
t3의 시점에서 스위치(S1)와 스위치(Savg)를 단락/개방시켜 캐패시터(C2)에 리셋 신호에 대한 샘플링 값을 저장한다. 이어서, t4의 시점에서 스위치들(S1과 S2)를 동시에 단락/개방시켜 캐패시터(C1)에 리셋 신호에 대한 샘플링을 실시한다. t5의 시점 직전에 스위치들(S2와 Savg)를 단락/개방시켜 캐패시터들(C1과 C2)각각에 저장된 리셋 신호들에 대한 평균값을 산출한다. t6시점에 각 스위치(S1과 S2)를 단락/개방시켜 리셋 신호에 대한 샘플링을 실시한 다음, t7시점 이전에 스위치들(S2와 Savg)을 단락/개방시켜 이전의 평균값을 갖는 캐패시터(C2)에 저장된 값과 업데이트된 캐패시터(C1)에 저장된 값의 평균값을 산출한다.
따라서, 2개의 단위 샘플링부 만을 이용하여 4번의 멀티 샘플링에 해당하는 만큼 즉, 1/4만큼의 랜덤 노이즈 감소 효과가 있게 된다. 한편, 스위치 제어를 보 다 많이 실시할 경우에는 더 많은 샘플링 횟수를 얻을 수 있으며, 이에 비례하도록 랜덤 노이즈 감소 효과를 얻을 수 있다.
한편, t7의 시점에서 램프 신호(RAMP)를 램핑함으로써 비교기(31)를 통한 비교 동작이 이루어진다.
상술한 동작은 t8 ~ t14로 이루어지는 감지 신호에 대해서도 동일하게 적용되며, 그 구체적인 설명은 생략한다.
한편, 도 7에 도시된 샘플링부 및 비교부의 구성을 다르게 구성할 수 있다.
도 9는 본 발명의 다른 실시예에 따른 CDS 및 ADC 장치를 구성하는 회로의 일부로서 샘플링부 및 비교부를 개략적으로 도시한 블록 구성도이다.
도 9를 참조하면, 본 발명의 다른 실시예에 따른 CDS 및 ADC 장치를 구성하는 회로는, 단위 화소로부터 제공되는 리셋 신호 및 감지 신호의 입력을 제어하기 위한 제1스위치(S1)와, 샘플링부(90)의 출력의 비교기(31)로의 전달 여부를 제어하기 위한 비교 스위치(SS)와, 스위치들(S2와 Savg)와 캐패시터들(C1와 C2)로 구성되어 병렬 접속된 2개의 단위 샘플링부들을 포함하는 샘플링부(90)와, 샘플링 횟수보다 적은 수로 병렬 접속된 단위 샘플링부를 통해 단위 샘플링부들의 평균값으로 산출되어 제공되는 신호를 일 입력으로 하고 기준 신호(REF)를 타 입력으로 하며, 두 입력 신호들의 크기를 비교하여 그 결과를 출력하기 위한 비교기(31)를 구비하여 구성된다.
전단의 단위 샘플링부는 제1스위치(S1)를 통한 입력단자와 비교기(31)의 (-)입력 단자로 이어지는 제1노드와 램프 신호(RAMP) 사이에 제2스위치(S2)와 제1캐패 시터(C1)가 접속된 형태로 이루어지며, 후단의 단위 샘플링부는 제2캐패시터(C2)로의 샘플링 및 평균값 산출을 제어하기 위한 평균 스위치(Savg)와 제1노드와 램프 신호(RAMP) 사이에 접속된 제2캐패시터(C2)로 이루어진다.
상기의 구성을 갖는 다른 실시예의 경우에는 일 실시예와는 달리 샘플링 횟수에 비해 단위 샘플링부의 수를 적게 한 것이 특징으로, 이는 제1스위치(S1)와 제2스위치(S2)와 평균 스위치(Savg) 및 비교 스위치(SS)의 선택적인 제어를 통해 가능하다.
예컨대, 처음 샘플링된 값을 제1캐패시터(C1)와 제2캐패시터(C2) 중 어느 하나에 저장시킴 뒤 두 번째 샘플링 시에 스위칭 제어를 통해 제1캐패시터(C1)와 제2캐패시터(C2) 중 다른 하나에 저장한 후 평균 스위치(Savg)를 이용하여 평균값을 산출하며, 상기한 과정을 반복하면서 멀티 샘플링 평균값을 산출한다.
따라서, 단위 샘플링부의 개수보다 큰 샘플링 횟수를 갖게 되며, 그만큼 랜덤 노이즈를 줄일 수 있게 된다.
아울러, 각 단위 샘플링부의 스위치들의 단락/개방은 기존에 이루어지던 하나의 샘플링 기간 내에 이루어지도록 하므로, 멀티 샘플링에 따른 속도 저하가 발생하지 않는다.
상술한 도 9의 구성을 갖는 다른 실시예의 경우 도 7에 도시된 구성과 달리 캐패시터의 타측이 접지 전압(GND)이 아닌 램프 신호(RAMP)가 인가되고, 비교기(31)의 (+)입력단에 램프 신호(RAMP)가 아닌 기준 신호(REF)가 인가된다.
이 경우 리셋 신호 및 감지 신호의 멀티 샘플링을 통한 평균값 산출은 동일 하게 이루어지며, 비교기(31)의 동작만이 일부 달라진다. 즉, 램프 신호(RAMP)에 의해 멀티 샘플링 평균값의 레벨이 변동되고, 이값을 기준 신호(REF)와 비교한다. 이는 도 7과 동일한 결과값을 나타낸다. 따라서, 이후의 동작에 대해서는 그 설명을 생략한다.
도 10은 본 발명의 멀티 샘플링 평균을 이용한 CDS 및 ADC 과정을 설명하기위한 플로우챠트이다.
도 3 내지 도 10을 참조하면, 샘플링을 위한 멀티 샘플링 횟수가 정해져 있는 바, 기 설정된 횟수만큼 리셋 신호에 대한 멀티 샘플링을 실시하여 평균값을 산출한다(S101).
이어서, 리셋 신호에 대한 평균값을 램핑 과정을 통해 비교한다(S102). 이때, 리셋 신호의 평균값 자체를 램핑하면서 비교기를 통해 비교하거나, 평균값과 램프 신호를 비교할 수 있다.
비교된 출력 값을 ADC 과정을 통해 디지털 신호로 변환한 다음(S103), 저장한다(S104).
이어서, 기 설정된 횟수만큼 감지 신호에 대한 멀티 샘플링을 실시하여 평균 값을 산출한다(S105).
이어서, 감지 신호에 대한 평균값을 램핑 과정을 통해 비교한다(S106). 이때, 리셋 신호의 평균값 자체를 램핑하면서 비교기를 통해 비교하거나, 평균값과 램프 신호를 비교할 수 있다.
비교된 출력 값을 ADC 과정을 통해 디지털 신호로 변환한 다음(S107), 저장 된 리셋 값과 감지 신호 간의 차이를 디지털 CDS 과정을 통해 산출함으로써, ADC 및 CDS 과정이 완료된다.
한편, 이미지센서에 적용하였을 경우 상술한 과정은, 화소 배열부를 이루는 하나의 로(Row)에 해당하는 동작시간 동안 이루어지는바, 이러한 동작을 하는 CDS 및 ADC 장치는 화소 배열부의 칼럼 수만큼 요구된다.
전술한 바와 같이 이루어지는 본 발명은, 종래와 리셋 및 감지 신호 샘플링 시간을 동일하게 가져가면서도 각 리셋 신호 및 감지 신호 샘플링 시 멀티 샘플링 평균 방식을 이용하도록 함으로써, 샘플링 횟수의 역수에 비례하도록 랜덤 노이즈를 감소시킬 수 있음을 실시예를 통해 알아보았다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은, 이미지센서의 랜덤 노이즈 성분을 최소화 함으로써, 높은 프레임 율을 갖도록 하면서도 고속 동작이 가능하도록 하여 이미지센서의 성능을 크게 개선시키는 효과가 있다.

Claims (16)

  1. 제1신호에 대한 제1주기의 샘플링 시간과 제2신호에 대한 제2주기의 샘플링 시간이 필요한 CDS 및 ADC 방법에 있어서,
    상기 제1신호에 대해 상기 제1주기 동안 복수회의 샘플링을 수행하여 상기 제1신호의 평균값을 산출하는 단계;
    상기 제1신호의 평균값과 램프 신호를 비교하는 단계;
    상기 비교 결과를 제1디지털 신호로 변환하고 저장하는 단계;
    상기 제2신호에 대해 상기 제2주기 동안 상기 복수회의 샘플링을 수행하여 상기 제2신호의 평균값을 산출하는 단계;
    상기 제2신호의 평균값과 상기 램프 신호를 비교하는 단계;
    상기 비교 결과를 제2디지털 신호로 변환하는 단계; 및
    상기 제1디지털 신호와 상기 제2디지털 신호에 기초하여 CDS 값을 출력하는 단계를 포함하는 CDS 및 ADC 방법.
  2. 제 1 항에 있어서,
    상기 제1신호는 이미지센서의 화소로부터 제공되는 리셋 신호를 포함하며, 상기 제2신호는 상기 이미지센서의 상기 화소로부터 제공되는 감지 신호를 포함하는 CDS 및 ADC 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제1신호의 평균값을 산출하는 단계 및 상기 제2신호의 평균값을 산출하는 단계는 복수의 캐패시터들에 의한 전하 공유를 이용하는 것을 CDS 및 ADC 방법.
  4. 제 3 항에 있어서,
    상기 제1신호의 평균값과 상기 램프 신호를 비교하는 단계는 상기 제1신호를 상기 램프 신호를 이용하여 램핑하면서 기준 신호와 비교하고,
    상기 제2신호의 평균값과 상기 램프 신호를 단계는 상기 제2신호를 상기 램프 신호를 이용하여 램핑하면서 상기 기준 신호와 비교하는 CDS 및 ADC 방법.
  5. 제1신호에 대한 제1주기의 샘플링 시간과 제2신호에 대한 제2주기의 샘플링 시간이 필요한 CDS 및 ADC 장치에 있어서,
    상기 제1신호 및 제2신호에 대해 각각 상기 제1주기 및 상기 제2주기 동안 복수회의 샘플링을 수행하여 상기 제1신호의 평균값과 상기 제2신호의 평균값을 산출하기 위한 샘플링부; 및
    상기 제1신호의 평균값과 상기 제2신호의 평균값 각각을 램프 신호를 이용하여 비교하기 위한 비교기를 포함하는 CDS 및 ADC 장치.
  6. 제 5 항에 있어서,
    상기 제1신호는 이미지센서의 화소로부터 제공되는 리셋 신호를 포함하며, 상기 제2신호는 상기 이미지센서의 화소로부터 제공되는 감지 신호를 포함하는 CDS 및 ADC 장치.
  7. 제 5 항 또는 제 6 항에 있어서,
    상기 샘플링부는 복수의 캐패시터들에 의한 전하 공유를 이용하여 상기 제1신호의 평균값과 상기 제2신호의 평균값을 산출하는 CDS 및 ADC 장치.
  8. 제 7 항에 있어서,
    상기 비교기는 상기 제1신호의 평균값을 상기 램프 신호를 이용하여 램핑하면서 상기 기준 신호와 비교하거나 상기 제2신호의 평균값을 상기 램프 신호를 이용하여 램핑하면서 상기 기준신호와 비교하는 CDS 및 ADC 장치.
  9. 제 7 항에 있어서,
    상기 비교기는 상기 제1신호의 평균값과 상기 램프 신호를 비교하거나 상기제2신호의 평균값을 상기 램프 신호와 비교하는 CDS 및 ADC 장치.
  10. 제 7 항에 있어서,
    상기 샘플링부는 각각이 병렬로 접속된 복수의 단위 샘플링부들을 포함하며,상기 복수의 단위 샘플링부들 각각은 직렬로 접속된 스위치와 캐패시터를 구비하는 CDS 및 ADC 장치.
  11. 제 10 항에 있어서,
    상기 복수의 단위 샘플링부들의 개수는 샘플링 횟수와 동일하거나 적은 CDS 및 ADC 장치.
  12. 제 10 항에 있어서, CDS 및 ADC 장치는,
    상기 화소로부터 제공되는 신호를 상기 샘플링부로로 제공할지의 여부를 제어하기 위한 스위치를 더 포함하는 CDS 및 ADC 장치.
  13. 제 5 항에 있어서, 상기 CDS 및 ADC 장치는,
    상기 비교기의 출력의 상태 천이 시간을 카운트하기 위한 카운터; 및
    제1신호의 평균값과 상기 램프 신호의 비교결과에 따른 제1디지털 신호에 상응하는 상기 카운터의 제1카운트 값, 및 상기 제2신호의 평균값과 상기 램프 신호의 비교결과에 따른 제2디지털 신호에 상응하는 상기 카운터의 제2카운트 값에 기초하여 CDS 결과를 출력하기 위한 래치를 더 포함하는 CDS 및 ADC 장치.
  14. 화소로부터 출력된 신호를 수신하기 위한 제1입력단자, 기준 신호를 수신하기 위한 제2입력단자, 및 상기 제1입력단자를 통하여 입력된 상기 신호와 상기 제2입력단자를 통하여 입력된 상기 기준 신호를 비교하고 비교 신호를 출력하기 위한 출력단자를 구비하는 비교기; 및
    각각이 상기 제1입력단자와 신호라인 사이에 병렬로 접속된 복수의 단위 샘플링부들을 구비하며,
    상기 복수의 단위 샘플링부들 각각은 직렬로 접속된 스위치와 캐패시터를 구비하는 CDS 및 ADC 장치.
  15. 제14항에 있어서, 상기 기준 신호는 램프신호인 CDS 및 ADC 장치.
  16. 제14항에 있어서, 상기 신호 라인은 접지 전압 또는 램프 신호를 수신하기 위한 신호 라인인 CDS 및 ADC 장치.
KR1020060081615A 2006-08-28 2006-08-28 멀티 샘플링 평균을 이용한 ｃｄｓ방법과 그 장치 KR20080019376A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060081615A KR20080019376A (ko) 2006-08-28 2006-08-28 멀티 샘플링 평균을 이용한 ｃｄｓ방법과 그 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060081615A KR20080019376A (ko) 2006-08-28 2006-08-28 멀티 샘플링 평균을 이용한 ｃｄｓ방법과 그 장치

Publications (1)

Publication Number Publication Date
KR20080019376A true KR20080019376A (ko) 2008-03-04

Family

ID=39394676

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060081615A KR20080019376A (ko) 2006-08-28 2006-08-28 멀티 샘플링 평균을 이용한 ｃｄｓ방법과 그 장치

Country Status (1)

Country Link
KR (1) KR20080019376A (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101241501B1 (ko) * 2011-07-12 2013-03-11 엘지이노텍 주식회사 컨버터 회로 및 그 구동 방법
KR20160084736A (ko) * 2015-01-06 2016-07-14 한양대학교 산학협력단 아날로그-디지털 변환 제어 장치 및 그 제어 방법
KR20160085939A (ko) 2015-01-08 2016-07-19 울산과학기술원 Ｃｄｓ 회로
WO2016140382A1 (ko) * 2015-03-04 2016-09-09 재단법인 다차원 스마트 아이티 융합시스템 연구단 멀티 애퍼처 카메라의 센서 어레이에 포함되는 노이즈 저감 유닛 및 그 동작 방법
KR20170040394A (ko) 2015-09-17 2017-04-13 연세대학교 산학협력단 저전력 c2mos 기반의 ddr cds 카운터 및 이를 이용한 아날로그-디지털 변환 장치
US10498992B2 (en) 2017-11-17 2019-12-03 SK Hynix Inc. Single-slope comparison device with low-noise, and analog-to-digital conversion device and CMOS image sensor including the same
US10681297B2 (en) 2017-10-20 2020-06-09 SK Hynix Inc. Single-slope comparison device with low-noise, and analog-to-digital conversion device and CMOS image sensor including the same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101241501B1 (ko) * 2011-07-12 2013-03-11 엘지이노텍 주식회사 컨버터 회로 및 그 구동 방법
US8917098B2 (en) 2011-07-12 2014-12-23 Lg Innotek Co., Ltd. Converter circuit and method of driving the same
KR20160084736A (ko) * 2015-01-06 2016-07-14 한양대학교 산학협력단 아날로그-디지털 변환 제어 장치 및 그 제어 방법
KR20160085939A (ko) 2015-01-08 2016-07-19 울산과학기술원 Ｃｄｓ 회로
WO2016140382A1 (ko) * 2015-03-04 2016-09-09 재단법인 다차원 스마트 아이티 융합시스템 연구단 멀티 애퍼처 카메라의 센서 어레이에 포함되는 노이즈 저감 유닛 및 그 동작 방법
KR20170089886A (ko) * 2015-03-04 2017-08-04 재단법인 다차원 스마트 아이티 융합시스템 연구단 멀티 애퍼처 카메라의 센서 어레이에 포함되는 노이즈 저감 유닛 및 그 동작 방법
KR20170040394A (ko) 2015-09-17 2017-04-13 연세대학교 산학협력단 저전력 c2mos 기반의 ddr cds 카운터 및 이를 이용한 아날로그-디지털 변환 장치
US10681297B2 (en) 2017-10-20 2020-06-09 SK Hynix Inc. Single-slope comparison device with low-noise, and analog-to-digital conversion device and CMOS image sensor including the same
US10498992B2 (en) 2017-11-17 2019-12-03 SK Hynix Inc. Single-slope comparison device with low-noise, and analog-to-digital conversion device and CMOS image sensor including the same

Similar Documents

Publication Publication Date Title
US7218260B2 (en) Column analog-to-digital converter of a CMOS image sensor for preventing a sun black effect
US7145494B2 (en) Differential comparator, analog/digital conversion apparatus and imaging apparatus
US8390486B2 (en) Automatic offset adjustment for digital calibration of column parallel single-slope ADCs for image sensors
US9288415B2 (en) Solid-state imaging apparatus and imaging system
US8462246B2 (en) Apparatus and method for CDS and ADC with multiple samplings in image sensor
US8605173B2 (en) Differential column ADC architectures for CMOS image sensor applications
JP4065378B2 (ja) 比較装置を有するｃｍｏｓイメージセンサ及びそのオフセット電圧除去方法
US8606051B2 (en) Frame-wise calibration of column-parallel ADCs for image sensor array applications
US20170054931A1 (en) Readout circuitry to mitigate column fixed pattern noise of an image sensor
KR101181310B1 (ko) 램프 신호 발생기 및 이미지 센서
KR102324713B1 (ko) 이미지 센서의 램프 신호 생성기 및 이미지 센서
KR20080019376A (ko) 멀티 샘플링 평균을 이용한 ｃｄｓ방법과 그 장치
JP6394996B2 (ja) 信号処理装置および方法、撮像素子、並びに、撮像装置
JP2009177797A (ja) 固体撮像装置及びその駆動方法
CN111343396A (zh) 具有可控转换增益的图像传感器
CN101926164A (zh) 固体摄像装置以及其驱动方法
JP2009033305A (ja) 固体撮像装置
US10257451B2 (en) Comparison device and CMOS image sensor using the same
US8698882B2 (en) Sample and hold circuit
JP2001141562A (ja) 光検出装置
US9386242B2 (en) Imaging device and method having a control circuit to shift charges of the photodiode of each pixel simultaneously to a first storage node or a second storage node for capturing a moving object without distortion and achieving a wide dynamic range
KR20090117192A (ko) 외부로부터 유입된 노이즈 성분을 제거할 수 있는아날로그-디지털 변환 장치, 및 상기 아날로그-디지털 변환장치를 구비하는 이미지 촬상 장치
WO2020086287A1 (en) Ultra-high dynamic range cmos sensor
JP6112871B2 (ja) 撮像素子及び撮像装置
KR100975444B1 (ko) 리셋전압 보상부를 구비한 이미지센서

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid