JP2009033305A - 固体撮像装置 - Google Patents

Abstract

【課題】カラムＡＤ変換方式の固体撮像装置において、高速ＤＡＣを用いずに、ビット数増加に簡単に対応し、消費電力面も有利に展開する。
【解決手段】比較器３２により画素アレイ部１０の選択行列毎の各画素における画素信号電圧Ｖｘを時間変化する参照電圧Ｖｒと比較し、アップダウンカウンタ３３は比較器出力反転時のカウント値をＡＤ変換結果とする。参照電圧を生成して各比較器に供給する参照電圧供給回路６０は、直流電源６１と容量素子６２とからなり容量素子に対する充電速度が可変に構成されている。列走査回路４０がＡＤ変換器３１を列走査してＡＤ変換結果を順次出力するが、その出力レベルを検出する画素信号検出部７０と、検出した明るさ情報Ｓａに基づいて容量素子６２に対する充電速度を制御する参照電圧制御部８０を備える。
【選択図】図１

Description

本発明は、光電変換素子を含む単位画素が行列状に２次元配列されてなる画素アレイ部の列毎にＡＤ変換手段を有するカラムＡＤ変換方式の固体撮像装置に関する。詳しくは、ＡＤ変換手段が比較手段とカウント手段との組み合わせからなり、ランプ波形（傾斜状波形）のような時間変化する参照電圧を選択行の各画素の画素信号電圧と比較し、時間変化する参照電圧が画素信号電圧のレベルに達して比較結果が反転するまでの間クロックをカウントすることによりＡＤ変換を実行してデジタル画素値を得る方式の固体撮像装置に関する。

近年、固体撮像装置として、画素アレイ部の列毎にＡＤ変換手段を配置してなる列並列ＡＤＣ（Analog to Digital Converter）搭載のＣＭＯＳ（Complementary Metal Oxide Semiconductor）型のイメージセンサが報告されている。テレビのハイビジョン化やデジタルスチルカメラの連写性能あるいはモニタ性能の向上等の要請から、イメージセンサの動作速度を高速化する要求が高まってきている。高速化対応の１手段としてカラムＡＤ変換方式があり、この変換方式を搭載するＣＭＯＳセンサが数多く商品化されている。カラムＡＤ変換方式では、一般的に参照電圧にランプ波を用い、電圧が一致するまでＡＤ変換クロックをカウントするタイプが用いられる。カラムＡＤ変換方式は、イメージセンサのダイナミックレンジ拡大に有効である。

図１３は従来の技術における固体撮像装置Ｂの構成を示すブロック図である。図１３において、１０は画素アレイ部、１１は光電変換素子を含む単位画素、１２は行選択線、１３は列信号線、２０は行走査回路、３０は列ＡＤ変換部、３１は複数ある列単位のＡＤ変換器、３２は比較器、３３はアップダウンカウンタ、３４は信号出力線、３５は出力回路、４０は列走査回路、５０はタイミング制御回路、６５はランプ波形（傾斜状波形）の参照電圧Ｖｒを生成するＤＡＣ（Digital to Analog Converter）型の参照電圧供給回路である。参照電圧供給回路６５は、電圧型ＤＡＣ、例えばラダー抵抗タイプやＲ−２Ｒタイプで構成される（例えば図１４参照）。

ＤＡＣ型の参照電圧供給回路６５によるランプ波形の参照電圧Ｖｒは比較器３２に供給される。各単位画素１１から列信号線１３を介して画素信号電圧Ｖｘが出力される。比較器３２は、ランプ波形の参照電圧Ｖｒを画素信号電圧Ｖｘと比較し、一致したときに比較結果Ｖｃを反転する。ＡＤ変換は、比較器３２とアップダウンカウンタ３３の協働により行われる。

従来技術の固体撮像装置Ｂの動作は次のとおりである。ここでは、デジタルダブルサンプリングを行う場合の駆動例を示す。図１５はその動作を示すタイミングチャートである。画素アレイ部１０を構成する多数の単位画素１１は、その性能が画素間でばらついている。特に、無信号時のオフセット電圧の画素間ばらつきが問題となる。このばらつきを解消するために行うのが１回目のサンプリングの役割である。

（１）まずは、１回目のサンプリングにおけるダウンカウントの動作について、図１５の前半部で説明する。１回目のサンプリングは基準電圧Ｖｔを判定対象とする。基準電圧Ｖｔというのは、無信号時のオフセット電圧に相当するものである。タイミング制御回路５０は、アップダウンカウンタ３３群に対してダウンカウントモードを指示する。行走査回路２０による選択行の単位画素１１群について列毎の各画素において発生する基準電圧Ｖｔ（リセット成分に相当）が比較器３２に入力される。比較器３２は、ＤＡＣ型の参照電圧供給回路６５からのランプ波形の参照電圧Ｖｒと基準電圧Ｖｔを比較する。この間、アップダウンカウンタ３３では基準クロックのダウンカウントが継続されている。ランプ波形の参照電圧Ｖｒが基準電圧Ｖｔを超えると、比較結果Ｖｃが反転して“Ｈ”レベルになり、アップダウンカウンタ３３のカウント動作が停止される。これにより、アップダウンカウンタ３３は、そのダウンカウントによるカウント値ＣＮＴとしてリセット成分ΔＤを得る。このリセット成分ΔＤは基準電圧Ｖｔに対応したものである。リセット成分ΔＤを加味することにより、無信号時のオフセット電圧の画素間ばらつきを解消する。リセット成分ΔＤはアップダウンカウンタ３３内に一時的に保持される。所定時間の経過後、参照電圧Ｖｒが０レベルにリセットされ、比較結果Ｖｃは“Ｌ”レベルに戻される。

（２）さらに、所定時間が経過すると、２回目のサンプリングに移る。これを図１５の後半部で説明する。２回目のサンプリングは画素信号電圧Ｖｘを対象とし、アップカウントとなる。タイミング制御回路５０は、アップダウンカウンタ３３群に対してアップカウントモードを指示する。また、行走査回路２０による選択行の単位画素１１群について列毎の各画素におけるアナログの信号成分Ｖsigが画素信号電圧Ｖｘとして比較器３２に入力される。比較器３２は、ＤＡＣ型の参照電圧供給回路６５からのランプ波形の参照電圧Ｖｒを画素信号電圧Ｖｘと比較する。この間、アップダウンカウンタ３３では基準クロックのアップカウントが継続されている。アップダウンカウンタ３３によるカウント値ＣＮＴは、ダウンカウント時に得られたリセット成分ΔＤを初期値とするものである。

ランプ波形の参照電圧Ｖｒが画素信号電圧Ｖｘを超えると、比較結果Ｖｃが反転し、アップダウンカウンタ３３のカウント動作が停止される。これにより、アップダウンカウンタ３３は、カウント値ＣＮＴを得る。このカウント値ＣＮＴは、ダウンカウントによるリセット成分ΔＤが加味されたものとなっている。したがって、画素信号電圧Ｖｘに対応した正規の信号成分のデジタル画素値はＤｘとなる。このデジタル画素値Ｄｘでは、リセット成分ΔＤが除去され、画素毎のばらつきが解消されている。このデジタル画素値Ｄｘはアップダウンカウンタ３３内に一時的に保持される。これで、１画素分のＡＤ変換が完了する。この場合のデジタル画素値Ｄｘは、アップダウンカウンタ３３によるカウント開始からカウント停止までのカウント期間Ｔｘに対応したものとなる。

上記の列単位での信号処理が画素アレイ部１０における選択行でのすべての単位画素１１に対して一斉に行われる（図１５は１画素分につき１水平期間の動作を示している）。すなわち、列単位の比較器３２、アップダウンカウンタ３３が上記と同様に動作し、選択行におけるすべての単位画素１１からのアナログの信号成分Ｖsigに対応したデジタル画素値Ｄｘがアップダウンカウンタ３３に保持されていることになる。次いで、列走査回路４０はアップダウンカウンタ３３を列走査して、選択行１行分の画素データを信号出力線３４および出力回路３５を介して順次に外部出力する。

以上のような選択行１行分に対する画素信号処理が、行走査回路２０による順次的な選択行の更新の繰り返しにより、すべての選択行に対して実行され、１フィールド分のデジタル画像データが得られる。
特開２００５−１７５５１７号公報（第３８−３９頁、第２０図） 特開２００５−３２３３３１号公報（第１６−２６頁、第１−２図）

カラムＡＤ変換方式においては、回路構成上、高精度のランプ波形を有する参照電圧供給回路が必要であり、上記の従来の技術においては、ＤＡＣ型の参照電圧供給回路６５が用いられている。

カラムＡＤ変換方式では、画素有効期間中にランプ波形の参照電圧がフルレンジをカバーする必要がある。高画質化対応のために、ＡＤ変換において多ビット化（１４ビット以上）が要求されている。ＡＤ変換レートは２００ＭＨｚを超えるものが要求されており、さらに増える傾向にある。カラムＡＤ変換方式のＡＤ変換のビット数増加に際しては、単純には１ビット増える毎に２倍の周波数のＡＤクロックが必要となる。高速化のため、ＡＤ変換のビット数を増すとすると、変換クロックも上昇することになり、同時にランプ波形の参照電圧を発生するＤＡＣ変換器の動作クロックも上昇することになる。

例えば、カラムＡＤ変換のビット数を１ビットを上げるとＡＤクロックの周波数は２倍になり、それに応じてビット精度を確保するため、ＤＡＣのビット数も上がり、そのクロックの周波数も２倍になってしまう。動作周波数が上がると消費電力も増大する。周波数が低めのＡＤクロックを用いる場合には、ＤＡＣによる階段状の波形を滑らかなリニア特性とするためにローパスフィルタを必要とする。結果として、高速・高精度の電圧型ＤＡＣを簡単な構成、低消費電力で実現することは実際問題として不可能に近い。

具体例として、１０Ｍピクセルで７フレーム／秒で動作するイメージセンサを作るために、１４ビットのカラムＡＤを周波数４３２ＭＨｚのＡＤクロックで動作させる場合を想定する。ビット数を１４ビットから１５ビットに上げるとすると、従来技術の場合には、そのＤＡＣとして２倍の周波数の８６４ＭＨｚのＡＤクロックが必要となる。しかし、このような高速のＤＡＣの採用は困難である。

以上のように、高速・高精度のＤＡＣが要求されるが、単純な対策では対応できず、実際にはビット数、動作速度、消費電力的に仕様を満足するＤＡＣの回路実現が困難になっており、別途の対応が必要である。

本発明は、このような事情に鑑みて創作したものであり、ビット数増加に際して、クロック周波数の高い高速のＤＡＣを用いるような対策ではなくて、簡単に対応でき、消費電力面でも有利な固体撮像装置を提供することを目的としている。

本発明による固体撮像装置は、
光電変換素子を含む単位画素が行列状に２次元配列されてなる画素アレイ部と、
前記画素アレイ部の各単位画素を行毎に選択制御する行走査手段と、
列毎の各画素におけるアナログ信号をデジタル信号に変換するもので、前記行走査手段によって選択された行の単位画素群について列毎の各画素における画素信号電圧を時間変化する参照電圧と比較する比較手段と、前記時間変化する参照電圧の動作開始時点から前記比較手段の出力反転までの時間を測定し、前記出力反転時のカウント値をＡＤ変換結果とするカウント手段とで構成され、前記画素アレイ部における前記単位画素の２次元配列の列毎に配置された複数の列単位ＡＤ変換手段と、
前記時間変化する参照電圧を生成して前記複数の列単位ＡＤ変換手段の各比較手段に供給する参照電圧供給手段と、
列走査により前記複数の列単位ＡＤ変換手段によるＡＤ変換結果を順次出力する列走査手段と、
前記行走査手段と前記列単位ＡＤ変換手段と前記列走査手段をタイミング制御する制御手段とを備え、
前記参照電圧供給手段は、容量素子に対する充電電流の制御によって前記時間変化する参照電圧の時間変化率が可変制御される充放電型で充電速度可変方式の参照電圧供給手段に構成されていることを特徴とするものである。

本発明の特徴は、カラムＡＤ変換のためのランプ波形のような時間変化する参照電圧を生成する参照電圧供給手段を、容量素子に対する充電電流の制御によって時間変化する参照電圧の時間変化率が可変制御される充放電型で充電速度可変方式の参照電圧供給手段に構成した点にある。

この構成において、参照電圧供給手段は時間変化する参照電圧を発生し、その参照電圧を列単位ＡＤ変換手段における比較手段に供給する。カウント手段は、参照電圧の動作（供給）開始点から、クロックをカウントするなどして時間を測定する。比較手段は、時間変化する参照電圧を選択行の各画素の画素信号電圧と比較し、時間変化する参照電圧が画素信号電圧のレベルに達すると、比較結果を反転させる。この比較結果の反転を受けて、カウント手段は時間測定を停止する。このカウントの結果得られるのがデジタル画素値である。このとき、１フィールド分全体の明るさが変動した場合に、充電速度可変方式の参照電圧供給手段において参照電圧の時間変化率を制御するが、この制御が容量素子に対する充電電流の制御によって行われる。

画素アレイ部全体に対する入射光量が相対的に少なく光学像が暗い場合には、大きな傾向として全画素での画素信号電圧の最大値が相対的に小さく、参照電圧の最大値も相対的に小さくする。すなわち、参照電圧の時間変化率は相対的に小さいものでよい。したがって、参照電圧供給手段における容量素子に対する充電速度は相対的に遅くする。上記とは逆に、入射光量が相対的に多くて光学像が明るい場合には、大きな傾向として全画素での画素信号電圧の最大値が相対的に大きく、参照電圧の最大値も相対的に大きくする。すなわち、参照電圧の時間変化率は相対的に大きいものでよい。したがって、参照電圧供給手段における容量素子に対する充電速度は相対的に速くする。以上のようにして参照電圧の時間変化率を制御することにより、ＡＤ変換入力レンジの最適化を図る。

固体撮像装置の高速動作化を図るためにカラムＡＤ変換のビット数を増したとき、ＤＡＣ型の参照電圧供給回路を用いていた従来技術であれば高速・高精度のＤＡＣが要求されたが、ビット数、動作速度、消費電力的に仕様を満足するＤＡＣの回路実現が困難であった。これに対して本発明によれば、参照電圧供給手段を、容量素子に対する充電電流の制御によって時間変化する参照電圧の時間変化率が可変制御される充電速度可変方式の参照電圧供給手段に構成しているので、つまり参照電圧をアナログ的に発生・制御するようにしているので、時間変化率を異にする様々な参照電圧の生成を簡単に実現することができる。ビット数増加に際して、クロック周波数の高い高速のＤＡＣを用いるような対策でなくてよく、消費電力面でも有利になる。また、製造ばらつきにも対処できる。

以上を要するに、従来技術のＤＡＣの場合は、デジタル方式であり、基本クロックが不可欠である。そして、ビット数増加に際しては、クロック周波数の増加が必然となる。これに対して、本発明はアナログ方式であり、クロックは必要でない。したがって、ビット数増加に際して、クロック周波数増加などの問題は生じない。また、従来技術のＤＡＣで必須要件としたローパスフィルタも不要化できる。

上記構成の固体撮像装置において、さらに、前記列単位ＡＤ変換手段の信号出力線での出力信号を検出する画素信号検出手段と、前記画素信号検出手段が検出したレベルに基づいて前記参照電圧供給手段における前記容量素子に対する充電速度を制御する参照電圧制御手段とを備えているという態様がある。このように構成すれば、列単位ＡＤ変換手段からの信号出力線に接続の画素信号検出手段において、例えば１フィールド分のデジタル画素値が捕捉され、その捕捉結果が参照電圧制御手段に伝えられ、参照電圧制御手段は捕捉結果に応じて参照電圧供給手段における容量素子に対する充電速度を制御する。このように、画素信号検出手段での検出結果に応じて参照電圧制御手段が参照電圧供給手段における参照電圧の時間変化率を適応的に制御することにより、ＡＤ変換入力レンジの最適化が図られる。

また上記構成の固体撮像装置において、さらに、前記列単位ＡＤ変換手段の信号出力線、前記タイミングの制御手段および前記参照電圧供給手段に接続され、前記画素信号検出手段が検出したレベルに基づいて前記参照電圧供給手段における前記容量素子に対する充電速度を制御する機能を有する外部のマイクロコンピュータまたはマルチプロセッサに接続される外部インターフェースを備えているという態様がある。これは、上記した構成における画素信号検出手段および参照電圧制御手段に代えて、外部のマイクロコンピュータまたはマルチプロセッサに接続可能な外部インターフェースを設けたものである。参照電圧供給手段の容量素子に対する充電速度の制御を、外部インターフェースを介して外部のマイクロコンピュータまたはマルチプロセッサで実行するので、充電速度の制御を任意にプログラミングすることが可能となる。

また上記構成の固体撮像装置において、前記充電速度可変方式の参照電圧供給手段は、充電用の直流電源と容量素子とからなり、前記容量素子に対する充電速度が可変に構成されているという態様がある。参照電圧をアナログ的に発生・制御するようにしているので、時間変化率を異にする様々な参照電圧の生成を簡単に実現することができる。

また上記構成の固体撮像装置において、前記充電速度可変方式の参照電圧供給手段は、出力電流値可変の充電用の直流電源である可変直流電源と、容量値固定の容量素子との組み合わせからなり、前記可変直流電源に対する可変制御により前記容量素子に対する充電速度が可変に構成されているという態様がある。

また上記構成の固体撮像装置において、前記充電速度可変方式の参照電圧供給手段は、出力電流値固定の充電用の直流電源と、容量値可変の容量素子である可変容量素子との組み合わせからなり、前記可変容量素子に対する可変制御により前記可変容量素子に対する充電速度が可変に構成されているという態様がある。

また上記構成の固体撮像装置において、前記充電速度可変方式の参照電圧供給手段は、出力電流値可変の充電用の直流電源である可変直流電源と、容量値可変の容量素子である可変容量素子との組み合わせからなり、前記可変直流電源に対する微調整と前記可変容量素子に対する粗調整の組み合わせ制御により前記容量素子に対する充電速度が可変に構成されているという態様がある。このように構成すれば、容量素子に対する充電速度の調整をより高精度に実現することが可能になる。製造時に生じる直流電源の電流ばらつきや容量素子の容量ばらつきに対して、ＡＤ変換入力レンジのばらつきを簡単に補正することが可能となる。

また上記構成の固体撮像装置において、前記画素信号検出手段は、前記画素アレイ部における全画素について、前記列単位ＡＤ変換手段の信号出力線での出力信号を累積し、前記参照電圧制御手段は、前記画素信号検出手段による累積結果に基づいて前記参照電圧供給手段における前記容量素子に対する充電速度を制御するという態様がある。画素信号検出手段による累積結果としては、１フィールド分の平均値でもよい。

なお、上記構成における光電変換素子は、その取り扱うものが可視光に限定するものではなく、広く一般に任意の周波数の電磁波を対象としてよい。

本発明によれば、ビット数増加に際して、クロック周波数の高い高速のＤＡＣを用いるような回路構成の複雑化を招く対策ではなく、直流電源と容量素子の組み合わせやフィードバック処理により列単位ＡＤ変換手段を常に最適の入力レンジで動作させることが可能で、消費電力面も有利に展開でき、また製造ばらつきにも対処することができる。

以下、本発明にかかわる固体撮像装置の実施の形態を図面を用いて詳細に説明する。

（実施の形態１）
図１は本発明の実施の形態１における固体撮像装置Ａの構成を示すブロック図である。この固体撮像装置Ａは、列並列ＡＤＣ搭載のＣＭＯＳ型のイメージセンサとして構成されている。本実施の形態における固体撮像装置Ａは、その大きな構成要素として、画素アレイ部１０、行走査回路２０、列ＡＤ変換部３０、列走査回路４０、タイミング制御回路５０、充放電型で充電速度可変方式の参照電圧供給回路６０、画素信号検出部７０および参照電圧制御部８０を備えている。

画素アレイ部１０は、光電変換素子を含む単位画素１１が行列状に２次元配列されてなるものである。１２は行選択線、１３は列信号線である。画素アレイ部１０における２次元マトリックス状に配列された単位画素１１は、１行分の単位画素１１群がそれぞれ行選択線１２を介して行走査回路２０に接続されている。行走査回路２０は、画素アレイ部１０の各単位画素１１を行毎に選択制御するものである。

列ＡＤ変換部３０は、複数の列単位のＡＤ変換器３１のアレイで構成されている。個々のＡＤ変換器３１は、行走査回路２０から行選択線１２を介して選択された行の単位画素１１群について列毎の各画素におけるアナログ信号をデジタル信号に変換するもので、比較器３２とアップダウンカウンタ３３とで構成されている。１列分の単位画素１１群がそれぞれ列信号線１３を介して列単位のＡＤ変換器３１の比較器３２の各入力端子に接続されている。比較器３２の出力端子はアップダウンカウンタ３３の入力端子に接続されている。比較器３２は、行走査回路２０による選択行の単位画素１１群について列毎の各画素における画素信号電圧Ｖｘをランプ波形の参照電圧Ｖｒと比較する。参照電圧Ｖｒが画素信号電圧Ｖｘを超えると、比較結果Ｖｃが反転する。アップダウンカウンタ３３は、参照電圧Ｖｒの動作開始時点から比較器３２の出力反転までの時間をクロックカウントによって測定し、出力反転時のカウント値をＡＤ変換結果（デジタル画素値Ｄｘ）とする。アップダウンカウンタ３３は、比較器３２における出力が“Ｈ”レベルに反転したときに、そのカウント動作が停止される。アップダウンカウンタ３３は、得られたカウント値を一時的に保持し、次に得られるカウント値との加算を行う機能を併せ有している。３４は複数の列単位のアップダウンカウンタ３３の出力に共通に接続された信号出力線、３５は信号出力線３４に接続された出力回路である。アップダウンカウンタ３３、信号出力線３４、出力回路３５はＮビットであるとする。Ｎビットについては、近年では１４ビット以上が要求されている。ただし、このビット数には限定されるものではない。

列走査回路４０は、複数の列単位のＡＤ変換器３１に対する列走査によりＡＤ変換器３１によるＡＤ変換結果のデジタル画素値Ｄｘを順次出力するものである。具体的には、列単位のアップダウンカウンタ３３に順次アクセスして、選択行の単位画素１１群の画素信号電圧Ｖｘを順次に信号出力線３４および出力回路３５を介して外部に出力する。

タイミング制御回路５０は、行走査回路２０、列ＡＤ変換部３０のアップダウンカウンタ３３、列走査回路４０、充放電型で充電速度可変方式の参照電圧供給回路６０、画素信号検出部７０および参照電圧制御部８０をタイミング制御するように構成されている。

充電速度可変方式の参照電圧供給回路６０は、時間変化するランプ波形の参照電圧Ｖｒを生成し、複数のＡＤ変換器３１における各比較器３２に供給するようになっている。参照電圧供給回路６０は、充電用の直流電源と容量素子とからなり、容量素子に対する充電速度が参照電圧制御部８０からの制御によって可変制御されるように構成され、参照電圧Ｖｒの時間変化率が制御されるようになっている。この参照電圧供給回路６０の詳しい構成については、後述する（図２参照）。

画素信号検出部７０は、信号出力線３４に接続され、複数の列単位のアップダウンカウンタ３３から順次に出力されてくる例えば１フィールド分の画素信号電圧Ｖｘによるデジタル画素値を捕捉する。すなわち、１フィールド分のデジタル画素値を累積し、平均化することにより、１フィールド分の明るさ情報Ｓａを取得する。この明るさ情報Ｓａは参照電圧制御部８０に与えられる。なお、必ずしも平均値を用いることを限定するものではない。１画面分を複数のブロックに分割し、ブロック単位での加算平均としてもよい。

参照電圧制御部８０は、画素信号検出部７０から与えられた明るさ情報Ｓａに応じて充電速度可変方式の参照電圧供給回路６０に対する制御信号Ｓｃを生成出力し、この制御信号Ｓｃによって参照電圧供給回路６０の容量素子に対する充電速度を制御する。この充電速度の自動調整は、垂直ブランキング期間に行われる。

なお、単位画素１１としては、一般的に用いられている３トランジスタ構成のものや４トランジスタ構成のものでよく、また複数の光電変換部を共有するトランジスタを有する複数の画素でユニットセルを構成するのでもよい。

図２は充電速度可変方式の参照電圧供給回路６０の構成を示す回路図である。本実施の形態の充電速度可変方式の参照電圧供給回路６０は、出力電流値可変の充電用の直流電源である可変直流電源６１と容量値固定の容量素子６２との組み合わせからなり、可変直流電源６１に対する参照電圧制御部８０からの制御信号Ｓｃの制御により容量素子６２に対する充電速度が可変されるようになっている。６３はリセットトランジスタ、６４は出力バッファである。負極端子が接地された容量値固定の容量素子６２の正極端子に可変直流電源６１の出力端子が接続され、その接続点とグランドとの間にリセットトランジスタ６３が挿入され、容量素子６２の正極端子に出力バッファ６４が接続され、この出力バッファ６４の出力端子が複数の列単位のＡＤ変換器３１それぞれにおける比較器３２の１入力端子に接続されている。

このアナログ方式の参照電圧供給回路６０は、ランプ波形の参照電圧Ｖｒの発生にクロックは用いておらず、容量素子６２に対する一定値での充電電流Ｉによりランプ波形の参照電圧Ｖｒを発生している。アナログランプ波であるから、そのリニア特性は高精度なものであり、カラムＡＤ変換のビット数増加にかかわらずローパスフィルタを入れる必要はなく、そのまま適用可能である。充電電流Ｉは、１フィールド期間にわたって一定に保たれる。

容量素子６２の固定の容量値をＣ、両端電圧であるランプ波形の参照電圧をＶ（＝Ｖｒ）、充電電荷をＱ、充電電流をＩとすると、
Ｖ＝Ｑ／Ｃ
Ｑ＝∫Ｉdt＝Ｉ・ｔ （∫は積分記号）
Ｖ＝（Ｉ／Ｃ）・ｔ
∴ α＝dＶ／dt＝Ｉ／Ｃ
すなわち、参照電圧Ｖｒの時間変化率α（＝dＶ／dt）は、充電電流Ｉに比例し、容量値Ｃに反比例する。本実施の形態の場合は、容量値Ｃが固定であるので、参照電圧Ｖｒの時間変化率α（＝dＶ／dt）は、充電電流Ｉに比例することになる。

次に、上記のように構成された本実施の形態の固体撮像装置Ａの動作を説明する。

図３は充電速度可変方式の参照電圧供給回路６０の基本的動作を説明するタイミングチャートである。カラムＡＤ変換においては、１水平期間（Ｈ）に１回目と２回目のサンプリング期間を設け、それぞれにおいてランプ波形の参照電圧Ｖｒを発生させる。

タイミングｔ１からタイミングｔ２までは１回目のサンプリング期間である。タイミングｔ１までリセットトランジスタ６３をＯＮ状態にし、ランプ波形の参照電圧Ｖｒを０レベルに保つ。タイミングｔ１でリセットトランジスタ６３をＯＦＦ状態に切り替える。これにより、可変直流電源６１からの一定値の定電流が容量素子６２に流れ込み、容量素子６２を充電する。容量素子６２の充電電圧は時間経過とともにリニアに増加し、ランプ波形の参照電圧Ｖｒとなる。基準電圧Ｖｔの判定にとって充分な時間が経過したタイミングｔ２において、リセットトランジスタ６３を再びＯＮにし、容量素子６２から充電電荷を放出し、参照電圧Ｖｒをリセットする。１回目のサンプリング期間において、無信号時のオフセット電圧（リセット成分ΔＤ）に相当する基準電圧Ｖｔの判定が行われる（詳しくは後述する）。

タイミングｔ３からタイミングｔ４までは２回目のサンプリング期間である。タイミングｔ２からタイミングｔ３までは、リセットトランジスタ６３をＯＮ状態に保ち、参照電圧Ｖｒを０レベルに維持する。そして、タイミングｔ３でリセットトランジスタ６３をＯＦＦ状態に切り替える。これにより、再び可変直流電源６１からの一定値の定電流が容量素子６２に流れ込み、容量素子６２を再び充電する。容量素子６２の充電電圧は時間経過とともにリニアに増加し、ランプ波形の参照電圧Ｖｒとなる。画素信号電圧Ｖｘの判定にとって充分な時間が経過したタイミングｔ４において、リセットトランジスタ６３を再びＯＮする。タイミングｔ３からタイミングｔ４までの２回目のサンプリング期間において、画素信号電圧Ｖｘの判定が行われる（詳しくは後述する）。

図４は固体撮像装置Ａの動作を示すタイミングチャートである。ここでは、デジタルダブルサンプリングの場合を説明する。ここで、列信号線１３から出力される画素信号は、時間系列として、基準成分としての画素信号の雑音を含むリセット成分ΔＶがまず現れ、次いで信号成分Ｖsigが現れるものである。１回目の処理を基準成分（リセット成分ΔＶ）について行う場合、２回目の処理は基準成分（リセット成分ΔＶ）に信号成分Ｖsigを加えた信号についての処理となる。以下では、画素信号電圧Ｖｘにおけるリセット成分ΔＶを基準電圧Ｖｔとする。図４は、信号成分Ｖsigが最大となっている１つの単位画素１１での動作波形を表している。他の画素では、図４の信号成分Ｖsig以下のレベルの信号成分となる。

（１）まずは、１回目のサンプリングにおけるダウンカウントの動作について、図４の前半部で説明する。

充電電流可変方式の参照電圧供給回路６０からランプ波形の参照電圧Ｖｒが複数の列単位のＡＤ変換器３１における比較器３２に供給される。タイミング制御回路５０は、アップダウンカウンタ３３群に対してダウンカウントモードを指示する。行走査回路２０による選択行の単位画素１１群について列毎の各画素において発生する基準電圧Ｖｔ（リセット成分ΔＶ）が比較器３２に入力される。比較器３２は、充電速度可変方式の参照電圧供給回路６０からのランプ波形の参照電圧Ｖｒを、各単位画素１１から列信号線１３を介して出力される画素信号電圧Ｖｘと比較する。この間、アップダウンカウンタ３３では基準クロックのダウンカウントが継続されている。

ランプ波形の参照電圧Ｖｒが基準電圧Ｖｔを超えると、比較結果Ｖｃが反転して“Ｈ”レベルになり、アップダウンカウンタ３３のカウント動作が停止される。これにより、アップダウンカウンタ３３は、ダウンカウントによるリセット成分ΔＤを得る。このリセット成分ΔＤは基準電圧Ｖｔに対応したものとなっている。リセット成分ΔＤはアップダウンカウンタ３３内に一時的に保持される。ＡＤ変換は、比較器３２とアップダウンカウンタ３３の協働により行われる。

所定時間の経過後、参照電圧Ｖｒが０レベルにリセットされ、比較結果Ｖｃは“Ｌ”レベルに戻される。

（２）さらに、所定時間が経過すると、２回目のサンプリングに移る。これを図４の後半部で説明する。２回目のサンプリングはアップカウントとなる。

タイミング制御回路５０は、アップダウンカウンタ３３群に対してアップカウントモードを指示する。行走査回路２０による選択行の単位画素１１群について列毎の各画素におけるアナログの信号成分Ｖsigが画素信号電圧Ｖｘとして比較器３２に入力される。比較器３２は、充電速度可変方式の参照電圧供給回路６０からのランプ波形の参照電圧Ｖｒを画素信号電圧Ｖｘと比較する。この間、アップダウンカウンタ３３では基準クロックのアップカウントが継続されている。アップダウンカウンタ３３によるカウント値ＣＮＴは、ダウンカウント時に得られたリセット成分ΔＤを初期値とするものである。

ランプ波形の参照電圧Ｖｒが画素信号電圧Ｖｘを超えると、比較結果Ｖｃが反転し、アップダウンカウンタ３３のカウント動作が停止される。これにより、アップダウンカウンタ３３は、アップカウントによるカウント値ＣＮＴを得る。このカウント値ＣＮＴは、画素信号電圧Ｖｘに対応したもので、しかも基準電圧Ｖｔ（リセット成分ΔＶ）のオフセットを加味した状態のものとなっている。したがって、画素信号電圧Ｖｘに対応した正規の信号成分Ｖsig対応のデジタル画素値はＤｘとなる。このデジタル画素値Ｄｘでは、リセット成分ΔＤが除去され、画素毎のばらつきが解消されている。このデジタル画素値Ｄｘはアップダウンカウンタ３３内に一時的に保持される。これで、１画素分のＡＤ変換が完了する。この場合のデジタル画素値Ｄｘは、アップダウンカウンタ３３によるカウント開始からカウント停止までのカウント期間Ｔｘに対応したものとなる。

上記の列単位での信号処理が画素アレイ部１０における選択行でのすべての単位画素１１に対して一斉に行われる。すなわち、列単位の比較器３２、アップダウンカウンタ３３が上記と同様に動作し、選択行におけるすべての単位画素１１からのアナログの信号成分Ｖsigに対応したデジタル画素値Ｄｘが複数の列単位のアップダウンカウンタ３３に保持されていることになる。次いで、列走査回路４０は複数の列単位のアップダウンカウンタ３３を列走査して、選択行１行分の画素データを信号出力線３４および出力回路３５を介して順次に外部出力する。

以上のような選択行１行分に対する画素信号処理が、行走査回路２０による順次的な選択行の更新の繰り返しにより、すべての選択行に対して実行され、１フィールド分のデジタル画像データが得られる。

画素信号検出部７０は、１フィールド分の画像データを捕捉し、明るさ情報Ｓａを取得した上で、参照電圧制御部８０に明るさ情報Ｓａを与える。参照電圧制御部８０は、与えられた明るさ情報Ｓａに基づいて充電速度可変方式の参照電圧供給回路６０に対する制御信号Ｓｃを生成出力する。詳しくは次のとおりである。図５を用いて説明する。

画素アレイ部１０全体に対する入射光量が相対的に少なく光学像が暗い場合には、大きな傾向として全画素での画素信号電圧Ｖｘの最大値が相対的に小さく、ランプ波形の参照電圧Ｖｒの最大値も相対的に小さくする。すなわち、ランプ波形の参照電圧Ｖｒの時間変化率α（＝dＶ／dt）は相対的に小さいものでよい。したがって、画素信号検出部７０が検出した明るさ情報Ｓａの値が前回検出時より減少したときは、参照電圧制御部８０は参照電圧供給回路６０に対する制御信号Ｓｃとして、充電電流Ｉを減少させるように更新する。明るさ情報Ｓａ検出前の制御信号Ｓｃの値をＥとし、検出した現在の明るさ情報Ｓａに対応する制御信号Ｓｃの値をＥ′とする）。制御信号Ｓｃの差分ΔＥはΔＥ＝Ｅ−Ｅ′であり、制御信号Ｓｃの値ＥをΔＥだけ減らし、Ｅ′＝Ｅ−ΔＥとする。これにより、充電電流Ｉは、元の値のＥ′／Ｅ倍に減少する。参照電圧供給回路６０における容量素子６２に対する充電速度は相対的に遅くする。この結果、ランプ波形の参照電圧Ｖｒの時間変化率α（＝dＶ／dt）は、検出した現在の明るさ情報Ｓａに対して最適化されたものとなる。

上記とは逆に、入射光量が相対的に多くて光学像が明るい場合には、大きな傾向として全画素での画素信号電圧Ｖｘの最大値が相対的に大きく、ランプ波形の参照電圧Ｖｒの最大値も相対的に大きくする。すなわち、ランプ波形の参照電圧Ｖｒの時間変化率α（＝dＶ／dt）は相対的に大きいものでよい。したがって、画素信号検出部７０が検出した明るさ情報Ｓａの値が前回検出時より増加したときは、参照電圧制御部８０は参照電圧供給回路６０に対する制御信号Ｓｃとして、充電電流Ｉを増加させるように更新する。この場合の制御信号Ｓｃの差分ΔＥ（Ｅ−ΔＥ）はマイナス値となる。制御信号Ｓｃの値ＥをΔＥだけ減らすことは、絶対値｜ΔＥ｜だけ増やすことと等価である。充電電流Ｉは、元の値の（Ｅ＋｜ΔＥ｜）／Ｅ倍に増加する。これは、Ｅ′／Ｅ倍と同じ制御式である。参照電圧供給回路６０における容量素子６２に対する充電速度は相対的に速くする。この結果、ランプ波形の参照電圧Ｖｒの時間変化率α（＝dＶ／dt）は、検出した現在の明るさ情報Ｓａに対して最適化されたものとなる。

以上のように、画素信号検出部７０での検出結果である明るさ情報Ｓａに応じて参照電圧制御部８０が参照電圧供給回路６０における参照電圧Ｖｒの時間変化率α（＝dＶ／dt）を適応的に制御することにより、ＡＤ変換入力レンジの最適化を図る。例えば、全画面の最大値に対し、ＡＤ変換の最大カウント値が対応するように電流値を調整する。

図４が参照電圧Ｖｒの理想的な時間変化率α（＝dＶ／dt）の状態であるとする。１フィールド全画面における最大画素値の画素信号電圧Ｖｘが示されているものとする。参照電圧Ｖｒは、画素信号電圧Ｖｘのフルレンジをカバーするものとなっている。参照電圧Ｖｒの頂点付近で最大画素値の画素信号電圧Ｖｘが捕捉されているからである。この“参照電圧Ｖｒが画素信号電圧Ｖｘのフルレンジをカバーする”ということが重要である。

次に、図４の状態から画面が全体的に暗くなり、図６の状態になったとする。参照電圧Ｖｒが破線で示すように図４と同じ傾斜のままであれば、画素信号電圧Ｖｘのレベルが低くなった分、比較器３２の反転のタイミングが前方シフトし、デジタル画素値Ｄｘは破線のように小さくなる。つまり、破線状態の参照電圧Ｖｒは、画素信号電圧Ｖｘのフルレンジをカバーする状態に対して過剰な大きさを有するものとなっている。そこで、画素信号検出部７０で明るさ情報Ｓａを検出し、参照電圧制御部８０で明るさ情報Ｓａに応じた制御信号Ｓｃを生成して参照電圧供給回路６０の充電電流Ｉの大きさを制御し、矢印Ｙ１で示すように、参照電圧Ｖｒの勾配を小さい方にシフトさせる。この勾配減少後の参照電圧Ｖｒは、レベル低下後の画素信号電圧Ｖｘのフルレンジをカバーするものとなる。デジタル画素値Ｄｘも図４の場合とほぼ同様の大きさに保たれる。

次に、図４の状態から画面が全体的に明るくなり、図７の状態になったとする。参照電圧Ｖｒが破線で示すように図４と同じ傾斜のままであれば、画素信号電圧Ｖｘのレベルが高くなった分、比較器３２の反転のタイミングが後方シフトし、デジタル画素値Ｄｘは大きくなる。画素信号電圧Ｖｘのレベルが高くなりすぎると、測定不可能になる。つまり、破線状態の参照電圧Ｖｒは、画素信号電圧Ｖｘのフルレンジをカバーできない状態となっている。そこで、画素信号検出部７０で明るさ情報Ｓａを検出し、参照電圧制御部８０で明るさ情報Ｓａに応じた制御信号Ｓｃを生成して参照電圧供給回路６０の充電電流Ｉの大きさを制御し、矢印Ｙ２で示すように、参照電圧Ｖｒの勾配を大きい方にシフトさせる。この勾配増加後の参照電圧Ｖｒは、レベル上昇後の画素信号電圧Ｖｘのフルレンジをカバーするものとなる。デジタル画素値Ｄｘも図４の場合とほぼ同様の大きさに保たれる。

図３では、明るさ情報Ｓａに応じて充電電流Ｉが複数段階に制御され、その結果として、参照電圧Ｖｒの勾配も複数段階に調整されることを示している。参照電圧Ｖｒの勾配調整は、カラムＡＤ変換方式におけるゲイン制御に相当する。

以上のように、ＡＤ変換のビット数に応じたクロック数の期間充電したときのランプの出力値を入力信号の最大レベルに合わせるように信号処理フィードバックをシステム的に実施すれば、入力のダイナミックレンジの最適化を実施することができる。

なお、図６でも図７でも太線で示す信号成分Ｖsigが最大となっている１つの単位画素１１での動作波形を表している。他の画素では、最大値の信号成分Ｖsig以下のレベルの信号成分となる。

本実施の形態によれば、参照電圧供給回路６０の製造ばらつきをも吸収することになる。加工、生産ばらつきとして、直流電源６１の電流の絶対値ばらつきと容量素子６２の容量値ばらつきがあり、ランプ波形の参照電圧Ｖｒの勾配は２重にばらつくことになる。本実施の形態のようにフィードバック制御するのでなくそのままで使用すると、ゲインばらつきが大きくなりすぎ使い物にならない。これに対して、本実施の形態ではフィードバック制御を行うので、参照電圧供給回路６０の製造ばらつきを吸収する状態で、適正な動作を実現することが可能となる。

なお、無信号時のオフセット電圧（リセット成分）に相当する基準電圧Ｖｔは、画面全体の明るさ暗さの程度に関係なく、ほぼ一定である。このことに鑑み、１回目のサンプリング期間では、参照電圧制御部８０からの制御信号Ｓｃによる参照電圧供給回路６０での容量素子６２への充電速度制御は停止するように構成してもよい。

（実施の形態２）
図８は本発明の実施の形態２における固体撮像装置の充電速度可変方式の参照電圧供給回路６０の構成を示す回路図である。本実施の形態の充電速度可変方式の参照電圧供給回路６０は、出力電流値固定の充電用の直流電源６１ａと、容量値可変の容量素子である可変容量素子６２ａとの組み合わせからなり、参照電圧制御部８０からの制御信号Ｓｃによって可変容量素子６２ａの容量値に対する可変制御により、可変容量素子６２ａに対する充電速度を可変するように構成してある。

本実施の形態の固体撮像装置の動作は、可変容量素子６２ａの容量値が制御される。参照電圧Ｖｒの時間変化率αは、
α＝dＶ／dt＝Ｉ／Ｃ
である。したがって、明るさ情報Ｓａの増・減に対して可変容量素子６２ａの容量値Ｃを逆比例的に減・増させる。

すなわち、画素信号検出部７０が検出した明るさ情報Ｓａの値が前回検出時より減少したときは、参照電圧制御部８０は参照電圧供給回路６０に対する制御信号Ｓｃとして、可変容量素子６２ａにおける容量値Ｃを増加させるように更新する。可変容量素子６２ａに対する充電速度は相対的に遅くし、ランプ波形の参照電圧Ｖｒの時間変化率α（＝dＶ／dt）を、検出した現在の明るさ情報Ｓａに対して最適化する。

上記とは逆に、画素信号検出部７０が検出した明るさ情報Ｓａの値が前回検出時より増加したときは、参照電圧制御部８０は参照電圧供給回路６０に対する制御信号Ｓｃとして、可変容量素子６２ａにおける容量値Ｃを減少させるように更新する。可変容量素子６２ａに対する充電速度は相対的に速くし、ランプ波形の参照電圧Ｖｒの時間変化率α（＝dＶ／dt）を、検出した現在の明るさ情報Ｓａに対して最適化する。可変容量素子としては、アナログ制御ではバリキャップ（電圧可変容量ダイオード）を、デジタル制御では容量配列のビット選択による可変容量をそれぞれ用いることができる。

その他の動作については、実施の形態１と同様であるので説明を省略する。

（実施の形態３）
図９は本発明の実施の形態３における固体撮像装置の充電速度可変方式の参照電圧供給回路６０の構成を示す回路図である。本実施の形態の充電速度可変方式の参照電圧供給回路６０は、出力電流値可変の充電用の直流電源である可変直流電源６１と、容量値可変の容量素子である可変容量素子６２ａとの組み合わせからなり、参照電圧制御部８０からの制御信号Ｓｃによって、可変直流電源６１に対する微調整と可変容量素子６２ａに対する粗調整の組み合わせ制御により、可変容量素子６２ａに対する充電速度を可変するように構成してある。充電電流Ｉでの調整の形態は、可変直流電源６１の定電流を増加するときは可変容量素子６２ａの容量値を減少させ、可変直流電源６１の定電流を減少させるときは可変容量素子６２ａの容量値を増加させるものとする。

本実施の形態によれば、可変直流電源６１における定電流の微調整と可変容量素子６２ａにおける容量値の粗調整の組み合わせにより、容量素子に対する充電速度の調整をより高精度に実現することができ、製造時に生じる直流電源の電流ばらつきや容量素子の容量ばらつきに対して、ＡＤ変換入力レンジのばらつきを簡単かつ高精度に補正することが可能となる。

（実施の形態４）
図１０は本発明の実施の形態４における固体撮像装置の構成を示すブロック図である。図１０において、実施の形態１の図１におけるのと同じ符号は同一構成要素を指している。本実施の形態に特有の構成は、次のとおりである。実施の形態１（図１）の場合の画素信号検出部７０および参照電圧制御部８０に代えて、外部インターフェース９０を設け、外部インターフェース９０を介してマイクロコンピュータ１００に接続されるように構成されている。外部インターフェース９０は、選択行の単位画素１１群のデジタル画素値Ｄｘを信号出力線３４から順次に受け取り、また、タイミング制御回路５０からタイミング信号、制御信号を受け取り、マイクロコンピュータ１００に転送するとともに、マイクロコンピュータ１００から制御信号Ｓｃを受け取り、これを参照電圧供給回路６０に転送するように構成されている。マイクロコンピュータ１００は、充電速度可変方式の参照電圧供給回路６０の充電電流Ｉの制御を行う機能を有している。その他の構成については、実施の形態１と同様であるので、説明を省略する。

次に、上記のように構成された本実施の形態の固体撮像装置の動作を図１１のフローチャートに従って説明する。

まず、ステップＳ１０において、マイクロコンピュータ１００は、列ＡＤ変換部３０から信号出力線３４に出力される選択行の単位画素１１群のデジタル画素値Ｄｘを１画素分ずつ外部インターフェース９０を介して入力する。

次いでステップＳ２０において、デジタル画素値Ｄｘの累積レジスタＲにステップＳ１０で入力したデジタル画素値Ｄｘを加算する。

次いでステップＳ３０において、画素アレイ部１０の全画素についてデジタル画素値Ｄｘ累積が終了したかを判断し、終了するまではステップＳ１０に戻り、終了すればステップＳ４０に進む。

次いでステップＳ４０において、累積のデジタル画素値Ｄｘの平均値を求め、さらに１フィールド分の明るさ情報Ｓａを算出する。

次いでステップＳ５０において、今回の明るさ情報Ｓａ_nと前回の明るさ情報Ｓａ_n-1との差分ΔＳａ（＝Ｓａ_n−Ｓａ_n-1）を算出し、ステップＳ６０において、差分絶対値｜ΔＳａ｜が所定の閾値Ｋthより大きいかを判断する。大きいときはステップＳ７０に進み、そうでないときは処理を終了する。

差分絶対値｜ΔＳａ｜が所定の閾値Ｋthより大きくてステップＳ７０に進むと、差分ΔＳａが正であるかを判断する。つまり、明るさ情報Ｓａが前回に比べて増加したか否かを判断する。判断結果が肯定的のときはステップＳ８０に進み、否定的のときはステップＳ９０に進む。

明るさ情報Ｓａが前回に比べて増加したと判定した場合のステップＳ８０において、充電速度可変方式の参照電圧供給回路６０に対する制御信号Ｓｃとして、所定の調整幅ΔＳｃを加算し、Ｓｃ←Ｓｃ＋ΔＳｃとする。

一方、明るさ情報Ｓａが前回に比べて減少したと判定した場合のステップＳ９０においては、参照電圧供給回路６０に対する制御信号Ｓｃとして、所定の調整幅ΔＳｃを減算し、Ｓｃ←Ｓｃ−ΔＳｃとする。

以下のような一連の処理により、実施の形態１の場合と同様の効果が発揮される。

上記において、差分絶対値｜ΔＳａ｜の大きさを判定する閾値Ｋthを任意に設定したり、制御信号Ｓｃの調整幅ΔＳｃを任意に設定するように構成することにより、参照電圧供給回路６０の容量素子に対する充電速度の制御を任意にプログラミングすることが可能となる。

（実施の形態５）
図１２は本発明の実施の形態５における固体撮像装置の動作を示すフローチャートである。図１２は実施の形態４の場合の図１１に対してステップＳ６１を追加したものである。実施の形態４の場合には、明るさ情報Ｓａの増減が一定以上あれば、制御信号Ｓｃを一定の調整幅ΔＳｃで調整するものであるが、本実施の形態の場合には、調整幅ΔＳｃを差分絶対値｜ΔＳａ｜に比例したものとする。すなわち、ステップＳ６０の次にステップＳ６１を挿入し、調整幅ΔＳｃとして、差分絶対値｜ΔＳａ｜をｋ倍（ｋは比例定数）したものを算出する。そして、ステップＳ７０に進む。

実施の形態４の場合は、差分絶対値｜ΔＳａ｜の大きさに無関係に一律に制御信号Ｓｃを調整するが、本実施の形態の場合には、差分絶対値｜ΔＳａ｜の大きさに比例して制御信号Ｓｃを調整する。その結果として、参照電圧供給回路６０の容量素子に対する充電速度の制御をより高精度に実現することができる。

なお、マイクロコンピュータ１００に代えて専用のＤＳＰ（デジタル信号処理回路）を用いてもよい。その場合に、ＦＰＧＡ（Field Programmable Gate Array）のような論理再構成可能デバイスを用いることが好ましい。また、このマイクロコンピュータまたはＤＳＰは、ＣＭＯＳイメージセンサ上に内蔵することも可能である。

なお、上記のいずれの実施の形態においても、列ＡＤ変換部３０におけるカウント手段は、アップダウンカウンタ３３に限定されるものではない。

また、容量素子６２については、内蔵タイプとするほか、外付けタイプとしてもよい。

なお、可変直流電源６１としては、例えば抵抗素子に流す電流をデジタル的に制御する方式のものを用いることができる。

本発明の固体撮像装置は、参照電圧供給回路を比較的簡単に構成でき、量産時に問題となる特性ばらつきをフィードバックシステムで抑制するため、高速高性能のＣＭＯＳイメージセンサを容易に実現することが可能である。

本発明の実施の形態１における固体撮像装置の構成を示すブロック図 本発明の実施の形態１における充電速度可変方式の参照電圧供給回路の構成を示す回路図 本発明の実施の形態１における充電速度可変方式の参照電圧供給回路の基本的動作を説明するタイミングチャート 本発明の実施の形態１における固体撮像装置の動作を示すタイミングチャート（その１） 本発明の実施の形態１における参照電圧供給回路に対する制御信号の生成の説明図 本発明の実施の形態１における固体撮像装置の動作を示すタイミングチャート（その２） 本発明の実施の形態１における固体撮像装置の動作を示すタイミングチャート（その３） 本発明の実施の形態２における固体撮像装置の充電速度可変方式の参照電圧供給回路の構成を示す回路図 本発明の実施の形態３における固体撮像装置の充電速度可変方式の参照電圧供給回路の構成を示す回路図 本発明の実施の形態４における固体撮像装置の構成を示すブロック図 本発明の実施の形態４における固体撮像装置の動作を示すフローチャート 本発明の実施の形態５における固体撮像装置の動作を示すフローチャート 従来の技術における固体撮像装置の構成を示すブロック図 従来の技術における参照電圧供給回路の構成を示す回路図 従来の技術における固体撮像装置の動作を示すタイミングチャート

符号の説明

Ａ 固体撮像装置
１０ 画素アレイ部
１１ 単位画素
１２ 行選択線
１３ 列信号線
２０ 行走査回路（行走査手段）
３０ 列ＡＤ変換部
３１ ＡＤ変換器（ＡＤ変換器手段）
３２ 比較器（比較手段）
３３ アップダウンカウンタ（カウント手段）
３４ 信号出力線
３５ 出力回路
４０ 列走査回路（列走査手段）
５０ タイミング制御回路（制御手段）
６０ 充電速度可変方式の参照電圧供給回路（参照電圧供給手段）
６１ 可変直流電源
６１ａ 直流電源
６２ 容量素子
６２ａ 可変容量素子
６３ リセットトランジスタ
６４ 出力バッファ
７０ 画素信号検出部（画素信号検出手段）
８０ 参照電圧制御部（参照電圧制御手段）
９０ 外部インターフェース
１００ マイクロコンピュータ
Ｓａ 明るさ情報
Ｓｃ 制御信号
Ｖｘ 画素信号電圧
Ｖｒ ランプ波形の参照電圧
Ｖｃ 比較結果

Claims (8)

1. 光電変換素子を含む単位画素が行列状に２次元配列されてなる画素アレイ部と、
   前記画素アレイ部の各単位画素を行毎に選択制御する行走査手段と、
   列毎の各画素におけるアナログ信号をデジタル信号に変換するもので、前記行走査手段によって選択された行の単位画素群について列毎の各画素における画素信号電圧を時間変化する参照電圧と比較する比較手段と、前記時間変化する参照電圧の動作開始時点から前記比較手段の出力反転までの時間を測定し、前記出力反転時のカウント値をＡＤ変換結果とするカウント手段とで構成され、前記画素アレイ部における前記単位画素の２次元配列の列毎に配置された複数の列単位ＡＤ変換手段と、
   前記時間変化する参照電圧を生成して前記複数の列単位ＡＤ変換手段の各比較手段に供給する参照電圧供給手段と、
   列走査により前記複数の列単位ＡＤ変換手段によるＡＤ変換結果を順次出力する列走査手段と、
   前記行走査手段と前記列単位ＡＤ変換手段と前記列走査手段をタイミング制御する制御手段とを備え、
   前記参照電圧供給手段は、容量素子に対する充電電流の制御によって前記時間変化する参照電圧の時間変化率が可変制御される充放電型で充電速度可変方式の参照電圧供給手段に構成されている固体撮像装置。
2. さらに、前記列単位ＡＤ変換手段の信号出力線での出力信号を検出する画素信号検出手段と、
   前記画素信号検出手段が検出したレベルに基づいて前記参照電圧供給手段における前記容量素子に対する充電速度を制御する参照電圧制御手段とを備えている請求項１に記載の固体撮像装置。
3. さらに、前記列単位ＡＤ変換手段の信号出力線、前記タイミングの制御手段および前記参照電圧供給手段に接続され、前記画素信号検出手段が検出したレベルに基づいて前記参照電圧供給手段における前記容量素子に対する充電速度を制御する機能を有する外部のマイクロコンピュータまたはマルチプロセッサに接続される外部インターフェースを備えている請求項１に記載の固体撮像装置。
4. 前記充電速度可変方式の参照電圧供給手段は、充電用の直流電源と容量素子とからなり、前記容量素子に対する充電速度が可変に構成されている請求項１から請求項３までのいずれかに記載の固体撮像装置。
5. 前記充電速度可変方式の参照電圧供給手段は、出力電流値可変の充電用の直流電源である可変直流電源と、容量値固定の容量素子との組み合わせからなり、前記可変直流電源に対する可変制御により前記容量素子に対する充電速度が可変に構成されている請求項４に記載の固体撮像装置。
6. 前記充電速度可変方式の参照電圧供給手段は、出力電流値固定の充電用の直流電源と、容量値可変の容量素子である可変容量素子との組み合わせからなり、前記可変容量素子に対する可変制御により前記可変容量素子に対する充電速度が可変に構成されている請求項４に記載の固体撮像装置。
7. 前記充電速度可変方式の参照電圧供給手段は、出力電流値可変の充電用の直流電源である可変直流電源と、容量値可変の容量素子である可変容量素子との組み合わせからなり、前記可変直流電源に対する微調整と前記可変容量素子に対する粗調整の組み合わせ制御により前記容量素子に対する充電速度が可変に構成されている請求項４に記載の固体撮像装置。
8. 前記画素信号検出手段は、前記画素アレイ部における全画素について、前記列単位ＡＤ変換手段の信号出力線での出力信号を累積し、前記参照電圧制御手段は、前記画素信号検出手段による累積結果に基づいて前記参照電圧供給手段における前記容量素子に対する充電速度を制御する請求項２から請求項７までのいずれかに記載の固体撮像装置。

Images