WO2021060177A1 - イメージセンサ - Google Patents

イメージセンサ Download PDF

Info

Publication number
WO2021060177A1
WO2021060177A1 PCT/JP2020/035412 JP2020035412W WO2021060177A1 WO 2021060177 A1 WO2021060177 A1 WO 2021060177A1 JP 2020035412 W JP2020035412 W JP 2020035412W WO 2021060177 A1 WO2021060177 A1 WO 2021060177A1
Authority
WO
WIPO (PCT)
Prior art keywords
converter
image sensor
voltage
digital
resistor
Prior art date
Application number
PCT/JP2020/035412
Other languages
English (en)
French (fr)
Inventor
昭 松澤
力瀾 余
Original Assignee
株式会社テックイデア
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社テックイデア filed Critical 株式会社テックイデア
Priority to US17/616,184 priority Critical patent/US20220247967A1/en
Priority to CN202080035407.1A priority patent/CN113853746A/zh
Priority to KR1020217036431A priority patent/KR102624696B1/ko
Publication of WO2021060177A1 publication Critical patent/WO2021060177A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/78—Simultaneous conversion using ladder network
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/78—Simultaneous conversion using ladder network
    • H03M1/785—Simultaneous conversion using ladder network using resistors, i.e. R-2R ladders
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array

Definitions

  • the present invention relates to an image sensor.
  • FIG. 15 is a block diagram showing a configuration of a conventional CMOS image sensor.
  • the pixels 101a are two-dimensionally arranged in the pixel portion 101 in the horizontal direction and the vertical direction, and the vertical control circuit 102 is one of the low access lines 103.
  • the vertical control circuit 102 is one of the low access lines 103.
  • the pixels 101a in the selected row simultaneously output a voltage according to the brightness of the pixels.
  • This voltage is applied to a plurality of integrating analog-to-digital converters via the pixel signal line 104 (hereinafter, the analog-to-digital conversion is referred to as an A / D conversion, and the A / D converter is referred to as an ADC in the figure).
  • a / D conversion is a ramp wave generated by a current-type digital-to-analog converter (hereinafter, digital-to-analog conversion is referred to as D / A conversion, and the D / A converter is referred to as DAC in the figure). It is done by an integral type A / D converter that measures the number of clocks using a counter.
  • FIG. 16 is a circuit diagram showing a basic configuration of an integral type A / D converter used in a CMOS image sensor
  • FIG. 17 is a diagram showing a waveform of a lamp wave input to the A / D converter.
  • the D / A converter is controlled to generate a descending lamp wave.
  • a clock signal is applied after the first reset, and counting of the number of clocks is started.
  • a difference between the input reference voltage and the input voltage V in, the output of the comparator 111 where the difference signal between the reference voltage V ref and the reference voltage of the D / A converter matches is reversed counter 112 is stopped, the The hour count value is output as an A / D conversion value.
  • the reference voltage V ref often drops from the point where the reference voltage V ref rises by V off from the reference voltage of the D / A converter.
  • Time minus the offset time T off from the conversion time Tc is proportional to the input voltage V in, it is possible to obtain the A / D converted value of the input voltage V in by using a conversion time Tc.
  • FIG. 18 is a circuit diagram showing a configuration of a current type D / A converter used in a conventional CMOS image sensor. As shown in FIG. 18, a conventional typical current type D / A converter is provided with a plurality of unit current sources 122.
  • a load is loaded by switching the direction in which the current flows to either the load resistance 124 side or the power supply 125 side by using the switch 123 controlled by the input signal decoded by the decoder 121.
  • the value of the current flowing through the resistor 124 is controlled to generate a voltage in the load resistor 124. Then, by sequentially increasing the current flowing through the load resistor 124 with time, a lamp wave can be obtained as an output.
  • FIG. 19 is a circuit diagram showing a configuration of a unit current source of the current type D / A converter. As shown in FIG. 19, the unit current source of the current type D / A converter, the transistors M 1 to determine the current value, the cascode transistor M 2 for improving the linearity by increasing the constant current property, a current path the transistor M 3, M 4 which acts as a switch for switching the provided.
  • the voltage amplitude V s of the output voltage V out is about 1.2 V at the maximum. Since the transistors M 1 and M 2 need to operate in the saturation region, the drain-source voltage V DS1 and V DS2 need to be at least 0.3 V. Therefore, the power supply voltage VDD needs to be 1.8V.
  • the load resistance is RL
  • the current I DAC flowing through the D / A converter is expressed by the following mathematical formula 1.
  • the power consumption PDAC of the D / A converter is expressed by the following mathematical formula 2.
  • the load capacitance has increased due to an increase in the number of pixels and the number of required frames, but it is necessary to lower the load resistance RL in order to secure a constant response time constant. Therefore, the power consumption of the D / A converter tends to increase, and reduction of the power consumption has become a big issue. Further, since the image sensor is sensitive to temperature and the dark current increases remarkably when the operating temperature rises, there is a strong demand for power consumption to be suppressed as much as possible from the viewpoint of image quality.
  • FIG. 20 is a diagram showing a waveform of a lamp wave when a minute voltage section is swept many times.
  • a method has been proposed in which conversion noise is reduced by sweeping a minute voltage section of about 50 mV as shown in FIG. 20 a plurality of times to perform A / D conversion and averaging the obtained conversion values. ..
  • it is difficult to perform A / D conversion many times in a fixed time because the time response characteristics of the D / A converter are insufficient.
  • FIG. 21 is a diagram showing an ideal waveform and an actual waveform of a lamp wave formed by using a D / A converter.
  • the conventional D / A converter even if a lamp wave of 50 mV is generated at 50 ns, waveform distortion occurs, and linearity can be ensured only in the region of 40 mV at 40 ns. Therefore, in the conventional D / A converter, it is necessary to generate a lamp wave with a larger margin, which hinders high-speed operation.
  • an object of the present invention is to provide an image sensor that operates at high speed and with high accuracy with low power consumption.
  • the present inventor has studied a digital-to-analog converter that generates a lamp wave in an image sensor, and has a resistor-type digital-analog in which resistors connected to the output end of an inverter are connected in parallel.
  • the converter has essentially lower power consumption than a current-type digital-to-analog converter using a conventional current source, and have arrived at the present invention.
  • the image sensor according to the present invention includes a pixel portion in which a plurality of pixels including a sensor element that detects a physical quantity existing in the natural world and converts it into an electric signal are arranged in two dimensions in a row direction and a column direction, and a CMOS inverter.
  • a plurality of unit circuits having a resistor connected to an output terminal are connected in parallel, and a resistance type digital-analog converter for generating a lamp wave and a plurality of integral type analog-to-digital converters are provided, and a signal from the pixel is transmitted. It has an analog-to-digital converter that converts it into a digital signal compared to a ramp wave.
  • one end of the resistor is connected to the output end of the CMOS inverter, and the other end of the resistor is connected to the output end. Even if the unit circuit in which one end of the resistor is connected to the output end of the CMOS inverter and the other end of the resistor is connected to the resistor between the terminals is connected in parallel for the number of low-order bits, the unit circuit is provided. Good.
  • the transistor of the CMOS inverter of the unit circuit can have a channel length of 90 nm or less.
  • the resistance type digital-analog converter may be provided at both ends of a signal line that supplies a lamp wave to the analog-to-digital converter.
  • the present inventor has analyzed the time response when a lamp wave is generated by a digital-to-analog converter, and has found a method for generating a lamp wave in which waveform distortion does not occur by controlling an offset voltage. That is, in the image sensor of the present invention, a constant amount of offset value may be input to the resistance type digital-to-analog converter when the time change rate of the voltage of the lamp wave changes. When the time change rate of the voltage of the lamp wave changes a plurality of times with time, the offset value may be changed according to the change of the time change rate. Further, the first reference voltage, the second reference voltage different from the first reference voltage, the first time when the voltage of the lamp wave becomes the first reference voltage, and the voltage of the lamp wave are the second. The offset value may be calculated based on the second time that becomes the reference voltage.
  • the lamp wave is generated by using the resistance type digital-analog converter, the average power consumption can be significantly reduced as compared with the current type D / A converter having the same output resistance, which is low. It is possible to realize an image sensor that operates at high speed and with high accuracy with low power consumption.
  • A is a circuit diagram showing a configuration example of the resistance type D / A converter 8 shown in FIG. 1
  • B is a diagram showing the inverter circuit 81 thereof.
  • It is a circuit diagram for obtaining the current consumption and the power consumption of the resistance type D / A converter 8 shown in FIG.
  • It is a circuit diagram which shows the equivalent circuit seen from the output end of the resistance type D / A converter 8 shown in FIG.
  • It is a graph which shows the current consumption of a current type D / A converter with respect to the output voltage of a D / A converter, and the current consumption and the average current consumption of a resistance type D / A converter.
  • FIG. 1 is a block diagram showing a configuration of an image sensor of the present embodiment.
  • the image sensor 10 of the present embodiment refer to a pixel unit 1 having a plurality of pixels 1a, an A / D conversion unit 5 for converting a pixel signal into a digital signal, and an A / D conversion unit 5.
  • a resistance type D / A converter 8 or the like that supplies a lamp wave that becomes a voltage is provided. That is, in the image sensor 10 of the present embodiment, the D / A converter that generates the lamp wave supplied to the A / D conversion unit 5 is not a current type D / A converter but a resistance type D / A converter. 8 is used.
  • a vertical control circuit 2 for controlling the low access line 3 connected to the pixel 1a and a pixel signal connected to the pixel 1a are transmitted.
  • a pixel signal line 4 to be sent to the A / D conversion unit 5 a horizontal control circuit 6 for controlling the output of the digital signal generated by the A / D conversion unit 5, an overall control circuit 7, a clock circuit 9, and the like may be provided. ..
  • a plurality of pixels 1a are two-dimensionally arranged in the pixel unit 1 in the row direction and the column direction.
  • Each pixel 1a of the pixel unit 1 includes a sensor element that detects a physical quantity existing in the natural world and converts it into an electric signal.
  • the physical quantity existing in the natural world means visible light, infrared light, ultraviolet light, X-ray, electromagnetic wave, electric field, magnetic field, temperature, pressure and the like.
  • the A / D conversion unit 5 converts the pixel signal from each pixel 1a of the pixel unit 1 into a digital signal by comparing with the lamp wave from the resistance type D / A converter 8, and a plurality of integrations. It is composed of a type A / C converter 5a.
  • FIG. 2A is a circuit diagram showing a configuration example of the resistance type D / A converter 8 shown in FIG. 1, and FIG. 2B is a circuit diagram showing the inverter 81.
  • a unit circuit in which a resistance is connected to the output end of the inverter 81 is connected in parallel. Further, it is assumed that the power supply of the inverter 81 of the resistance type D / A converter 8 uses the reference voltage V REF.
  • an input signal is input to the decoder circuit 82, and the decoded signal is input to each inverter 81.
  • the resistance type D / A converter 8 is, for example, a segment type D / A converter in which the upper 2 bits use a thermometer code and a binary type D / A converter in which the lower 2 bits use an R-2R resistance ladder. It is configured and operates as a 4-bit D / A converter.
  • segment type D / A converter that constitutes the high-order bit conversion unit unit circuits in which the other end of the resistor is connected to the output end are connected in parallel for the number of high-order bits.
  • the lower bit conversion unit that converts the lower bits can be configured by a binary D / A converter using an R-2R resistor ladder.
  • the binary D / A converter one end of the resistor is connected to the output end of the COMS inverter, and the other end of the resistor is connected to the resistor provided between the terminals.
  • the unit circuit is connected in parallel for the number of lower bits. There is. In this case, an accurate output voltage can be obtained by setting the resistance value to the ratio shown in FIG. 2A.
  • the bit allocation of the high-order bit and the low-order bit can be appropriately set according to the application and specifications, but from the viewpoint of accuracy and area, it is preferable that both have substantially the same number of bits.
  • the inverter 81 for example, a COMS inverter equipped with an NMOS and a MOSFET shown in FIG. 2B can be used.
  • the transistor used in the conventional current D / A converter is not a core transistor using a fine gate used for internal logic, but requires a withstand voltage of at least 1.8 V, so an I / with a withstand voltage of about 3.3 V is required.
  • An O transistor is used. Therefore, the current D / A converter not only has a large area but also has a large capacity, which makes it difficult to operate at high speed and consumes a large amount of power.
  • the withstand voltage of the transistor may be about 1.0 to 1.2 V, so that the channel length is, for example, 90 nm or less. It is possible to use a fine core transistor capable of minimizing the above. As described above, in the resistance type D / A converter, a sufficiently low on-resistance can be obtained even if a small transistor is used, so that good linearity of the D / A converter can be realized. As a result, by using the resistance type D / A converter, it is possible to reduce the occupied area and power consumption of the D / A converter and speed up the processing. Further, by forming the D / A converter in such a configuration, it is possible to significantly reduce the power consumption as compared with the conventional current type D / A converter.
  • FIG. 3 is a circuit diagram for obtaining the current consumption and power consumption of the resistance type D / A converter 8 and FIG. 4 is a circuit diagram showing an equivalent circuit seen from the output end of the resistance type D / A converter 8. is there.
  • the conductance on the reference voltage V REF side with respect to the output terminal can be expressed as Gx, and the conductance on the installation side can be expressed as G (1-x).
  • the output resistance RL is expressed by the following mathematical formula 3 and becomes constant.
  • the output voltage V out is expressed by the following mathematical formula 4 and is proportional to x.
  • the output voltage V out can be changed while the output resistance RL remains constant.
  • the current I flowing through the voltage source is represented by the following mathematical formula 5.
  • the power consumption P D is expressed by the following Equation 6.
  • the current consumption of the resistance type D / A converter that essentially generates the lamp wave is as small as 1/6 of that of the current type D / A converter. Further, since the power supply voltage VDD in the case of the current type D / A converter is about 0.6V higher than the V REF , if the reference voltage V REF is 1.2V and the power supply voltage VDD is 1.8V, it is consumed.
  • the power ratio is calculated by the following formula 8.
  • FIG. 5 is a graph showing the current consumption of the current type D / A converter with respect to the output voltage of the D / A converter, and the current consumption and average current consumption of the resistance type D / A converter. As shown in FIG. 5 and Equation 8, when a resistance type D / A converter is used, even if the output resistance is the same, the power consumption can be reduced to 1/9 of that of the current type D / A converter. it can.
  • CMOS image sensor in order to improve the image quality of a dark scene, only a signal of about 0 to 50 mV is converted as shown in FIG. 20, and in some cases, a plurality of lamp waves are used to reduce noise. Sweeping may be performed, converted many times, and the average value may be taken. In this case, assuming that the amplitude is ⁇ times the full scale, the power consumption of the resistance type D / A converter is expressed by the following mathematical formula 9.
  • a current-type D / A converter in the case of a current-type D / A converter, the current is constant regardless of the sweep level, so such current consumption cannot be reduced. Therefore, using a resistance type D / A converter for a CMOS image sensor is extremely beneficial in reducing power consumption.
  • a D / A converter that performs partial voltage sweeping as shown in FIG. 20 may be provided, but such D / A conversion Even if the device is provided, the increase in power consumption can be suppressed extremely effectively by using the resistance type D / A converter.
  • FIG. 6 is a circuit diagram showing a D / A converter that generates a lamp wave and a distributed RC circuit that serves as a load.
  • the load circuit is an RC distribution constant circuit in which resistance and capacitance are distributed as shown in FIG. Therefore, the signal is delayed at the drive end and the open end of the D / A converter, and the amplitude is reduced.
  • the resistance R u per unit length, capacitance C u, when the length is L, and the reference time constant ⁇ of the distributed RC circuit is expressed by the following equation 10.
  • FIG. 7 is a circuit diagram showing a distributed RC circuit in the image sensor of the present embodiment and a D / A converter that drives the distributed RC circuit from both sides.
  • the lamp wave may be supplied to the comparator from both sides as shown in FIG.
  • the length L of the RC distribution constant circuit for each D / A converter is equivalently halved, so that the time constant is shortened to 1/4, and its influence can be reduced.
  • the load capacity of each D / A converter is equivalently halved, and the output resistance may be doubled, so that the total power consumption hardly increases.
  • the image sensor of the present embodiment is a resistance type D / A converter that generates a lamp wave by connecting a unit circuit in which a resistor is connected to the output end of the COMS inverter in parallel, and a pixel. Since it is equipped with an A / D converter consisting of multiple A / D converters that compare signals and lamp waves and convert them into digital values, power consumption is significantly reduced compared to conventional CMOS image sensors. it can.
  • FIG. 8 is a circuit diagram showing an equivalent circuit of the D / A converter in consideration of the load.
  • One of the problems of the D / A converter provided in the CMOS image sensor is the generation of high-speed lamp waves. As shown in FIG. 21, in the D / A converter, high-speed conversion becomes difficult because the time range that can be effectively used is limited by the distortion of the waveform. The cause is that the capacitance CL exists in the circuit as shown in FIG. The response when a lamp wave is input to such a circuit is expressed by the following equation 11.
  • the first term represents an ideal lamp wave
  • the second term represents a voltage error. Since this voltage error represents the response of the step wave, the offset voltage Voff is expressed by the following equation 14.
  • FIG. 9 is a block diagram showing a configuration of a resistance type D / A converter in the image sensor of the present embodiment. Therefore, in the image sensor of the present embodiment, when the D / A converter generates the lamp wave, the clock is not added or subtracted from the set initial value, but as shown in FIG. After adding the correction value (offset value) corresponding to the offset voltage V off represented by the above equation 14, the clock is added or subtracted. This makes it possible to solve the problem of high-speed lamp wave generation.
  • FIG. 10 shows a load circuit having an output voltage VDAC and a capacitance when a constant amount of offset value is given when the time change rate of the voltage of the lamp wave changes in the resistance type D / A converter 28 shown in FIG. It is a waveform diagram which shows the voltage V out of. As shown in FIG. 10, it can be seen that an accurate lamp wave can be generated by adding a correction value corresponding to the offset voltage V off when the voltage change rate changes.
  • FIG. 11 is a waveform diagram showing the output voltage VDAC of the resistance type D / A converter and the voltage V out of the load circuit having a capacitance when the correction value is not applied when the time change rate changes twice.
  • the time change rate changes at this time, an error Verror occurs, and waveform distortion occurs.
  • the time change rate was increased four times to 50 ns, a large error Verror occurred and a large waveform distortion occurred.
  • FIG. 12 shows the output voltage V of the D / A converter when the time change rate of the lamp wave changes a plurality of times with time and the offset value is changed when the time change rate of the voltage of the lamp wave changes accordingly.
  • It is a waveform diagram which shows the voltage V out of the load circuit which has a DAC and a capacitance.
  • the time change rate changes at this time and the error Verror is 0.
  • the error Verror became 0 by changing the correction value, waveform distortion did not occur, and it can be seen that this method can effectively suppress waveform distortion.
  • the conversion time is shortened by increasing the rate of change of the lamp wave when the signal strength becomes stronger to some extent. You can increase the frame rate. This has the advantage that low power consumption can be realized by increasing the speed or shortening the conversion time.
  • FIG. 13 is a diagram showing the configuration of the calibration circuit
  • FIG. 14 is a diagram showing the relationship between the output voltage, the reference voltage, and time.
  • the calibration circuit includes an output voltage of the resistance type D / A converter 28 appearing in the load circuit, two types of reference voltages (first reference voltage, second reference voltage), and correction A /. It is composed of a D converter 23 and a correction logic circuit 24.
  • the ideal lamp wave is shown by a broken line. Assuming that the voltage at time 0 is 0, the actual response shifts according to the RC time constant as shown by the solid line in FIG. The voltage is positive, but the dashed line in the negative part represents the auxiliary line. In such a state, assuming that the voltage at time T 1 is V 1 and the voltage at time T 2 is V 2 , the offset voltage V off can be obtained by the following equation 15.
  • the offset voltage V off calculated by the above equation 15 may be added as a correction value.
  • the output of the resistor type D / A converter 28 with the reference voltages V 1, V 2, composed of a comparator 21 and a counter 22 for outputting the time information at that time The times T 1 and T 2 are obtained from the counter values using the A / D converter 23 for correcting the time domain.
  • the correction value is calculated from the above formula 15, and the required offset voltage (offset value) is output from the correction logic circuit 24.
  • the adder-subtractor 20 which outputs an input value of the resistor type D / A converter 28, correction supplies correction value obtained by the logic circuit 24, the reference voltages V 1 output again resistor type D / A converter 28 It goes without saying that it is more accurate to gradually approach the ideal value by obtaining the times T 1 and T 2 from the counter value using the correction A / D converter 23 as compared with V 2. No. It is also possible to calculate the correction value from one voltage and one time without using two voltages and two times, but in this case, an error due to the offset voltage or delay of the comparator is likely to occur. Therefore, the method using two voltages and two times is more accurate.
  • the resistance type resistance type D / A converter in the image sensor of the present embodiment gives a constant amount of offset value when the time change rate of the voltage of the lamp wave changes, so that the waveform distortion of the lamp wave is distorted. Can be reduced to achieve high-precision and high-speed A / D conversion.
  • the configuration and effects of the image sensor of the present embodiment other than the above are the same as those of the first embodiment described above.
  • the AMOS image sensor has been described as an example, but the present invention is not limited to this, and is also applicable to a two-dimensional image sensor for other purposes. It is possible. Further, the image sensor of the present invention includes an infrared sensor, a terahertz sensor, a magnetic sensor, a pressure sensor and the like.

Abstract

消費電力で、高速かつ高精度で動作するイメージセンサを提供する。　ＣＭＯＳイメージセンサ１０を、自然界に存在する物理量を検出して電気信号に変換するセンサ素子を備える複数の画素１ａが行方向及び列方向に２次元配置された画素部１と、ＣＭＯＳインバータの出力端に抵抗が接続された複数の単位回路が並列接続されランプ波を生成する抵抗型デジタル－アナログ変換器８と、複数の積分型アナログ－デジタル変換器５ａを備え画素１ａからの信号をランプ波と比較してデジタル信号に変換するアナログ－デジタル変換部５とを有する構成にする。

Description

イメージセンサ
　本発明は、イメージセンサに関する。
　従来、代表的なイメージセンサとしてＣＭＯＳ（Complementary Metal Oxide Semiconductor：相補性金属酸化膜半導体）イメージセンサがある。図１５は従来のＣＭＯＳイメージセンサの構成を示すブロック図である。図１５に示すように、従来のＣＭＯＳイメージセンサ１００は、画素部１０１に画素１０１ａが水平方向及び垂直方向に２次元的に配置されており、垂直制御回路１０２がロウアクセス線１０３のうちの１本を”Ｈ”にすることにより、任意の行の画素１０１ａを選択する。
　そして、選択された行の画素１０１ａは、一斉に画素の明るさに応じた電圧を出力する。この電圧は、画素信号線１０４を介して、複数の積分型アナログ・デジタル変換器（以下、アナログ・デジタル変換をＡ／Ｄ変換といい、図においてはＡ／Ｄ変換器をＡＤＣと示す。）を備えるＡ／Ｄ変換部１０５の各積分型Ａ／Ｄ変換器に入力される。そして、Ａ／Ｄ変換部１０５においてデジタル信号に変換され、水平制御回路１０６を経て出力端子から出力される。
　通常、Ａ／Ｄ変換は、電流型デジタル・アナログ変換器（以下、デジタル・アナログ変換をＤ／Ａ変換といい、図においてはＤ／Ａ変換器をＤＡＣと示す。）で発生させたランプ波とカウンタを用いてクロックの回数を計測する積分型Ａ／Ｄ変換器でなされる。図１６はＣＭＯＳイメージセンサに用いられる積分型Ａ／Ｄ変換器の基本構成を示す回路図であり、図１７はＡ／Ｄ変換器に入力されるランプ波の波形を示す図である。
　図１６に示すように、積分型Ａ／Ｄ変換器によりＡ／Ｄ変換を行う場合、先ず、比較器１１１の入出力間のスイッチＳを閉じる。このとき、入力電圧Ｖｉｎには基準の電圧Ｖｉｎ＿０を印加する。通常は、画素１０１内のソースフォロワのゲートに画素側の基準電圧を加え、ソースの電圧をＶｉｎ＿０とすることが多い。その際、参照電圧Ｖｒｅｆには、Ｄ／Ａ変換器の基準出力電圧を与える。このような状態でスイッチＳを開き、入力電圧Ｖｉｎに明るさを反映した画素１０１からの信号を入力する。
　次に、図１７に示すように、Ｄ／Ａ変換器を制御して下降するランプ波を発生させる。カウンタ１１２では、最初にリセットされてからクロック信号が印加されて、クロック数のカウントが開始される。そして、入力基準電圧と入力電圧Ｖｉｎの差分と、Ｄ／Ａ変換器の基準電圧と参照電圧Ｖｒｅｆの差分信号が一致したところで比較器１１１の出力が反転してカウンタ１１２が停止し、この時のカウント値がＡ／Ｄ変換値として出力される。ただし、微弱信号に対する変換精度を確保するため、参照電圧ＶｒｅｆはＤ／Ａ変換器の基準電圧からＶｏｆｆだけ一旦上昇したところから下降することが多い。変換時間Ｔｃからオフセット時間Ｔｏｆｆを引いた時間は、入力電圧Ｖｉｎに比例するので、変換時間Ｔｃを用いて入力電圧ＶｉｎのＡ／Ｄ変換値を得ることができる。
　ところで、イメージセンサに用いられる積分型Ａ／Ｄ変換器はランプ波を必要とするが、このランプ波はＤ／Ａ変換器で形成されることが多い（例えば、特許文献１～３及び非特許文献１参照）。図１８は従来のＣＭＯＳイメージセンサに用いられる電流型Ｄ／Ａ変換器の構成を示す回路図である。図１８に示すように、従来の代表的な電流型Ｄ／Ａ変換器には、複数の単位電流源１２２が設けられている。
　この電流型Ｄ／Ａ変換器では、デコーダ１２１によりデコードされた入力信号によって制御されたスイッチ１２３を用いて、電流が流れる方向を負荷抵抗１２４側又は電源１２５側のいずれかに切り替えることにより、負荷抵抗１２４を流れる電流値を制御し、負荷抵抗１２４に電圧を発生させる。そして、負荷抵抗１２４を流れる電流を経時的に順次増加させることにより、出力としてランプ波を得ることができる。
国際公開第２０１３／１２２２２１号 特開２０１３－２３９９５１号公報 特開２０１８－１４８５４１号公報
S. Yoshihara, et al.、"A 1/1.8-inch 6.4 MPixel 60 frames/s CMOS Image Sensor With Seamless Mode Change"、IEEE Journal of Solid-State Circuits、２００６年１２月、Vol.41、No.12、pp.2998-3006
　しかしながら、前述した従来の電流型Ｄ／Ａ変換器には、以下に示す課題がある。第１の課題は、消費電力である。図１９は電流型Ｄ／Ａ変換器の単位電流源の構成を示す回路図である。図１９に示すように、電流型Ｄ／Ａ変換器の単位電流源には、電流値を決定するトランジスタＭ１、定電流性を増して直線性を向上させるためのカスコードトランジスタＭ２、電流パスを切り替えるスイッチの働きをするトランジスタＭ３，Ｍ４が設けられている。
　ＣＯＭＳイメージセンサの場合、出力電圧Ｖｏｕｔの電圧振幅Ｖｓは、最大１．２Ｖ程度である。トランジスタＭ１，Ｍ２は飽和領域で動作する必要があることから、ドレイン・ソース間電圧ＶＤＳ１，ＶＤＳ２は、最低でも０．３Ｖは必要である。従って、電源電圧ＶＤＤは、１．８Ｖは必要ということになる。ここで、負荷抵抗をＲＬとすると、Ｄ／Ａ変換器に流れる電流ＩＤＡＣは、下記数式１で表される。
Figure JPOXMLDOC01-appb-M000001
　また、Ｄ／Ａ変換器の消費電力ＰＤＡＣは、下記数式２で表される。
Figure JPOXMLDOC01-appb-M000002
　近年、画素数の増加や要求フレーム数の増加により負荷容量は増加しているが、一定の応答時定数を確保するためには負荷抵抗ＲＬを下げる必要がある。このため、Ｄ／Ａ変換器の消費電力は増加する傾向にあり、消費電力の低減が大きな課題となっている。また、イメージセンサは温度に敏感であり、動作温度が上がると暗電流が著しく増加するため、画質の観点からも消費電力は極力抑えたいという要望が強くなっている。
　第２の課題は、応答速度である。Ｄ／Ａ変換器の時間応答特性が不十分であると、イメージセンサの動作の高速化の妨げになる。図２０は微小な電圧区間を多数回スイープした場合のランプ波の波形を示す図である。近年、図２０に示すような５０ｍＶ程度の微小な電圧区間を複数回スイープしてＡ／Ｄ変換を行い、得られた変換値の平均を取ることで変換ノイズを低減させる方法が提案されている。しかしながら、この方法は、Ｄ／Ａ変換器の時間応答特性が不十分なため、一定時間にＡ／Ｄ変換を多数回行うことが困難である。
　図２１はＤ／Ａ変換器を用いて形成したランプ波の理想の波形と実際の波形を示す図である。図２１に示すように、従来のＤ／Ａ変換器では、５０ｎｓで５０ｍＶのランプ波を発生させても、波形歪が生じ、４０ｎｓで４０ｍＶの領域しか直線性が確保できない。このため、従来のＤ／Ａ変換器では、よりマージンをとったランプ波を発生させる必要があり高速動作の妨げとなる。
　そこで、本発明は、低消費電力で、高速かつ高精度で動作するイメージセンサを提供することを目的とする。
　本発明者は、前述した課題を解決するため、イメージセンサにおいてランプ波を発生させるデジタル－アナログ変換器について検討を行い、インバータの出力端に接続された抵抗を並列に接続した抵抗型デジタル－アナログ変換器は、従来の電流源を用いた電流型デジタル－アナログ変換器に比べて本質的に低消費電力であることを見出し、本発明に至った。
　即ち、本発明に係るイメージセンサは、自然界に存在する物理量を検出して電気信号に変換するセンサ素子を備える複数の画素が行方向及び列方向に２次元配置された画素部と、ＣＭＯＳインバータの出力端に抵抗が接続された複数の単位回路が並列接続され、ランプ波を生成する抵抗型デジタル－アナログ変換器と、複数の積分型アナログ－デジタル変換器を備え、前記画素からの信号を前記ランプ波と比較してデジタル信号に変換するアナログ－デジタル変換部とを有する。
　記抵抗型デジタル－アナログ変換器は、抵抗の一端がＣＭＯＳインバータの出力端に接続され、抵抗の他端が出力端に接続された単位回路が、上位ビットの数分並列接続された上位ビット変換部と、抵抗の一端がＣＭＯＳインバータの出力端に接続され、抵抗の他端が端子間の抵抗に接続された単位回路が下位ビットの数分並列接続された下位ビット変換部を備えていてもよい。
　前記単位回路のＣＭＯＳインバータのトランジスタは、チャネル長を９０ｎｍ以下とすることができる。
　前記抵抗型デジタル－アナログ変換器は、前記アナログ－デジタル変換部にランプ波を供給する信号線の両端に設けてもよい。
　また、本発明者は、デジタル－アナログ変換器によるランプ波発生時の時間応答を解析し、オフセット電圧の制御により波形歪が生じないランプ波の発生方法を見出した。
　即ち、本発明のイメージセンサは、前記ランプ波の電圧の時間変化率が変化するときに、前記抵抗型デジタル－アナログ変換器に対して一定量のオフセット値が入力されてもよい。
　前記ランプ波の電圧の時間変化率が時刻と共に複数回変化する場合、前記時間変化率の変化に応じて前記オフセット値を変化させてもよい。
　また、第１基準電圧と、前記第１基準電圧とは異なる第２基準電圧と、前記ランプ波の電圧が前記第１基準電圧となる第１の時刻と、前記ランプ波の電圧が前記第２基準電圧となる第２の時刻に基づいて前記オフセット値を算出してもよい。
　本発明によれば、抵抗型デジタル－アナログ変換器を用いてランプ波を生成しているため、出力抵抗が同一の電流型Ｄ／Ａ変換器に比べて平均消費電力を大幅に低減でき、低消費電力で、高速かつ高精度で動作するイメージセンサを実現することができる。
本発明の第１の実施形態に係るイメージセンサの構成を示すブロック図である。 Ａは図１に示す抵抗型Ｄ／Ａ変換器８の構成例を示す回路図であり、Ｂはそのインバータ回路８１を示す図である。 図１に示す抵抗型Ｄ／Ａ変換器８の消費電流及び消費電力を求めるための回路図である。 図１に示す抵抗型Ｄ／Ａ変換器８の出力端から見た等価回路を表す回路図である。 Ｄ／Ａ変換器の出力電圧に対する電流型Ｄ／Ａ変換器の消費電流と、抵抗型Ｄ／Ａ変換器の消費電流及び平均消費電流を示すグラフ図である。 ランプ波を発生させるＤ／Ａ変換器と負荷となる分布ＲＣ回路を示す回路図である。 本発明の第１実施形態のイメージセンサにおける分布ＲＣ回路とそれを両側から駆動するＤ／Ａ変換器を示す回路図である。 負荷を考慮したＤ／Ａ変換器の等価回路を示す回路図である。 本発明の第２の実施形態に係るイメージセンサの抵抗型Ｄ／Ａ変換器の構成を示すブロック図である。 図９に示す抵抗型Ｄ／Ａ変換器２８において、ランプ波の電圧の時間変化率が変化するときに一定量のオフセット値を与えた時の出力電圧と容量を有する負荷回路の電圧を示す波形図である。 時間変化率が２回変化するときに補正値を加えない場合の抵抗型Ｄ／Ａ変換器の出力電圧ＶＤＡＣと、容量を有する負荷回路の電圧Ｖｏｕｔを示す波形図である。 ランプ波の時間変化率が時刻と共に複数回変化し、それに応じてランプ波の電圧の時間変化率が変化するときにオフセット値を変化させたときのＤ／Ａ変換器の出力電圧と容量を有する負荷回路の電圧を示す波形図である。 キャリブレーション回路の構成を示す図であり、 図１３に示すキャリブレーション回路における出力電圧と基準電圧と時間の関係を示す図である。 従来のＣＭＯＳイメージセンサの構成を示すブロック図である。 ＣＭＯＳイメージセンサに用いられる積分型Ａ／Ｄ変換器の基本構成を示す回路図である。 積分型Ａ／Ｄ変換器に入力されるランプ波の波形を示す図である。 従来のＣＭＯＳイメージセンサに用いられる電流型Ｄ／Ａ変換器を示す回路図である。 電流型Ｄ／Ａ変換器の単位電流源の構成を示す回路図である。 微小な電圧区間を多数回スイープした場合のランプ波の波形を示す図である。 Ｄ／Ａ変換器を用いたランプ波の理想の波形と実際の波形を示す図である。
　以下、本発明を実施するための形態について、添付の図面を参照して詳細に説明する。なお、本発明は、以下に説明する実施形態に限定されるものではない。
（第１の実施形態）
　先ず、本発明の第１の実施形態に係るイメージセンサについて説明する。図１は本実施形態のイメージセンサの構成を示すブロック図である。図１に示すように、本実施形態のイメージセンサ１０には、複数の画素１ａを備える画素部１、画素信号をデジタル信号に変換するＡ／Ｄ変換部５、Ａ／Ｄ変換部５に参照電圧となるランプ波を供給する抵抗型Ｄ／Ａ変換器８などが設けられている。即ち、本実施形態のイメージセンサ１０は、Ａ／Ｄ変換部５に供給されるランプ波を生成するＤ／Ａ変換器に、電流型Ｄ／Ａ変換器ではなく、抵抗型Ｄ／Ａ変換器８を用いている。
　また、本実施形態のイメージセンサ１０には、例えば図１５に示すＣＭＯＳイメージセンサと同様に、画素１ａに接続されたロウアクセス線３を制御する垂直制御回路２、画素１ａに接続され画素信号をＡ／Ｄ変換部５に送る画素信号線４、Ａ／Ｄ変換部５で生成したデジタル信号の出力を制御する水平制御回路６、全体制御回路７及びクロック回路９などが設けられていてもよい。
［画素部１］
　画素部１には、複数の画素１ａが行方向及び列方向に２次元配置されている。画素部１の各画素１ａは、それぞれ自然界に存在する物理量を検出して電気信号に変換するセンサ素子を備える。ここで、自然界に存在する物理量とは、可視光、赤外光、紫外線、Ｘ線、電磁波、電界、磁界、温度、圧力などをいう。
［Ａ／Ｄ変換部５］
　Ａ／Ｄ変換部５は、抵抗型Ｄ／Ａ変換器８からのランプ波と比較することで、画素部１の各画素１ａからの画素信号をデジタル信号に変換するものであり、複数の積分型Ａ／Ｃ変換器５ａで構成されている。
［抵抗型Ｄ／Ａ変換器８］
　図２Ａは図１に示す抵抗型Ｄ／Ａ変換器８の構成例を示す回路図であり、図２Ｂはそのインバータ８１を示す回路図である。図２Ａに示す抵抗型Ｄ／Ａ変換器８では、インバータ８１の出力端に抵抗を接続した単位回路が並列に接続されている。また、抵抗型Ｄ／Ａ変換器８のインバータ８１の電源は、参照電圧ＶＲＥＦを用いているものとする。この抵抗型Ｄ／Ａ変換器８では、デコーダ回路８２に入力信号が入力され、デコードされた信号が各インバータ８１に入力される。
　抵抗型Ｄ／Ａ変換器８は、例えば上位２ビットがサーモメータコードを用いたセグメント型Ｄ／Ａ変換器で、下位２ビットがＲ－２Ｒ抵抗ラダーを用いたバイナリ型Ｄ／Ａ変換器で構成されており、４ビットのＤ／Ａ変換器として動作する。上位ビット変換部を構成するセグメント型Ｄ／Ａ変換器は、抵抗の他端が出力端に接続された単位回路が、上位ビットの数分並列接続されている。
　一方、下位ビットの変換を行う下位ビット変換部は、Ｒ－２Ｒ抵抗ラダーを用いたバイナリ型Ｄ／Ａ変換器で構成することができる。バイナリ型Ｄ／Ａ変換器は、抵抗の一端がＣＯＭＳインバータの出力端に接続され、抵抗の他端が端子間に設けられた抵抗に接続された単位回路が、下位ビット数分並列接続されている。この場合、抵抗値を図２Ａに示す比率とすることで、正確な出力電圧が得られる。上位ビットと下位ビットのビット配分は、用途や仕様に応じて適宜設定することができるが、精度と面積の観点から、両者をほぼ等しいビット数とすることが好ましい。
　インバータ８１としては、例えば図２Ｂに示すＮＭＯＳとＰＭＯＳを備えるＣＯＭＳインバータを用いることができる。従来の電流Ｄ／Ａ変換器に用いられるトランジスタは、内部ロジックに用いられる微細なゲートを用いたコアトランジスタではなく、最低１．８Ｖの耐圧が必要なため、３．３Ｖ程度の耐圧のＩ／Ｏトランジスタが用いられている。このため、電流Ｄ／Ａ変換器は、面積が大きいだけでなく、容量も大きいため高速動作が困難で消費電力も大きい。
　これに対して、本実施形態のイメージセンサ１０で用いる抵抗型Ｄ／Ａ変換器８は、トランジスタの耐圧が１．０～１．２Ｖ程度で良いため、例えばチャネル長９０ｎｍ以下のようにチャネル長を最小にすることが可能な微細なコアトランジスタを用いることができる。このように、抵抗型Ｄ／Ａ変換器では、小さなトランジスタを用いても十分低いオン抵抗を得ることができるので、良好なＤ／Ａ変換器の直線性が実現できる。その結果、抵抗型Ｄ／Ａ変換器を用いることで、Ｄ／Ａ変換器の専有面積や消費電力を低減すると共に、処理を高速化することが可能となる。更に、Ｄ／Ａ変換器をこのような構成にすることで、従来の電流型Ｄ／Ａ変換器に比べて大幅な消費電力の削減を図ることが可能になる。
　図３は抵抗型Ｄ／Ａ変換器８の消費電流及び消費電力を求めるための回路図であり、図４は抵抗型Ｄ／Ａ変換器８の出力端から見た等価回路を表す回路図である。図３に示すように、抵抗型Ｄ／Ａ変換器８は、出力端に対して参照電圧ＶＲＥＦ側のコンダクタンスをＧｘ、設置側のコンダクタンスをＧ（１－ｘ）と表わすことができる。このとき、出力抵抗ＲＬは、下記数式３で表され、一定となる。
Figure JPOXMLDOC01-appb-M000003
　また、出力電圧Ｖｏｕｔは、下記数式４で表され、ｘに比例する。
Figure JPOXMLDOC01-appb-M000004
　従って、図４に示すように、出力抵抗ＲＬが一定のまま出力電圧Ｖｏｕｔを変化させることができる。また、電圧源を流れる電流Ｉは下記数式５で表される。
Figure JPOXMLDOC01-appb-M000005
　従って、消費電力ＰＤは、下記数式６で表される。
Figure JPOXMLDOC01-appb-M000006
　その結果、抵抗型Ｄ／Ａ変換器８に流れる電流はｘ＝０．５で最大となり、その最大電流は上記数式２に示した電流型Ｄ／Ａ変換器の１／４となる。イメージセンサに用いるＤ／Ａ変換器は、０から参照電圧ＶＲＥＦ間のランプ波を発生させるので、平均電流ＩＡＶＥは、下記数式７により求められる。
Figure JPOXMLDOC01-appb-M000007
　従って、本質的にランプ波を発生させる抵抗型Ｄ／Ａ変換器の消費電流は、電流型Ｄ／Ａ変換器の１／６と小さい。更に、電流型Ｄ／Ａ変換器の場合の電源電圧ＶＤＤはＶＲＥＦよりも０．６Ｖ程度高くなるので、参照電圧ＶＲＥＦを１．２Ｖ、電源電圧ＶＤＤを１．８Ｖとすると、消費電力比率は下記数式８で算出される。
Figure JPOXMLDOC01-appb-M000008
　図５はＤ／Ａ変換器の出力電圧に対する電流型Ｄ／Ａ変換器の消費電流と、抵抗型Ｄ／Ａ変換器の消費電流及び平均消費電流を示すグラフ図である。図５及び数式８に示すように、抵抗型Ｄ／Ａ変換器を用いると、同一の出力抵抗であっても、電流型Ｄ／Ａ変換器に対して１／９の消費電力にすることができる。
　ＣＭＯＳイメージセンサにおいては、暗いシーンの撮像を高品質にするために、図２０に示すように０～５０ｍＶ程度の信号のみを変換し、場合によってはノイズの低減のために複数回のランプ波の掃引を行い、多数回変換してその平均値を取ることが行われることもある。この場合、その振幅をフルスケールのβ倍とすると，抵抗型Ｄ／Ａ変換器の消費電力は、下記数式９で表される。
Figure JPOXMLDOC01-appb-M000009
　上記数式９において、例えβを０．０５とすると、β／２は０．０２５となり、平均電流は上記数式７に示したフルスケールを掃引したときの電流に比べて０．１５倍となり、きわめて小さな消費電流になる。
　一方、電流型Ｄ／Ａ変換器の場合は、掃引レベルによらず電流は一定のため、このような消費電流の低減はできない。従って、抵抗型Ｄ／Ａ変換器をＣＭＯＳイメージセンサに用いることは消費電力の低減において極めて有益である。場合によっては、フルスケールの掃引を行うＤ／Ａ変換器の他に図２０に示した部分的な電圧の掃引を行うＤ／Ａ変換器を設ける場合もあるが、そのようなＤ／Ａ変換器を設けたとしても抵抗型Ｄ／Ａ変換器を用いることにより、消費電力の増大を極めて効果的に抑制できる。
　図１５に示すように、ＣＯＭＳイメージセンサにおいては、Ｄ／Ａ変換器の出力は空間的に分布した多数の比較器に供給されている。図６はランプ波を発生させるＤ／Ａ変換器と負荷となる分布ＲＣ回路を示す回路図である。負荷回路は、正確には図６に示すように抵抗と容量が分布しているＲＣ分布定数回路になる。このため、Ｄ／Ａ変換器の駆動端と開放端では信号が遅延し、振幅の減少が発生する。ここで、単位長さあたりの抵抗をＲｕ、容量をＣｕ、長さをＬとすると、ＲＣ分布定数回路の基準時定数τは、下記数式１０で表される。
Figure JPOXMLDOC01-appb-M000010
　この基準時定数τが長いほど影響が大きい。図７は本実施形態のイメージセンサにおける分布ＲＣ回路とそれを両側から駆動するＤ／Ａ変換器を示す回路図である。本実施形態のイメージセンサ１０においては、図７に示すように比較器へのランプ波の供給を両側から行ってもよい。これにより、各Ｄ／Ａ変換器に対するＲＣ分布定数回路の長さＬが等価的に１／２になるため、時定数は１／４に短縮され、その影響を低減することができる。その結果、より高精度なＡ／Ｄ変換や高速なＡ／Ｄ変換を実現することができる。また、各Ｄ／Ａ変換器の負荷容量は、等価的に１／２になり、出力抵抗は２倍でも良いため、全体の消費電力の増加はほとんど生じない。
　以上詳述したように、本実施形態のイメージセンサは、ＣＯＭＳインバータの出力端に抵抗を接続した単位回路を並列に接続してランプ波を発生させる抵抗型Ｄ／Ａ変換器と、画素からの信号とランプ波を比較してデジタル値に変換する複数のＡ／Ｄ変換器で構成されるＡ／Ｄ変換部を備えているため、従来のＣＭＯＳイメージセンサに比べて、消費電力を大幅に低減できる。
（第２の実施形態）
　次に、本発明の第２の実施形態に係るイメージセンサについて説明する。図８は負荷を考慮したＤ／Ａ変換器の等価回路を示す回路図である。ＣＭＯＳイメージセンサに設けられるＤ／Ａ変換器の課題の１つは、高速なランプ波の発生である。図２１に示すようにＤ／Ａ変換器では、波形の歪によって有効に使用できる時間範囲が限られるため、高速変換が困難になる。その原因は、図８に示すように回路に容量ＣＬが存在することによる。このような回路にランプ波を入力したときの応答は、下記数式１１で表される。
Figure JPOXMLDOC01-appb-M000011
　また、上記数式１１で表される波形を入力とする負荷回路における電圧Ｖｏｕｔをラプラス変換すると、下記数式１２となる。
Figure JPOXMLDOC01-appb-M000012
　そして、上記数式１２にラプラス逆変換をかけて時間応答を求めると、下記数式１３となる。
Figure JPOXMLDOC01-appb-M000013
　上記数式１３においては、第１項が理想のランプ波を表し、第２項が電圧エラーを表している。この電圧エラーはステップ波の応答を表しているので、オフセット電圧Ｖｏｆｆは下記数式１４で表される。
Figure JPOXMLDOC01-appb-M000014
　これにより、Ｄ／Ａ変換器の出力電圧が変化するときに上記数式１４で表されるオフセット電圧Ｖｏｆｆを加えると、出力電圧の変化をキャンセルできることがわかる。図９は本実施形態のイメージセンサにおける抵抗型Ｄ／Ａ変換器の構成を示すブロック図である。そこで、本実施形態のイメージセンサでは、Ｄ／Ａ変換器においてランプ波を生成する際に、設定された初期値に対してクロックの加算又は減算を行うのではなく、図９に示すように、上記数式１４で表されるオフセット電圧Ｖｏｆｆに相当する補正値（オフセット値）を加えてからクロックの加算又は減算を行う。これにより、高速なランプ波の発生の問題を解決することができる。
　図１０は図９に示す抵抗型Ｄ／Ａ変換器２８において、ランプ波の電圧の時間変化率が変化するときに一定量のオフセット値を与えた時の出力電圧ＶＤＡＣと容量を有する負荷回路の電圧Ｖｏｕｔを示す波形図である。図１０に示すように、電圧変化率が変化するときにオフセット電圧Ｖｏｆｆに相当する補正値を加えることで、正確なランプ波を発生できることが分かる。
　また、ランプ波の時間変化率が時刻と共に複数回変化する場合でも、それに応じてオフセット値を変化させることで正確なランプ波を発生させることができる。図１１は時間変化率が２回変化するときに補正値を加えない場合の抵抗型Ｄ／Ａ変換器の出力電圧ＶＤＡＣと、容量を有する負荷回路の電圧Ｖｏｕｔを示す波形図である。図１１に示すように、ランプ波が発生したときを０ｓとすると、この時に時間変化率が変化して誤差Ｖｅｒｒｏｒが発生し、波形歪が生じる。５０ｎｓに時間変化率を４倍に引き上げたところ、大きな誤差Ｖｅｒｒｏｒが発生し、大きな波形歪が生じた。
　図１２はランプ波の時間変化率が時刻と共に複数回変化し、それに応じてランプ波の電圧の時間変化率が変化するときにオフセット値を変化させたときのＤ／Ａ変換器の出力電圧ＶＤＡＣと容量を有する負荷回路の電圧Ｖｏｕｔを示す波形図である。図１２に示すように、ランプ波が発生したときを０ｓとすると、この時に時間変化率が変化して誤差Ｖｅｒｒｏｒは０である。５０ｎｓに時間変化率を４倍に引き上げたところ、補正値を変化せることで誤差Ｖｅｒｒｏｒが０となり、波形歪は発生せず、この方法が効果的に波形歪を抑制できることがわかる。
　このように、ＣＭＯＳイメージセンサに時刻と共に時間変化率が複数回変化するランプ波を用いた場合は、信号強度がある程度強くなったらランプ波の変化率を大きくすることで、変換時間を短縮してフレームレートを上げることができる。これにより、高速化又は変換時間短縮による低消費電力化を実現することができるという利点がある。
　一方、前述した方法を実際のイメージセンサに適用するには、負荷の時定数をあらかじめ求めることは困難であるため、キャリブレーション回路が必要となる。図１３はキャリブレーション回路の構成を示す図であり、図１４はその出力電圧と基準電圧と時間の関係を示す図である。図１３に示すように、キャリブレーション回路は、負荷回路に表れる抵抗型Ｄ／Ａ変換器２８の出力電圧と、２種類の基準電圧（第１基準電圧，第２基準電圧）、補正用Ａ／Ｄ変換器２３、補正論理回路２４で構成されている。
　図１４では理想的なランプ波を破線で示している。時刻０のときの電圧を０とすると、図１４に実線で示すように実際の応答はＲＣ時定数によりシフトする。電圧は正であるが、負の部分の破線は補助線を表している。このような状態において、時刻Ｔ１における電圧をＶ１、時刻Ｔ２における電圧をＶ２とすると、オフセット電圧Ｖｏｆｆは下記数式１５により求められる。
Figure JPOXMLDOC01-appb-M000015
　従って、本実施形態のイメージセンサでは、上記数式１５により算出されたオフセット電圧Ｖｏｆｆを補正値として加えればよい。具体的には、図１３に示すように、抵抗型Ｄ／Ａ変換器２８の出力を基準電圧Ｖ１，Ｖ２と比較し、そのときの時間情報を出力する比較器２１とカウンタ２２で構成されるタイムドメインの補正用Ａ／Ｄ変換器２３を用いてカウンタ値から時刻Ｔ１，Ｔ２を求める。そして、上記数式１５から補正値を算出し、補正論理回路２４から必要なオフセット電圧（オフセット値）を出力する。
　なお、抵抗型Ｄ／Ａ変換器２８の入力値を出力する加減算器２０に、補正論理回路２４で求めた補正値を供給し、再度抵抗型Ｄ／Ａ変換器２８の出力を基準電圧Ｖ１，Ｖ２と比較して、補正用Ａ／Ｄ変換器２３を用いてカウンタ値から時刻Ｔ１，Ｔ２を求めることにより、漸近的に理想値に近づけた方がより正確であることは言うまでもない。また２つの電圧と２つの時刻を用いずに、１つの電圧と１つの時刻から補正値を算出することも可能であるが、この場合は、比較器のオフセット電圧や遅延による誤差が生じやすい。このため、２つの電圧と２つの時刻を用いる方法の方が正確である。
　このように、本実施形態のイメージセンサにおける抵抗型抵抗型Ｄ／Ａ変換器は、ランプ波の電圧の時間変化率が変化するときに一定量のオフセット値を与えることにより、ランプ波の波形歪を低減して、高精度でかつ高速なＡ／Ｄ変換を実現することができる。なお、本実施形態のイメージセンサにおける上記以外の構成及び効果は、前述した第１の実施形態と同様である。
　また、前述した第１及び第２の実施形態においては、ＡＭＯＳイメージセンサを例に説明したが、本発明はこれに限定されるものでなく、他の用途の二次元イメージセンサに対しても適用可能である。更に、本発明のイメージセンサは、赤外線センサ、テラヘルツセンサ、磁気センサ及び圧力センサなどを含む。
　１、１０１　画素部
　１ａ、１０１ａ　画素
　２、１０２　垂直制御回路
　３、１０３　ロウアクセス線
　４、１０４　画素信号線
　５、１０５　Ａ／Ｄ変換部
　５ａ　積分型Ａ／Ｄ変換部
　６、１０６　水平制御回路
　７　全体制御回路
　８、２８　抵抗型Ｄ／Ａ変換器
　９　クロック回路
　１０、１００　ＣＭＯＳイメージセンサ
　２０　減加算器
　２１、１１１　比較器
　２２、１１２　カウンタ
　２３　補正用Ａ／Ｄ変換器
　２４　補正論理回路
　８１　インバータ
　８２　デコーダ回路
　１２１　デコーダ
　１２２　電流源
　１２３　スイッチ
　１２４　負荷抵抗
　１２５　電源

Claims (7)

  1. 　自然界に存在する物理量を検出して電気信号に変換するセンサ素子を備える複数の画素が行方向及び列方向に２次元配置された画素部と、
    　ＣＭＯＳインバータの出力端に抵抗が接続された複数の単位回路が並列接続され、ランプ波を生成する抵抗型デジタル－アナログ変換器と、
    　複数の積分型アナログ－デジタル変換器を備え、前記画素からの信号を前記ランプ波と比較してデジタル信号に変換するアナログ－デジタル変換部と
    を有するイメージセンサ。
  2. 　前記抵抗型デジタル－アナログ変換器は、
    　抵抗の一端がＣＭＯＳインバータの出力端に接続され、抵抗の他端が出力端に接続された単位回路が、上位ビットの数分並列接続された上位ビット変換部と、
    　抵抗の一端がＣＭＯＳインバータの出力端に接続され、抵抗の他端が端子間の抵抗に接続された単位回路が下位ビットの数分並列接続された下位ビット変換部
    を備える請求項１に記載のイメージセンサ。
  3. 　前記単位回路のＣＭＯＳインバータは、チャネル長が９０ｎｍ以下のトランジスタを備える請求項１又は２に記載のイメージセンサ。
  4. 　前記抵抗型デジタル－アナログ変換器は、前記アナログ－デジタル変換部にランプ波を供給する信号線の両端に設けられている請求項１に記載のイメージセンサ。
  5. 　前記ランプ波の電圧の時間変化率が変化するときに、前記抵抗型デジタル－アナログ変換器に対して一定量のオフセット値が入力される請求項１に記載のイメージセンサ。
  6. 　前記ランプ波の電圧の時間変化率は時刻と共に複数回変化し、前記時間変化率の変化に応じて前記オフセット値も変化させる請求項５に記載のイメージセンサ。
  7. 　前記オフセット値は、第１基準電圧と、前記第１基準電圧とは異なる第２基準電圧と、前記ランプ波の電圧が前記第１基準電圧となる第１の時刻と、前記ランプ波の電圧が前記第２基準電圧となる第２の時刻に基づき算出される請求項５に記載のイメージセンサ。
PCT/JP2020/035412 2019-09-26 2020-09-18 イメージセンサ WO2021060177A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US17/616,184 US20220247967A1 (en) 2019-09-26 2020-09-18 Image sensor
CN202080035407.1A CN113853746A (zh) 2019-09-26 2020-09-18 图像传感器
KR1020217036431A KR102624696B1 (ko) 2019-09-26 2020-09-18 이미지 센서

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019175854A JP7333060B2 (ja) 2019-09-26 2019-09-26 イメージセンサ
JP2019-175854 2019-09-26

Publications (1)

Publication Number Publication Date
WO2021060177A1 true WO2021060177A1 (ja) 2021-04-01

Family

ID=75158178

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/035412 WO2021060177A1 (ja) 2019-09-26 2020-09-18 イメージセンサ

Country Status (5)

Country Link
US (1) US20220247967A1 (ja)
JP (1) JP7333060B2 (ja)
KR (1) KR102624696B1 (ja)
CN (1) CN113853746A (ja)
WO (1) WO2021060177A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11303293B1 (en) * 2021-02-28 2022-04-12 Shenzhen GOODIX Technology Co., Ltd. Pixel ramp generator for image sensor

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021097337A (ja) * 2019-12-18 2021-06-24 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および、撮像装置

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03238927A (ja) * 1990-02-15 1991-10-24 Mitsubishi Electric Corp ディジタル・アナログ変換器
JPH09121159A (ja) * 1995-10-24 1997-05-06 Kawasaki Steel Corp Ｄ／ａコンバータ
JP2001127634A (ja) * 1999-11-01 2001-05-11 Rohm Co Ltd ディジタル・アナログ変換器
JP2002190737A (ja) * 2000-12-22 2002-07-05 Kawasaki Microelectronics Kk Ｄ／ａ変換器
JP2005065166A (ja) * 2003-08-20 2005-03-10 Sharp Corp Ｄ／ａコンバータ回路、携帯端末装置、オーディオ装置、およびディスプレイ表示制御装置
JP2009033305A (ja) * 2007-07-25 2009-02-12 Panasonic Corp 固体撮像装置
JP2011041205A (ja) * 2009-08-18 2011-02-24 Panasonic Corp 電圧発生回路、デジタルアナログ変換器、ランプ波発生回路、アナログデジタル変換器、イメージセンサシステム及び電圧発生方法
US20150103220A1 (en) * 2012-03-19 2015-04-16 Omnivision Technologies, Inc. Calibration in multiple slope column parallel analog-to-digital conversion for image sensors
WO2015079597A1 (ja) * 2013-11-29 2015-06-04 パナソニックＩｐマネジメント株式会社 固体撮像装置及び撮像装置
JP2018014689A (ja) * 2016-07-22 2018-01-25 キヤノン株式会社 撮像装置及びその制御方法、プログラム、記憶媒体
US20180123572A1 (en) * 2016-11-02 2018-05-03 SK Hynix Inc. Electronic device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000013738A (ko) * 1998-08-12 2000-03-06 윤종용 아날로그-디지털 변환기
JP2011259407A (ja) 2010-05-13 2011-12-22 Sony Corp 信号処理回路、固体撮像素子およびカメラシステム
JPWO2012143982A1 (ja) * 2011-04-21 2014-07-28 パナソニック株式会社 ランプ生成回路、並びにそれを備えたイメージセンサーおよび撮像装置
JP5449290B2 (ja) 2011-10-07 2014-03-19 キヤノン株式会社 ランプ信号出力回路、アナログデジタル変換回路、撮像装置、ランプ信号出力回路の駆動方法
JP6195161B2 (ja) 2012-02-17 2017-09-13 国立大学法人北海道大学 積分型ａｄ変換装置およびｃｍｏｓイメージセンサ
JP5835005B2 (ja) * 2012-02-27 2015-12-24 株式会社ソシオネクスト Ｄ／ａ変換器
JP5847737B2 (ja) 2012-03-30 2016-01-27 キヤノン株式会社 光電変換装置および撮像システム
JP2013239951A (ja) 2012-05-16 2013-11-28 Renesas Electronics Corp Ａｄ変換器および固体撮像素子
TWI615031B (zh) * 2013-07-16 2018-02-11 Sony Corp 信號處理裝置及方法、攝像元件與攝像裝置
JP6649806B2 (ja) 2016-03-02 2020-02-19 キヤノン株式会社 信号処理装置、撮像装置及び制御装置、信号処理方法及び制御方法
JP7029890B2 (ja) 2017-03-02 2022-03-04 ソニーセミコンダクタソリューションズ株式会社 撮像素子、撮像素子の制御方法、及び、電子機器

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03238927A (ja) * 1990-02-15 1991-10-24 Mitsubishi Electric Corp ディジタル・アナログ変換器
JPH09121159A (ja) * 1995-10-24 1997-05-06 Kawasaki Steel Corp Ｄ／ａコンバータ
JP2001127634A (ja) * 1999-11-01 2001-05-11 Rohm Co Ltd ディジタル・アナログ変換器
JP2002190737A (ja) * 2000-12-22 2002-07-05 Kawasaki Microelectronics Kk Ｄ／ａ変換器
JP2005065166A (ja) * 2003-08-20 2005-03-10 Sharp Corp Ｄ／ａコンバータ回路、携帯端末装置、オーディオ装置、およびディスプレイ表示制御装置
JP2009033305A (ja) * 2007-07-25 2009-02-12 Panasonic Corp 固体撮像装置
JP2011041205A (ja) * 2009-08-18 2011-02-24 Panasonic Corp 電圧発生回路、デジタルアナログ変換器、ランプ波発生回路、アナログデジタル変換器、イメージセンサシステム及び電圧発生方法
US20150103220A1 (en) * 2012-03-19 2015-04-16 Omnivision Technologies, Inc. Calibration in multiple slope column parallel analog-to-digital conversion for image sensors
WO2015079597A1 (ja) * 2013-11-29 2015-06-04 パナソニックＩｐマネジメント株式会社 固体撮像装置及び撮像装置
JP2018014689A (ja) * 2016-07-22 2018-01-25 キヤノン株式会社 撮像装置及びその制御方法、プログラム、記憶媒体
US20180123572A1 (en) * 2016-11-02 2018-05-03 SK Hynix Inc. Electronic device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11303293B1 (en) * 2021-02-28 2022-04-12 Shenzhen GOODIX Technology Co., Ltd. Pixel ramp generator for image sensor

Also Published As

Publication number Publication date
KR20210150508A (ko) 2021-12-10
US20220247967A1 (en) 2022-08-04
KR102624696B1 (ko) 2024-01-12
JP2021052363A (ja) 2021-04-01
JP7333060B2 (ja) 2023-08-24
CN113853746A (zh) 2021-12-28

Similar Documents

Publication Publication Date Title
US10735008B2 (en) Comparator offset voltage self-correction circuit
US7589650B2 (en) Analog-to-digital converter with calibration
US20080018517A1 (en) AD converter
WO2021060177A1 (ja) イメージセンサ
JP4884519B2 (ja) アナログ−デジタル変換器
US9554072B2 (en) Two-stage analog-to-digital converter for high-speed image sensor
US8957983B2 (en) Solid-state imaging device
JP2011041205A (ja) 電圧発生回路、デジタルアナログ変換器、ランプ波発生回路、アナログデジタル変換器、イメージセンサシステム及び電圧発生方法
US9124288B2 (en) Semiconductor device
JP2008054256A (ja) アナログデジタル変換器およびそれを用いた撮像回路
JP4684028B2 (ja) パイプラインａ／ｄ変換器
JP2021052363A5 (ja)
US8223049B2 (en) Charge injection mechanism for analog-to-digital converters
CN114402531A (zh) 图像传感器中的快速多重采样
US20140252207A1 (en) Analog-to-digital converter and solid-state imaging device
WO2022196118A1 (ja) イメージセンサ
Yap et al. Gain error correction for CMOS image sensor using delta-sigma modulation
JP5446689B2 (ja) 電圧比較回路および半導体装置
Liu et al. A fully differential SAR/single-slope ADC for CMOS imager sensor
Shen et al. A linear-approximation technique for digitally-calibrated pipelined A/D converters
WO2022102002A1 (ja) アナログデジタル変換回路
Law et al. A CMOS image sensor using variable reference time domain encoding
Santos et al. Logarithmic ad converter with selectable transfer characteristic
Meng et al. A NEW SEIR-BASED ADC BIST WITH HIGH CONSTANCY LEVEL SHIFT GENERATOR AND LEVEL SPREADING RAMP GENERATOR
JPH104353A (ja) Ａ／ｄ変換器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20868699

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20217036431

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20868699

Country of ref document: EP

Kind code of ref document: A1