WO2022196118A1 - イメージセンサ - Google Patents

イメージセンサ Download PDF

Info

Publication number
WO2022196118A1
WO2022196118A1 PCT/JP2022/002858 JP2022002858W WO2022196118A1 WO 2022196118 A1 WO2022196118 A1 WO 2022196118A1 JP 2022002858 W JP2022002858 W JP 2022002858W WO 2022196118 A1 WO2022196118 A1 WO 2022196118A1
Authority
WO
WIPO (PCT)
Prior art keywords
digital
value
time
image sensor
ramp wave
Prior art date
Application number
PCT/JP2022/002858
Other languages
English (en)
French (fr)
Inventor
昭 松澤
力瀾 余
Original Assignee
株式会社テックイデア
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社テックイデア filed Critical 株式会社テックイデア
Priority to JP2023506823A priority Critical patent/JPWO2022196118A1/ja
Publication of WO2022196118A1 publication Critical patent/WO2022196118A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array

Definitions

  • the present invention relates to an image sensor, and more particularly to an image sensor that generates a ramp wave with a current type digital/analog converter and performs analog/digital conversion of pixel signals using an integral type analog/digital converter.
  • FIG. 10 is a block diagram showing the configuration of a conventional CMOS image sensor.
  • CMOS Complementary Metal Oxide Semiconductor
  • FIG. 10 is a block diagram showing the configuration of a conventional CMOS image sensor.
  • pixels 101a are two-dimensionally arranged in the horizontal and vertical directions in a pixel portion 101, and a vertical control circuit 102 is connected to one of row access lines 103.
  • a pixel 101a in an arbitrary row is selected by setting the flag to "H".
  • the pixels 101a in the selected row simultaneously output a voltage corresponding to the brightness of the pixels.
  • This voltage is input via the pixel signal line 104 to each integrating ADC of an analog-to-digital converter 105 having a plurality of integrating analog-to-digital converters (ADCs). Then, it is converted into a digital signal by the analog/digital converter 105 and output from the output terminal through the horizontal control circuit 106 .
  • ADCs analog-to-digital converters
  • FIG. 11 is a circuit diagram showing the basic configuration of an integrating ADC used in a CMOS image sensor
  • FIG. 12 is a diagram showing waveforms of ramp waves input to the ADC.
  • the switch S between the input and output of the comparator 111 is closed.
  • the reference voltage Vin_0 is applied to the input voltage Vin .
  • the reference voltage on the pixel side is applied to the gate of the source follower in the pixel 101a, and the source voltage is often set to Vin_0 .
  • the reference output voltage of the DAC is given as the reference voltage Vref .
  • the switch S is opened, and the signal from the pixel 101a reflecting the brightness is input to the input voltage Vin.
  • the DAC is controlled to generate a descending ramp wave.
  • the counter 112 is first reset and then applied with a clock signal to start counting the number of clocks. Then, when the difference between the input reference voltage and the input voltage V in matches the difference signal between the DAC reference voltage and the reference voltage V ref , the output of the comparator 111 is inverted and the counter 112 stops, and the count value at this time is is output as an analog/digital conversion value.
  • the reference voltage V ref is often increased from the reference voltage of the DAC by V off and then decreased. Since the time obtained by subtracting the offset time Toff from the conversion time Tc is proportional to the input voltage Vin , the conversion time Tc can be used to obtain the analog/digital conversion value of the input voltage Vin .
  • FIG. 13 is a circuit diagram showing the configuration of a current type DAC used in a conventional CMOS image sensor. As shown in FIG. 13, a typical conventional current type DAC is provided with a plurality of unit current sources 122 .
  • a switch 123 controlled by an input signal decoded by a decoder 121 is used to switch the direction of current flow to either the load resistor 124 side or the power supply 125 side.
  • a current value is controlled to generate a voltage across the load resistor 124 .
  • a ramp wave can be obtained as an output by increasing or decreasing the digital value of the DAC input over time and sequentially increasing or decreasing the current flowing through the load resistor 124 over time.
  • FIG. 14 is a diagram showing an equivalent circuit of a current type DAC.
  • the output resistance is the load resistance RL
  • the input capacitance of the plurality of comparators is the load capacitance CL . Since the current type DAC starts generating a ramp wave at an arbitrary time, a switch SW is incorporated in the equivalent circuit.
  • FIG. 15 is a diagram showing time response characteristics of a ramp wave generated by a DAC, with time on the horizontal axis and voltage on the vertical axis.
  • FIG. 15 shows an ascending ramp wave for ease of explanation.
  • the slew rate of the ramp wave is 10 6 (V/sec)
  • the time constant ⁇ of the circuit is 40 ns.
  • the conventional DAC obviously causes waveform distortion, and linearity of the waveform can be ensured only after about 80 ns have elapsed. Therefore, the conventional DAC needs to generate a ramp wave with a larger timing margin and voltage margin, which hinders high-speed operation.
  • an object of the present invention is to provide an image sensor that operates with low power consumption, high speed and high accuracy.
  • the present inventor analyzed the time response of the DAC that generates the ramp wave in the image sensor when the ramp wave is generated.
  • the inventors have found a method of generating a ramp wave that does not cause waveform distortion, and have completed the present invention.
  • the image sensor according to the present invention includes a pixel portion in which a plurality of pixels are arranged two-dimensionally in the row direction and the column direction, and a current-type digital image sensor.
  • An analog device comprising an analog converter, a digital-to-analog converter that generates a ramp wave, and a plurality of integrating analog-to-digital converters, that compares the signal from the pixel with the ramp wave and converts it into a digital signal and a digital control unit for digitally controlling the value of the current flowing through the resistance of the current-fed digital-analog converter, wherein the digital control unit outputs a value that changes in proportion to time and the A digital value added with a step-like offset value for compensating the delay of the output signal of the current type digital-analog converter is output to the current type digital-analog converter.
  • the digital control unit changes the stepwise offset value when the time rate of change of the ramp wave changes a plurality of times with the passage of time and the time rate of change of the voltage of the ramp wave changes accordingly.
  • the digital control unit monitors the output voltage of the current type digital-analog converter and sequentially adjusts the stepwise offset value so that the output voltage reaches a set value at a predetermined time. good.
  • the digital control unit compares the output voltage of the current type digital-analog converter with first and second reference voltages, and compares the output voltage with the first reference voltage and the second reference time. and the first and second reference voltages may be used to determine the stepped offset value.
  • the current value is increased to increase the response of the current-fed digital-to-analog converter without decreasing the output resistance. Since the speed can be improved and the waveform distortion can be suppressed, it is possible to realize an image sensor that operates with low power consumption, high speed and high accuracy.
  • FIG. 1 is a block diagram showing the configuration of an image sensor according to an embodiment of the invention
  • FIG. 2 is a block diagram showing the basic configuration of a digital control section 10 of the image sensor 1 shown in FIG. 1
  • FIG. FIG. 4 is a waveform diagram showing an input value of a DAC and an output voltage of a DAC having a load capacitance when a fixed amount of stepped offset value is given when the time rate of change of the voltage of the ramp wave changes;
  • FIG. 4 is a waveform diagram showing an input value of a DAC and an output voltage of a DAC having a load capacitance when a fixed amount of stepped offset value is given when the time rate of change of the voltage of the ramp wave changes;
  • FIG. 10 is a waveform diagram showing the input value of the DAC and the output voltage of the DAC having a load capacitance when the time rate of change of the ramp wave changes twice with the lapse of time and no correction value (offset value) is added;
  • FIG. 4 is a waveform diagram showing the output voltage of a DAC with load capacitance;
  • 2 is a block diagram showing a configuration example of a digital control unit 10;
  • FIG. 7 is a waveform diagram showing a method of determining a stepwise offset value for compensating for delay in the output signal of a DAC by the digital control unit 10 shown in FIG. 6; 3 is a block diagram showing another configuration example of the digital control unit 10; FIG. FIG. 9 is a waveform diagram showing a method of determining an offset value for compensating the delay of the output signal by the digital control section 10 shown in FIG. 8; 1 is a block diagram showing the configuration of a conventional CMOS image sensor; FIG. 1 is a circuit diagram showing the basic configuration of an integrating ADC used in a CMOS image sensor; FIG. It is a figure which shows the waveform of the ramp wave input into integrating ADC.
  • FIG. 1 is a circuit diagram showing a current type DAC used in a conventional CMOS image sensor
  • FIG. 4 is a diagram showing an equivalent circuit of a current type DAC
  • FIG. 4 is a diagram showing time response characteristics of a ramp wave generated by a DAC, with time on the horizontal axis and voltage on the vertical axis.
  • FIG. 1 is a block diagram showing the configuration of an image sensor according to this embodiment.
  • the image sensor 1 of the present embodiment includes a pixel portion 11 having a plurality of pixels 11a, an analog/digital conversion portion 15 that converts pixel signals into digital signals, and an analog/digital conversion portion 15.
  • a current-type DAC 18 that supplies a ramp wave that becomes a voltage
  • a digital control unit 10 that controls the value of the current flowing through the resistance of the current-type DAC 18, and the like are provided.
  • the image sensor 1 of the present embodiment also includes a vertical control circuit 12 for controlling the row access line 13 connected to the pixel 11a, a pixel A pixel signal line 14 for sending a signal to each integrating ADC 15a, a horizontal control circuit 16 for controlling the output of the digital signal generated by the analog/digital converter 15, an overall control circuit 17, a clock circuit 19, and the like may be provided.
  • a vertical control circuit 12 for controlling the row access line 13 connected to the pixel 11a
  • a pixel A pixel signal line 14 for sending a signal to each integrating ADC 15a
  • a horizontal control circuit 16 for controlling the output of the digital signal generated by the analog/digital converter 15
  • an overall control circuit 17, a clock circuit 19, and the like may be provided.
  • Pixel part 11 In the pixel portion 11, a plurality of pixels 11a are two-dimensionally arranged in the row direction and the column direction. Each pixel 11a of the pixel unit 11 includes a sensor element that detects a physical quantity existing in nature and converts it into an electric signal.
  • physical quantities that exist in nature refer to visible light, infrared light, ultraviolet light, X-rays, electromagnetic waves, electric fields, magnetic fields, temperature, pressure, and the like.
  • the analog/digital conversion unit 15 converts the pixel signal from each pixel 11a of the pixel unit 11 into a digital signal by comparing it with the ramp wave output from the current type DAC 18. It is configured.
  • the current type DAC 18 constitutes a digital/analog converter, generates a ramp wave, and outputs it to the analog/digital converter 15 .
  • FIG. 2 is a block diagram showing the basic configuration of the digital control section 10. As shown in FIG. The digital control unit 10 digitally controls the value of the current flowing through the resistance of the current type DAC 18 that generates ramp waves, and includes an adder/subtractor 20 as shown in FIG.
  • Equation 1 the output signal of a DAC having a load capacitance is Laplace-transformed and expressed by Equation 2 below.
  • Equation 3 when the time response is obtained by applying Laplace inverse transform to Equation 2 above, Equation 3 below is obtained.
  • Equation 3 the first term represents an ideal ramp wave, and the second term represents a voltage error. Since this voltage error represents the response of the step wave, the offset voltage Voff is expressed by Equation 4 below.
  • Formula 4 above shows that when the rate of change in the output voltage of the DAC changes, the change in voltage change rate can be canceled by adding the step-like offset voltage V off represented by Formula 4 above.
  • FIG. 3 is a waveform diagram showing the input value of the DAC and the output voltage of the DAC having a load capacitance when a constant amount of step-like offset value is given when the time rate of change of the voltage of the ramp wave changes.
  • a ramp wave is generated from 20 ns, instead of gradually increasing the input value of the DAC from 0 s, a correction value (this 40 mV in some cases), an accurate ramp wave can be generated.
  • the image sensor 1 of this embodiment not only a normal triangular wave but also a step wave is added to generate a ramp wave. Thereby, an accurate ramp wave can be generated. Adding a correction value corresponding to the offset voltage Voff is equivalent to giving a step wave that cancels the voltage error shown in the second term of Equation 3 above. By this operation, the DAC output can realize an ideal ramp wave without distortion from 20 ns.
  • the output resistance RL of the DAC is decreased, or the time constant ⁇ is decreased using a voltage buffer.
  • the error voltage does not become zero.
  • the method of the image sensor 1 of the present embodiment described above has the excellent effect of canceling the error to zero without increasing the power consumption. If the configuration of this embodiment is adopted, theoretically, even if the current value of the DAC is decreased and the output resistance RL is increased, and the power consumption is reduced while the output amplitude is maintained, the step-like offset voltage V An ideal ramp wave without distortion can be realized by increasing off .
  • FIG. 4 is a waveform diagram showing the input value of the DAC when the correction value (offset value) is not added and the output voltage of the DAC having a load capacitance when the time rate of change of the ramp wave changes twice with the passage of time. is.
  • FIG. 5 shows the input of the DAC when the time change rate of the ramp wave changes twice with the passage of time, and the step-like offset value is changed when the time change rate of the voltage of the ramp wave changes accordingly.
  • 2 is a waveform diagram showing values and output voltage of a DAC with load capacitance.
  • FIG. 6 is a block diagram showing a configuration example of the digital control section 10
  • FIG. 7 is a waveform diagram showing how the digital control section 10 determines a stepwise offset value that compensates for the delay of the DAC output signal.
  • the digital control unit 10 includes, for example, an adder/subtractor 20, a correction ADC 23 including a comparator 21 and a counter 22, and a correction logic circuit 24, as shown in FIG. can be
  • the digital control unit 10 having this configuration, when the reference voltage of the comparator 21 of the correction ADC 23 is set to 40 mV and an ideal ramp wave is generated by the current type DAC 18, the DAC output is 40 ns at point A shown in FIG.
  • the reference voltage is reached, but the actual DAC output reaches the reference voltage at about 72 ns of point B.
  • the stepwise offset value input to the adder/subtractor 20 is gradually increased, an ideal ramp wave is approached.
  • the DAC output when the stepwise offset value is 20 mV is about 50 ns at point C shown in FIG.
  • the stepwise offset value input to the adder/subtractor 20 is sequentially changed so that the DAC output approaches the ideal waveform. Calibration becomes possible.
  • FIG. 8 is a block diagram showing another configuration example of the digital control unit 10
  • FIG. 9 is a waveform diagram showing a method of determining an offset value for compensating the delay of the output signal by the digital control unit 10 shown in FIG. be.
  • an ideal ramp wave is indicated by a dashed line.
  • the offset voltage V off can be obtained by the following equation 5, where V 1 is the voltage at time T 1 and V 2 is the voltage at time T 2 .
  • the offset voltage Voff calculated by Equation 5 may be added as a correction value.
  • the output of the current type DAC 18 is compared with the reference voltages V 1 and V 2 and is composed of a comparator 21 and a counter 22 that output time information at that time. Times T 1 and T 2 are obtained from the counter values using the correction ADC 23 . Then, using Equation 5 above, the necessary offset value can be obtained from the correction logic circuit 24 that obtains the correction value.
  • the correction value obtained by the correction logic circuit 24 is given as the correction value of the adder/subtractor 20 that gives the input value of the current type DAC 18, and the output of the DAC is again compared with the reference voltages V 1 and V 2 to determine the value at that time.
  • the correction ADC 23 comprising a comparator 21 that outputs time information and a counter 22. stomach.
  • the correction ADC 23 is an integral type, but the present invention is not limited to this, and the correction ADC 23 is a successive approximation type, a parallel type, or a pipeline type. type, delta-sigma type, etc., and similar effects can be obtained in that case as well.
  • the image sensor of the present embodiment suppresses the waveform distortion of the ramp wave by providing a constant stepped offset value when the time rate of change of the voltage of the ramp wave changes. , high-precision and high-speed analog-to-digital conversion can be realized with low power consumption. In addition, since the image sensor of this embodiment can reduce the waveform distortion of the ramp wave with low power consumption, high-speed and high-precision analog-to-digital conversion can be performed with low power consumption, and the performance of the image sensor can be improved. can be done.
  • CMOS image sensor has been described as an example in the above description, the present invention is not limited to this, and can also be applied to two-dimensional image sensors for other uses.
  • image sensors include infrared sensors, terahertz sensors, magnetic sensors, and pressure sensors.
  • CMOS image sensor 10: digital control section, 11, 101: pixel section, 11a, 101a: pixel, 12, 102: vertical control circuit, 13, 103: row access line, 14, 104: pixel signal line , 15, 105: analog/digital converter, 15a: integrating ADC, 16, 106: horizontal control circuit, 17: overall control circuit, 18: current type DAC, 19: clock circuit, 20: subtractor, 21, 111: comparator, 22, 112: counter, 23: ADC for correction, 24: correction logic circuit, 121: decoder, 122: current source, 123: switch, 124: load resistor, 125: power supply

Abstract

消費電力で、高速かつ高精度で動作するイメージセンサを提供する。　自然界に存在する物理量を検出して電気信号に変換するセンサ素子を備える複数の画素１１ａが行方向及び列方向に２次元配置された画素部１１と、電流型デジタル・アナログ変換器１８を備えランプ波を生成するデジタル・アナログ変換部と、複数の積分型アナログ・デジタル変換器１５ａを備え、画素１１ａからの信号をランプ波と比較してデジタル信号に変換するアナログ・デジタル変換部１５と、電流型デジタル・アナログ変換器１８の抵抗に流す電流値をデジタル的に制御するデジタル制御部１０を有するイメージセンサ１において、デジタル制御部１０から、時間に比例して変化する値及びデジタル・アナログ変換器１８の出力信号の遅れを補償するステップ状のオフセット値を加えたデジタル値を、デジタル・アナログ変換器１８に入力する。

Description

イメージセンサ
　本発明は、イメージセンサに関し、より詳しくは、電流型デジタル・アナログ変換器によりランプ波を発生し、積分型アナログ・デジタル変換器を用いて画素信号のアナログ・デジタル変換を行うイメージセンサに関する。
　従来、代表的なイメージセンサとしてＣＭＯＳ（Complementary Metal Oxide Semiconductor：相補性金属酸化膜半導体）イメージセンサがある。図１０は従来のＣＭＯＳイメージセンサの構成を示すブロック図である。図１０に示すように、従来のＣＭＯＳイメージセンサ１００は、画素部１０１に画素１０１ａが水平方向及び垂直方向に２次元的に配置されており、垂直制御回路１０２がロウアクセス線１０３のうちの１本を”Ｈ”にすることにより、任意の行の画素１０１ａを選択する。
　そして、選択された行の画素１０１ａは、一斉に画素の明るさに応じた電圧を出力する。この電圧は、画素信号線１０４を介して、複数の積分型アナログ・デジタル変換器（ＡＤＣ：Analog to Digital Converter）を備えるアナログ・デジタル変換部１０５の各積分型ＡＤＣに入力される。そして、アナログ・デジタル変換部１０５においてデジタル信号に変換され、水平制御回路１０６を経て出力端子から出力される。
　通常、アナログ・デジタル変換は、電流型デジタル・アナログ変換器（ＤＡＣ：Digital to Analog Converter）で発生させたランプ波とカウンタを用いてクロックの回数を計測する積分型ＡＤＣでなされる。図１１はＣＭＯＳイメージセンサに用いられる積分型ＡＤＣの基本構成を示す回路図であり、図１２はＡＤＣに入力されるランプ波の波形を示す図である。
　図１１に示すように、積分型ＡＤＣによりアナログ・デジタル変換を行う場合、先ず、比較器１１１の入出力間のスイッチＳを閉じる。このとき、入力電圧Ｖｉｎには基準の電圧Ｖｉｎ＿０を印加する。通常は、画素１０１ａ内のソースフォロワのゲートに画素側の基準電圧を加え、ソースの電圧をＶｉｎ＿０とすることが多い。その際、参照電圧Ｖｒｅｆには、ＤＡＣの基準出力電圧を与える。このような状態でスイッチＳを開き、入力電圧Ｖｉｎに明るさを反映した画素１０１ａからの信号を入力する。
　次に、図１２に示すように、ＤＡＣを制御して下降するランプ波を発生させる。カウンタ１１２では、最初にリセットされてからクロック信号が印加されて、クロック数のカウントが開始される。そして、入力基準電圧と入力電圧Ｖｉｎの差分と、ＤＡＣの基準電圧と参照電圧Ｖｒｅｆの差分信号が一致したところで比較器１１１の出力が反転してカウンタ１１２が停止し、この時のカウント値がアナログ・デジタル変換値として出力される。ただし、微弱信号に対する変換精度を確保するため、参照電圧ＶｒｅｆはＤＡＣの基準電圧からＶｏｆｆだけ一旦上昇したところから下降することが多い。変換時間Ｔｃからオフセット時間Ｔｏｆｆを引いた時間は、入力電圧Ｖｉｎに比例するので、変換時間Ｔｃを用いて入力電圧Ｖｉｎのアナログ・デジタル変換値を得ることができる。
　ところで、イメージセンサに用いられる積分型ＡＤＣはランプ波を必要とするが、このランプ波はＤＡＣで形成されることが多い（例えば、特許文献１～３及び非特許文献１参照）。図１３は従来のＣＭＯＳイメージセンサに用いられる電流型ＤＡＣの構成を示す回路図である。図１３に示すように、従来の代表的な電流型ＤＡＣには、複数の単位電流源１２２が設けられている。
　この電流型ＤＡＣでは、デコーダ１２１によりデコードされた入力信号によって制御されたスイッチ１２３を用いて、電流が流れる方向を負荷抵抗１２４側又は電源１２５側のいずれかに切り替えることにより、負荷抵抗１２４を流れる電流値を制御し、負荷抵抗１２４に電圧を発生させる。そして、ＤＡＣ入力のデジタル値を時間と共に増加又は減少させ、負荷抵抗１２４を流れる電流を経時的に順次増加又は減少させることにより、出力としてランプ波を得ることができる。
国際公開第２０１３／１２２２２１号 特開２０１３－２３９９５１号公報 特開２０１８－１４８５４１号公報
S. Yoshihara, et al.，"A 1/1.8-inch 6.4 MPixel 60 frames/s CMOS Image Sensor With Seamless Mode Change"，IEEE Journal of Solid-State Circuits，２００６年１２月，Vol.41，No.12，pp.2998-3006
　しかしながら、前述した従来の電流型ＤＡＣには、以下に示す課題がある。第１の課題は、消費電力である。図１４は電流型ＤＡＣの等価回路を示す図である。電流型ＤＡＣを等価回路で表すと、図１４に示すように、出力抵抗は負荷抵抗ＲＬとなり、複数の比較器の入力容量は負荷容量ＣＬとなる。電流型ＤＡＣは、任意の時刻にランプ波の発生を開始するため、等価回路内にはスイッチＳＷが組み込まれている。
　近年、画素数の増加により負荷容量ＣＬは増加しているが、一定の応答時定数を確保するためには負荷抵抗ＲＬを下げる必要がある。このため、ＤＡＣの消費電力は増加する傾向にあり、消費電力の低減が大きな課題となっている。また、イメージセンサは温度に敏感であり、動作温度が上がると暗電流が著しく増加するため、画質の観点からも消費電力は極力抑えたいという要望が強くなっている。
　第２の課題は、応答速度である。ＤＡＣの時間応答特性が不十分であると、イメージセンサの動作の高速化の妨げになる。図１５は横軸に時間、縦軸に電圧をとって、ＤＡＣで発生させたランプ波の時間応答特性を示す図である。なお、ＣＭＯＳイメージセンサでは、通常、降下するランプ波を用いるが、図１５においては説明しやすくするため、上昇するランプ波を示している。なお、ランプ波のスルーレートは１０６（Ｖ／秒）、回路の時定数τは４０ｎｓである。図１５に示すように、従来のＤＡＣでは、明らかに波形歪が生じ、約８０ｎｓ経過後の波形しか直線性が確保できない。このため、従来のＤＡＣでは、タイミングマージンや電圧マージンをより大きくしたランプ波を発生させる必要があり、これが高速動作の妨げになっている。
　そこで、本発明は、低消費電力で、高速かつ高精度で動作するイメージセンサを提供することを目的とする。
　本発明者は、前述した課題を解決するため、イメージセンサにおいてランプ波を発生させるＤＡＣによるランプ波発生時の時間応答を解析した結果、ＤＡＣに与えるオフセット値の制御により消費電力の増大を招くことなく、波形歪が生じないランプ波の発生方法を見出し、本発明に至った。
　即ち、本発明に係るイメージセンサは、自然界に存在する物理量を検出して電気信号に変換するセンサ素子を備える複数の画素が行方向及び列方向に２次元配置された画素部と、電流型デジタル・アナログ変換器を備え、ランプ波を生成するデジタル・アナログ変換部と、複数の積分型アナログ・デジタル変換器を備え、前記画素からの信号を前記ランプ波と比較してデジタル信号に変換するアナログ・デジタル変換部と、前記電流型デジタル・アナログ変換器の抵抗に流す電流値をデジタル的に制御するデジタル制御部とを有し、前記デジタル制御部から、時間に比例して変化する値及び前記電流型デジタル・アナログ変換器の出力信号の遅れを補償するステップ状のオフセット値を加えたデジタル値を、前記電流型デジタル・アナログ変換器に向けて出力するものである。
　前記デジタル制御部は、例えば、時間の経過と共に前記ランプ波の時間変化率が複数回変化し、それに応じてランプ波の電圧の時間変化率が変化するときに、ステップ状のオフセット値を変化させてもよい。
　又は、前記デジタル制御部は、前記電流型デジタル・アナログ変換器の出力電圧をモニターし、前記出力電圧が所定の時間に設定値になるよう逐次的に前記ステップ状のオフセット値を調整しておよい。
　又は、前記デジタル制御部は、前記電流型デジタル・アナログ変換器の出力電圧を第１及び第２の基準電圧と比較し、前記第１の基準電圧になる時間情報及び前記第２の基準時刻になる時間情報、並びに前記第１及び第２の基準電圧を用いて前記ステップ状のオフセット値を決定してもよい。
　本発明によれば、電流型デジタル・アナログ変換器の入力にステップ状のオフセット値を加えることにより、電流値を増加させて、出力抵抗を減少させることなく、電流型デジタル・アナログ変換器の応答速度を向上させると共に波形歪みを抑制できるため、低消費電力で高速かつ高精度で動作するイメージセンサを実現することができる。
本発明の実施形態のイメージセンサの構成を示すブロック図である。 図１に示すイメージセンサ１のデジタル制御部１０の基本構成を示すブロック図である。 ランプ波の電圧の時間変化率が変化するときに一定量のステップ状のオフセット値を与えた時のＤＡＣの入力値と、負荷容量を有するＤＡＣの出力電圧を示す波形図である。 時間の経過と共にランプ波の時間変化率が２回変化したとき、補正値（オフセット値）を加えなかった場合のＤＡＣの入力値と、負荷容量を有するＤＡＣの出力電圧を示す波形図である。 時間の経過と共にランプ波の時間変化率が２回変化し、それに応じてランプ波の電圧の時間変化率が変化したときに、ステップ状のオフセット値を変化させた場合のＤＡＣの入力値と、負荷容量を有するＤＡＣの出力電圧を示す波形図である。 デジタル制御部１０の構成例を示すブロック図である。 図６に示すデジタル制御部１０によりＤＡＣの出力信号の遅れを補償するステップ状のオフセット値を決定する方法を示す波形図である。 デジタル制御部１０の他の構成例を示すブロック図である。 図８に示すデジタル制御部１０により出力信号の遅れを補償するオフセット値を決定する方法を示した波形図である。 従来のＣＭＯＳイメージセンサの構成を示すブロック図である。 ＣＭＯＳイメージセンサに用いられる積分型ＡＤＣの基本構成を示す回路図である。 積分型ＡＤＣに入力されるランプ波の波形を示す図である。 従来のＣＭＯＳイメージセンサに用いられる電流型ＤＡＣを示す回路図である。 電流型ＤＡＣの等価回路を示す図である。 横軸に時間、縦軸に電圧をとって、ＤＡＣで発生させたランプ波の時間応答特性を示す図である。
　以下、本発明を実施するための形態について、添付の図面を参照して詳細に説明する。なお、本発明は、以下に説明する実施形態に限定されるものではない。
　図１は本実施形態に係るイメージセンサの構成を示すブロック図である。図１に示すように、本実施形態のイメージセンサ１には、複数の画素１１ａを備える画素部１１、画素信号をデジタル信号に変換するアナログ・デジタル変換部１５、アナログ・デジタル変換部１５に参照電圧となるランプ波を供給する電流型ＤＡＣ１８、電流型ＤＡＣ１８の抵抗に流す電流値を制御するデジタル制御部１０などが設けられている。
　また、本実施形態のイメージセンサ１には、例えば図１０に示す従来のＣＭＯＳイメージセンサと同様に、画素１１ａに接続されたロウアクセス線１３を制御する垂直制御回路１２、画素１１ａに接続され画素信号を各積分型ＡＤＣ１５ａに送る画素信号線１４、アナログ・デジタル変換部１５で生成したデジタル信号の出力を制御する水平制御回路１６、全体制御回路１７及びクロック回路１９などが設けられていてもよい。
［画素部１１］
　画素部１１には、複数の画素１１ａが行方向及び列方向に２次元配置されている。画素部１１の各画素１１ａは、それぞれ自然界に存在する物理量を検出して電気信号に変換するセンサ素子を備える。ここで、自然界に存在する物理量とは、可視光、赤外光、紫外線、Ｘ線、電磁波、電界、磁界、温度、圧力などをいう。
［アナログ・デジタル変換部１５］
　アナログ・デジタル変換部１５は、電流型ＤＡＣ１８から出力されたランプ波と比較することで、画素部１１の各画素１１ａからの画素信号をデジタル信号に変換するものであり、複数の積分型ＡＤＣ１５ａで構成されている。
［電流型ＤＡＣ１８］
　電流型ＤＡＣ１８は、デジタル・アナログ変換部を構成するものであり、ランプ波を生成し、アナログ・デジタル変換部１５に出力する。
［デジタル制御部１０］
　図２はデジタル制御部１０の基本構成を示すブロック図である。デジタル制御部１０は、ランプ波を生成する電流型ＤＡＣ１８の抵抗に流す電流値をデジタル的に制御するものであり、図２に示すように加減算器２０を備える。
　前述したように、ＣＭＯＳイメージセンサに設けられるＤＡＣの課題の１つは、消費電力の増大を招かずに高速なランプ波を発生することである。図１５に示すように、ＤＡＣでは波形の歪によって有効に使用できる時間範囲が限られるため、高速変換が困難になる。その原因は、図１４に示すように、ＤＡＣの負荷として容量ＣＬが存在することによる。このような回路に下記数式１に示すランプ波を入力したとき、負荷容量を有するＤＡＣの出力信号を、ラプラス変換すると下記数式２で表される。
Figure JPOXMLDOC01-appb-M000001
Figure JPOXMLDOC01-appb-M000002
　そして、上記数式２にラプラス逆変換をかけて時間応答を求めると、下記数式３となる。
Figure JPOXMLDOC01-appb-M000003
　上記数式３においては、第１項が理想のランプ波を表し、第２項が電圧エラーを表している。この電圧エラーはステップ波の応答を表しているので、オフセット電圧Ｖｏｆｆは下記数式４で表される。
Figure JPOXMLDOC01-appb-M000004
　上記数式４は、ＤＡＣの出力電圧の変化率が変化するときに、上記数式４で表されるステップ状のオフセット電圧Ｖｏｆｆを加えると、電圧変化率の変化をキャンセルできることがわかる。
　そこで、本実施形態のイメージセンサ１では、電流ＤＡＣ１８でランプ波を生成する際に、図１５に示すように設定された初期値からクロックの加算又は減算を行うのではなく、図２に示すように、加減算器２０において初期値からクロックの加算又は減算を行う際に、上記数式４で示されるステップ状のオフセット電圧Ｖｏｆｆに相当する補正値（オフセット値）を加える。これにより、ＤＡＣの問題点を解決し、消費電力の増大を招かずに高速なランプ波を発生することができる。
　図３はランプ波の電圧の時間変化率が変化するときに一定量のステップ状のオフセット値を与えた時のＤＡＣの入力値と、負荷容量を有するＤＡＣの出力電圧を示す波形図である。図３に示すように２０ｎｓからランプ波を発生させる場合、０ｓから徐々にＤＡＣの入力値を増加させるのではなく、電圧変化率が変化する２０ｎｓにステップ状のオフセット電圧に相当する補正値（この場合は４０ｍＶ程度）を加えることにより、正確なランプ波を発生させることができる。
　このように、本実施形態のイメージセンサ１では、ランプ波を発生するために通常の三角波だけでなく、ステップ波を加える。これにより、正確なランプ波を発生させることができる。オフセット電圧Ｖｏｆｆに相当する補正値を加えることは、上記数式３の第２項に示した電圧エラーをキャンセルするステップ波を与えることに等しい。この操作によりＤＡＣ出力は２０ｎｓから歪のない理想的なランプ波を実現することができる。
　従来、このような応答誤差を低減するためには、ＤＡＣの出力抵抗ＲＬを減少させるか、又は、電圧バッファーを用いで時定数τを減少させることが行われているが、いずれの方法も消費電力を増大させるという大きな課題がある。更に、例えば出力抵抗ＲＬを１／１０に減少させて消費電力を１０倍にしたとしても、誤差電圧が０になるわけではない。
　これに対して、前述した本実施形態のイメージセンサ１の方法は、消費電力を増大させることなく、誤差をキャンセルして０にすることができるという優れた効果を奏する。本実施形態の構成を採用すれば、理論的にはＤＡＣの電流値を減少させると共に出力抵抗ＲＬを増加させ、出力振幅を維持しながら消費電力を低減させても、ステップ状のオフセット電圧Ｖｏｆｆを増加させることで歪のない理想的なランプ波を実現することができる。
　また、時間の経過と共にランプ波の時間変化率が複数回変化する場合でも、それに応じてランプ波の電圧の時間変化率が変化するときに、印加するステップ状のオフセット値を変化させることにより、正確なランプ波を発生させることができる。図４は時間の経過と共にランプ波の時間変化率が２回変化したとき、補正値（オフセット値）を加えなかった場合のＤＡＣの入力値と、負荷容量を有するＤＡＣの出力電圧を示す波形図である。
　図４に示すように、２０ｎｓにＤＡＣの入力値クロックに同期して０Ｖから加算すると、ＤＡＣ入力にはランプ波を発生するための入力値が与えられるが、この時に時間変化率が変化し波形歪が生じた。その後、８０ｎｓに時間変化率を４倍に引き上げたところ、より大きな波形歪が生じた。
　図５は時間の経過と共にランプ波の時間変化率が２回変化し、それに応じてランプ波の電圧の時間変化率が変化したときに、ステップ状のオフセット値を変化させた場合のＤＡＣの入力値と、負荷容量を有するＤＡＣの出力電圧を示す波形図である。図５に示す波形図では、２０ｎｓにランプ波が発生して時間変化率が変化しているが、４０ｍＶ相当のステップ状のオフセット値を加えているため、負荷容量を有するＤＡＣ出力は誤差がほとんど生じない正確なランプ波が得られた。
　その後、時刻８０ｎｓにおいて時間変化率を４倍に引き上げたが、１２０ｍＶ相当のステップ状のオフセット値を加えることで、負荷容量を有するＤＡＣ出力は誤差がほとんど生じない正確なランプ波が得られた。このように、時間の経過と共に時間変化率が複数回変化するランプ波を、ＣＭＯＳイメージセンサに適用した場合は、信号強度がある程度強くなったら、ランプ波の変化率を大きくして、変換時間を短縮することにより、フレームレートを上げることができ、高速化を実現することができるという利点がある。
　一方、前述した方法を実際のイメージセンサに適用する場合、負荷の時定数をあらかじめ正確に求めることは困難である。また、ＤＡＣの負荷抵抗は温度によって変化するため、キャリブレーション回路が必要となる。図６はデジタル制御部１０の構成例を示すブロック図であり、図７はデジタル制御部１０によりＤＡＣの出力信号の遅れを補償するステップ状のオフセット値を決定する方法を示す波形図である。
　本実施形態のイメージセンサ１では、デジタル制御部１０を、例えば図６に示すように、加減算器２０の他に、比較器２１及びカウンタ２２からなる補正用ＡＤＣ２３と、補正論理回路２４を備える構成とすることができる。この構成のデジタル制御部１０において、補正用ＡＤＣ２３の比較器２１の基準電圧を４０ｍＶとし、電流型ＤＡＣ１８で理想的なランプ波を発生させた場合にＤＡＣ出力は図７に示すＡ点の４０ｎｓで基準電圧に達するが、実際のＤＡＣの出力はＢ点の約７２ｎｓで基準電圧に達したとする。
　この場合、加減算器２０に入力するステップ状のオフセット値を順次増加させると、理想的なランプ波に近づく。例えば、ステップ状のオフセット値を２０ｍＶにしたときのＤＡＣ出力は、図７に示すＣ点の約５０ｎｓになる。このように、図６に示す構成のデジタル制御部１０では、加減算器２０に入力するステップ状のオフセット値を順次変えてＤＡＣ出力が理想波形に近づくようにすることにより、ステップ状のオフセット値のキャリブレーションが可能となる。
　前述した構成は、単純で、回路が簡単であるが、その一方で、比較器２１のオフセット電圧の影響を受けて精度が劣化しやすい、或いは、キャリブレーション時間が幾分長くなるといった課題もある。このため、本実施形態のイメージセンサ１では、２つの基準電圧を用いるキャリブレーション方法を適用してもよい。図８はデジタル制御部１０の他の構成例を示すブロック図であり、図９は図８に示すデジタル制御部１０により出力信号の遅れを補償するオフセット値を決定する方法を示した波形図である。なお、図９においては理想的なランプ波を破線で示している。
　時刻０のときの電圧を０とすると、図９に実線で示すように実際の応答はＲＣ時定数によりシフトする。電圧は正であるが、負の部分の破線は補助線を表している。このような状態において、時刻Ｔ１における電圧をＶ１、時刻Ｔ２における電圧をＶ２とすると、オフセット電圧Ｖｏｆｆは下記数式５により求められる。
Figure JPOXMLDOC01-appb-M000005
　そして、本実施形態のイメージセンサ１では、上記数式５により算出されたオフセット電圧Ｖｏｆｆを補正値として加えればよい。具体的には、図８に示すデジタル制御部１０において、電流型ＤＡＣ１８の出力を基準電圧Ｖ１，Ｖ２と比較し、そのときの時間情報を出力する比較器２１とカウンタ２２で構成される補正用ＡＤＣ２３を用いてカウンタ値から時刻Ｔ１，Ｔ２を求める。そして、上記数式５を用いて、補正値を求める補正論理回路２４から必要なオフセット値を求めることができる。
　もちろん、補正論理回路２４で求めた補正値を、電流型ＤＡＣ１８の入力値を与える加減算器２０の補正値として与え、再度ＤＡＣの出力を基準電圧Ｖ１，Ｖ２と比較して、そのときの時間情報を出力する比較器２１とカウンタ２２からなる補正用ＡＤＣ２３を用いてカウンタ値から時刻Ｔ１，Ｔ２を求めることにより，漸近的に理想値に近づけた方がより正確であることは言うまでもない。２つの電圧Ｖ１，Ｖ２の差分を用いることで、比較器２１のオフセット電圧はキャンセルされ、より正確なキャリブレーションを実現できる。
　なお、図６及び図８に示すデジタル制御部１０では、補正用ＡＤＣ２３が積分型であるが、本発明はこれに限定されるものではなく、補正用ＡＤＣ２３は逐次比較型、並列型、パイプライン型、ΔΣ型などでもよく、その場合も同様の効果が得られる。
　以上詳述したように，本実施形態のイメージセンサは、ランプ波の電圧の時間変化率が変化するときに、一定量のステップ状のオフセット値を与えることにより、ランプ波の波形歪を抑圧し、低消費電力で高精度かつ高速なアナログ・デジタル変換が実現できる。また、本実施形態のイメージセンサは、低消費電力でランプ波の波形歪を低減できるので、低消費電力で高速かつ高精度なアナログ・デジタル変換が可能になり、イメージセンサの性能向上を図ることができる。
　なお、以上の説明においてはＣＭＯＳイメージセンサを例に説明したが、本発明はこれに限定されるものではなく、他の用途の二次元イメージセンサに対しても適用可能である。更にイメージセンサは赤外線センサ、テラヘルツセンサ、磁気センサ、圧力センサを含む。
　１，１００：ＣＭＯＳイメージセンサ、１０：デジタル制御部、１１，１０１：画素部、１１ａ，１０１ａ：画素、１２，１０２：垂直制御回路、１３，１０３：ロウアクセス線、１４，１０４：画素信号線、１５，１０５：アナログ・デジタル変換部、１５ａ：積分型ＡＤＣ、１６，１０６：水平制御回路、１７：全体制御回路、１８：電流型ＤＡＣ、１９：クロック回路、２０：減加算器、２１，１１１：比較器、２２，１１２：カウンタ、２３：補正用ＡＤＣ、２４：補正論理回路、１２１：デコーダ、１２２：電流源、１２３：スイッチ、１２４：負荷抵抗、１２５：電源

Claims (4)

  1. 　自然界に存在する物理量を検出して電気信号に変換するセンサ素子を備える複数の画素が行方向及び列方向に２次元配置された画素部と、
    　電流型デジタル・アナログ変換器を備え、ランプ波を生成するデジタル・アナログ変換部と、
    　複数の積分型アナログ・デジタル変換器を備え、前記画素からの信号を前記ランプ波と比較してデジタル信号に変換するアナログ・デジタル変換部と、
    　前記電流型デジタル・アナログ変換器の抵抗に流す電流値をデジタル的に制御するデジタル制御部と、を有し、
    　前記デジタル制御部は、時間に比例して変化する値及び前記電流型デジタル・アナログ変換器の出力信号の遅れを補償するステップ状のオフセット値を加えたデジタル値を、前記電流型デジタル・アナログ変換器にむけて出力するイメージセンサ。
  2. 　前記デジタル制御部は、時間の経過と共に前記ランプ波の時間変化率が複数回変化し、それに応じてランプ波の電圧の時間変化率が変化するときに、ステップ状のオフセット値を変化させる請求項１に記載のイメージセンサ。
  3. 　前記デジタル制御部は、前記電流型デジタル・アナログ変換器の出力電圧をモニターし、前記出力電圧が所定の時間に設定値になるよう逐次的に前記ステップ状のオフセット値を調整する請求項１に記載のイメージセンサ。
  4. 　前記デジタル制御部は、前記電流型デジタル・アナログ変換器の出力電圧を第１及び第２の基準電圧と比較し、前記第１の基準電圧になる時間情報及び前記第２の基準時刻になる時間情報、並びに前記第１及び第２の基準電圧を用いて前記ステップ状のオフセット値を決定する請求項１に記載のイメージセンサ。
PCT/JP2022/002858 2021-03-17 2022-01-26 イメージセンサ WO2022196118A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023506823A JPWO2022196118A1 (ja) 2021-03-17 2022-01-26

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-043981 2021-03-17
JP2021043981 2021-03-17

Publications (1)

Publication Number Publication Date
WO2022196118A1 true WO2022196118A1 (ja) 2022-09-22

Family

ID=83320273

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/002858 WO2022196118A1 (ja) 2021-03-17 2022-01-26 イメージセンサ

Country Status (2)

Country Link
JP (1) JPWO2022196118A1 (ja)
WO (1) WO2022196118A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059991A (ja) * 2005-08-22 2007-03-08 Sony Corp Ｄａ変換装置、ａｄ変換装置、半導体装置
WO2011021320A1 (ja) * 2009-08-18 2011-02-24 パナソニック株式会社 電圧発生回路、デジタルアナログ変換器、ランプ波発生回路、アナログデジタル変換器、イメージセンサシステム及び電圧発生方法
WO2013179615A1 (ja) * 2012-05-29 2013-12-05 パナソニック株式会社 ランプ生成回路及び固体撮像装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059991A (ja) * 2005-08-22 2007-03-08 Sony Corp Ｄａ変換装置、ａｄ変換装置、半導体装置
WO2011021320A1 (ja) * 2009-08-18 2011-02-24 パナソニック株式会社 電圧発生回路、デジタルアナログ変換器、ランプ波発生回路、アナログデジタル変換器、イメージセンサシステム及び電圧発生方法
WO2013179615A1 (ja) * 2012-05-29 2013-12-05 パナソニック株式会社 ランプ生成回路及び固体撮像装置

Also Published As

Publication number Publication date
JPWO2022196118A1 (ja) 2022-09-22

Similar Documents

Publication Publication Date Title
US9166614B2 (en) Ramp-signal generator circuit, and image sensor and imaging system including the same
US9525836B2 (en) AD conversion apparatus, solid-state imaging apparatus, and imaging system
KR101931349B1 (ko) 싱글-램프 아날로그-디지털 변환기를 이용한 ｃｍｏｓ 이미지 센서를 위한 연속 램프 발생기 설계 및 그 교정
US7671777B2 (en) AD converter
WO2011021320A1 (ja) 電圧発生回路、デジタルアナログ変換器、ランプ波発生回路、アナログデジタル変換器、イメージセンサシステム及び電圧発生方法
US7576677B2 (en) Pipeline A/D converter converting analog signal to digital signal
EP2272168A1 (en) Solid-state imaging apparatus and imaging system
CN111201715B (zh) 时域a/d转换器组以及使用该时域a/d转换器的传感器装置
CN110365875B (zh) 图像传感器与图像读出方法
US9118340B2 (en) Analog-to-digital converter and analog-to-digital conversion method
US20080296473A1 (en) Voltage generator, analog-to-digital converter, and image sensor system
US9071778B2 (en) Ad converting circuit, photoelectric converting apparatus, image pickup system, and driving method for ad converting circuit
JP2008054256A (ja) アナログデジタル変換器およびそれを用いた撮像回路
WO2021060177A1 (ja) イメージセンサ
Xie et al. A 10 bit 5 MS/s column SAR ADC with digital error correction for CMOS image sensors
JP4684028B2 (ja) パイプラインａ／ｄ変換器
US20200007139A1 (en) Analog-to-digital converter, analog-to-digital conversion method, and displacement detecting apparatus
WO2022196118A1 (ja) イメージセンサ
JP7344000B2 (ja) アナログ－デジタル変換器、アナログ－デジタル変換方法及び変位検出装置
JP2006333053A (ja) アナログデジタル変換器
Yap et al. Gain error correction for CMOS image sensor using delta-sigma modulation
US9806737B2 (en) Circuit and method for converting analog signal to digital value representation
Wang et al. Comparison of several ramp generator designs for column-parallel single slope ADCs
Liu et al. A fully differential SAR/single-slope ADC for CMOS imager sensor
KR20140119977A (ko) 아날로그 디지털 변환회로, 아날로그 디지털 변환방법 및 이미지 센서

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22770880

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2023506823

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22770880

Country of ref document: EP

Kind code of ref document: A1