JP2001127634A - ディジタル・アナログ変換器 - Google Patents
ディジタル・アナログ変換器Info
- Publication number
- JP2001127634A JP2001127634A JP31062999A JP31062999A JP2001127634A JP 2001127634 A JP2001127634 A JP 2001127634A JP 31062999 A JP31062999 A JP 31062999A JP 31062999 A JP31062999 A JP 31062999A JP 2001127634 A JP2001127634 A JP 2001127634A
- Authority
- JP
- Japan
- Prior art keywords
- resistors
- unit
- converter
- digital
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 下位ビット側をR−2R方式とし、上位ビッ
ト側を抵抗で重み付けしたD/A変換器において、抵抗
のばらつき精度を維持しつつ、単位抵抗化を図り、かつ
使用する抵抗器の数を削減すること。 【解決手段】 下位ビットb0〜b5のディジタルデー
タに基づいて駆動される第1D/A変換回路40がR−
2R方式に構成され、上位ビットb6,b7のディジタ
ルデータに基づいて駆動される第2D/A変換回路50
が荷重単位Rの荷重抵抗方式に構成する。
ト側を抵抗で重み付けしたD/A変換器において、抵抗
のばらつき精度を維持しつつ、単位抵抗化を図り、かつ
使用する抵抗器の数を削減すること。 【解決手段】 下位ビットb0〜b5のディジタルデー
タに基づいて駆動される第1D/A変換回路40がR−
2R方式に構成され、上位ビットb6,b7のディジタ
ルデータに基づいて駆動される第2D/A変換回路50
が荷重単位Rの荷重抵抗方式に構成する。
Description
【0001】
【発明の属する技術分野】本発明は、2進数のディジタ
ル信号をアナログ信号に変換するディジタル・アナログ
変換器(以下、D/A変換器、という)に関する。
ル信号をアナログ信号に変換するディジタル・アナログ
変換器(以下、D/A変換器、という)に関する。
【0002】
【従来の技術】ディジタル・アナログ変換回路(以下、
D/A変換回路、という)として、荷重抵抗回路による
荷重電流加算型回路が従来より知られている。図2はそ
のような荷重抵抗回路による荷重電流加算型の8ビット
構成のD/A変換器を示すものである。
D/A変換回路、という)として、荷重抵抗回路による
荷重電流加算型回路が従来より知られている。図2はそ
のような荷重抵抗回路による荷重電流加算型の8ビット
構成のD/A変換器を示すものである。
【0003】同図に示すように、このD/A変換器は、
D/A変換される8ビットディジタル信号の各ビットb
0〜b7に対応する荷重を持つ抵抗R0〜R7(20R
ないし27R)が設けられる。この抵抗R0〜R7の一
端を出力端子30に接続し、各他端を8ビットディジタ
ル信号の各位ビットb0〜b7に対応して設けられた8
個の切替スイッチS0〜S7の切替操作により、基準電
圧Vrefが印加される第1入力端子10あるいはグラ
ンド電位GNDが印加される第2入力端子20のいずれ
かに接続される。
D/A変換される8ビットディジタル信号の各ビットb
0〜b7に対応する荷重を持つ抵抗R0〜R7(20R
ないし27R)が設けられる。この抵抗R0〜R7の一
端を出力端子30に接続し、各他端を8ビットディジタ
ル信号の各位ビットb0〜b7に対応して設けられた8
個の切替スイッチS0〜S7の切替操作により、基準電
圧Vrefが印加される第1入力端子10あるいはグラ
ンド電位GNDが印加される第2入力端子20のいずれ
かに接続される。
【0004】そして、それぞれの切替スイッチS0〜S
7がディジタル信号の対応するビットb0〜b7の状態
(1,0)に応じて基準電圧Vrefが印加される第1
入力端子10とグランド電位GNDが印加される第2入
力端子20の間で切り替えられ、そのディジタル信号に
応じた電圧値を有するアナログ信号が出力端子30から
出力される。
7がディジタル信号の対応するビットb0〜b7の状態
(1,0)に応じて基準電圧Vrefが印加される第1
入力端子10とグランド電位GNDが印加される第2入
力端子20の間で切り替えられ、そのディジタル信号に
応じた電圧値を有するアナログ信号が出力端子30から
出力される。
【0005】この荷重抵抗回路によるD/A変換器は、
ディジタル信号の桁数に応じた抵抗器数のみで構成でき
るが、抵抗器はすべて異なる値となるから、桁数が多い
と最上位ビットMSB(b7)と最下位ビットLSB
(b0)との抵抗比が大(この例では128)となり、
設計上精度の維持が問題となる。
ディジタル信号の桁数に応じた抵抗器数のみで構成でき
るが、抵抗器はすべて異なる値となるから、桁数が多い
と最上位ビットMSB(b7)と最下位ビットLSB
(b0)との抵抗比が大(この例では128)となり、
設計上精度の維持が問題となる。
【0006】この大きな抵抗比による設計上の精度の問
題を避けるために、抵抗器をすべて等しい値の抵抗器と
し、各ビットの重みに応じた数の抵抗器を使用すること
が考えられる。この場合には、ディジタル信号の重み付
けに応じて出力されるアナログ信号が一定方向(上昇方
向或いは下降方向)に変化し、D/A変換器としての単
調性に優れるという利点がある。
題を避けるために、抵抗器をすべて等しい値の抵抗器と
し、各ビットの重みに応じた数の抵抗器を使用すること
が考えられる。この場合には、ディジタル信号の重み付
けに応じて出力されるアナログ信号が一定方向(上昇方
向或いは下降方向)に変化し、D/A変換器としての単
調性に優れるという利点がある。
【0007】しかしながら、この場合には、ディジタル
信号の桁数に応じて使用する抵抗器の数及び切替スイッ
チの数が、n桁の場合に2n−1と著しく多く必要とな
り、多ビット構成のD/A変換器を構成するには、回路
規模が大きくなってしまう。
信号の桁数に応じて使用する抵抗器の数及び切替スイッ
チの数が、n桁の場合に2n−1と著しく多く必要とな
り、多ビット構成のD/A変換器を構成するには、回路
規模が大きくなってしまう。
【0008】また、D/A変換回路として、R−2R方
式のものが知られている。図3はそのようなR−2R方
式を採用した8ビットのD/A変換器を示すものであ
る。
式のものが知られている。図3はそのようなR−2R方
式を採用した8ビットのD/A変換器を示すものであ
る。
【0009】図3において、D/A変換される8ビット
ディジタル信号の各位のビットに対応して切替スイッチ
S0〜S7が設けられている。この各切替スイッチS0
〜S7の構成及び接続は図2のD/A変換器におけると
同様である。第2入力端子20と出力端子30との間に
は、2Rの抵抗値を有する1個の抵抗体とRの抵抗値を
有する7個の抵抗体が直列に直列に接続されている。ま
た、上記各抵抗体間の接続点と切替スイッチS0〜S7
の共通端子間に2Rの抵抗値を有する8個の抵抗体が接
続されている。
ディジタル信号の各位のビットに対応して切替スイッチ
S0〜S7が設けられている。この各切替スイッチS0
〜S7の構成及び接続は図2のD/A変換器におけると
同様である。第2入力端子20と出力端子30との間に
は、2Rの抵抗値を有する1個の抵抗体とRの抵抗値を
有する7個の抵抗体が直列に直列に接続されている。ま
た、上記各抵抗体間の接続点と切替スイッチS0〜S7
の共通端子間に2Rの抵抗値を有する8個の抵抗体が接
続されている。
【0010】そして、それぞれの切替スイッチS0〜S
7がディジタル信号の対応するビットb0〜b7の状態
(1または0)に応じて基準電圧Vrefが印加される
第1入力端子10とグランド電位GNDが印加される第
2入力端子20の間で切り替えられ、そのディジタル信
号に応じた電圧値を有するアナログ信号が出力端子30
より出力される。
7がディジタル信号の対応するビットb0〜b7の状態
(1または0)に応じて基準電圧Vrefが印加される
第1入力端子10とグランド電位GNDが印加される第
2入力端子20の間で切り替えられ、そのディジタル信
号に応じた電圧値を有するアナログ信号が出力端子30
より出力される。
【0011】このR−2R方式のD/A変換器では、抵
抗体や切替スイッチ等の素子数が少なくて済み、制御も
簡単である。
抗体や切替スイッチ等の素子数が少なくて済み、制御も
簡単である。
【0012】しかし、現実には各抵抗体の抵抗値にばら
つきがあり、この抵抗値のばらつきΔR(bi)がアナ
ログ出力信号に与える影響度は上位ビット側になるほど
高く、ΔR(b7)≒2ΔR(b6)≒4ΔR(b5)
≒8ΔR(b4)・・・のようになる。そして、一般的
に抵抗体の値のばらつきは既定値として存在してしまう
ため、そのばらつきの程度および多ビット化の段数によ
って、上位ビットが0から1に変化する時点で、入力デ
ィジタル信号に対する出力アナログ信号の単調性が失わ
れてしまうことになる。
つきがあり、この抵抗値のばらつきΔR(bi)がアナ
ログ出力信号に与える影響度は上位ビット側になるほど
高く、ΔR(b7)≒2ΔR(b6)≒4ΔR(b5)
≒8ΔR(b4)・・・のようになる。そして、一般的
に抵抗体の値のばらつきは既定値として存在してしまう
ため、そのばらつきの程度および多ビット化の段数によ
って、上位ビットが0から1に変化する時点で、入力デ
ィジタル信号に対する出力アナログ信号の単調性が失わ
れてしまうことになる。
【0013】これらの問題点を解決する改良手段とし
て、下位ビット側をR−2R方式とし、上位ビット側を
2Rの抵抗で重み付けしたD/A変換器が提案されてい
る(特許第2837726号公報参照)。図4(a)
は、そのような改良された8ビット構成のD/A変換器
の例を示すものである。
て、下位ビット側をR−2R方式とし、上位ビット側を
2Rの抵抗で重み付けしたD/A変換器が提案されてい
る(特許第2837726号公報参照)。図4(a)
は、そのような改良された8ビット構成のD/A変換器
の例を示すものである。
【0014】同図において、最下位ビットb0(LS
B)からビットb5までは図3と同様なR−2R構成と
され、ビットb6及び最上位ビットb7(MSB)は2
Rの抵抗で重み付けすると共に、R−2R構成の最終段
であるビットb5と2Rの抵抗で重み付け構成の初段で
あるビットb6との間に抵抗Rが接続されて、D/A変
換器が構成されている。
B)からビットb5までは図3と同様なR−2R構成と
され、ビットb6及び最上位ビットb7(MSB)は2
Rの抵抗で重み付けすると共に、R−2R構成の最終段
であるビットb5と2Rの抵抗で重み付け構成の初段で
あるビットb6との間に抵抗Rが接続されて、D/A変
換器が構成されている。
【0015】この図4(a)のD/A変換器では、上位
ビット側(b6,b7)を図2のような荷重抵抗回路で
構成しているため、図3のR−2R方式のものに比し
て、抵抗ばらつき精度の影響は半減可能となり、言い換
えれば約2倍までの抵抗ばらつきが許容されることにな
る。
ビット側(b6,b7)を図2のような荷重抵抗回路で
構成しているため、図3のR−2R方式のものに比し
て、抵抗ばらつき精度の影響は半減可能となり、言い換
えれば約2倍までの抵抗ばらつきが許容されることにな
る。
【0016】
【発明が解決しようとする課題】しかしながら、従来の
図4(a)のD/A変換器では、抵抗器として抵抗値R
の抵抗器と抵抗値2Rの抵抗器を使用しているため、す
べて等しい抵抗器を使用する単位抵抗化を図る場合に、
図4(b)に示すように抵抗値Rの単位抵抗器の使用個
数が著しく増加してしまう。また、D/A変換器を半導
体集積回路に組み込む場合に大きな面積を必要とする等
の問題がある。
図4(a)のD/A変換器では、抵抗器として抵抗値R
の抵抗器と抵抗値2Rの抵抗器を使用しているため、す
べて等しい抵抗器を使用する単位抵抗化を図る場合に、
図4(b)に示すように抵抗値Rの単位抵抗器の使用個
数が著しく増加してしまう。また、D/A変換器を半導
体集積回路に組み込む場合に大きな面積を必要とする等
の問題がある。
【0017】そこで、本発明は、抵抗のばらつき精度を
維持しつつ、単位抵抗化を図り、かつ使用する抵抗器の
数を削減することを目的とする。
維持しつつ、単位抵抗化を図り、かつ使用する抵抗器の
数を削減することを目的とする。
【0018】
【課題を解決するための手段】請求項1のD/A変換器
は、ビット数がNl(但しNlは1以上の自然数)の下
位ビットと、ビット数がNu(但しNuは1以上の自然
数)の上位ビットからなる2進数のディジタル信号をア
ナログ信号に変換するディジタル・アナログ変換器であ
って、第1基準電位が印加される第1入力端子と、第2
基準電位が印加される第2入力端子と、出力端子と、下
位ビットのディジタルデータに基づいて駆動される第1
ディジタル・アナログ変換回路と、上位ビットのディジ
タルデータに基づいて駆動される第2ディジタル・アナ
ログ変換回路とを備え、前記第1ディジタル・アナログ
変換回路は、第2入力端子と出力端子との間に直列に接
続されたNl+1個のR用単位抵抗からなるR用単位抵
抗群と、2個の単位抵抗が直列接続され、一端が前記直
列に接続されたNl+1個のR用単位抵抗群と前記出力
端子間及びR用単位抵抗間の接続点に前記出力端子側か
ら梯子型に順次接続されたNl個の2R用抵抗体からな
る2R用抵抗体群と、前記2R用抵抗体の他端に共通端
子が、前記第1入力端子と前記第2入力端子とに切替端
子がそれぞれ接続されたNl個の切替スイッチからなる
第1切替スイッチ群とを有し、前記第2ディジタル・ア
ナログ変換回路は、一端が前記出力端子に接続された2
Nu−1個の重み付け用単位抵抗からなる重み付け用単位
抵抗群と、前記重み付け用単位抵抗の他端に共通端子
が、前記第1入力端子と前記第2入力端子とに切替端子
がそれぞれ接続された2Nu−1個の切替スイッチからな
る第2切替スイッチ群とを有することを特徴とする。
は、ビット数がNl(但しNlは1以上の自然数)の下
位ビットと、ビット数がNu(但しNuは1以上の自然
数)の上位ビットからなる2進数のディジタル信号をア
ナログ信号に変換するディジタル・アナログ変換器であ
って、第1基準電位が印加される第1入力端子と、第2
基準電位が印加される第2入力端子と、出力端子と、下
位ビットのディジタルデータに基づいて駆動される第1
ディジタル・アナログ変換回路と、上位ビットのディジ
タルデータに基づいて駆動される第2ディジタル・アナ
ログ変換回路とを備え、前記第1ディジタル・アナログ
変換回路は、第2入力端子と出力端子との間に直列に接
続されたNl+1個のR用単位抵抗からなるR用単位抵
抗群と、2個の単位抵抗が直列接続され、一端が前記直
列に接続されたNl+1個のR用単位抵抗群と前記出力
端子間及びR用単位抵抗間の接続点に前記出力端子側か
ら梯子型に順次接続されたNl個の2R用抵抗体からな
る2R用抵抗体群と、前記2R用抵抗体の他端に共通端
子が、前記第1入力端子と前記第2入力端子とに切替端
子がそれぞれ接続されたNl個の切替スイッチからなる
第1切替スイッチ群とを有し、前記第2ディジタル・ア
ナログ変換回路は、一端が前記出力端子に接続された2
Nu−1個の重み付け用単位抵抗からなる重み付け用単位
抵抗群と、前記重み付け用単位抵抗の他端に共通端子
が、前記第1入力端子と前記第2入力端子とに切替端子
がそれぞれ接続された2Nu−1個の切替スイッチからな
る第2切替スイッチ群とを有することを特徴とする。
【0019】請求項1のD/A変換器は、下位ビット側
のR−2R方式の第1ディジタル・アナログ変換回路と
共に用いられる、上位ビット側の加重抵抗回路方式の第
2ディジタル・アナログ変換回路において、重み付け用
の抵抗が、2Rとする必要はなく、回路的な工夫により
単位抵抗Rで構成できることに着目し、すべての抵抗を
単位抵抗Rとすると共に、その単位抵抗Rの使用個数を
削減するものである。
のR−2R方式の第1ディジタル・アナログ変換回路と
共に用いられる、上位ビット側の加重抵抗回路方式の第
2ディジタル・アナログ変換回路において、重み付け用
の抵抗が、2Rとする必要はなく、回路的な工夫により
単位抵抗Rで構成できることに着目し、すべての抵抗を
単位抵抗Rとすると共に、その単位抵抗Rの使用個数を
削減するものである。
【0020】この本発明のD/A変換器によれば、高い
抵抗比精度の抵抗を使用せずに、単調性を維持しつつ高
い分解能を得られる。
抵抗比精度の抵抗を使用せずに、単調性を維持しつつ高
い分解能を得られる。
【0021】さらに、すべての抵抗器を値の等しい単位
抵抗器とすることができ、しかもその単位抵抗器の必要
な個数を削減することができる。したがって、半導体集
積回路化を図る場合にも小さい面積で作り込むことがで
き、単位抵抗器のばらつきをより少なくすることができ
る。
抵抗器とすることができ、しかもその単位抵抗器の必要
な個数を削減することができる。したがって、半導体集
積回路化を図る場合にも小さい面積で作り込むことがで
き、単位抵抗器のばらつきをより少なくすることができ
る。
【0022】また、全体として同じ個数の単位抵抗を用
いる場合には、より下位ビットから加重抵抗回路方式を
適用することができるから、さらに精度を向上すること
ができる。
いる場合には、より下位ビットから加重抵抗回路方式を
適用することができるから、さらに精度を向上すること
ができる。
【0023】
【発明の実施の形態】以下、本発明の実施例について、
図1を参照して説明する。
図1を参照して説明する。
【0024】図1は、本発明の実施例に係るD/A変換
器の回路構成を示す図である。同図において、D/A変
換器は、下位ビットNlとして6ビット(b0〜b5)
をD/A変換する第1D/A変換回路40と、上位ビッ
トNuとして2ビット(b6,b7)をD/A変換する
第2D/A変換回路50とを備え、全体として8ビット
の2進数ディジタル信号をD/A変換するものとして示
されている。これら下位ビットNl及び上位ビットNu
としては、任意のビット数を取り得るものである。
器の回路構成を示す図である。同図において、D/A変
換器は、下位ビットNlとして6ビット(b0〜b5)
をD/A変換する第1D/A変換回路40と、上位ビッ
トNuとして2ビット(b6,b7)をD/A変換する
第2D/A変換回路50とを備え、全体として8ビット
の2進数ディジタル信号をD/A変換するものとして示
されている。これら下位ビットNl及び上位ビットNu
としては、任意のビット数を取り得るものである。
【0025】第1D/A変換回路40は、第2基準電位
GNDが印加される第2入力端子20と出力電位Vou
tが取り出される出力端子30との間に抵抗値RのR用
単位抵抗が7個(Nl+1個)直列に接続されたR用単
位抵抗群41と、抵抗値Rの単位抵抗が2個直列に接続
された2R抵抗体が6組(Nl組)設けられ、これら各
2R抵抗体の一端が前記直列に接続されたR用単位抵抗
群41と出力端子30間及びR用単位抵抗間の接続点
に、出力端子30側から梯子型に順次接続された2R用
抵抗体群42と、これら2R用抵抗体の他端に共通端子
が接続され、第1基準電位Vrefが印加される第1入
力端子10と第2入力端子20とに切替端子がそれぞれ
接続された6個(Nl個)の切替スイッチS0〜S5か
らなる第1切替スイッチ群43とを有する。
GNDが印加される第2入力端子20と出力電位Vou
tが取り出される出力端子30との間に抵抗値RのR用
単位抵抗が7個(Nl+1個)直列に接続されたR用単
位抵抗群41と、抵抗値Rの単位抵抗が2個直列に接続
された2R抵抗体が6組(Nl組)設けられ、これら各
2R抵抗体の一端が前記直列に接続されたR用単位抵抗
群41と出力端子30間及びR用単位抵抗間の接続点
に、出力端子30側から梯子型に順次接続された2R用
抵抗体群42と、これら2R用抵抗体の他端に共通端子
が接続され、第1基準電位Vrefが印加される第1入
力端子10と第2入力端子20とに切替端子がそれぞれ
接続された6個(Nl個)の切替スイッチS0〜S5か
らなる第1切替スイッチ群43とを有する。
【0026】この第1D/A変換回路40は、下位6ビ
ット(b0〜b6)に対して、R−2R方式のD/A変
換回路を構成している。
ット(b0〜b6)に対して、R−2R方式のD/A変
換回路を構成している。
【0027】第2D/A変換回路50は、一端が出力端
子30に接続された3個(2Nu−1)個の抵抗値Rの重
み付け用単位抵抗からなる重み付け用単位抵抗群51
と、これら重み付け用単位抵抗の他端に共通端子が接続
され、第1入力端子10と第2入力端子20とに切替端
子がそれぞれ接続された3個(2Nu−1)個の切替スイ
ッチS6〜S7−2からなる第2切替スイッチ群とを有
する。なお、これら切替スイッチS0〜S7−2は通常
電子スイッチで構成される。
子30に接続された3個(2Nu−1)個の抵抗値Rの重
み付け用単位抵抗からなる重み付け用単位抵抗群51
と、これら重み付け用単位抵抗の他端に共通端子が接続
され、第1入力端子10と第2入力端子20とに切替端
子がそれぞれ接続された3個(2Nu−1)個の切替スイ
ッチS6〜S7−2からなる第2切替スイッチ群とを有
する。なお、これら切替スイッチS0〜S7−2は通常
電子スイッチで構成される。
【0028】この第2D/A変換回路50は、上位2ビ
ット(b6,b7)に対して、荷重抵抗方式のD/A変
換回路を構成している。この例では、ビットb6に対し
て切替スイッチS6が動作し、ビットb7に対して切替
スイッチS7−1及びS7−2が動作するものとして図
示している。しかし、各単位抵抗の重み付けは同一であ
るので、ビットb6に対して切替スイッチS6〜S7−
2の内のいずれか1つが、ビットb7に対して切替スイ
ッチS6〜S7−2の内のいずれか2つが、またビット
b6,b7に対して切替スイッチS6〜S7−2の全部
が、それぞれ動作するように構成することができる。但
し、各単位抵抗の抵抗値のばらつきを考慮して単調性を
高めるために、ビットb6で選択した切替スイッチは、
ビットb7で選択するスイッチに含ませる。
ット(b6,b7)に対して、荷重抵抗方式のD/A変
換回路を構成している。この例では、ビットb6に対し
て切替スイッチS6が動作し、ビットb7に対して切替
スイッチS7−1及びS7−2が動作するものとして図
示している。しかし、各単位抵抗の重み付けは同一であ
るので、ビットb6に対して切替スイッチS6〜S7−
2の内のいずれか1つが、ビットb7に対して切替スイ
ッチS6〜S7−2の内のいずれか2つが、またビット
b6,b7に対して切替スイッチS6〜S7−2の全部
が、それぞれ動作するように構成することができる。但
し、各単位抵抗の抵抗値のばらつきを考慮して単調性を
高めるために、ビットb6で選択した切替スイッチは、
ビットb7で選択するスイッチに含ませる。
【0029】この本発明実施例のD/A変換器は、上位
ビット側(b6,b7)の加重抵抗回路方式の第2ディ
ジタル・アナログ変換回路50において、重み付け用の
抵抗を、従来のように下位ビット側(b0〜b5)のR
−2R方式の第1ディジタル・アナログ変換回路40に
おけると同様に、2Rとする必要はなく、第1D/A変
換回路40と第2D/A変換回路50との間の抵抗をな
くすという簡単な回路的工夫により、単位抵抗Rで構成
できることに着目してなされたものである。
ビット側(b6,b7)の加重抵抗回路方式の第2ディ
ジタル・アナログ変換回路50において、重み付け用の
抵抗を、従来のように下位ビット側(b0〜b5)のR
−2R方式の第1ディジタル・アナログ変換回路40に
おけると同様に、2Rとする必要はなく、第1D/A変
換回路40と第2D/A変換回路50との間の抵抗をな
くすという簡単な回路的工夫により、単位抵抗Rで構成
できることに着目してなされたものである。
【0030】このように構成された本発明実施例のD/
A変換器は、第4図の従来のD/A変換器においては下
位ビット側D/A変換回路(本実施例の第1D/A変換
回路40に対応)と上位ビット側D/A変換回路(本実
施例の第2D/A変換回路50に対応)との間に設けら
れていた抵抗値Rの抵抗器を削除すると共に、これによ
り荷重抵抗方式の第2D/A変換回路50の荷重抵抗の
単位を従来の2RからRとしている。
A変換器は、第4図の従来のD/A変換器においては下
位ビット側D/A変換回路(本実施例の第1D/A変換
回路40に対応)と上位ビット側D/A変換回路(本実
施例の第2D/A変換回路50に対応)との間に設けら
れていた抵抗値Rの抵抗器を削除すると共に、これによ
り荷重抵抗方式の第2D/A変換回路50の荷重抵抗の
単位を従来の2RからRとしている。
【0031】こうしてディジタル信号b1〜b7のビッ
トの状態に応じて、各切替スイッチS0〜S7−2をそ
れぞれ切り替えることにより、出力端子30から変換さ
れたアナログ信号が出力されるD/A変換器が構成され
る。なお、入力ディジタル信号に対するアナログ信号電
圧Voutは、2RをRに置き換えるだけで従来例と同
様に算出されるから、その計算式などは省略する。
トの状態に応じて、各切替スイッチS0〜S7−2をそ
れぞれ切り替えることにより、出力端子30から変換さ
れたアナログ信号が出力されるD/A変換器が構成され
る。なお、入力ディジタル信号に対するアナログ信号電
圧Voutは、2RをRに置き換えるだけで従来例と同
様に算出されるから、その計算式などは省略する。
【0032】本発明実施例のD/A変換器は、下位ビッ
トb0〜b5のディジタルデータに基づいて駆動される
第1D/A変換回路40がR−2R方式に構成され、上
位ビットb6,b7のディジタルデータに基づいて駆動
される第2D/A変換回路50が荷重単位Rの荷重抵抗
方式に構成されているから、第4図の従来のD/A変換
器と同様に、高い抵抗比精度の抵抗を使用せずに、単調
性を維持しつつ高い分解能を得ることができる。
トb0〜b5のディジタルデータに基づいて駆動される
第1D/A変換回路40がR−2R方式に構成され、上
位ビットb6,b7のディジタルデータに基づいて駆動
される第2D/A変換回路50が荷重単位Rの荷重抵抗
方式に構成されているから、第4図の従来のD/A変換
器と同様に、高い抵抗比精度の抵抗を使用せずに、単調
性を維持しつつ高い分解能を得ることができる。
【0033】そして、本発明実施例のD/A変換器は、
使用する抵抗器としてすべて抵抗値の等しい抵抗器を使
用する単位抵抗化を行っているにもかかわらず、第2D
/A変換回路50の荷重抵抗の単位を従来の2RからR
とすることができているから、図4(b)に示す従来方
式による場合に比して、抵抗値Rの単位抵抗の使用個数
が著しく少なくなっている。
使用する抵抗器としてすべて抵抗値の等しい抵抗器を使
用する単位抵抗化を行っているにもかかわらず、第2D
/A変換回路50の荷重抵抗の単位を従来の2RからR
とすることができているから、図4(b)に示す従来方
式による場合に比して、抵抗値Rの単位抵抗の使用個数
が著しく少なくなっている。
【0034】この単位抵抗の使用個数を、本発明実施例
と図4(b)に示す従来方式とについて上位ビット側に
ついてみると、従来方式では6個の単位抵抗を必要とし
ているのに対して、本発明実施例では3個の単位抵抗の
使用で済んでいる。この例では総ビット数が8ビット中
の上位2ビット(b6,b7)が荷重抵抗方式のD/A
変換回路であるが、総ビット数が増加し、例えば総ビッ
ト数が12ビットの上位6ビット(b6〜b11)が荷
重抵抗方式のD/A変換回路となった場合には、本発明
では63個の単位抵抗の使用で済むのに対して、従来方
式では126個の単位抵抗を必要とすることになる。
と図4(b)に示す従来方式とについて上位ビット側に
ついてみると、従来方式では6個の単位抵抗を必要とし
ているのに対して、本発明実施例では3個の単位抵抗の
使用で済んでいる。この例では総ビット数が8ビット中
の上位2ビット(b6,b7)が荷重抵抗方式のD/A
変換回路であるが、総ビット数が増加し、例えば総ビッ
ト数が12ビットの上位6ビット(b6〜b11)が荷
重抵抗方式のD/A変換回路となった場合には、本発明
では63個の単位抵抗の使用で済むのに対して、従来方
式では126個の単位抵抗を必要とすることになる。
【0035】このように荷重抵抗方式で構成する上位ビ
ット数が多くなるほど、本発明における単位抵抗の使用
数は、従来方式に比較して大幅に減少できる。
ット数が多くなるほど、本発明における単位抵抗の使用
数は、従来方式に比較して大幅に減少できる。
【0036】なお、本発明のD/A変換器は、D/A変
換部を内蔵することで実現されるアナログ入力レベルに
応じたディジタル出力コードを発生するアナログ・ディ
ジタル変換装置に広く用いることができる。
換部を内蔵することで実現されるアナログ入力レベルに
応じたディジタル出力コードを発生するアナログ・ディ
ジタル変換装置に広く用いることができる。
【0037】
【発明の効果】本発明のD/A変換器によれば、高い抵
抗比精度の抵抗を使用せずに、単調性を維持しつつ高い
分解能を得られる。
抗比精度の抵抗を使用せずに、単調性を維持しつつ高い
分解能を得られる。
【0038】さらに、すべての抵抗器を値の等しい単位
抵抗器とすることができ、しかもその単位抵抗器の必要
な個数を削減することができる。したがって、半導体集
積回路化を図る場合にも小さい面積で作り込むことがで
き、単位抵抗器のばらつきをより少なくすることができ
る。
抵抗器とすることができ、しかもその単位抵抗器の必要
な個数を削減することができる。したがって、半導体集
積回路化を図る場合にも小さい面積で作り込むことがで
き、単位抵抗器のばらつきをより少なくすることができ
る。
【0039】また、全体として同じ個数の単位抵抗を用
いる場合には、より下位ビットから加重抵抗回路方式を
適用することができるから、さらに精度を向上すること
ができる。
いる場合には、より下位ビットから加重抵抗回路方式を
適用することができるから、さらに精度を向上すること
ができる。
【図1】本発明の実施例に係るD/A変換器の回路構成
図。
図。
【図2】加重抵抗回路方式のD/A変換器の回路構成
図。
図。
【図3】R−2R方式のD/A変換器の回路構成図。
【図4】従来のD/A変換器の回路構成図。
10 第1入力端子 20 第2入力端子 30 出力端子 40 第1D/A変換回路 41 R用単位抵抗群 42 2R用抵抗体群 43 第1切替スイッチ群 50 第2D/A変換回路 51 重み付け用単位抵抗群 52 第2切替スイッチ群 R 単位抵抗 S0〜S7−2 切替スイッチ
Claims (1)
- 【請求項1】 ビット数がNl(但しNlは1以上の自
然数)の下位ビットと、ビット数がNu(但しNuは1
以上の自然数)の上位ビットからなる2進数のディジタ
ル信号をアナログ信号に変換するディジタル・アナログ
変換器であって、 第1基準電位が印加される第1入力端子と、第2基準電
位が印加される第2入力端子と、出力端子と、下位ビッ
トのディジタルデータに基づいて駆動される第1ディジ
タル・アナログ変換回路と、上位ビットのディジタルデ
ータに基づいて駆動される第2ディジタル・アナログ変
換回路とを備え、 前記第1ディジタル・アナログ変換回路は、第2入力端
子と出力端子との間に直列に接続されたNl+1個のR
用単位抵抗からなるR用単位抵抗群と、2個の単位抵抗
が直列接続され、一端が前記直列に接続されたNl+1
個のR用単位抵抗群と前記出力端子間及びR用単位抵抗
間の接続点に前記出力端子側から梯子型に順次接続され
たNl個の2R用抵抗体からなる2R用抵抗体群と、前
記2R用抵抗体の他端に共通端子が、前記第1入力端子
と前記第2入力端子とに切替端子がそれぞれ接続された
Nl個の切替スイッチからなる第1切替スイッチ群とを
有し、 前記第2ディジタル・アナログ変換回路は、一端が前記
出力端子に接続された2Nu−1個の重み付け用単位抵抗
からなる重み付け用単位抵抗群と、前記重み付け用単位
抵抗の他端に共通端子が、前記第1入力端子と前記第2
入力端子とに切替端子がそれぞれ接続された2Nu−1個
の切替スイッチからなる第2切替スイッチ群とを有す
る、ことを特徴とするディジタル・アナログ変換器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31062999A JP3803900B2 (ja) | 1999-11-01 | 1999-11-01 | ディジタル・アナログ変換器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31062999A JP3803900B2 (ja) | 1999-11-01 | 1999-11-01 | ディジタル・アナログ変換器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001127634A true JP2001127634A (ja) | 2001-05-11 |
JP3803900B2 JP3803900B2 (ja) | 2006-08-02 |
Family
ID=18007568
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31062999A Expired - Fee Related JP3803900B2 (ja) | 1999-11-01 | 1999-11-01 | ディジタル・アナログ変換器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3803900B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100415087B1 (ko) * | 2001-06-29 | 2004-01-13 | 주식회사 하이닉스반도체 | 디지털 신호를 아날로그 신호로 변환하는 장치 |
WO2006032592A1 (en) | 2004-09-20 | 2006-03-30 | Analog Devices, Inc. | Digital-to-analog converter structures |
JP2006165736A (ja) * | 2004-12-03 | 2006-06-22 | Rohm Co Ltd | デジタルアナログ変換器、δς変調型アナログデジタル変換器および移動体通信端末 |
WO2015045187A1 (ja) * | 2013-09-30 | 2015-04-02 | 光俊 菅原 | Lsiに内蔵するda変換器の設計方法 |
WO2017122297A1 (ja) * | 2016-01-13 | 2017-07-20 | 三菱電機株式会社 | 電子機器及びfa機器 |
CN109586725A (zh) * | 2018-12-22 | 2019-04-05 | 成都华微科技有限公司 | 超高精度r-2r电阻网络开关阵列 |
JP2021052363A (ja) * | 2019-09-26 | 2021-04-01 | 株式会社テックイデア | イメージセンサ |
-
1999
- 1999-11-01 JP JP31062999A patent/JP3803900B2/ja not_active Expired - Fee Related
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100415087B1 (ko) * | 2001-06-29 | 2004-01-13 | 주식회사 하이닉스반도체 | 디지털 신호를 아날로그 신호로 변환하는 장치 |
WO2006032592A1 (en) | 2004-09-20 | 2006-03-30 | Analog Devices, Inc. | Digital-to-analog converter structures |
JP2008514065A (ja) * | 2004-09-20 | 2008-05-01 | アナログ・デバイシズ・インコーポレーテッド | デジタル・アナログ変換器 |
JP2006165736A (ja) * | 2004-12-03 | 2006-06-22 | Rohm Co Ltd | デジタルアナログ変換器、δς変調型アナログデジタル変換器および移動体通信端末 |
JP4570946B2 (ja) * | 2004-12-03 | 2010-10-27 | ローム株式会社 | デジタルアナログ変換器、δς変調型アナログデジタル変換器および移動体通信端末 |
WO2015045187A1 (ja) * | 2013-09-30 | 2015-04-02 | 光俊 菅原 | Lsiに内蔵するda変換器の設計方法 |
JP2015070112A (ja) * | 2013-09-30 | 2015-04-13 | 光俊 菅原 | Lsiに内蔵するda変換器の設計方法 |
WO2017122297A1 (ja) * | 2016-01-13 | 2017-07-20 | 三菱電機株式会社 | 電子機器及びfa機器 |
CN109586725A (zh) * | 2018-12-22 | 2019-04-05 | 成都华微科技有限公司 | 超高精度r-2r电阻网络开关阵列 |
JP2021052363A (ja) * | 2019-09-26 | 2021-04-01 | 株式会社テックイデア | イメージセンサ |
WO2021060177A1 (ja) * | 2019-09-26 | 2021-04-01 | 株式会社テックイデア | イメージセンサ |
JP7333060B2 (ja) | 2019-09-26 | 2023-08-24 | 株式会社テックイデア | イメージセンサ |
Also Published As
Publication number | Publication date |
---|---|
JP3803900B2 (ja) | 2006-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3253901B2 (ja) | デジタル/アナログ変換器 | |
US6268817B1 (en) | Digital-to-analog converter | |
US7161517B1 (en) | Digital-to-analog converter | |
KR100814255B1 (ko) | 디지털-아날로그 변환기 | |
US7375669B2 (en) | Digital/analog converter | |
US11133818B2 (en) | Interpolation digital-to-analog converter (DAC) | |
JPS6225295B2 (ja) | ||
US20120326907A1 (en) | D/a converter including higher-order resistor string | |
US4873525A (en) | Compact R segment D/A converter | |
EP1813020B1 (en) | Balanced dual resistor string digital to analog converter system and method | |
CN112583410A (zh) | 分段式数模转换器 | |
KR100311043B1 (ko) | 고속 스위칭 가능하고 정밀하게 전압 변환 가능한 디지털 아날로그 변환기 | |
KR20090031184A (ko) | 디지털 투 아날로그 컨버터 | |
JP3803900B2 (ja) | ディジタル・アナログ変換器 | |
KR101892826B1 (ko) | 스위칭 노이즈가 개선된 다단 저항열 디지털-아날로그 변환기 | |
JP2837726B2 (ja) | ディジタル・アナログ変換器 | |
KR100300240B1 (ko) | 직병렬형a/d변환기 | |
US7046182B1 (en) | DAC having switchable current sources and resistor string | |
EP0681372B1 (en) | Digital-to-analog conversion circuit and analog-to-digital conversion device using the circuit | |
JP5711013B2 (ja) | 抵抗ストリング型d/aコンバータ | |
JP2003309469A (ja) | 半導体集積回路 | |
KR100495500B1 (ko) | 디지털/아날로그 변환기 | |
JP4630488B2 (ja) | デジタル・アナログ変換回路 | |
JPH0494220A (ja) | D―a変換回路 | |
JP3125116B2 (ja) | Adコンバータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040407 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060314 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060425 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060425 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |