CN109586725A

CN109586725A - 超高精度r-2r电阻网络开关阵列

Info

Publication number: CN109586725A
Application number: CN201811576246.8A
Authority: CN
Inventors: 杨平; 岑远军; 齐旭; 李大刚; 李永凯
Original assignee: Chengdu Huawei Technology Co Ltd
Current assignee: Chengdu Huawei Technology Co Ltd
Priority date: 2018-12-22
Filing date: 2018-12-22
Publication date: 2019-04-05
Anticipated expiration: 2038-12-22
Also published as: CN109586725B

Abstract

超高精度R‑2R电阻网络开关阵列，涉及集成电路。本发明包括参考高电平接入线、参考低电平接入线、电压输出线、零位开关组和至少两个开关单元，每一开关单元包括第二电阻和由两个并联的MOS管组成的第一开关管组，每一开关单元还包括第二开关管组，第二开关管组亦由两个并联的MOS管组成，第二开关管组的并联连接点连接至第一开关管组的并联连接点；所述开关单元按照所在权重位分为低位段开关单元和高位段开关单元。本发明能够实现更高位的精度要求。

Description

超高精度R-2R电阻网络开关阵列

技术领域

本发明涉及集成电路，特别涉及16位及以上超高精度电压R-2R型D/A转换器类电路。

背景技术

R-2R电阻网络型DAC为目前主流高精度D/A转换器的经典设计方案，其核心单元为R-2R电阻网络、采样电平切换开关阵列以及控制逻辑等单元。其电阻网络以及开关阵列的等效电阻匹配精度为影响整体DAC转换线性性能的核心单元。

针对16位超高精度电阻型DAC，为保证R-2R电阻网络满足16位精度要求，需同时要求电阻阵列和开关阵列均达到16位或更高精度的匹配要求。通常针对电阻阵列而言，可通过加入校准措施等方案进行超高精度设计，目前针对电阻阵列的成熟校准措施较多；但针对开关阵列，校准措施较难，故本发明，介绍了一种适合超高精度的开关阵列设计方案。

本发明中，后续为方便理解以及叙述，部分内容中开关采用其等效电阻模型进行描述，且R-2R电阻网络均采用双端基准信号输入，单端模拟信号输出的形式。

为保证R-2R电阻阵列的高线性度要求，经典电压输出型R-2R电阻转换网络如图1所示。

实际应用电路中，为增加V_REFH和V_REFL的电流驱动能力，通常这两个电压均由缓冲器单元直接驱动，其典型应用图如图2所示。

本发明中，后续内容在无特殊说明时，均设V_REFH-V_REFL＝V_REF，设M＝01、02、···、N。所有MOS管均为NMOS管，其S端默认与衬底B端短路(如图1所示)。

如图2所示的经典R-2R电阻网络中，在正常转换过程中，同一组开关S_M中，S_M1和S_M2同时仅一个开关导通，此时另外一个开关一定处于关闭状态。

若S_M1开关导通时，V_M处电压记为V_M1，导通支路满足如下关系：

V_M1＝V_REFH+△V_M1

此时V_M1对V_OUT端的电压贡献量为：

(V_M1-V_REFL)/2^M＝(V_REF+△V_M1)/2^M (1)

若S_M2开关导通时，V_M处电压记为V_M2，导通支路满足如下关系：

V_M2＝V_REFL+△V_M2

此时V_M2对V_OUT端的电压贡献量为：

(V_M2-V_REFL)/2^M＝△V_M2/2^M (2)

根据模拟电路基础理论可知，图2中，R-2R电阻网络的满足N位线性转换性能时，要求每位权重处的DNL值均≤V_REF/2^N。

针对任意位，结合公式(1)、(2)和(3)，可得其第M位权重位的DNL_M计算公式如下：

DNL_M＝((V_REF+△V_M1)/2^M+(△V_(M+1)2/2^M+1+···+△V_N2/2^N))-(△V_M2/2^M+((V_REF+△V_(M+1)1)/2^M+1+···+(V_REF+△V_N1)/2^N))-V_REF/2^N (3)

DNL_M＝(V_REF+△V_M1-△V_M2)/2^M+(△V_(M+1)2-V_REF-△V_(M+1)1)/2^M+1+···+(△V_N2-V_REF-△V_N1)/2^N-V_REF/2^N (4)

公式(4)等效公式如下：

DNL_M＝(V_REF+△V_M1-△V_M2)/2^M-(V_REF+△V_(M+1)1-△V_(M+1)2)/2^M+1-···-(V_REF+△V_N1-△V_N2)/2^N-V_REF/2^N (5)

DNL_M＝(V_REF+△V_M1-△V_M2)/2^M-((V_REF+△V_(M+1)1-△V_(M+1)2)/2^M+1+···+(V_REF+△V_N1-△V_N2)/2^N)-V_REF/2^N (6)

DNL_M＝V_REF*(2^N-M-2^N-1-M-···-2⁰)/2^N-V_REF/2^N+(△V_M1-△V_M2)/2^M–((△V_(M+1)1-△V_(M+1)2)/2^M+1+···+(△V_N1-△V_N2)/2^N) (7)

DNL_M＝(△V_M1-△V_M2)/2^M-((△V_(M+1)1-△V_(M+1)2)/2^M+1+···+(△V_N1-△V_N2)/2^N) (8)

在公式(8)中，DNL_M＝0时，在理想情况下，此时：

△V_M1＝△V_M2、△V_(M+1)1＝△V_(M+1)2、···、△V_N1＝△V_N2 (9)

图2中，针对任意P_M点，均包含3个支路，设针对高权重位方向为支路I(V_OUT方向)，针对低权重位方向为支路II(开关S₀方向)，针对开关组S_M方向为支路III。

结合公式(9)以及R-2R电阻网络的基础理论可知，理想状态时，当DNL_M＝0时需满足的理论条件如下：

针对任意P_M点，支路II的等效电阻始终等于支路III的等效电阻。

为满足DNL_M＝0的理论条件，通常S_M1和S_M2均为NMOS管，且尺寸完全一致，同时保证导通状态时，S_M1的导通V_GS1电压等于S_M2的导通V_GS2电压，且上述所有开关在导通状态时，均处于线性区。

根据模拟电路基础理论可知，NMOS管在线性区的等效电阻为：

R_on＝1/(k*(V_GS-V_TH)*W/L) (10)

因S_M1和S_M2的尺寸以及导通V_GS电压均一致，故S_M1和S_M2的导通电阻相同。图2在正常转换过程中，设开关组S_M的等效电阻为R_M，则图2的电阻等效模型如图3所示。

为保证R-2R电阻网络满足DNL_M＝0的理论条件，图3中所有开关等效电阻需满足如下关系：

R₀＝R_N＝2*R_N-1＝2²*R_N-2＝···＝2^N-2*R₀₂＝2^N-1*R₀₁ (11)

设图2中，S_M开关的宽长比均为(W/L)_M，由公式(10)和(11)可知，图2中所有开关尺寸需满足如下关系：

(W/L)_N＝(W/L)_N-1/2＝···＝(W/L)₀₂/2^N-2＝(W/L)₀₁/2^N-1 (12)

综上所述，针对16位R-2R型DAC而言，设最低权重位S₁₆的宽长比为(W/L)₀，则最高权重位S₀₁的开关尺寸为2¹⁵*(W/L)₀，为满足最大工艺匹配精度要求，开关阵列中均采用单位开关，仅通过增加单位开关的个数来提高宽长比，故最低权重位S₁₆需要单位开关个数为2*1，最高权重位S₀₁需要单位开关个数为2*2¹⁵，整个开关阵列所需单位开关个数为：2*(2⁰+2¹+···+2¹⁵)+1＝2¹⁷-1

此时版图面积太大，版图几乎不能实现；即使版图面积允许，该方案要求MOS开关匹配性能大于16位精度，目前主流工艺厂家所提供的MOS管匹配精度大约为10位，故16位的天然匹配精度需求在目前几乎无法实现。

发明内容

本发明所要解决的技术问题是，针对16位以及更高精度R-2R型DAC而言，图2所示经典结构中开关阵列版图面积过大且所需开关阵列匹配精度太高，几乎不能实现，本发明提供一种开关阵列方案，达到降低开关阵列版图面积的同时，最大限度满足DNL_M＝0的理论条件。

本发明解决所述技术问题采用的技术方案是，超高精度R-2R电阻网络开关阵列，包括参考高电平接入端、参考低电平接入端、电压输出端、零位开关组、电压缓冲单元和至少两个开关单元。设同开关组直接连接的电阻为第二电阻，连接两个第二电阻的导通电阻为第一电阻。零位开关组包括第二电阻和两个并联的MOS管，其余开关单元包括第二电阻和第一、第二并联的开关组，每个开关组由两个并联的MOS管组成，第一开关管组的并联连接点连接至第二开关管组的并联连接点。

所述开关单元按照所在权重位分为低位段开关单元和高位段开关单元；

所有低位段开关单元中，第一开关管组的两个MOS管的源极分别与第一低位参考低电平输入线和第一低位参考高电平输入线连接，零位开关组的源极分别与第一低位参考低电平输入线和第一低位参考高电平输入线连接；第二开关管组的两个MOS管的源极分别与第二低位参考低电平输入线和第二低位参考高电平输入线连接；

所有高位段开关单元中，第一开关管组的两个MOS管的源极分别与第一高位参考低电平输入线和第一高位参考高电平输入线连接，第二开关管组的两个MOS管的源极分别与第二高位参考低电平输入线和第二高位参考高电平输入线连接。

本发明的有益效果是，在厂商仅能提供10位天然开关匹配精度的情况下，依然能够实现更高位的精度要求。

附图说明

图1为现有技术的电压输出型R-2R电阻转换网络电路图。

图2为带基准缓冲单元后经典电压输出型R-2R电阻转换网络电路图。

图3为现有技术的电压输出型R-2R网络等效电阻模型图。

图4为带基准缓冲单元后经典16位电压输出型R-2R电阻转换网络电路图。

图5为本发明的16位电压输出型R-2R电阻转换网络电路图。

图6为本发明的16位电压输出型R-2R电阻转换网络等效电阻模型图。

图7为纯R-2R电阻网络等效电阻模型图。

图8为本发明中R-2R电阻网络等效电阻模型图。

图9为AMP1同V_OUT为单节点接入时等效电阻模型图。

图10为AMP1同V_OUT为双节点接入时等效电阻模型图。

具体实施方式

参见图5，本发明的超高精度R-2R电阻网络开关阵列包括参考高电平接入端、参考低电平接入端、电压输出端、零位开关组、电压缓冲单元和至少两个开关单元，每一开关单元包括第二电阻和由两个并联的MOS管组成的第一开关管组，例如图5中的S₀₁₂₁和S₀₁₂₂构成第一开关管组；

每一开关单元还包括第二开关管组，第二开关管组亦由两个并联的MOS管组成，例如图5中的S₀₁₁₁和S₀₁₁₂构成第二开关管组，第二开关管组的并联连接点连接至第一开关管组的并联连接点；

所述开关单元按照所在权重位分为低位段开关单元和高位段开关单元，例如图5中的S₀₁₁₁～S₀₈₂₂为高位段开关单元，S₀₉₁₁到S₁₆₂₁为低位段开关单元；

所有低位段开关单元中，第一开关管组的两个MOS管的源极分别与第一低位参考低电平输入线和第一低位参考高电平输入线连接，第二开关管组的两个MOS管的源极分别与第二低位参考低电平输入线和第二低位参考高电平输入线连接；例如图5中，第一开关管组的两个MOS管S₁₆₂₁、S₁₆₂₂的源极分别与第一低位参考高电平输入线L1H和第一低位参考低电平输入线L1L连接，第二开关管组的两个MOS管S₁₆₁₁、S₁₆₁₂的源极分别与第二低位参考高电平输入线L2H和第二低位参考低电平输入线L2L连接；

零位开关组S₀₀₀₁、S₀₀₀₂的源极分别与第一低位参考高电平输入线和第一低位参考低电平输入线连接；

更具体的说明如下：

为方便叙述，未加特殊说明时，本发明中后续内容均以16位DAC为例，图2所示经典电容分布阵列如图4所示。

图4中开关阵列共需单位开关个数约为2¹⁷个，此时版图面积太大，几乎不能实现，且该开关阵列几乎无法保证16位匹配精度。

针对上述问题，本发明提出的解决方案如下：

合理设置缓冲单元的反馈结构，使开关阵列在采用较少的单位开关的情况下，在工艺厂家仅能保证10位的MOS管天然匹配精度条件时，仍能保证R-2R电阻网络的开关阵列满足16位转换精度(即DNL_M均≤V_REF/2¹⁶)。本发明中，所采用的电路示意如图5所示。

本发明的后续内容中，将会从减少单位开关应用个数以及满足16位转换精度的理论条件两个方面针对图5所示结构进行论证。

图5中，设电压节点V_M处所接开关组为S_M(M取值为01、02、···16)，每组开关各包含2对开关支路，分别为S_M1、S_M2，每个支路中均含有两个独立开关，每个支路中的两个独立开关需同时关断或导通。正常工作时，S_M1、S_M2中同时仅一条支路导通，另外一条支路必须关断。故S_M中共有四个独立开关，分别为S_M11、S_M12以及S_M21、S_M22。V₀₀处所接开关组S₀₀仅有两个独立开关，分别为S₀₀₀₁、S₀₀₀₂，且S₀₀开关组长期处于导通状态。

AMP1～AMP4均为CMOS运放单元，其正向输入端接参考电压(AMP1和AMP3接V_REFH，AMP2和AMP4接V_REFL，)，其负向输入端和电压输出端接开关阵列，其具体连接关系如下所示：

AMP1的负向输入端接S_M12(M＝01、02、···、08)。

AMP1的电压输出端接S_M11(M＝01、02、···、08)。

AMP2的负向输入端接S_M22(M＝01、02、···、08)。

AMP2的电压输出端接S_M21(M＝01、02、···、08)。

AMP3的负向输入端接S_M12(M＝09、10、···、16)。

AMP3的电压输出端接S_M11(M＝09、10、···、16)。

AMP4的负向输入端接S_M22(M＝09、10、···、16)。

AMP4的电压输出端接S_M21(M＝09、10、···、16)。

AMP4的负向输入端接S₀₀₀₂。

AMP4的电压输出端接S₀₀₀₁。

设开关组S₀₁～S₁₆中的所有独立开关在导通状态时，均具备相同的V_GS电压，且所有开关导通时均处于线性区。同一组开关S_M中，4个独立开关的尺寸均相同，设S_M开关组的宽长比均为(W/L)_M，S_M开关组的每个独立开关等效电阻均为R_M。图5中，所有开关组中独立开关的开关尺寸需满足如下关系：

设开关组S₀的开关尺寸为(W/L)₀，则当M＝09、10、···、16时，

(W/L)_M＝(W/L)₀*2^16-M (13)

设开关组S₀₈的开关尺寸为(W/L)₀₈，则当M＝01、02、···、08时，

(W/L)_M＝(W/L)₀₈*2^8-M (14)

开关组S₀₁～S₁₆中所有开关均由相同大小的单位开关组成，即仅改变单位开关并联个数，达到增加每个独立开关宽长比的效果。为使开关阵列版图面积最小，设(W/L)₀＝(W/L)₀₈，此时整个开关阵列所需单位开关个数为：4*(2⁰+2¹+···+2⁷)+4*(2⁰+2¹+···+2⁷)+2＝2¹¹-6。

对比图4和图5可知，在经典16位R-2R电阻网络中，开关阵列所需单位开关个数约为2¹⁷个，但本发明中仅约需2¹¹个单位开关即可，故本发明大大减少了开关阵列中单位开关的应用个数，接下来仅需分析图5是否满足16位转换精度时DNL_M≤V_REF/2¹⁶的理论条件。

将S_M开关组中所有独立开关均由其等效电阻R_M代替(即R_M＝R_M11＝R_M12＝R_M21＝R_M22)，图5所示电阻等效原理图如图6所示

图6中，所有开关在导通状态均处于线性区，且(W/L)₀＝(W/L)₀₈，故由公式(10)结合(13)和(14)可知：

当M＝09、10、···、16时：

R_M＝R₀/2^16-M (15)

当M＝01、02、···、08时：

R_M＝R₀₈/2^8-M＝R₀/2^8-M (16)

根据模拟电路基础理论以及R-2R电阻网络基础模型，针对V_OUT点到V₀₀～V₁₆的纯R-2R电阻网络等效电阻模型如图7所示。

结合图6和图7可知，图6的等效电路图如图8所示。

图5中，因正常工作时，S_M1和S_M2仅一个支路导通，另一个支路必须关断，故图8中，在任意工作状态时，R_M分组的等效电阻状态如下所示：

当S_M1支路导通时，R_M11＝R_M12＝R_M，R_M21和R_M22为无穷大(断路)；

当S_M2支路导通时，R_M21＝R_M22＝R_M，R_M11和R_M12为无穷大(断路)；

接下来需分析V₀₁～V₁₆在不同的工作条件下，同V_REFH和V_REFL的关系式。

首先以AMP1到V_OUT的连接关系为例，当AMP1同V₀₁～V₀₈中，仅有V_L点同AMP1连接(L＝01、02、···、08)，其它点均断开时，其AMP1的等效负载图如图9所示。

因AMP1为CMOS运放，其负向输入端的漏电流近似等于0。故V_L点的电压恒等于AMP1负向输入端的电压V_负1，且该电压仅与AMP1的失调电压有关，不会随图9中任何电阻变化而变化。

故当开关支路S₀₁₁～S₀₈₁中，仅有一路开关导通时，其V_L点(L＝01、02、···、08)电压恒为V_负1＝V_REFH+△V_AMP1(△V_AMP1为AMP1的失调电压)，且V_L电压不会随图9中任何电阻变化而变化，根据R-2R电阻网络的基础理论，此时V_L对V_OUT的电压贡献量为：

V_OUT＝(V_REFH+△V_AMP1-V_REFL)/2^L (结论1.1)

针对AMP2、AMP3以及AMP4同理可得出如下结论：

当开关支路S₀₁₂～S₀₈₂中，仅有一路开关导通时，其V_L点(L＝01、02、···、08)电压恒为V_负2＝V_REFL+△V_AMP2(△V_AMP2为AMP2的失调电压)，且V_L电压不会随图9中任何电阻变化而变化，此时V_L对V_OUT的电压贡献量为：

V_OUT＝(V_REFL+△V_AMP2-V_REFL)/2^L (结论1.2)

当开关支路S₀₉₁～S₁₆₁中，仅有一路开关导通时，其V_L点(L＝09、10、···、16)电压恒为V_负3＝V_REFH+△V_AMP3(△V_AMP3为AMP3的失调电压)，且V_L电压不会随图9中任何电阻变化而变化，此时V_L对V_OUT的电压贡献量为：

V_OUT＝(V_REFH+△V_AMP3-V_REFL)/2^L (结论1.3)

当开关支路S₀₉₂～S₁₆₂中，仅有一路开关导通时，其V_L点(L＝09、10、···、16)电压恒为V_负4＝V_REFL+△V_AMP4(△V_AMP4为AMP4的失调电压)，且V_L电压不会随图9中任何电阻变化而变化，此时V_L对V_OUT的电压贡献量为：

V_OUT＝(V_REFL+△V_AMP4-V_REFL)/2^L (结论1.4)

其次分析当AMP1同V₀₁～V₀₈中，有V_L和V_Q两点同时与AMP1连接(L、Q＝01、02、···、08)，其它点均断开时，其AMP1的等效负载图如图10所示。

图10中，R_L11＝R_L12＝R₀/2^8-L，R_Q21＝R_Q22＝R₀/2^8-Q。此时

R_L11/2^L+1R＝R₀/2⁹R，R_Q11/2^Q+1R＝R₀/2⁹R。故可得出如下结论：

R_L11/2^L+1R＝R_Q11/2^Q+1R (17)

根据电阻网络分压基础理论可知，若图10满足公式(17)的条件，则V_L＝V_Q，此时因AMP1的负向输入端漏电流为0，故电阻R_L12和电阻R_Q12的电流也为0，因此可得：

V_L＝V_Q＝V_负1＝V_REFH+△V_AMP1 (18)

由上述分析可知，公式(18)需满足的理论条件为公式(17)，但由于本发明中，MOS管的匹配精度限定为10位，故公式(17)仅在10位精度内成立，若超过10位精度，则可将公式(17)等效为：

R_L11/R_Q11＝2^L-Q(1+△R₁)且△R₁≤1/2¹⁰ (19)

公式(19)中，△R₁可为正数也可为负数，下面以其为正数为例进行分析，此时R_L11/2^LR＞R_Q11/2^QR。根据电阻网络分压基础理论可知，V_L＜V_Q。此时将会有电流I从V_Q处经R_Q12后在通过R_L12流入V_L处(电流I正比于△R₁)，故V_L以及V_Q的电压计算公式如下：

V_L＝V_负1-I*R_L12＝V_负1-I*R₀/2^8-L (20)

V_Q＝V_负1+I*R_Q12＝V_负1+I*R₀/2^8-Q (21)

当AMP1和V_OUT仅有两个点连接时，根据R-2R电阻网络基础理论可知，V_L以及V_Q对V_OUT端的电压贡献量关系式为：

V_OUT＝(V_L-V_REFL)/2^L+(V_Q-V_REFL)/2^Q

V_OUT＝(V_REF+△V_AMP1-I*R₀/2^8-L)/2^L+(V_REF+△V_AMP1+I*R₀/2^8-Q)/2^Q

V_OUT＝(V_REF+△V_AMP1)/2^L+(V_REF+△V_AMP1)/2^Q (21)

由于公式(20)和(21)成立的条件为理想状态，本发明中，MOS管的匹配精度限定为10位，此条件下R_L12和R_Q12的真实电阻表达式为：

R_L12＝(1+△R_L)*R₀/2^8-L且△R_L≤1/2¹⁰ (22)

R_Q12＝(1+△R_Q)*R₀/2^8-Q且△R_Q≤1/2¹⁰ (23)

结合公式(22)和(23)，当AMP1和V_OUT仅有两个点连接时，V_L以及V_Q对V_OUT端的电压贡献量关系式为：

V_OUT＝(V_REF+△V_AMP1)/2^L+(V_REF+△V_AMP1)/2^Q+(△R_Q-△R_L)*I*R₀/2⁸

(24)

当MOS管的匹配精度限定为10位时，根据模拟电路基础理论知识可知：图10中，当R_L11＝(1+1/2¹⁰)*R₀/2^8-L，R_Q11＝(1-1/2¹⁰)*R₀/2^8-Q时，(V_Q-V_L)/(VOUT_AMP1-V_OUT)将会出现偏移值，此时该值为：

((1+1/2¹⁰)*R₀/2^8-L)/(((1+1/2¹⁰)*R₀/2^8-L)+2*2^L*R)-((1-1/2¹⁰)*R₀/2^8-Q)/(((1-1/2¹⁰)*R₀/2^8-Q)+2*2^Q*R)＝(1+1/2¹⁰)*R₀/(((1+1/2¹⁰)*R₀)+2⁹*R)-(1-1/2¹⁰)*R₀/(((1-1/2¹⁰)*R₀)+2⁹*R)≈(1+1/2¹⁰)*R₀/(R₀+2⁹*R)-(1-1/2¹⁰)*R₀/(R₀+2⁹*R)＝2/2¹⁰*R₀/(R₀+2⁹*R)≈2/2¹⁰*R₀/2⁹R＝R₀/(2¹⁸*R) (结论1.5)

图10中，VOUT_AMP1的值约为V_REFH+△V_AMP1，而V_OUT的最小值为V_REFL，故VOUT_AMP1-V_OUT的最大值为V_REFH+△V_AMP1-V_REFL＝V_REF+△V_AMP1。结合结论1.5可得：

(V_Q-V_L)≤(V_REF+△V_AMP1)*R₀/(2¹⁸*R) (结论1.6)

图10中，当L、Q取值为01～08时，电流V_Q到V_L之间的电流I的计算公式如下：

I＝(V_Q-V_L)/(R_L12+R_Q12)≈(V_Q-V_L)/(R₀/2^8-L+R₀/2^8-Q)≤(V_Q-V_L)/(R₀/2⁷+R₀/2⁶)≤(V_Q-V_L)/(R₀/2⁷)≤(V_REF+△V_AMP1)/(2¹⁰*2R)I≤(V_REF+△V_AMP1)/(2¹⁰*2R) (结论1.7)

公式(24)中，因△R₁、△R_Q、△R_L均≤1/2¹⁰，结合结论1.7可得：

(△R_Q-△R_L)*I*R₀/2⁸≤1/2¹⁰*((V_REF+△V_AMP1)/(2¹⁰*2R))*R₀/2⁸＝(V_REF+△V_AMP1)(R₀/2R)*1/2²⁸ (结论1.8)

当最低位开关导通电阻R₀＝2R时，此时(△R_Q-△R_L)*I*R₀/2⁸≤(V_REF+△V_AMP1)/2²⁸，针对16位转换精度，(△R_Q-△R_L)*I*R₀/2⁸可忽略不计，此时公式(24)等效于公式(21)，故可得出如下结论：

R-2R开关阵列在16位精度时，即使MOS开关阵列仅保证10位匹配精度，当AMP1和V_OUT仅有两个点连接时，V_L以及V_Q对V_OUT端的电压贡献量关系式为：

V_OUT＝(V_REF+△V_AMP1)/2^L+(V_REF+△V_AMP1)/2^Q (25)

同理可证，当△R₁为负数时，V_L以及V_Q对V_OUT端的电压贡献量同公式(25)一致。

同理可证，当AMP1和V_OUT有两个以上连接点时，针对16位转换精度，V_L1～V_LQ(L1和LQ＝01、02、···、08)对V_OUT端的电压贡献量关系式为：

V_OUT＝(V_REF+△V_AMP1)/2^L1+(V_REF+△V_AMP1)/2^L1+1+···+(V_REF+△V_AMP1)/2^LQ

(26)

综上所述：当AMP1和V_OUT有任意连接点时，针对16位转换精度，V_L1～V_LQ(L1和LQ＝01、02、···、08)对V_OUT端的电压贡献量关系式为：

(27)

针对AMP2，同理可证：当AMP2和V_OUT有任意连接点时，针对16位转换精度，V_L1～V_LQ(L1和LQ＝01、02、···、08)对V_OUT端的电压贡献量关系式为：

V_OUT＝△V_AMP2/2^L1+△V_AMP2/2^L1+1+···+△V_AMP2/2^LQ (28)

针对AMP3，同理可证：当AMP3和V_OUT有任意连接点时，针对16位转换精度，V_L1～V_LQ(L1和LQ＝09、10、···、16)对V_OUT端的电压贡献量关系式为：

V_OUT＝(V_REF+△V_AMP3)/2^L1+(V_REF+△V_AMP3)/2^L1+1+···+(V_REF+△V_AMP3)/2^LQ

(29)

针对AMP4，同理可证：当AMP4和V_OUT有任意连接点时，针对16位转换精度，V_L1～V_LQ(L1和LQ＝00、09、10、···、16)对V_OUT端的电压贡献量关系式为：

V_OUT＝△V_AMP4/2^L1+△V_AMP4/2^L1+1+```+△V_AMP4/2^LQ (30)

针对16位R-2R电阻网络，根据R-2R电阻网络以及模拟电路基础理论可知，本发明中，针对相似结构单元，DNL的最大值通常发生在高位01以及桥接位08处，故为保证16位转换精度，仅需保证DNL₀₁和DNL₀₈均≤V_REF/2¹⁶即可。

结合公式(27)、(28)、(29)、(30)，在16位转换精度的条件下，当M＝01和08时，公式(8)的等效公式如下：

DNL₀₈＝(△V_AMP1-△V_AMP2)/2⁸–((△V_AMP3-△V_AMP4)/2⁹+···+(△V_AMP3-△V_AMP4)/2¹⁶)

DNL₀₈＝((△V_AMP1-△V_AMP2)–(△V_AMP3-△V_AMP4)(1/2¹+···+1/2⁸))/2⁸

DNL₀₈＝((△V_AMP1-△V_AMP2)–(△V_AMP3-△V_AMP4)(1-1/2⁸))/2⁸ (31)

DNL₀₁＝(△V_AMP1-△V_AMP2)/2¹–((△V_AMP1-△V_AMP2)/2²+···+(△V_AMP1-△V_AMP2)/2⁸+(△V_AMP3-△V_AMP4)/2⁹+···+(△V_AMP3-△V_AMP4)/2¹⁶)

DNL₀₁＝(△V_AMP1-△V_AMP2)/2¹–((△V_AMP1-△V_AMP2)(1/2²+···+1/2⁸)+(△V_AMP3-△V_AMP4)(1/2⁹+···+1/2¹⁶))

DNL₀₁＝(△V_AMP1-△V_AMP2)/2¹–((△V_AMP1-△V_AMP2)(1/2²+···+1/2⁸)+(△V_AMP3-△V_AMP4)(1/2⁹+···+1/2¹⁶))＝(△V_AMP1-△V_AMP2)/2⁸-(△V_AMP3-△V_AMP4)(1/2⁹+···+1/2¹⁶)

DNL₀₁＝((△V_AMP1-△V_AMP2)-(△V_AMP3-△V_AMP4)(1-1/2⁸))/2⁸ (32)

对比公式(31)和(32)可得，DNL₀₁＝DNL₀₈＝DNL。为保证16位转换精度，仅需保证DNL≤V_REF/2¹⁶即可。由公式(31)和(32)进行估算可得：

DNL≈DNL₀₁-(△V_AMP3-△V_AMP4)/2¹⁶

＝((△V_AMP1-△V_AMP2)-(△V_AMP3-△V_AMP4)(1-1/2⁸+1/2⁸))/2⁸

＝((△V_AMP1-△V_AMP2)-(△V_AMP3-△V_AMP4))/2⁸

DNL≈((△V_AMP1-△V_AMP2)–(△V_AMP3-△V_AMP4))/2⁸≤V_REF/2¹⁶ (33)

求解公式(33)可得：

(△V_AMP1-△V_AMP2)–(△V_AMP3-△V_AMP4)≤V_REF/2⁸ (34)

综上所述：当工艺厂商提供的MOS管仅能保证10位的匹配精度时，本发明中，图5所示R-2R电阻网络的开关阵列，仅需使AMP1～AMP4满足公式(34)的理论条件，即可实现开关阵列达到16位以上匹配精度要求，同时该开关阵列所需单位开关个数可由经典模型中的2¹⁷数量级降低为2¹¹数量级。

结论

本发明中，无特殊说明时，单位开关阵列的天然匹配精度设置为10位。

本发明中，部分内容以16位DAC为例，同时可延伸至16位及以上更高精度DAC；部分内容以8+8位两段分段为例，同时可延伸至P+Q位分段模型，为保证16位精度，需满足的理论条件为：

(△V_AMP1-△V_AMP2)–(△V_AMP3-△V_AMP4)≤V_REF/2^Q (35)

本发明中，部分内容以8+8位两段分段为例，同时可延伸至P+Q+S位或更多分段模型。以三段式为例，设高位分组P连接运放为AMP1、AMP2，中间分组Q连接运放为AMP3、AMP4，低位分组S连接运放为AMP5、AMP6，为保证16位精度，需满足的如下两个理论条件：

(△V_AMP1-△V_AMP2)–(△V_AMP3-△V_AMP4)≤V_REF/2^Q+S (36)

(△V_AMP3-△V_AMP4)–(△V_AMP5-△V_AMP6)≤V_REF/2^S (37)

本发明中，部分内容以高位分组位数为8位为例，当R₀/2R＝1时，(△R_Q-△R_L)*I*R₀/2⁸的最大值≤(V_REF+△V_AMP1)/2²⁸，此时开关阵列的转换精度约为28位；同时可延伸至高位分组为P位的情况，当R₀/2R＝1时，(△R_Q-△R_L)*I*R₀/2⁸的最大值≤(V_REF+△V_AMP1)/2^20+P，此时开关阵列的转换精度约为20+P位。若进一步减小R₀/2R的电阻比值，也可进一步减小(△R_Q-△R_L)*I*R₀/2⁸的数量级，从而进一步提高开关阵列的转换精度

本发明中，部分内容以AMP1和AMP3的正端接V_REFH，AMP2和AMP4的正端接V_REFL为例。同时可延伸至AMP1正端接V_REFH，AMP3正端接AMP1负向输入端；AMP2正端接V_REFL，AMP4正端接AMP2负向输入端。该类连接模型时，采取P+Q位分段时，为保证16位精度，需满足的理论条件为：

(△V_AMP3-△V_AMP4)≤V_REF/2^Q (38)

综上所述：本发明中新型R-2R电阻网络的开关阵列设计方案，可在10位MOS开关的匹配条件下，大大降低单位开关的应用个数，同时保证开关阵列满足16位及以上更高精度的转换要求。

Claims

1.超高精度R-2R电阻网络开关阵列，包括参考高电平接入线、参考低电平接入线、电压输出线、零位开关组和至少两个开关单元，每一开关单元包括第二电阻和由两个并联的MOS管组成的第一开关管组，

其特征在于，

每一开关单元还包括第二开关管组，第二开关管组亦由两个并联的MOS管组成，第二开关管组的并联连接点连接至第一开关管组的并联连接点；